JP3175336B2 - ハイブリッドｉｃのリード形成方法 - Google Patents
ハイブリッドｉｃのリード形成方法Info
- Publication number
- JP3175336B2 JP3175336B2 JP25718792A JP25718792A JP3175336B2 JP 3175336 B2 JP3175336 B2 JP 3175336B2 JP 25718792 A JP25718792 A JP 25718792A JP 25718792 A JP25718792 A JP 25718792A JP 3175336 B2 JP3175336 B2 JP 3175336B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- substrate
- forming
- individual substrate
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣのリ
ード形成方法に関するものである。
ード形成方法に関するものである。
【０００２】
【従来の技術】従来のハイブリッドＩＣの製造工程では
以下のようにしてリード形成が行われていた。まず、図
９に示すような集合基板５０の状態で、長孔５１によっ
て区画形成された各個片基板５２上に半導体素子やその
他の個別部品を搭載する。部品搭載が終了したら基板の
吊り部分５３を金型によって打ち落とし、一枚の集合基
板５０を複数枚の個片基板５２に分割する。
以下のようにしてリード形成が行われていた。まず、図
９に示すような集合基板５０の状態で、長孔５１によっ
て区画形成された各個片基板５２上に半導体素子やその
他の個別部品を搭載する。部品搭載が終了したら基板の
吊り部分５３を金型によって打ち落とし、一枚の集合基
板５０を複数枚の個片基板５２に分割する。
【０００３】こうして分割された個片基板５２に対し、
別工程で製造されたリードフレーム（Ｆ型リード）５４
を図１０に示すように個片基板５２の両側から対向させ
て配置する。続いて、図１１に示すように個片基板５２
の両側からリードフレーム５４を組み込んで、さらに個
片基板５２とリードフレーム５４とをハンダ付けによっ
て接続させる。その後、図中破線で示すように所定の長
さを残してリードフレーム５４を切断し、あとは必要に
応じて所定形状にフォーミングする。
別工程で製造されたリードフレーム（Ｆ型リード）５４
を図１０に示すように個片基板５２の両側から対向させ
て配置する。続いて、図１１に示すように個片基板５２
の両側からリードフレーム５４を組み込んで、さらに個
片基板５２とリードフレーム５４とをハンダ付けによっ
て接続させる。その後、図中破線で示すように所定の長
さを残してリードフレーム５４を切断し、あとは必要に
応じて所定形状にフォーミングする。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
のリード形成方法においては、個片基板５２とリードフ
レーム５４とがそれぞれ別々の工程で製造され、さらに
この両者を後工程で組み合わせるようになっているた
め、製造工程が非常に煩雑になるといった問題があっ
た。また、個片基板５２とリードフレーム５４とをハン
ダ付けにより接続し、これによって両者の電気的接続が
得られるようになっているため、作業に人手がかかるう
えに多大な工数を必要し、大幅な製品コストの増加を招
いていた。
のリード形成方法においては、個片基板５２とリードフ
レーム５４とがそれぞれ別々の工程で製造され、さらに
この両者を後工程で組み合わせるようになっているた
め、製造工程が非常に煩雑になるといった問題があっ
た。また、個片基板５２とリードフレーム５４とをハン
ダ付けにより接続し、これによって両者の電気的接続が
得られるようになっているため、作業に人手がかかるう
えに多大な工数を必要し、大幅な製品コストの増加を招
いていた。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、一連の製造工程の中でリードを形成するこ
とができ、しかも大幅な工数削減を可能としたハイブリ
ッドＩＣのリード形成方法を提供することを目的とす
る。
れたもので、一連の製造工程の中でリードを形成するこ
とができ、しかも大幅な工数削減を可能としたハイブリ
ッドＩＣのリード形成方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、基材を長孔にて区画し、
その基材内に個片基板を形成する工程と、基材の表面に
銅箔を積層する工程と、銅箔の所定部分にレジストを塗
布する工程と、レジストが塗布された部分を除いて銅箔
を除去し、基材に設けた長孔を跨ぐ状態で銅箔を残す工
程と、基材から個片基板を切り離すと同時に、残された
銅箔を切断、曲げ加工して個片基板の周囲にリードを形
成する工程とからなるハイブリッドＩＣのリード形成方
法である。
成するためになされたもので、基材を長孔にて区画し、
その基材内に個片基板を形成する工程と、基材の表面に
銅箔を積層する工程と、銅箔の所定部分にレジストを塗
布する工程と、レジストが塗布された部分を除いて銅箔
を除去し、基材に設けた長孔を跨ぐ状態で銅箔を残す工
程と、基材から個片基板を切り離すと同時に、残された
銅箔を切断、曲げ加工して個片基板の周囲にリードを形
成する工程とからなるハイブリッドＩＣのリード形成方
法である。
【０００７】また、基材を長孔にて区画し、その基材内
に個片基板を形成する工程と、基材に設けた長孔を跨ぐ
状態で該基板面に沿って平板状の銅板を実装する工程
と、基材から個片基板を切り離すと同時に、銅板を切
断、曲げ加工して個片基板の周囲にリードを形成する工
程とからなるハイブリッドＩＣのリード形成方法であ
る。
に個片基板を形成する工程と、基材に設けた長孔を跨ぐ
状態で該基板面に沿って平板状の銅板を実装する工程
と、基材から個片基板を切り離すと同時に、銅板を切
断、曲げ加工して個片基板の周囲にリードを形成する工
程とからなるハイブリッドＩＣのリード形成方法であ
る。
【０００８】さらに、基材を長孔にて区画し、その基材
内に個片基板を形成する工程と、基材に設けた長孔を跨
ぐ状態で、所定形状にフォーミングされた銅板を実装す
る工程と、基材から個片基板を切り離すと同時に、銅板
を切断して個片基板の周囲にリードを形成する工程とか
らなるハイブリッドＩＣのリード形成方法である。
内に個片基板を形成する工程と、基材に設けた長孔を跨
ぐ状態で、所定形状にフォーミングされた銅板を実装す
る工程と、基材から個片基板を切り離すと同時に、銅板
を切断して個片基板の周囲にリードを形成する工程とか
らなるハイブリッドＩＣのリード形成方法である。
【０００９】
【作用】本発明のハイブリッドＩＣのリード形成方法に
おいては、基材を長孔にて区画してからこの基材を幾枚
かの個片基板に分割するまでの一連の工程の中で、リー
ドとなる銅箔又は銅板が上記基材に設けた長孔を跨ぐ状
態で形成され、さらにそれらの銅箔又は銅板が基板分割
と同時に切断、曲げ加工されて、個片基板の周囲にリー
ドとして形成される。ここで、銅板が予め所定形状にフ
ォーミングされている場合は、基板分割時における銅板
の曲げ加工が不要となる。
おいては、基材を長孔にて区画してからこの基材を幾枚
かの個片基板に分割するまでの一連の工程の中で、リー
ドとなる銅箔又は銅板が上記基材に設けた長孔を跨ぐ状
態で形成され、さらにそれらの銅箔又は銅板が基板分割
と同時に切断、曲げ加工されて、個片基板の周囲にリー
ドとして形成される。ここで、銅板が予め所定形状にフ
ォーミングされている場合は、基板分割時における銅板
の曲げ加工が不要となる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。はじめに、本発明に係わるハイブリッドＩ
Ｃのリード形成方法の第１実施例について図１〜図５を
基に説明する。まず、図２に示すように集合基板となる
基材１０の所定箇所に長孔１１を設けて区画し、その基
材１０内に例えば図例のように４枚の個片基板１２を形
成する。各個片基板１２は長孔１１の端部近傍に形成さ
れる吊り部分１３によって基材１０と一体に保持され
る。次に、上述のように外形加工された基材１０の表面
に銅箔１４を積層する（図３参照）。これにより、基材
１０に設けられた長孔１１や個片基板１２が銅箔１４に
よって完全に覆われる。
に説明する。はじめに、本発明に係わるハイブリッドＩ
Ｃのリード形成方法の第１実施例について図１〜図５を
基に説明する。まず、図２に示すように集合基板となる
基材１０の所定箇所に長孔１１を設けて区画し、その基
材１０内に例えば図例のように４枚の個片基板１２を形
成する。各個片基板１２は長孔１１の端部近傍に形成さ
れる吊り部分１３によって基材１０と一体に保持され
る。次に、上述のように外形加工された基材１０の表面
に銅箔１４を積層する（図３参照）。これにより、基材
１０に設けられた長孔１１や個片基板１２が銅箔１４に
よって完全に覆われる。
【００１１】続いて、基材１０の表面に積層された銅箔
１４の所定部分にレジストを塗布する。ここでは、基材
１０表面に銅箔１４として残したい部分にのみレジスト
を塗布する。例えば、個片基板１２上に形成される配線
パターンや、この配線パターンに接続して形成されるリ
ード（後述）がその部分に該当する。
１４の所定部分にレジストを塗布する。ここでは、基材
１０表面に銅箔１４として残したい部分にのみレジスト
を塗布する。例えば、個片基板１２上に形成される配線
パターンや、この配線パターンに接続して形成されるリ
ード（後述）がその部分に該当する。
【００１２】次いで、レジストが塗布された部分を除い
て銅箔１４をエッチングによって除去し、図示せぬ個片
基板１２の配線パターンとともに、図１に示す如く基材
１０の長孔１１を跨ぐ状態で銅箔１４を残す。
て銅箔１４をエッチングによって除去し、図示せぬ個片
基板１２の配線パターンとともに、図１に示す如く基材
１０の長孔１１を跨ぐ状態で銅箔１４を残す。
【００１３】最後は、図示せぬ金型を用いて、基材１０
から個片基板１２を切り離すと同時に、基材１０上に残
された銅箔１４を図４の破線の位置（銅箔１４の中央）
で切断し、さらに図５に示すように銅箔１４を曲げ加工
して個片基板１２の周囲にリード（１４）を形成する。
因みに、基材１０からの個片基板１２の切り離しは、吊
り部分１３を金型で打ち落とすことによって行われる。
から個片基板１２を切り離すと同時に、基材１０上に残
された銅箔１４を図４の破線の位置（銅箔１４の中央）
で切断し、さらに図５に示すように銅箔１４を曲げ加工
して個片基板１２の周囲にリード（１４）を形成する。
因みに、基材１０からの個片基板１２の切り離しは、吊
り部分１３を金型で打ち落とすことによって行われる。
【００１４】このように上述した第１実施例のリード形
成方法においては、ハイブリッドＩＣのリードとなる部
分が基材１０上のパターンニングと同時に形成されるよ
うになるため、従来のようなリード付けのための別工程
を設ける必要がなく、一連の基板製造工程の中でリード
形成を行うことが可能となる。また、個片基板１２上に
配線パターンを形成する作業と同時進行で、リードとな
る銅箔１４部分を形成することにより、基板製造にかか
る工数をほとんど増やすことなくリード形成を行うこと
が可能となる。これにより、従来方法におけるリードフ
レーム製造のための工数やこれを個片基板に組み込むた
めの工数が一切不要となり、もって大幅な作業工数の削
減が可能となる。
成方法においては、ハイブリッドＩＣのリードとなる部
分が基材１０上のパターンニングと同時に形成されるよ
うになるため、従来のようなリード付けのための別工程
を設ける必要がなく、一連の基板製造工程の中でリード
形成を行うことが可能となる。また、個片基板１２上に
配線パターンを形成する作業と同時進行で、リードとな
る銅箔１４部分を形成することにより、基板製造にかか
る工数をほとんど増やすことなくリード形成を行うこと
が可能となる。これにより、従来方法におけるリードフ
レーム製造のための工数やこれを個片基板に組み込むた
めの工数が一切不要となり、もって大幅な作業工数の削
減が可能となる。
【００１５】次に、本発明に係わるハイブリッドＩＣの
リード形成方法の第２実施例について図６〜図８に基に
説明する。まず、上記第１実施例の場合と同様に基材２
０の所定箇所に長孔２１を設けて区画し、その基材２０
内に幾枚かの個片基板２２を形成する。ここで、各個片
基板２２は長孔２１の端部に形成される吊り部分２３に
よって基材２０と一体に保持される。
リード形成方法の第２実施例について図６〜図８に基に
説明する。まず、上記第１実施例の場合と同様に基材２
０の所定箇所に長孔２１を設けて区画し、その基材２０
内に幾枚かの個片基板２２を形成する。ここで、各個片
基板２２は長孔２１の端部に形成される吊り部分２３に
よって基材２０と一体に保持される。
【００１６】続いて、図６に示すように基材２０に設け
た長孔２１を跨ぐ状態で薄板状の銅板２４を実装する。
この銅板２４は、図７にも示すように予め所定の形状に
フォーミングされており、しかも夫々の銅板２４は細長
い樹脂材２５によって連結されている。さらに詳述する
と、銅板２４の連結部はくさび状に切り欠かれており、
その切り欠き部分に溶かした樹脂材２５を流し込んで硬
化させることにより各銅板２４が連結されている。
た長孔２１を跨ぐ状態で薄板状の銅板２４を実装する。
この銅板２４は、図７にも示すように予め所定の形状に
フォーミングされており、しかも夫々の銅板２４は細長
い樹脂材２５によって連結されている。さらに詳述する
と、銅板２４の連結部はくさび状に切り欠かれており、
その切り欠き部分に溶かした樹脂材２５を流し込んで硬
化させることにより各銅板２４が連結されている。
【００１７】樹脂材２５によって連結された銅板２４
は、個片基板２２に搭載される半導体素子やその他の個
別部品と同様に、図示せぬ搭載機によって基材２０上に
搭載される。ここで、長孔２１によって区画された個片
基板２２の周縁には図示せぬランドが形成されており、
このランドに銅板２４の両端が丁度位置するように、基
材２０に対して銅板２４の搭載がなされる。さらに、個
片基板２２のランドには他の部品実装用のランドと同様
に予め所定量のハンダが供給され、これによりマウント
された銅板２４が基材２０上に仮付けされる。こうした
状態から基材２０を例えばリフロー炉に通して所定温度
まで加熱することにより、個片基板２２のランドと銅板
２４の両端とがハンダによって接合される。
は、個片基板２２に搭載される半導体素子やその他の個
別部品と同様に、図示せぬ搭載機によって基材２０上に
搭載される。ここで、長孔２１によって区画された個片
基板２２の周縁には図示せぬランドが形成されており、
このランドに銅板２４の両端が丁度位置するように、基
材２０に対して銅板２４の搭載がなされる。さらに、個
片基板２２のランドには他の部品実装用のランドと同様
に予め所定量のハンダが供給され、これによりマウント
された銅板２４が基材２０上に仮付けされる。こうした
状態から基材２０を例えばリフロー炉に通して所定温度
まで加熱することにより、個片基板２２のランドと銅板
２４の両端とがハンダによって接合される。
【００１８】最後は、図示せぬ金型を用いて、基材２０
から個片基板２２を切り離すと同時に、基材２０上に実
装された銅板２４を樹脂材２５の連結部分で切り離し、
図８に示すように個片基板２２の周囲にリード（２４）
を形成する。因みに、基材２０からの個片基板２２の切
り離しは、先の実施例と同様に吊り部分２３を金型で打
ち落とすことによって行われる。また、銅板２４相互の
切り離しは、樹脂材２５との連結部分を金型で切断する
ことにより行われる。
から個片基板２２を切り離すと同時に、基材２０上に実
装された銅板２４を樹脂材２５の連結部分で切り離し、
図８に示すように個片基板２２の周囲にリード（２４）
を形成する。因みに、基材２０からの個片基板２２の切
り離しは、先の実施例と同様に吊り部分２３を金型で打
ち落とすことによって行われる。また、銅板２４相互の
切り離しは、樹脂材２５との連結部分を金型で切断する
ことにより行われる。
【００１９】このように上述した第２実施例のリード形
成方法においては、ハイブリッドＩＣのリードとなる銅
板２４が、他の部品と同じように基材２０上に表面実装
されるとともに、基板分割時に切断、曲げ加工されて個
片基板２２の周囲にリードとして形成されるため、上記
第１実施例と同様にリード付けのための別工程を設ける
必要がなく、一連の基板製造工程の中でハイブリッドＩ
Ｃのリード形成を行うことが可能となる。また、リード
となる銅板２４と個片基板２２のランドとをリフロー方
式で接合させることでリード形成に伴う作業を全て自動
機で行わせることが可能となるため、人手がかからない
うえに大幅な作業工数の削減が可能となる。
成方法においては、ハイブリッドＩＣのリードとなる銅
板２４が、他の部品と同じように基材２０上に表面実装
されるとともに、基板分割時に切断、曲げ加工されて個
片基板２２の周囲にリードとして形成されるため、上記
第１実施例と同様にリード付けのための別工程を設ける
必要がなく、一連の基板製造工程の中でハイブリッドＩ
Ｃのリード形成を行うことが可能となる。また、リード
となる銅板２４と個片基板２２のランドとをリフロー方
式で接合させることでリード形成に伴う作業を全て自動
機で行わせることが可能となるため、人手がかからない
うえに大幅な作業工数の削減が可能となる。
【００２０】なお、上記第２実施例においては、予め銅
板２４を所定形状にフォーミングしてから基材２０上に
実装するようにしたが、本発明はこれに限らず、フォー
ミングしていない、所謂平板状の銅板を基材上に実装
し、これを基板分割と同時に切断、曲げ加工してリード
として形成するようにしてもよい。
板２４を所定形状にフォーミングしてから基材２０上に
実装するようにしたが、本発明はこれに限らず、フォー
ミングしていない、所謂平板状の銅板を基材上に実装
し、これを基板分割と同時に切断、曲げ加工してリード
として形成するようにしてもよい。
【００２１】
【発明の効果】以上、説明したように本発明によれば、
一連の基板製造工程の中でリード形成を行うことができ
るため、従来のように別工程でリードフレームを製造
し、これを個片基板に組み込むといった工程の煩雑さが
解消される。また、上述した一連の基板製造工程の中で
個片基板とリードとの電気的接続を得ることができるた
め、従来方法のように別々の工程で製造された個片基板
とリードフレームとをハンダ付けにより接続させるとい
った面倒な作業を行う必要がなくなり、これをもって大
幅な作業工数の削減が可能になると同時に、製品コスト
の低減が期待できる。
一連の基板製造工程の中でリード形成を行うことができ
るため、従来のように別工程でリードフレームを製造
し、これを個片基板に組み込むといった工程の煩雑さが
解消される。また、上述した一連の基板製造工程の中で
個片基板とリードとの電気的接続を得ることができるた
め、従来方法のように別々の工程で製造された個片基板
とリードフレームとをハンダ付けにより接続させるとい
った面倒な作業を行う必要がなくなり、これをもって大
幅な作業工数の削減が可能になると同時に、製品コスト
の低減が期待できる。
【図１】本発明の第１実施例のリード形成方法を説明す
る図（その１）である。
る図（その１）である。
【図２】本発明の第１実施例のリード形成方法を説明す
る図（その２）である。
る図（その２）である。
【図３】本発明の第１実施例のリード形成方法を説明す
る図（その３）である。
る図（その３）である。
【図４】本発明の第１実施例のリード形成方法を説明す
る図（その４）である。
る図（その４）である。
【図５】本発明の第１実施例のリード形成方法を説明す
る図（その５）である。
る図（その５）である。
【図６】本発明の第２実施例のリード形成方法を説明す
る図（その１）である。
る図（その１）である。
【図７】第２実施例における銅板の説明図である。
【図８】本発明の第２実施例のリード形成方法を説明す
る図（その２）である。
る図（その２）である。
【図９】従来のリード形成方法を説明する図（その１）
である。
である。
【図１０】従来のリード形成方法を説明する図（その
２）である。
２）である。
【図１１】従来のリード形成方法を説明する図（その
３）である。
３）である。
１０、２０ 基材 １１、２１ 長孔 １２、２２ 個片基板 １４ 銅箔 ２４ 銅板
フロントページの続き (72)発明者 小菅 克也 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭60−242631（ＪＰ，Ａ) 実開 平１−16657（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H05K 1/02
Claims (3)
- 【請求項１】 基材を長孔にて区画し、その基材内に個
片基板を形成する工程と、 前記基材の表面に銅箔を積層する工程と、 前記銅箔の所定部分にレジストを塗布する工程と、 前記レジストが塗布された部分を除いて前記銅箔を除去
し、前記基材に設けた長孔を跨ぐ状態で前記銅箔を残す
工程と、 前記基材から前記個片基板を切り離すと同時に、前記残
された銅箔を切断、曲げ加工して前記個片基板の周囲に
リードを形成する工程とからなることを特徴とするハイ
ブリッドＩＣのリード形成方法。 - 【請求項２】 基材を長孔にて区画し、その基材内に個
片基板を形成する工程と、 前記基材に設けた長孔を跨ぐ状態で該基板面に沿って平
板状の銅板を実装する工程と、 前記基材から前記個片基板を切り離すと同時に、前記銅
板を切断、曲げ加工して前記個片基板の周囲にリードを
形成する工程とからなることを特徴とするハイブリッド
ＩＣのリード形成方法。 - 【請求項３】 基材を長孔にて区画し、その基材内に個
片基板を形成する工程と、 前記基材に設けた長孔を跨ぐ状態で、所定形状にフォー
ミングされた銅板を実装する工程と、 前記基材から前記個片基板を切り離すと同時に、前記銅
板を切断して前記個片基板の周囲にリードを形成する工
程とからなることを特徴とするハイブリッドＩＣのリー
ド形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25718792A JP3175336B2 (ja) | 1992-08-31 | 1992-08-31 | ハイブリッドｉｃのリード形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25718792A JP3175336B2 (ja) | 1992-08-31 | 1992-08-31 | ハイブリッドｉｃのリード形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685128A JPH0685128A (ja) | 1994-03-25 |
| JP3175336B2 true JP3175336B2 (ja) | 2001-06-11 |
Family
ID=17302892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25718792A Expired - Fee Related JP3175336B2 (ja) | 1992-08-31 | 1992-08-31 | ハイブリッドｉｃのリード形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175336B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4753749B2 (ja) * | 2006-03-03 | 2011-08-24 | 日東電工株式会社 | 配線回路基板集合体シートおよびその製造方法 |
-
1992
- 1992-08-31 JP JP25718792A patent/JP3175336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685128A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
| US4557411A (en) | Interconnected solder pads and the method of soldering | |
| JP2631665B2 (ja) | 積層半導体装置の製造方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JP2627576B2 (ja) | 混成集積回路装置用端子リードの作製方法 | |
| JPH07112107B2 (ja) | プリント配線板及びその製造方法 | |
| JPS589360A (ja) | 混成集積回路の製造方法 | |
| JPS6143857B2 (ja) | ||
| JPS6130745B2 (ja) | ||
| EP0526147A2 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JPH01120856A (ja) | リードフレーム | |
| JPH0476981A (ja) | 混成集積回路用集合基板及び混成集積回路装置の製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPS6386462A (ja) | ソリツド・ステ−ト・リレ−の製造方法 | |
| JP3348596B2 (ja) | 集積回路装置の製造方法 | |
| JPS62222644A (ja) | テ−プキヤリヤ | |
| JPS58216493A (ja) | プリント回路用積層基板およびこの積層基板を使用したフレキシブル電気回路板の製造方法 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH1022315A (ja) | 電子回路の形成方法 | |
| JP2000012772A (ja) | 集積化半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |