JPH0355865A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0355865A JPH0355865A JP1191740A JP19174089A JPH0355865A JP H0355865 A JPH0355865 A JP H0355865A JP 1191740 A JP1191740 A JP 1191740A JP 19174089 A JP19174089 A JP 19174089A JP H0355865 A JPH0355865 A JP H0355865A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- matched
- aligning
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005259 measurement Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000691 measurement method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に露光のアラ
イメントの際に生じた相対誤差を測定する為の測定用マ
ークの形成方法に関する。
イメントの際に生じた相対誤差を測定する為の測定用マ
ークの形成方法に関する。
従来、半導体装置の′製造方法において、アライメント
誤差量を測定する為の代表的な測定用マークとしては、
第3図及び第4図に示す様なマークが用いられて来た。
誤差量を測定する為の代表的な測定用マークとしては、
第3図及び第4図に示す様なマークが用いられて来た。
第3図は、光学顕微鏡を利用して目視チェックによりア
ライメント誤差量を測定するマーク(以後バーニアと明
記する)の正面図が示されている。
ライメント誤差量を測定するマーク(以後バーニアと明
記する)の正面図が示されている。
このバー二7は、合わせパターン3と被合わせパターン
5により構或されており、各々のパターンを構或するピ
ッチが、合わせパターン3と被合わせパターン5とでは
異なることを利用して、お互いのパターンの相対的ズレ
量(バーニアの目盛の量)を目視により読み取り、アラ
イメント誤差量の測定を行なっていた。
5により構或されており、各々のパターンを構或するピ
ッチが、合わせパターン3と被合わせパターン5とでは
異なることを利用して、お互いのパターンの相対的ズレ
量(バーニアの目盛の量)を目視により読み取り、アラ
イメント誤差量の測定を行なっていた。
第5図は、従来技術によりバーニアパターンを形成する
場合の製造フローを、第3図のA−A断面より示した製
造工程図である。まず、半導体基板31上に下地膜32
を形戒する(第5図の(a))。次にホトレジスト膜を
塗布し、マスクパターンを露光した後、現像,ドライエ
ッチング等のプロセスを経て、凸型形状の合わせパター
ン33が、下地膜32により形成される(第5図の(b
))。次にホトレジスト膜34を塗布する(第5図の(
C))。露光、現像した後、凸型形状の被合わせパター
ン35がホトレジスト膜により合わせパターン33の領
域内に形成されていた(第5図の(d))。
場合の製造フローを、第3図のA−A断面より示した製
造工程図である。まず、半導体基板31上に下地膜32
を形戒する(第5図の(a))。次にホトレジスト膜を
塗布し、マスクパターンを露光した後、現像,ドライエ
ッチング等のプロセスを経て、凸型形状の合わせパター
ン33が、下地膜32により形成される(第5図の(b
))。次にホトレジスト膜34を塗布する(第5図の(
C))。露光、現像した後、凸型形状の被合わせパター
ン35がホトレジスト膜により合わせパターン33の領
域内に形成されていた(第5図の(d))。
第4図には、他の従来から用いられている光学的測長法
によりアライメント誤差量を測定する為の測定用マーク
の正面図が示してある。この光学的測長法は、B−B線
方向に、所定の波長及びスポットサイズを有するレーザ
ビーム光を走査して、合ワセハターン3及び被合わせパ
ターン5の各々のパターンエッジからの散乱光もしくは
、正反射光を、所定の検出系を用いて検出する。検出し
て得られた信号をンフト的に処理して、各々のパターン
毎に中心を求めて、その中心位置がどれだけずれている
かを算出する方法である。尚、両パターン(合わせパタ
ーン3と被合わせパターン5)の中心は、あらかじめ一
致する様に設計されており、すなわち中心位置のずれ量
がそのままアライメント誤差量となる。第6図は、第4
図のB一B断面より示した製造工程図である。製造工程
のフローに関しては、第5図を用いて説明した従来例に
準じる。
によりアライメント誤差量を測定する為の測定用マーク
の正面図が示してある。この光学的測長法は、B−B線
方向に、所定の波長及びスポットサイズを有するレーザ
ビーム光を走査して、合ワセハターン3及び被合わせパ
ターン5の各々のパターンエッジからの散乱光もしくは
、正反射光を、所定の検出系を用いて検出する。検出し
て得られた信号をンフト的に処理して、各々のパターン
毎に中心を求めて、その中心位置がどれだけずれている
かを算出する方法である。尚、両パターン(合わせパタ
ーン3と被合わせパターン5)の中心は、あらかじめ一
致する様に設計されており、すなわち中心位置のずれ量
がそのままアライメント誤差量となる。第6図は、第4
図のB一B断面より示した製造工程図である。製造工程
のフローに関しては、第5図を用いて説明した従来例に
準じる。
上述した従来の半導体装置の製造方法は、アライメント
誤差測定用マークの断面構造に関しては、特に制約を設
けていなかった。従って、第5図に示す様に合わせパタ
ーン33,被合わせパターン35共に凸型の形状を有し
かつ被合わせパターン33は合わせパターン35の領域
内に形成する場合は以下の不都合が生じていた。合わせ
パターン33の像が鮮明に見える様に、合わせパターン
のエッジ(ボトム)部に光学顕微鏡の焦点を合わせた場
合、被合わせパターン35の方は、合わせパターン33
の領域内真上に形成している為、光学顕微鏡の焦点位置
がずれてしまい被合わせパターン35の像が不鮮明にな
り、バーニアパターンの目盛りの読み取に支障を来して
いた。また、被合わせパターン35の方に焦点を合わせ
た場合も、合わせパターン33の像が不鮮明になるので
、バーニアの読み取りには支障を来していた。最近では
チップの小型化に伴い、チップ内に挿入されるバーニア
パターンも小型化して来ており、顕微鏡の倍率をかなり
の高倍率にしないと読み取れないので,有効焦点範囲も
非常に狭くなり、第5図に示す様なパターンでは増々読
み取りが困難になって来ている。
誤差測定用マークの断面構造に関しては、特に制約を設
けていなかった。従って、第5図に示す様に合わせパタ
ーン33,被合わせパターン35共に凸型の形状を有し
かつ被合わせパターン33は合わせパターン35の領域
内に形成する場合は以下の不都合が生じていた。合わせ
パターン33の像が鮮明に見える様に、合わせパターン
のエッジ(ボトム)部に光学顕微鏡の焦点を合わせた場
合、被合わせパターン35の方は、合わせパターン33
の領域内真上に形成している為、光学顕微鏡の焦点位置
がずれてしまい被合わせパターン35の像が不鮮明にな
り、バーニアパターンの目盛りの読み取に支障を来して
いた。また、被合わせパターン35の方に焦点を合わせ
た場合も、合わせパターン33の像が不鮮明になるので
、バーニアの読み取りには支障を来していた。最近では
チップの小型化に伴い、チップ内に挿入されるバーニア
パターンも小型化して来ており、顕微鏡の倍率をかなり
の高倍率にしないと読み取れないので,有効焦点範囲も
非常に狭くなり、第5図に示す様なパターンでは増々読
み取りが困難になって来ている。
第5図(d)では、図を簡略化して、合わせパターン3
3と被合わせパターン350間の層間膜は省略してある
が、この層間膜の膜厚が非常に厚くても同様に、従来の
バーニアパターンでは読み取りに支障を生たしていた。
3と被合わせパターン350間の層間膜は省略してある
が、この層間膜の膜厚が非常に厚くても同様に、従来の
バーニアパターンでは読み取りに支障を生たしていた。
また第6図に示す様な光学的測長法に用いられるパター
ンにおいても同様で、合わせパターンのエッジからの信
号をS/N良く検出しようとすると、被合わせパターン
のエッジ部の方は、レーザービームの焦点がずれる(ス
ポット径がぼける)為、S/Nの悪い信号を検出してし
まい測定精度に悪い影響を及ぼしていた。
ンにおいても同様で、合わせパターンのエッジからの信
号をS/N良く検出しようとすると、被合わせパターン
のエッジ部の方は、レーザービームの焦点がずれる(ス
ポット径がぼける)為、S/Nの悪い信号を検出してし
まい測定精度に悪い影響を及ぼしていた。
本発明の半導体装置の製造方法は、アライメントの際に
生じた相対誤差量を測定する為に半導体基板上に形成さ
れた測定用マークの製造方法において、まず上記測定用
マークのうち合わせパターンを凹型の形状で半導体基板
上に形成し、次に被合わせパターンを凸型の形状で前記
合わせパターンの領域内に形戊する工程と、これより形
成された測定用マークを用いて、アライメントの際に生
じた相対誤差量を測定して、アライメントが適切であっ
たか否かを判定する工程とを有して構威される。
生じた相対誤差量を測定する為に半導体基板上に形成さ
れた測定用マークの製造方法において、まず上記測定用
マークのうち合わせパターンを凹型の形状で半導体基板
上に形成し、次に被合わせパターンを凸型の形状で前記
合わせパターンの領域内に形戊する工程と、これより形
成された測定用マークを用いて、アライメントの際に生
じた相対誤差量を測定して、アライメントが適切であっ
たか否かを判定する工程とを有して構威される。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は、第3図に示すバーニアパター
ンに対して本発明の一実施例を実施した製造工程を、第
3図のA−A断面より示した製造工程図である。まず、
半導体基板11上に下地膜12を形成する(第l図の(
a))。次にホトレジスト膜を塗布し、マスクパターン
を露光した後、現像,ドライエッチング等のプロセスを
経て、凹型形状の合わせパターン13が、下地膜をエッ
チングして形成される(第l図の(b))。次にホトレ
ジスト膜l4を塗布する(第1図の(C))。露光,現
像した後、凸型形状の被合わせパターン15がホトレジ
スト膜により合わせパターン13の領域内形威される。
ンに対して本発明の一実施例を実施した製造工程を、第
3図のA−A断面より示した製造工程図である。まず、
半導体基板11上に下地膜12を形成する(第l図の(
a))。次にホトレジスト膜を塗布し、マスクパターン
を露光した後、現像,ドライエッチング等のプロセスを
経て、凹型形状の合わせパターン13が、下地膜をエッ
チングして形成される(第l図の(b))。次にホトレ
ジスト膜l4を塗布する(第1図の(C))。露光,現
像した後、凸型形状の被合わせパターン15がホトレジ
スト膜により合わせパターン13の領域内形威される。
第1図の(d)に示す様に、合わせパターン13のエッ
ジ(ボトム)部と被合わせパターン15のエッジ(ボト
ム)部は、ほぼ同一平面上に形成されている。従って、
光学顕微鏡の焦点位置が両パターン共同じである為、同
時に合わせパターンと被合わせパターンの像を鮮明に観
察出来るので、全く支障無<ハーニアの目盛の読み取り
が出来る。
ジ(ボトム)部と被合わせパターン15のエッジ(ボト
ム)部は、ほぼ同一平面上に形成されている。従って、
光学顕微鏡の焦点位置が両パターン共同じである為、同
時に合わせパターンと被合わせパターンの像を鮮明に観
察出来るので、全く支障無<ハーニアの目盛の読み取り
が出来る。
第2図(a)〜(d)は、本発明の他の実施例で、第4
図に示す光学的測長法によりアライメント誤差量を測定
するマークに対して本発明を実施した製造工程を、第4
図のB−B断面より示した製造工程である。製造工程の
フローに関しては、第1図を用いて説明したー実施例に
準じる。第2図の(d)に示す様に、合わせパターン2
3のエッジ部と被合わせパターン25のエッジ部は、ほ
ぼ同一平面上に形成されているので、レーザビームの焦
点ずれ(スポット径のぼけ)がほとんど無く、両パター
ン共にエッジからの信号は、S/N良く検出されるので
測定精度は非常に良くなる。
図に示す光学的測長法によりアライメント誤差量を測定
するマークに対して本発明を実施した製造工程を、第4
図のB−B断面より示した製造工程である。製造工程の
フローに関しては、第1図を用いて説明したー実施例に
準じる。第2図の(d)に示す様に、合わせパターン2
3のエッジ部と被合わせパターン25のエッジ部は、ほ
ぼ同一平面上に形成されているので、レーザビームの焦
点ずれ(スポット径のぼけ)がほとんど無く、両パター
ン共にエッジからの信号は、S/N良く検出されるので
測定精度は非常に良くなる。
以上説明したように本発明は、合わせパターンを凹型の
形状で、被合わせパターンを凸型の形状で合わせパター
ンの領域内に各々形成することにより、アライメントの
際に生じた相対誤差量の測定を支障無く、かつ信頼性高
く高精度に測定を行なうことができる効果がある。
形状で、被合わせパターンを凸型の形状で合わせパター
ンの領域内に各々形成することにより、アライメントの
際に生じた相対誤差量の測定を支障無く、かつ信頼性高
く高精度に測定を行なうことができる効果がある。
第1図(a)〜(d)は本発明の一実施例における製造
工程を第3図のA−A断面より示した製造工程図,第2
図は本発明の他の実施例における製造工程を第4図のB
−B断面より示した製造工程図,第3図は目視チックに
よりアライメント誤差量を測定する為の測定用マーク(
バーニア)の正面図,第4図は光学的測長法によりアラ
イメント誤差量を測定する為の測定用マークの正面図,
第5図(a)〜(d)は従来技術における製造工程を第
3図のA−A断面より示した製造工程図,第6図(a)
〜(d)は他の従来技術における製造工程を第4図のB
−B断面より示した製造工程図である。 11,21,31.41・・・・・・半導体基板、12
,22,32,42・・・・・・下地膜、3,13,2
3,33.43・・・・・・合わせパターン、14,2
4,34.44・・・・・・ホトレジスト膜、5,15
,25,35.45・・・・・・被合わせパターン。
工程を第3図のA−A断面より示した製造工程図,第2
図は本発明の他の実施例における製造工程を第4図のB
−B断面より示した製造工程図,第3図は目視チックに
よりアライメント誤差量を測定する為の測定用マーク(
バーニア)の正面図,第4図は光学的測長法によりアラ
イメント誤差量を測定する為の測定用マークの正面図,
第5図(a)〜(d)は従来技術における製造工程を第
3図のA−A断面より示した製造工程図,第6図(a)
〜(d)は他の従来技術における製造工程を第4図のB
−B断面より示した製造工程図である。 11,21,31.41・・・・・・半導体基板、12
,22,32,42・・・・・・下地膜、3,13,2
3,33.43・・・・・・合わせパターン、14,2
4,34.44・・・・・・ホトレジスト膜、5,15
,25,35.45・・・・・・被合わせパターン。
Claims (2)
- (1)アライメントの際に生じた相対誤差量を測定する
為に半導体基板上に形成された測定マークの製造方法に
おいて、まず前記測定用マークのうち合わせパターンを
凹型の形状で前記半導体基板上に形成し、次に被合わせ
パターンを凸型の形状で前記合わせパターンの領域内に
形成する工程を有することを特徴とする半導体装置の製
造方法。 - (2)請求項1記載の半導体装置の製造方法により形成
された測定用マークを用いて、アライメントの際に生じ
た相対誤差量を測定して、アライメントが適切であった
か否かを判定する工程を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191740A JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191740A JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0355865A true JPH0355865A (ja) | 1991-03-11 |
JPH0770577B2 JPH0770577B2 (ja) | 1995-07-31 |
Family
ID=16279712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1191740A Expired - Lifetime JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770577B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5887629A (en) * | 1996-03-28 | 1999-03-30 | Grob & Co. Aktiengesellschaft | Corner connection for a heddle shaft |
US7878072B2 (en) | 2008-01-30 | 2011-02-01 | Kabushiki Kaisha Toshiba | Measurement device including an electrode head with an anchor formed on an outer peripheral portion |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276218A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 重ね合わせ誤差測定用パタ−ン |
-
1989
- 1989-07-24 JP JP1191740A patent/JPH0770577B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276218A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 重ね合わせ誤差測定用パタ−ン |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5887629A (en) * | 1996-03-28 | 1999-03-30 | Grob & Co. Aktiengesellschaft | Corner connection for a heddle shaft |
US7878072B2 (en) | 2008-01-30 | 2011-02-01 | Kabushiki Kaisha Toshiba | Measurement device including an electrode head with an anchor formed on an outer peripheral portion |
Also Published As
Publication number | Publication date |
---|---|
JPH0770577B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180189B2 (en) | Abberation mark and method for estimating overlay error and optical abberations | |
US4741622A (en) | Method and apparatus for detecting diversion | |
JP2988393B2 (ja) | 露光方法 | |
US20050271954A1 (en) | Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method | |
KR0168142B1 (ko) | 위상 시프터의 위상 시프트 각도 오차를 측정하는 방법 | |
JP3292022B2 (ja) | 位置検出装置及びそれを用いた半導体素子の製造方法 | |
EP0997782A1 (en) | Reticle having mark for detecting alignment and method for detected alignment | |
JPH0540013A (ja) | ずれ測定方法及びこの方法を用いた露光装置 | |
JP3488428B2 (ja) | マスク表面上のパターン構造の位置測定方法 | |
US7056625B2 (en) | Focus detection structure | |
JP2650396B2 (ja) | 位置検出装置及び位置検出方法 | |
US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
US5455679A (en) | Position detecting system | |
JPH07130636A (ja) | 位置検出装置及びそれを用いた半導体素子の製造方法 | |
JPH0355865A (ja) | 半導体装置の製造方法 | |
JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
JPH03157916A (ja) | 半導体装置の製造方法 | |
JP3198718B2 (ja) | 投影露光装置及びそれを用いた半導体素子の製造方法 | |
JPH06104158A (ja) | 位置検出装置 | |
JPH06236837A (ja) | 面位置検出方法及びそれを用いた投影露光装置 | |
JP2550976B2 (ja) | アライメント方法 | |
KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
KR100375290B1 (ko) | 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치 | |
JP3247736B2 (ja) | 位相シフトフォトマスクの検査方法 | |
JPH09199387A (ja) | 位置検出装置及びそれを用いた半導体素子の製造方法 |