JPH0352269A - 紫外線消去型半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータなどの電子機器に用いられて
いる紫外線消去型半導体不揮発性メモリに関する。

〔発明の概要〕

この発明は、浮遊ゲート型の紫外線消去半導体不揮発性
メモリにおいて、ソース’ＡＭ　３’Ｊとドレイン領域
との間のチャネル領域を、制御ゲート電極によって制御
される第１のチャネル領域と、浮遊ゲート電極によって
制御される第２のチャネル領域とを直列に形成し、さら
に、第１のチャネル領域の闇値電圧を第２のチャネル領
域の闇値電圧よりも高くすることにより、低電圧動作及
び高速動作を可能にしたものである。

〔従来の技術〕

従来、第２図に示すようにＰ型シリコン基板１１にゲー
ト絶縁膜１４を介して浮遊ゲート電極１６、層間絶縁膜
ｌ７及び制御ゲート電極１８を形成し、浮遊ゲート電極
１６に対して自己整合的に基板１１の表面にＮ゛型のソ
ース領域１３及びドレイン領域１２を形成し、さらに、
ホットエレクトロン発生を容易にするためのＰ型不純物
領域１９を基板１１の表面に形成する紫外線消去浮遊ゲ
ート電極型半導体不揮発性メモリが知られていた。例え
ば、Ｓ．ＴＪａｎｇ“Ｏｎｔｈｅ　　Ｉ　−Ｖ　Ｃｈａ
ｒａｃｔｅｒｉｓｔｉｃｓ　ｏｆ　Ｆｌｏａｔｉｎｇ　
−ＧａｔｅＭＯＳ　Ｔｒａｎｓｉｓｔｏｒｓ　”　ＩＥ
ＥＥ　Ｔｒａｎ．　ｏｎ　Ｅｌｅｃ．　Ｄｅｖ．，ｖｏ
ｌ．　ＥＤ−２６，　Ｎｏ．　９．　１９７９　ｐｐ１
２９２〜１２９４に開示されている。

〔発明が解決しようとする課題〕

しかし、第２図に示したような浮遊ゲート型半導体不揮
発性メモリは、紫外線照射による情報消去後の制御ゲー
ト電極に対する闇値電圧を約１Ｖ程度までしか低閾値電
圧化できなかった。即ち、闇値電圧を下げると浮遊ゲー
ト電極ｌ６の電位がドレイン領域ｌ２の電位によって高
くなるために、非選択メモリセルも電流が流れてしまう
。従って、閾値電圧を約１Ｖ程度までしか下げられない
ために、低電圧動作が困難であるという欠点があった。

そこで、この発明は従来のこのような欠点を解決するた
め、メモリの闇値電圧を普通のトランジスタと同様に約
０．５Ｖ程度まで下げられ、その結果、電源電圧として
約１．５Ｖでも動作する紫外線消去型半導体不揮発性メ
モリを目的としている。

〔課題を解決するための手段〕

上記問題点を解決するために、この発明は紫外線消去の
浮遊ゲート型半導体不揮発性メモリにおいて、ソース領
域とドレイン領域との間のチャネル領域を、制御ゲート
電極によって制御される第１のチャネル領域と、浮遊ゲ
ート電極によって制御される第２のチャネル領域とを直
列に形成し、さらに、第１のチャネル領域の闇値電圧を
第２のチャネル領域の闇値電圧よりも高く形成し、浮遊
ゲート電極の電位にかかわらず非選択メモリセルのリー
ク電流を防ぐことにより、低電圧動作及び高速動作を可
能にしたものである。

〔実施例〕

以下に、この発明の実施例を図面に基づいて説明する。

第１図は、本発明の半導体不揮発性メモリの第１の実施
例の断面図である。本発明の半導体不揮発性メモリは、
シリコン基板上に限定されたことは言うまでもなく、基
板内に設けられた半導体領域上にも形成できる。また、
薄膜半導体表面にも形成できる。第１図は、Ｐ型半導体
基板１の表面に形成した例である。Ｐ型シリコン基板ｌ
の表面に第２のゲートｖＡ縁膜４を介して浮遊ゲート電
極６を設け、浮遊ゲート電極６の上の眉間絶縁膜７及び
第１のゲート絶縁膜５を介して制御ゲート電極８が形成
されており、浮遊ゲート電極６及び制御ゲート電極８に
対して自己整合的に基板１の表面にＮ・型のソース領域
３＆びドレイン領域２が形或されている。一般的には、
第２のゲート絶縁膜４としては、約２００人の熱酸化膜
、浮遊ゲート電極６としては約３０００人のＮ゜型多結
晶シＨ．ｎ４ｈ＋ｓｗｗｗ＋．ｋ７．：Ｉｎｍ＋＋ｌｌ
＋Ｐ＋−ｈｚａ＋＋ｔｂＬ！Ｌ４〒き極６の熱酸化膜、
制御ゲート電極８としては、Ｎ゛型多結晶シリコン膜で
形或できる。また、Ｎ゛型ソース・ドレイン領域は、イ
オン注入によって形成できる。また、ソース領域３とド
レイン領域２との間の基板１の表面であるチャネル領域
には、Ｐ型の第１の不純物領域９が形成され、さらに、
Ｐ型の第１の不純物領域９の表面にＮ型の第２の不純物
領域１０が形成されている。一般に、第１の不純物領域
９の表面濃度の方が第２の不純物領域１０の表面濃度よ
り濃く形成されているので、電気的にはＰ型になってい
る。この第１及び第２の不純物領域もイオン注入によっ
てドーピングできる。

第３図にその濃度分布を示す。即ち、第１図のＡ−Ａ’
線に沿った基板ｌの表面からの不純物分布を示している
。第１の不純物領域９の不純物としてボロン、第２の不
純物領域１０の不純吻としてヒ素を用いた場合の図であ
る。ボロン及びヒ素を同一工程で導入しても、ヒ素の拡
散係数の方がボロンの拡散係数より小さいので、第３図
のようにヒチャネル領域の表面の電気的Ｐ型不純物濃度
は、Ｎ型のヒ素の分布によって低い値となる。第１の不
純物領域９は、本発明の半導体不揮発性メモリのプログ
ラム特性を満足するため及び、この不純物領域９により
、メモリセル間のフィールドの闇値電圧を高くすること
により、複数のメモリセルを電気的に分離するためであ
る。第１の不純物領域９は基仮１の表面に、１０　”　
ａ　ｔｏｎｓ　／　ｃａ１前後のＰ型不純物を入れるこ
とにより、プログラム時にホットエレクトロンを発生し
やすくしている。また、第２の不純物領域１０はメモリ
の闇値電圧を下げるための領域である。制御ゲート電極
８は、浮遊ゲート電極６と強い容量結合をしている。従
って、制御ゲート電極８に電圧を印加することにより、
間接的に浮遊ゲート電極６の電位を変化させることがで
きる。

まず、本発明の半導体不揮発性メモリの読み出し方法に
ついて説明する。

メモリセルを複数個集積したメモリアレイにおいて、情
報を読み出すセル、即ち、選択メモリセルにおいて、制
御ゲート電極８に電源電圧、あるいは電源電圧に近いレ
ベルの電圧を印加した状態で、ソース領域３とドレイン
領域２との間のチャネル領域のコンダクタンスの大きさ
により、情報を読み出すことができる。即ち、紫外線消
去後と同じ状態であれば、チャネルコンダクタンスは大
きく、逆に、プログラムされて浮遊ゲート電極６に多数
の電子が注入されている場合には、チャネルコンダクタ
ンスは小さい。チャネルコンダクタンスは、第１のゲー
ト絶縁膜５を介して制御ゲート電極８により制御される
第１のチャネル領域と、第２のゲート絶縁ｌ！４を介し
て浮遊ゲート電極６の電位によって制御される第２のチ
ャネル領域の直列接続された値になる。浮遊ゲート電極
６に注入されている電子の量によって、第２のチャネル
領域のコンダクタンスが変化することから、制御ゲート
電極８に一定電圧印加された状態での、ソース領域３と
ドレイン領域２との間のチャネルコンダクタンスが変化
し、その変化量で情報を読み出すことができる。

本発明の紫外線消去型半導体不揮発性メモリにおいては
、チャネル領域が制御ゲート電極８の電圧によって直接
制御される第１のチャネル領域と、浮遊ゲート電極６の
電位によって制御される第２のチャネル領域との直列に
よって形成されている。

従って、紫外線消去後の第２のチャネル領域の闇値電圧
を充分低く設定しても、第１のチャネル領域の闇値電圧
をエンハンスレベルに設定しておけば、非選択メモリセ
ルのリーク電流は充分低くできる。また、読み出し時に
ドレイン領域２に電圧が印加されることにより、浮遊ゲ
ート電極６の電位が高くなり、第２のチャネル領域のチ
ヤ不ルコンダクタンスが大きくなって、第１のチャネル
領域のチャネルコンダクタンスを小さく設定することに
より、非選択メモリセルのオフリーク電流を防ぐことが
できる。さらに、本発明のメモリにおいては、ドレイン
領域２を接地し、ソース領域３に負荷を介して電源電圧
を印加することにより、チャネルコンダクタンスの大き
さで読み出せば、よＭｍ能件の高いメモリを実現できる
。即ち、浮遊ゲート電極６は、ソース領域３と構造的に
接続していないために、読み出し時の誤書き込み（ソフ
トライト）が起きない。従って、チャネル長を従来メモ
リセルよりも短くでき、また、読み出し時にソース領域
３へ電源電圧に近い高い電圧を印加することができる。

このため、メモリの紫外線消去後のチャネルコンダクタ
ンスを大きくすることができ、高速読み出しを実現でき
る。

次に、本発明のメモリのプログラム方法について説明す
る。浮遊ゲート電極６に電子を注入するメモリの場合、
ソース領域３及び基板１に対して約５〜７Ｖ高い電圧を
ドレイン領域２に印加する。

また、制御ゲート電極８には、約１２Ｖ程度の高電圧を
印加する。このドレイン領域２及び制御ゲート電極８へ
の電圧印加により、チャネル領域に約１ｍＡ程度の大き
なチャネル電流が流れ、ドレイン領域２近傍で、ホット
エレクトロンが発生し、その一部が浮遊ゲート電極６へ
注入される。非選択メモリセルは、制御ゲート電極８へ
電圧を印加しないために書きｉ入みは行われない．また
、Ｅ巽Ｉ尺メモリセルにおいても、浮遊ゲート電極６に
電子を注入しないメモリセルにおいては、制御ゲート電
極８に高電圧が印加されていても、ドレイン領域２の電
圧を接地状態にすることにより書き込みは行われない。

即ち、ドレイン領域２及び制御ゲート電極８に共に電圧
が印加された場合にのみ、浮遊ゲート電極６に電子が注
入される。本発明のメモリにおいては、ソフトライトが
起きにくい構造であるために、チャネル長を短くできる
。従って、書き込み動作においても、非常に短い時間で
書き込みを行うことができる。また、書き込み非選択の
メモリセルにおいては、ドレイン領域２に高電圧が印加
されても、制御ゲート電極８が接地されているために、
第１のチャネル領域のコンダクタンスは充分小さく、従
って、非選択メモリセルのオフリークを防ぐことができ
る。

また、本発明のメモリはチャネル領域の表面に闇値電圧
を下げるために、ヒ素による第２の不純物Ｎ域ＩＯを形
成しているが、この不純物領域１０によってプログラム
効率が悪くなることはない。書き込み時に形成されるド
レイン領域２近傍のホットエレクトロン発生のための表
面ポテンシャルは、ヒ素のドーピングによってほとんど
影響されない。

ヒ素による第２の不純物領域１０は拡散係数が小さいた
めに第３図のように極めて表面に形成されているからで
ある。

チャネル領域の闇値電圧を下げるため、第２の不純物領
域１０を形或するかわりに、第１の不純物領域９の濃度
を低くした場合は、ホットエレクトロン発生のための表
面ポテンシャルの形がなだらかになってしまうために、
プログラム効率が悪くなってしまう。本発明のメモリに
おいては、第２の不純物領域１０の形或により、メモリ
のプログラム効率を維持して、メモリの闇値電圧を下げ
ることができる。

次に、本発明のメモリの消去方法について説明する。消
去は、メモリに紫外線を照射することにより行われる。

浮遊ゲート電極６に注入されている電子は、紫外線によ
って励起されて、基板ｌに戻ることにより消去される。

第４図は紫外線消去後のメモリの闇値電圧のヒ素（Ａｓ
）の注入量依存性を示した図である．第４図のように巳
素の注入によって、５Ｘ１０”の注入量の境界にして大
きく闇値が減少する領域八と、小さく闇値が減少する領
域Ｂとに分けられる。本発明の構造のメモリの闇値電圧
は、第１のチャネル領域と第２のチャネル領域とのいづ
れか大きい闇値になる。ヒ素による第２の不純物領域１
０が形成されていない場合、即ち、イオン注入量がゼロ
の場合の闇値電圧は、高い方の闇値電圧である第２のチ
ャネル領域の闇値電圧に等しい。第２の不純物領域１０
へのヒ素の注入量の増加にともない、第１のチャネル領
域と第２のチャネル領域の闇値電圧の大きさが逆になる
．即ち、注入量の増加により、領域Ａから領域Ｂに移行
する．領域Ａは、第２のチャネル領域の闇値電圧に対応
し、領域Ｂは第１のチャネル領域の闇値電圧に対応する
。領域Ｂでは、第１のチャネル領域の閾値電圧のヒ素の
注入量依存性を小さくする方法は、第１のゲート絶縁膜
５の単位面積当たりの容量を第２のゲート絶縁膜４の単
位面積当たりの容量に比べ大きくすることによって行う
ことができる。ゲート絶縁膜の単位面積当たりの容量が
大きくすることにより、注入量の闇値電圧への寄与率を
減少することができる。メモリの闇値電圧を下げるため
に、第２の不純物領域１０を形成せずに、第１の不純物
領域９の濃度を下げる方法では、常に第２のチャネル領
域の闇値電圧の方が第１のチャネル領域の闇値電圧より
も高く形成される。第２のチャネル領域の闇値電圧は、
制御ゲート電極８と浮遊ゲート電極６との容量結合が１
００％ではなく、一般に、７０％程度の容量結合である
ために高くなってしまう。しかし、本発明のメモリでは
、第２の不純物領域１０の形成により、第１のチャネル
領域の闇値電圧を第２のチャネル領域の閾値電圧より高
くできる。第１のチャネル領域の閾値電圧を第２のチャ
ネル領域の闇値電圧よりも高くする方法として、不純物
濃度を変えることによっても行うことができる。

第５図は、不純物濃度を高くすることによって筑１のチ
ャネル韻浦の方の闇値電圧を高く信成する本発明の半導
体不揮発性メモリの第２の実施例の断面図である。浮遊
ゲート電極６をマスクとして自己整合的に第１のチャネ
ル領域にＰ型の第３の不純物領域２１を形成してある。

Ｎ型の不純物を入れた第２の不純物領域１０の不純物を
キャンセルする方向にＰ型の不純物を形成しているので
、第１のチャネル領域の闇値電圧を高く形成できる。

第１図の半導体不揮発性メモリにおいても、第１のゲー
ト絶縁膜５の形成を第２のゲート絶縁１１Ｑ４をリムー
ブ後、熱酸化膜で形或すれば第２の不純物領域１０の一
部は第１のゲート絶縁膜５に入ってしまうために、第１
のチャネル領域のヒ素の濃度は低くすることができる。

以上説明したように、ヒ素の注入により紫外線消去後の
闇値電圧を約０．５ｖ程度まで下げられる。

このメモリの闇値電圧は第Ｌのチャネル領域の閾値電圧
であるために、ドレイン領域２の電圧にかかわらず安定
であり、オフリーク電流を少なくできる。闇値電圧を約
０．５Ｖまで下げられることから電′ａ電圧として約１
ｖ程度までメモリを動作することかできる。

〔発明の効果〕

この発明は、以上説明したように紫外線消去型の浮遊ゲ
ート半導体不揮発性メモリにおいて、ソース領域とドレ
イン領域との間のチャネル領域を制御ゲート電極によっ
て直接制御される第１のチャネル領域と、浮遊ゲート電
極によって制御される第２のチャネル領域とから構威し
、さらに、チャネル領域に拡散係数の小さな基板と逆導
電型の不純物をドーピングすることにより、第１のチャ
ネル領域の闇値電圧を第２のチャネル領域の闇値電圧よ
りも高く形成することにより、メモリの閾値電圧を約０
．５Ｖ程度まで下げてもオフリーク電流の少ないメモリ
を実現することができ、その結果、電源電圧として約１
Ｖ程度の非常に低い電圧で動作する半導体不揮発性メモ
リを容易にする効果がある。

【図面の簡単な説明】

第１図はこの発明にかかる半導体不揮発性メモリの第１
の実施例の断面図であり、第２図は従来の半導体不揮発
性メモリの断面図である．第３図は本発明の半導体不揮
発性メモリのチャネル領域の不純物分布図であり、第４
図は本発明の半導体不揮発性メモリの闇値電圧のヒ素イ
オン注入依存性を示した図である。第５図は本発明の半
導体不揮発性メモリの第２の実施例の断面図である。 半導体基板 ドレイン領域 ソース領域 浮遊ゲート電極 制御ゲート電極 以上

Claims (1)

【特許請求の範囲】
1. 第１導電型の第１の半導体領域表面に互いに間隔を置い
   て設けられた第２導電型のソース領域とドレイン領域と
   、前記ソース・ドレイン領域間の前記第１の半導体領域
   表面上に作られる前記ソース領域と接する第１のチャネ
   ル領域と、前記第１のチャネル領域と前記ドレイン領域
   との間の前記第１の半導体領域表面上に作られる第２の
   チャネル領域と、前記第１のチャネル領域上に形成され
   た第１のゲート絶縁膜と、前記第２のチャネル領域上に
   形成された第２のゲート絶縁膜と、前記第２のゲート絶
   縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート
   電極上に形成された制御ゲート絶縁膜と、前記第１のゲ
   ート絶縁膜及び前記制御ゲート絶縁膜上に設けられた制
   御ゲート電極とから成り、前記第１及び第２のチャネル
   領域に第１導電型の第１の不純物領域を形成し、さらに
   、前記第１の不純物領域の表面に第２導電型の第２の不
   純物領域を形成することを特徴とする紫外線消去型半導
   体不揮発性メモリ。