JPH0346259A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH0346259A
JPH0346259A JP1183082A JP18308289A JPH0346259A JP H0346259 A JPH0346259 A JP H0346259A JP 1183082 A JP1183082 A JP 1183082A JP 18308289 A JP18308289 A JP 18308289A JP H0346259 A JPH0346259 A JP H0346259A
Authority
JP
Japan
Prior art keywords
seal frame
metal lid
inner edge
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1183082A
Other languages
English (en)
Other versions
JP2689621B2 (ja
Inventor
Isato Usami
宇佐美 勇人
Satoshi Kikuchi
智 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1183082A priority Critical patent/JP2689621B2/ja
Publication of JPH0346259A publication Critical patent/JPH0346259A/ja
Application granted granted Critical
Publication of JP2689621B2 publication Critical patent/JP2689621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シールフレームに蓋をシーム溶接した半導体装置の構成
に関し、 パッケージ基体の同一面にシールフレームト外リードと
を設けた半導体装置の小型化を目的とし、半導体チップ
を収容する凹所の形成されたパッケージ基体の上面には
、該凹所を囲い少なくともコーナ部に適当な丸みを有す
る金属のシールフレームが取着され、該シールフレーム
に!I!置した金属の蓋が、該シールフレームの内縁エ
ツジに沿ってシーム溶接されてなることを特徴とする特
許装置、 および、半導体チップを収容する凹所の形成されたパッ
ケージ基体の上面に形成され、該凹所の周囲を囲み、丸
みを帯びたコーナ部を有するシールフレーム上に、該凹
所を塞ぐように該シールフレームの内縁エツジに沿って
曲げ加工されてコーナ部を有する金属の蓋を載置する工
程と、該シールフレームの内側からの支持アームによっ
て支持される電極が、該金属の蓋の内縁エツジを該シー
ルフレームの内縁エツジに向けて押すと共に、該電極に
電流を流し該シールフレームの内縁エツジと該金属の蓋
とを溶接する工程と、を有することを特徴とする半導体
装置の製造方法である。
〔産業上の利用分野〕
本発明はパッケージ基体の凹所に半導体チップを収容し
、該凹所を囲う金属のシールフレームに金属蓋をシーム
溶接した半導体装置に関する。
最近の半導体装置は、半導体チップのパッシベーション
技術が向上してモールドパッケージのものが多いが、高
信頼性を必要としたり特殊環境下で使用されるものにつ
いては、依然として金属やセラ逅ツク等を組み合わせて
気密封止したパッケージが使用されている。
〔従来の技術〕
第6図は半導体チップをセラくツクパッケージに収容し
た従来の半導体装置の構成例を示す断面図である。
第6図において、半導体装置1はセラミックにてなるパ
ッケージ基体2の凹所3に半導体チップ4を収容し、凹
所3を囲うように基体2の上面には金属(コバール等)
のシールフレーム6を取着し、そのシールフレーム6に
金属(コバール等)の蓋7をシーム溶接してなる。
パッケージ基体2は多層配線構造であり、半導体チップ
4は、ボンディングワイヤ5およびパッケージ基体2内
に形成された配線を介して、パッケージ基体2の下面よ
り導出された外リード8に接続されており、シールフレ
ーム6と金属蓋7との溶接9は、シールフレーム6の上
面と金属蓋7の外縁部との重なり部分に形成される。
第7図は従来の前記半導体装置における金属蓋のシーム
溶接方法の説明図である。
第7図において、上下方向に移動可能であり適当な押圧
力で金属蓋7の外縁部をシールフレーム6に押し付ける
電極10は、支持アーム12に嵌合する軸11が回動自
在であり、例えば8ボルト、140〜180アンペア程
度の電力が加えられた状態で金属蓋7に接触し、シール
フレーム6に沿って移動する。すると、金属蓋7とシー
ルフレーム6との接触部に発生するジュール熱によって
金属蓋7の一部が溶融され、金属蓋7とシールフレーム
6は溶接9にて接合されるようになる。
〔発明が解決しようとする課題〕
以上説明したように従来の半導体装置1は、金属蓋7の
外縁部がシールフレーム6に溶接された構成であり、ジ
ュール熱を集中的に発生させる電極10はテーパ状であ
り、金属蓋7の外縁端に接触す電極10を支持するアー
ム12は、シールフレー・ムロより外側を移動するよう
になる。
しかながら、半導体装置1の半導体チップ4に冷却フィ
ンを設けようとすると、その冷却フィンはパッケージ基
体2の下面に取着することになり、外リード8は冷却フ
ィンの邪魔にならないように基体2の上面より導出させ
ることになる。
このような冷却フィンおよび、パッケージ基体2の上面
から外リード8の導出された半導体装置は、電極10を
使用して金属蓋7を溶接しようとすると、外リード8と
シールフレーム6との間に支持アーム12のためのスペ
ースが必要になり、基体2が大形化されるという問題点
があった。
〔課題を解決するための手段〕
前記問題点に鑑みてなされた本発明は、その実施例を示
す第1図によれば、半導体チップ4を収容する凹所25
の形成されたパッケージ基体22の上面には、凹所25
を囲う金属のシールフレーム26が取着され、少なくと
もコーナ部で適当な丸みを有するシールフレーム26に
載置した金属の蓋27が、シールフレーム26の内縁エ
ツジに沿うシーム溶接28によって、シールフレーム2
6に接合されたことを特徴とする半導体装置、 ならびにシーム溶接28を行う方法として、シールフレ
ーム26上に凹所25を塞ぐように金属の蓋27を載置
する工程と、シールフレーム26の内側から支持アーム
によって支持される電極にてシールフレーム26の内縁
エツジ29に金属の蓋27を溶接する工程と、を有する
ことを特徴とする半導体装置の製造方法である。
〔作用〕
上記手段によれば、シールフレームに金属蓋をシーム溶
接させる電極支持用アームを金属蓋の内側にすることお
よび、シーム溶接用電極はシールフレームの外側に出な
いようにすることが可能になり、外リードとシールフレ
ームとの間に支持アームのためのスペースが不必要にな
る。
従って、外リードとシールフレームとは、装置を大形化
させることなくパッケージ基体の同一面に設けることが
可能となり、特に冷却用のフィンを必要とする半導体装
置に対し、金属蓋の外縁部が溶接された従来構成より小
型化できる。
〔実施例〕
以下に、図面を用いて本発明の実施例による半導体装置
を説明する。
第1図は本発明の一実施例による半導体装置の断面図、
第2図は第1図に示すシールフレームの斜視図、第3図
は第1図に示す金属蓋の斜視図、第4図は第1図に示す
シールフレームに金属蓋をシーム溶接する方法の説明図
、第5図はシーム溶接に使用した電極の斜視図である。
前出図と共通部分に同一符号を使用した第1図において
、冷却フィンを取着する半導体装置21は、セラミック
にてなるパッケージ基体22の中心にあけられた透孔に
、例えばモリブデンにてなる金属ステージ23が嵌合し
、パッケージ基体22の下面および金属ステージ23の
下面には銅等にてなる金属底板24が接合され、底板2
4の下面に冷却フィン(図示せず)が取着されるように
なる。
パッケージ基体22の上面に開口する凹所25の周囲に
は、コバール等の金属にてなるシールフレーム26を取
着し、その外側に複数本の外リード8が突出し、凹所2
5の底面となるステージ23の上面には半導体チップ4
を搭載し、シールフレーム2Gにはコバール等の金属に
てなる蓋27がシーム溶接される。
パッケージ基体22は多層配線構造であり、半導体チッ
プ4は、ボンディングワイヤ5およびパッケージ基体2
2内に形成された配線を介して、パッケージ基体22の
上面より導出された外リード8に接続されている。
シールフレーム26と金属蓋27との溶接28は、シー
ルフレーム26の上面内側コーナ部(内縁エツジ)と、
該コーナに沿う如く曲げ加工された金属蓋27のコーナ
部との接合部分に形成される。
パッケージ基体22の上面に例えば銀ろう材でろう接さ
れたシールフレーム26は、金属蓋27を溶接するため
第2図に示す如く四隅に適当な半径rの丸みを有する角
形であり、シールフレーム26の内縁エツジ29と金属
蓋27との溶接は、該丸みの中心部30間に分けて行う
ようになる。
第3図において、シールフレーム26に嵌合する金属蓋
27は、シールフレーム26の内縁エツジ29に沿って
曲げ加工された皿形であり、シールフレーム26に金属
蓋27を溶接させる電極は、金属蓋27の内縁エツジ3
1に当接するようになる。
第4図において、適当な押圧力で金属121の内縁エツ
ジ31を押す電極32は、支持アーム34に嵌合する軸
33が回動自在であり、例えば8ボルト、140〜18
0アンペア程度の電力が加えられた状態で内縁エツジ3
1に接触し、内縁エツジ31に沿って移動する。すると
、内縁エツジ29と31との接触部に発生するジュール
熱によって金属蓋27はシールフレーム26に溶接され
るようになるが、支持アーム34は金属M27の内側で
電極32を支持するように配設されるため、シールフレ
ーム26に近接せしめて外リード8を配置可能とする。
シールフレーム26の中心部30間を溶接する電極32
は、第5図に示すようにテーパーをα、大きい方の外径
をり、厚さをもとしたとき、コーナ丸み半径rが0.5
1であるシールフレーム26に対し、α=60度、  
D = 6 mm、厚さt=5mmのものを使用した。
〔発明の効果〕
以上説明したように本発明によれば、シールフレームに
金属蓋をシーム溶接させる電極支持用アームが金属蓋の
内側に設けることおよび、シーム溶接用電極はシールフ
レームの外側に出ないようにすることが可能になる。
従って、外リードとシールフレームとは、装置を大形化
させることなくパッケージ基体の同一面に設け、特に冷
却用のフィンを必要とする半導体装置に対し、従来のも
のより小型化することができた効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置、第2図は
第1図に示すシールフレーム、第3図は第1図に示す金
属蓋、 第4図は第1図に示す金属蓋の溶接方法の説明図、 第5図は溶接用電極、 第6図は従来の半導体装置、 第7図は従来の半導体装置における金属蓋の溶接方法の
説明図、 である。 図中において、 4は半導体チップ、 21は半導体装置、 22はパッケージ基体、 25は凹所、 26は金属のシールフレーム、 27は金属の蓋、 29は内縁エツジ、 31は金属蓋の内縁エツジ、 32は電極、 34は支持アーム、 を示す。 ) 木極明の一家先例し:より半{体装置 11  囚 0 ’Jg1図に示すシールフレーム 彊 回 11刷;示イを鳥l 噛3圓 溶旙喝覧急 15田 喝1田LZ、?\1&:鳥五の凶−争方瓜の梯σ月回従
来の+1体食五 %G第

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップ(4)を収容する凹所(25)の形
    成されたパッケージ基体(22)の上面には、該凹所(
    25)を囲い少なくともコーナ部に適当な丸みを有する
    金属のシールフレーム(26)が取着され、該シールフ
    レーム(26)に載置した金属の蓋(27)が、該シー
    ルフレーム(26)の内縁エッジ(29)に沿ってシー
    ム溶接されてなることを特徴とする半導体装置。
  2. (2)半導体チップ(4)を収容する凹所(25)の形
    成されたパッケージ基体(22)の上面に形成され、該
    凹所(25)の周囲を囲み、丸みを帯びたコーナ部を有
    するシールフレーム(26)上に、該凹所(25)を塞
    ぐように該シールフレーム(26)の内縁エッジ(29
    )に沿って曲げ加工されてコーナ部(31)を有する金
    属の蓋(27)を載置する工程と、 該シールフレーム(26)の内側からの支持アーム(3
    4)によって支持される電極(32)が、該金属の蓋(
    27)の内縁エッジ(31)を該シールフレーム(26
    )の内縁エッジ(29)に向けて押すと共に、該電極(
    32)に電流を流し該シールフレーム(26)の内縁エ
    ッジ(29)と該金属の蓋(27)とを溶接する工程と
    、を有することを特徴とする半導体装置の製造方法。
JP1183082A 1989-07-13 1989-07-13 半導体装置とその製造方法 Expired - Fee Related JP2689621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1183082A JP2689621B2 (ja) 1989-07-13 1989-07-13 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1183082A JP2689621B2 (ja) 1989-07-13 1989-07-13 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH0346259A true JPH0346259A (ja) 1991-02-27
JP2689621B2 JP2689621B2 (ja) 1997-12-10

Family

ID=16129448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1183082A Expired - Fee Related JP2689621B2 (ja) 1989-07-13 1989-07-13 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2689621B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202058A (ja) * 1993-12-30 1995-08-04 Nec Corp 半導体装置
JP2002353350A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 電子部品収納用パッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580881B2 (ja) * 2006-03-08 2010-11-17 株式会社住友金属エレクトロデバイス 矩形金属リングろう付け方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202058A (ja) * 1993-12-30 1995-08-04 Nec Corp 半導体装置
JP2002353350A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 電子部品収納用パッケージ

Also Published As

Publication number Publication date
JP2689621B2 (ja) 1997-12-10

Similar Documents

Publication Publication Date Title
US5028987A (en) High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
JP2008505768A (ja) Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部
EP0623241B1 (en) Semiconductor device with terminal lead
US3476986A (en) Pressure contact semiconductor devices
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JPH10223793A (ja) 半導体パッケージ
JPH0346259A (ja) 半導体装置とその製造方法
JP2000106408A (ja) 電子部品収納用パッケージおよびこれに用いられる金属製蓋体
JP3232049B2 (ja) 電子装置
JP3176250B2 (ja) 半導体素子収納用パッケージ
JPH08141745A (ja) Icの気密封止方法
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2007019537A (ja) 電子装置及びその製造方法
JP4503398B2 (ja) 半導体パッケージ
JPH0774576A (ja) 圧電振動子
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP2005203669A (ja) 電子部品収納用パッケージおよび電子装置
JPH0855926A (ja) 集積回路パッケージおよびその実装方法
JP3236836B2 (ja) 電子装置
JPS63122250A (ja) 半導体装置
JPS59189659A (ja) 半導体装置
JPH0638432Y2 (ja) 半導体気密封止パッケージ
JPS6336688Y2 (ja)
JPH07245356A (ja) 半導体パッケージおよびその製造方法
JPH09246414A (ja) パッケージの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees