JPH0344103A - 電圧／絶対値電流コンバータ回路 - Google Patents
電圧／絶対値電流コンバータ回路Info
- Publication number
- JPH0344103A JPH0344103A JP2174616A JP17461690A JPH0344103A JP H0344103 A JPH0344103 A JP H0344103A JP 2174616 A JP2174616 A JP 2174616A JP 17461690 A JP17461690 A JP 17461690A JP H0344103 A JPH0344103 A JP H0344103A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- coupled
- load
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明は、−船釣にコンバータ回路に関し、ざらに詳し
くは、入力電圧信号を絶対値電流出力信号に変換する回
路であって、コンデンサを使用しないため集積回路とし
て構築することの可能なコンバータ回路に関する。
くは、入力電圧信号を絶対値電流出力信号に変換する回
路であって、コンデンサを使用しないため集積回路とし
て構築することの可能なコンバータ回路に関する。
（従来技術および解決すべき課題）
入力電圧信号を絶対値電流信号に変換するコンバータ回
路は現在入手可能である。しかし、般にこれらの回路は
信号のＤＣ成分を除去するため結合コンデンサを使用し
ており、したがって集積回路として構築することは容易
ではなかった。
路は現在入手可能である。しかし、般にこれらの回路は
信号のＤＣ成分を除去するため結合コンデンサを使用し
ており、したがって集積回路として構築することは容易
ではなかった。
したがって、本発明の１つの目的は、ＤＣおよびＡＣ成
分を右する入力電圧信号をＡＣ成分のみを有する絶対値
電流信号に変換するコンバータ回路を提供することであ
る。
分を右する入力電圧信号をＡＣ成分のみを有する絶対値
電流信号に変換するコンバータ回路を提供することであ
る。
本発明の他の目的は、コンデンサを使用せずに電圧／絶
対値電流変換を行うコンバータ回路を提供することであ
る。
対値電流変換を行うコンバータ回路を提供することであ
る。
本発明のざらに他の目的は、集積回路として構築できる
電圧／Ｉ８対値電流コンバータ回路を提供することであ
る。
電圧／Ｉ８対値電流コンバータ回路を提供することであ
る。
（課題を解決するための手段）
上述および他のＩａ能および目的にしたがって、電圧／
絶対値電流コンバータ回路が提供され、このコンバータ
回路は、コレクタ、ベースならびに第１および第２エミ
ツタ端子をそれぞれ有する第１および第２トランジスタ
から構成される。第１および第２トランジスタのコレク
タ端子は相互結合されることにより電源電圧ソースに結
合され、第１および第２トランジスタのベース端子は差
動入力電圧信号を受は取るためのものである。第１およ
び第２トランジスタの第１エミツタ端子は第１抵抗器の
第１端子に結合され、第１および第２トランジスタの第
２エミツタ端子はそれぞれ第２および第３抵抗器の第１
端子に結合される。
絶対値電流コンバータ回路が提供され、このコンバータ
回路は、コレクタ、ベースならびに第１および第２エミ
ツタ端子をそれぞれ有する第１および第２トランジスタ
から構成される。第１および第２トランジスタのコレク
タ端子は相互結合されることにより電源電圧ソースに結
合され、第１および第２トランジスタのベース端子は差
動入力電圧信号を受は取るためのものである。第１およ
び第２トランジスタの第１エミツタ端子は第１抵抗器の
第１端子に結合され、第１および第２トランジスタの第
２エミツタ端子はそれぞれ第２および第３抵抗器の第１
端子に結合される。
第１抵抗器の第２端子は、第３および第４トランジスタ
のコレクタならびに増幅器の非反転入力に結合される。
のコレクタならびに増幅器の非反転入力に結合される。
第２および第３抵抗器の第２端子は、第３トランジスタ
のベース、ダイオードのアノード、および増幅器の反転
入力に結合される。
のベース、ダイオードのアノード、および増幅器の反転
入力に結合される。
増幅器の出力は第４トランジスタのベースおよび第５ト
ランジスタのベースに結合される。第３、第４および第
５トランジスタのエミッタはダイオードのカソードに結
合されることにより基準端子に結合される。第５トラン
ジスタのコレクタ電流は、差動入力電圧信号のＡＣ成分
の絶対値に正比例する。
ランジスタのベースに結合される。第３、第４および第
５トランジスタのエミッタはダイオードのカソードに結
合されることにより基準端子に結合される。第５トラン
ジスタのコレクタ電流は、差動入力電圧信号のＡＣ成分
の絶対値に正比例する。
（実施例〉
添付図面とともに上述の説明を参考にすることにより、
本発明の上述および他の機能ならびにこれらの機能を達
成する方法は明らかになり、本発明はもつともよく理解
される。
本発明の上述および他の機能ならびにこれらの機能を達
成する方法は明らかになり、本発明はもつともよく理解
される。
第１図は本発明の概略図であり、ここで本発明はダブル
・エミッタＮＰＮトランジスタ１．２によって構成され
、ダブル・エミッタＮＰＮトランジスタ１．２のコレク
タは相互結合されることにより電源電圧ソースに結合さ
れる。トランジスタ１．２のベース端子４２．４４は入
力電圧信号を受は取るためのものである。トランジスタ
１．２の第１エミツタは相互結合されることにより抵抗
器３６の第１端子に結合される。トランジスタ１の第２
エミ、ツタは抵抗器３２の第１端子に結合され、抵抗器
３２の第２端子はＮＰＮ＋−ランシスタ３のベースおよ
びダイオード２０の７ノートに結合される。トランジス
タ２の第２エミツクは、抵抗器３４の第１端子に結合さ
れ、抵抗器３４の第２端子はトランジスタ３のベースお
よび増幅器１０の負入力端子または反転入力端子に結合
される。抵抗器３６の第２端子はトランジスタ３．４の
コレクタおよび増幅器１０の正入力端子または非反転入
力端子に結合される。増幅器１０の出力端子は、ＮＰＮ
トランジスタ４．５のベースに結合され、ＮＰＮトラン
ジスタ４．５のエミッタは、トランジスタ３のエミッタ
およびダイオード２０のカソード端子に結合されること
により基準端子に結合される。
・エミッタＮＰＮトランジスタ１．２によって構成され
、ダブル・エミッタＮＰＮトランジスタ１．２のコレク
タは相互結合されることにより電源電圧ソースに結合さ
れる。トランジスタ１．２のベース端子４２．４４は入
力電圧信号を受は取るためのものである。トランジスタ
１．２の第１エミツタは相互結合されることにより抵抗
器３６の第１端子に結合される。トランジスタ１の第２
エミ、ツタは抵抗器３２の第１端子に結合され、抵抗器
３２の第２端子はＮＰＮ＋−ランシスタ３のベースおよ
びダイオード２０の７ノートに結合される。トランジス
タ２の第２エミツクは、抵抗器３４の第１端子に結合さ
れ、抵抗器３４の第２端子はトランジスタ３のベースお
よび増幅器１０の負入力端子または反転入力端子に結合
される。抵抗器３６の第２端子はトランジスタ３．４の
コレクタおよび増幅器１０の正入力端子または非反転入
力端子に結合される。増幅器１０の出力端子は、ＮＰＮ
トランジスタ４．５のベースに結合され、ＮＰＮトラン
ジスタ４．５のエミッタは、トランジスタ３のエミッタ
およびダイオード２０のカソード端子に結合されること
により基準端子に結合される。
端子４２．４４に印加される差動入力信号はグランドに
対して２つの成分に分解される：すなわら、端子４２に
印加される（ｄｏ＋■ａｏ〉および端子４４に印加され
る（ｄｏ−■ａｏ）であり、その結果、トランジスタ１
．２のエミッタに直列である抵抗器３２．３４に電流が
流れる。
対して２つの成分に分解される：すなわら、端子４２に
印加される（ｄｏ＋■ａｏ〉および端子４４に印加され
る（ｄｏ−■ａｏ）であり、その結果、トランジスタ１
．２のエミッタに直列である抵抗器３２．３４に電流が
流れる。
すなわち、抵抗器３２に（Ｉｄｃ”ａｃ）が流れ、抵抗
器３４に（１ｄｃ ’ａｃ）が流れる。
器３４に（１ｄｃ ’ａｃ）が流れる。
ダイオード２０に流れる電流（１２ｏ）は、これらの電
流の和、すなわち： Ｉ２０”Ｉｄｃ＋ｉａｃ＋■ｄｃ−’ａｃ＝”Ｉｄｃと
なる。このＤＣ電流はトランジスタ３により鏡映（ｍｉ
ｒｒｏｒｅｄ）される。何故ならば、トランジスタ３の
コレクタは増幅器１０によりノード２４における電圧に
維持されるからである。抵抗器３２および抵抗器３４の
値は等しく、かつその値は抵抗器３６の値の２倍に等し
いので、抵抗器３６を流れる全電流は２ （Ｉ ｄ ｃ
＋ ｉ ａ ｃ ）となる。この電流は、入力信号ｖ
ｉ、の極性に拘わらず、常に同じ方向に変化することに
注意されたい。トランジスタ４を流れるコレクタ電流は
、抵抗器３Ｇを流れる全電流からトランジスタ３のコレ
クタを流れる電流を差し引いた電流になる。したかつて
、トランジスタ４のコレクタ電流（Ｉ４〉は：’ ４
”２（Ｉｄｃ”ａｃ）−’ ２０＝２Ｉｄｃ”” ａｃ
−２’ ｄｃ”２８Ｃ となる。トランジスタ４を流れるこの］レクタ電流は、
トランジスタ５を流れるコレクタ電流により鏡映（ｍｉ
ｒｒｏｒｅｄ）され、かつ端子４２と端子４４との間の
入力信号電圧のＡＣ成分に正比例するＡＣ電流のみから
成る。
流の和、すなわち： Ｉ２０”Ｉｄｃ＋ｉａｃ＋■ｄｃ−’ａｃ＝”Ｉｄｃと
なる。このＤＣ電流はトランジスタ３により鏡映（ｍｉ
ｒｒｏｒｅｄ）される。何故ならば、トランジスタ３の
コレクタは増幅器１０によりノード２４における電圧に
維持されるからである。抵抗器３２および抵抗器３４の
値は等しく、かつその値は抵抗器３６の値の２倍に等し
いので、抵抗器３６を流れる全電流は２ （Ｉ ｄ ｃ
＋ ｉ ａ ｃ ）となる。この電流は、入力信号ｖ
ｉ、の極性に拘わらず、常に同じ方向に変化することに
注意されたい。トランジスタ４を流れるコレクタ電流は
、抵抗器３Ｇを流れる全電流からトランジスタ３のコレ
クタを流れる電流を差し引いた電流になる。したかつて
、トランジスタ４のコレクタ電流（Ｉ４〉は：’ ４
”２（Ｉｄｃ”ａｃ）−’ ２０＝２Ｉｄｃ”” ａｃ
−２’ ｄｃ”２８Ｃ となる。トランジスタ４を流れるこの］レクタ電流は、
トランジスタ５を流れるコレクタ電流により鏡映（ｍｉ
ｒｒｏｒｅｄ）され、かつ端子４２と端子４４との間の
入力信号電圧のＡＣ成分に正比例するＡＣ電流のみから
成る。
理解できるように、抵抗器３２．３４を流れる電流のＡ
Ｃ成分は、ダイオード２０により＃ＩＩ Ｒされると、
だがいに打ち消しあうことにより、端子４２．４４に印
加される入力電圧信号から得られる電流のＤＣ成分のみ
が残る。抵抗器３６を流れる電流のＤＣ成分を抵抗器３
２．３４を流れる電流の和のＤＣ成分に等しくするため
、等しい値の抵抗器３２．３４の値の２分の１に抵抗器
３６の値を選ぶ。この電流のＤＣ成分はトランジスタ３
により分流され、抵抗器３６を流れる全電流のＡＣ成分
のみがトランジスタ４のコレクタを流れる。このＡＣ電
流はトランジスタ５により鏡映（ｍｉｒｒｏｒｅｄ）さ
れ、ＤＣ成分が無く、かつ端子４２と端子４４との間の
元の入力電圧信号のＡＣ成分の絶対値に比例する出力電
流信＠ （１０，）が１ｑられる。明らかなように、こ
の変換はコンデンサを使用せずに行われ、したがって図
示の回路を集積回路として構築できる。
Ｃ成分は、ダイオード２０により＃ＩＩ Ｒされると、
だがいに打ち消しあうことにより、端子４２．４４に印
加される入力電圧信号から得られる電流のＤＣ成分のみ
が残る。抵抗器３６を流れる電流のＤＣ成分を抵抗器３
２．３４を流れる電流の和のＤＣ成分に等しくするため
、等しい値の抵抗器３２．３４の値の２分の１に抵抗器
３６の値を選ぶ。この電流のＤＣ成分はトランジスタ３
により分流され、抵抗器３６を流れる全電流のＡＣ成分
のみがトランジスタ４のコレクタを流れる。このＡＣ電
流はトランジスタ５により鏡映（ｍｉｒｒｏｒｅｄ）さ
れ、ＤＣ成分が無く、かつ端子４２と端子４４との間の
元の入力電圧信号のＡＣ成分の絶対値に比例する出力電
流信＠ （１０，）が１ｑられる。明らかなように、こ
の変換はコンデンサを使用せずに行われ、したがって図
示の回路を集積回路として構築できる。
第２図は、典型的な増幅器１０のより詳細な回路図を示
す本発明の概略図である。増幅器１０以外の図１におけ
る素子は、上述同様に結合され、増幅器はトランジスタ
６．７．８、能動負荷（ａｃｔｉｖｅ １ｏａｄ ＞
３０および抵抗器３８によって構成される。ＮＰＮトラ
ンジスタ８のコレクタはＮＰＮトランジスタ７のコレク
タおよび能動負荷３０の第１端子に結合されることによ
り電源電圧ソースに結合される。能動負荷３０の第２端
子はトランジスタ８のベースおよびＮＰＮトランジスタ
６のコレクタに結合され、ＮＰＮトランジスタ６のベー
スは抵抗器３４の第２端子に結合される。
す本発明の概略図である。増幅器１０以外の図１におけ
る素子は、上述同様に結合され、増幅器はトランジスタ
６．７．８、能動負荷（ａｃｔｉｖｅ １ｏａｄ ＞
３０および抵抗器３８によって構成される。ＮＰＮトラ
ンジスタ８のコレクタはＮＰＮトランジスタ７のコレク
タおよび能動負荷３０の第１端子に結合されることによ
り電源電圧ソースに結合される。能動負荷３０の第２端
子はトランジスタ８のベースおよびＮＰＮトランジスタ
６のコレクタに結合され、ＮＰＮトランジスタ６のベー
スは抵抗器３４の第２端子に結合される。
トランジスタ７のベースはトランジスタ４のコレクタに
結合され、トランジスタ６．７のエミッタは抵抗器３８
の第１端子に結合され、抵抗器３８の第２端子はトラン
ジスタ４のエミッタに結合されることにより基準端子に
結合される。トランジスタ８のエミッタはトランジスタ
４．５のベースに結合される。
結合され、トランジスタ６．７のエミッタは抵抗器３８
の第１端子に結合され、抵抗器３８の第２端子はトラン
ジスタ４のエミッタに結合されることにより基準端子に
結合される。トランジスタ８のエミッタはトランジスタ
４．５のベースに結合される。
理解できるように、抵抗器３４の第２端子は、増幅器の
反転入力として動作するトランジスタ６のベースに結合
される。ここで、増幅器への非反転入力は、トランジス
タ３のコレクタに結合されるトランジスタ７のベースと
なる。このとき、増幅器の出力は、トランジスタ４．５
のベース端子に結合されるトランジスタ８のエミッタと
なる。
反転入力として動作するトランジスタ６のベースに結合
される。ここで、増幅器への非反転入力は、トランジス
タ３のコレクタに結合されるトランジスタ７のベースと
なる。このとき、増幅器の出力は、トランジスタ４．５
のベース端子に結合されるトランジスタ８のエミッタと
なる。
上述の回路を構築する場合、ＡＣ誤差を抑えるために、
ノード２４のインピーダンスをできるだけ小さくしなけ
ればならない。抵抗器３２．３４およびダイオード２０
を流れるＤＣ電流は、大電流に維持されなければならな
い。さらに、入力オフセット電圧の出力電流に対する影
響を抑えるため、増幅器１０への正（非反転）入力は高
インピーダンスでなくてはならない。トランジスタ４を
流れる電流はゼロまで下げることができるので、トラン
ジスタ４のスピードがざらに低下することを防ぐために
は、小さいデバイスを用いてトランジスタ４のコレクタ
のキャパシタンスをできるだけ小さくしなければならな
い。
ノード２４のインピーダンスをできるだけ小さくしなけ
ればならない。抵抗器３２．３４およびダイオード２０
を流れるＤＣ電流は、大電流に維持されなければならな
い。さらに、入力オフセット電圧の出力電流に対する影
響を抑えるため、増幅器１０への正（非反転）入力は高
インピーダンスでなくてはならない。トランジスタ４を
流れる電流はゼロまで下げることができるので、トラン
ジスタ４のスピードがざらに低下することを防ぐために
は、小さいデバイスを用いてトランジスタ４のコレクタ
のキャパシタンスをできるだけ小さくしなければならな
い。
したがって、本発明で提供するものは、コンデンサを使
用せずに変換を行う電圧／絶対値電流コンバータであり
、したがって集積回路として容易に実施できる電圧／絶
対値電流コンバータである。本発明の原理および特定の
形状を具体的なデバイスとともに述べてきたが、この説
明は一例にすぎず、本発明の範囲を限定するものではな
い。
用せずに変換を行う電圧／絶対値電流コンバータであり
、したがって集積回路として容易に実施できる電圧／絶
対値電流コンバータである。本発明の原理および特定の
形状を具体的なデバイスとともに述べてきたが、この説
明は一例にすぎず、本発明の範囲を限定するものではな
い。
例えば、第１図の増幅器１０は、集積回路とじて実施す
ることのできる多くの高利得増幅器の１つでもよく、第
２図の増幅器１０の具体的な構成は、回路の基本機能に
影響を与えることなく、能動負荷３０の代わりに受動負
荷を使用して実現できる。
ることのできる多くの高利得増幅器の１つでもよく、第
２図の増幅器１０の具体的な構成は、回路の基本機能に
影響を与えることなく、能動負荷３０の代わりに受動負
荷を使用して実現できる。
ただしこの場合、性能は多少劣化する。また、当業者に
とって明らかなように、抵抗器３２．３４．３６に適切
な値を用いることにより、出力においてゼロ以外の具体
的なりＣレベルを得ることができる。
とって明らかなように、抵抗器３２．３４．３６に適切
な値を用いることにより、出力においてゼロ以外の具体
的なりＣレベルを得ることができる。
第１図は、本発明の好適な実施例であるコンバータ回路
の概略図である。 第２図は、増幅器部分のより詳細な構成を示す本発明の
好適な実施例の詳細図である。 （主要符号の説明） １、・２・・・ダブル・エミッタＮＰＮトランジスタ ３．４．５．６．７．８・・・トランジスタ１０・・・
増幅器 ２０・・・ダイオード ２４・・・ノード ３２．３４．３６・・・抵抗器 ４２．４４・・・差動入力端子
の概略図である。 第２図は、増幅器部分のより詳細な構成を示す本発明の
好適な実施例の詳細図である。 （主要符号の説明） １、・２・・・ダブル・エミッタＮＰＮトランジスタ ３．４．５．６．７．８・・・トランジスタ１０・・・
増幅器 ２０・・・ダイオード ２４・・・ノード ３２．３４．３６・・・抵抗器 ４２．４４・・・差動入力端子
Claims (7)
- （１）それぞれ制御端子ならびに第１、第２および第３
負荷端子を有する第１および第２トランジスタであって
、当該第１トランジスタの第１負荷端子が当該第２トラ
ンジスタの第１負荷端子に結合されることにより電源電
圧ソースに結合され、当該第１トランジスタの第２負荷
端子が当該第２トランジスタの第２負荷端子に結合され
かつ第１および第２端子を有する第１抵抗器の前記第１
端子に結合され、当該第１トランジスタの第３負荷端子
が第１および第２端子を有する第２抵抗器の前記第１端
子に結合され、当該第２トランジスタの第３負荷端子が
、第１および第２端子を有する第３抵抗器の前記第１端
子に結合されるところの、第１および第２トランジスタ
； 制御端子ならびに第１および第２負荷端子を有する第３
トランジスタであつて、当該第３トランジスタの制御端
子が前記第２および第３抵抗器の第２端子に結合され、
当該第３トランジスタの第１負荷端子が前記第１抵抗器
の第２端子に結合されるところの、第３トランジスタ； アノード端子およびカソード端子を有するダイオードで
あつて、前記アノード端子が前記第３トランジスタの制
御端子に結合されるところの、ダイオード； 正入力端子および負入力端子ならびに出力端子を有する
増幅器であつて、前記正入力端子が前記第３トランジス
タの第１負荷端子に結合され、前記負入力端子が前記第
３トランジスタの制御端子に結合されるところの、増幅
器；ならびにそれぞれ制御端子ならびに第１および第２
負荷端子を有する第４および第５トランジスタであつて
、当該第４トランジスタの第１負荷端子が前記増幅器の
正入力端子に結合され、当該第４および第５トランジス
タの制御端子が前記増幅器の出力端子に結合され、当該
第４および第５トランジスタの第２負荷端子が前記第３
トランジスタの第２負荷端子および前記ダイオードのカ
ソード端子に結合されることにより基準端子に結合され
るところの、第４および第５トランジスタ；によって構
成されることを特徴とするコンバータ回路。 - （２）前記第１抵抗器の抵抗値が、等しい抵抗値を有す
る前記第２および第３抵抗器の抵抗値の２分の１である
ことを特徴とする請求項１記載のコンバータ回路。 - （３）前記第１および第２トランジスタが、ダブル・エ
ミッタＮＰＮトランジスタであることを特徴とする請求
項１記載のコンバータ回路。 - （４）前記第３、第４および第５トランジスタがＮＰＮ
トランジスタであることを特徴とする請求項３記載のコ
ンバータ回路。 - （５）前記トランジスタ、抵抗器、増幅器およびダイオ
ードがすべて一つの集積回路に集積されていることを特
徴とする請求項１記載のコンバータ回路。 - （６）前記増幅器が： それぞれ制御端子ならびに第１および第２負荷端子を有
する第６、第７および８トランジスタであつて、当該第
６トランジスタの制御端子が前記第３トランジスタの制
御端子に結合され、当該第７トランジスタの制御端子が
前記第４トランジスタの第１負荷端子に結合され、当該
第８トランジスタの第２負荷端子が前記第４および第５
トランジスタの制御端子に結合されるところの、第６、
第７および第８トランジスタ； 第１および第２端子を有する負荷であって、当該負荷の
第１端子が前記第７および第８トランジスタの第１負荷
端子に結合されることで電源電圧ソースに結合され、当
該負荷の第２端子が前記第６トランジスタの第１負荷端
子および前記第８トランジスタの制御端子に結合される
ところの、負荷；ならびに 第１および第２端子を有する第４抵抗器であって、当該
第４抵抗器の第１端子が前記第６および第７トランジス
タの第２負荷端子に結合され、当該第４抵抗器の第２端
子が前記ダイオードのカソード端子に結合されるところ
の、第４抵抗器；によつて構成されることを特徴とする
請求項１記載のコンバータ回路。 - （７）前記負荷が能動負荷であることを特徴とする請求
項６記載のコンバータ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US375,103 | 1989-07-03 | ||
| US07/375,103 US4906915A (en) | 1989-07-03 | 1989-07-03 | Voltage to absolute value current converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344103A true JPH0344103A (ja) | 1991-02-26 |
| JP3111460B2 JP3111460B2 (ja) | 2000-11-20 |
Family
ID=23479507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02174616A Expired - Fee Related JP3111460B2 (ja) | 1989-07-03 | 1990-07-03 | 電圧／絶対値電流コンバータ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4906915A (ja) |
| JP (1) | JP3111460B2 (ja) |
| GB (1) | GB2233850B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2557385B1 (fr) * | 1983-12-23 | 1986-10-17 | Nozick Jacques | Connecteur electrique multipolaire et son procede de fabrication |
| IT1229678B (it) * | 1989-04-27 | 1991-09-06 | Sgs Thomson Microelectronics | Generatore di corrente variabile indipendente dalla temperatura. |
| DE69026525T2 (de) * | 1989-05-09 | 1996-09-12 | United Technologies Automotive | Schaltung zur Leistungsabgabe mit Stromerfassung |
| US5453783A (en) * | 1992-09-02 | 1995-09-26 | Martin Marietta Corporation | General absolute value circuit |
| US5412309A (en) * | 1993-02-22 | 1995-05-02 | National Semiconductor Corporation | Current amplifiers |
| US5519310A (en) * | 1993-09-23 | 1996-05-21 | At&T Global Information Solutions Company | Voltage-to-current converter without series sensing resistor |
| US6137346A (en) * | 1998-04-27 | 2000-10-24 | Credence Systems Corporation | Temperature tracking voltage to current converter |
| IT202000004159A1 (it) * | 2020-02-28 | 2021-08-28 | St Microelectronics Srl | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti |
| JP7491605B2 (ja) | 2021-08-24 | 2024-05-28 | 株式会社グリーン有機資材 | 水中緑化用吹付材及び水域設置用構造物の製造方法並びに水中緑化工法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629691A (en) * | 1970-07-13 | 1971-12-21 | Rca Corp | Current source |
| IT1212720B (it) * | 1983-03-23 | 1989-11-30 | Ates Componenti Elettron | Convertitore tensione-corrente ad alta precisione, particolarmente per basse tensioni di alimentazione. |
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| NL8501882A (nl) * | 1985-07-01 | 1987-02-02 | Philips Nv | Signaalspanning-stroom omzetter. |
| KR970000909B1 (en) * | 1985-09-02 | 1997-01-21 | Siemens Ag | Controlled current source apparatus |
-
1989
- 1989-07-03 US US07/375,103 patent/US4906915A/en not_active Expired - Fee Related
-
1990
- 1990-07-02 GB GB9014660A patent/GB2233850B/en not_active Expired - Fee Related
- 1990-07-03 JP JP02174616A patent/JP3111460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4906915A (en) | 1990-03-06 |
| GB2233850B (en) | 1993-12-01 |
| GB2233850A (en) | 1991-01-16 |
| JP3111460B2 (ja) | 2000-11-20 |
| GB9014660D0 (en) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH0344103A (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPS58202603A (ja) | 両波検波回路 | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPH0339928Y2 (ja) | ||
| JPH0438568Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPH0317512Y2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0478044B2 (ja) | ||
| JPS6388468A (ja) | 電流検出回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS5923495B2 (ja) | ゲ−ト回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS59815Y2 (ja) | 電圧・電流変換回路 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JPS6126848B2 (ja) | ||
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS6157111A (ja) | 比較器 | |
| JPS59813Y2 (ja) | 増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JPH026684Y2 (ja) | ||
| JP2593523Y2 (ja) | 帰還形定電流源回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |