JPH0341755A - 半導体装置の製造方法およびリードフレーム - Google Patents

半導体装置の製造方法およびリードフレーム

Info

Publication number
JPH0341755A
JPH0341755A JP17735889A JP17735889A JPH0341755A JP H0341755 A JPH0341755 A JP H0341755A JP 17735889 A JP17735889 A JP 17735889A JP 17735889 A JP17735889 A JP 17735889A JP H0341755 A JPH0341755 A JP H0341755A
Authority
JP
Japan
Prior art keywords
lead frame
lead
dam
mold
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17735889A
Other languages
English (en)
Inventor
Ryosuke Kimoto
良輔 木本
Asao Matsuzawa
朝夫 松澤
Hiroshi Kawakubo
川窪 浩
Seiichi Ichihara
誠一 市原
Hiroyuki Mochizuki
望月 裕之
Hideki Tanaka
英樹 田中
Atsushi Nakamura
篤 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP17735889A priority Critical patent/JPH0341755A/ja
Publication of JPH0341755A publication Critical patent/JPH0341755A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にトランスファモ
ールドによるレジンパンケージ型半導体装置の製造方法
およびリードフレームに関する。
〔従来の技術〕
半導体装置のパッケージ形態の一つとして、トランスフ
ァモールドによってモールドを行ない、半導体素子(チ
ップ)やリードの内端等をパッケージで封止したレジン
パッケージが知られている。
トランスファモールド方式にあっては、トランスファモ
ールドプレスが用いられている。この装置は、チップ搭
載、ワイヤ張りが終了したリードフレームをモールド型
(金型)の上型と下型との間に挟んだ(型締め)後、上
型中央のポット内に投入されかつ下型中央のカル上に戟
るレジンタブレットを、プランジャで加圧加熱して溶融
させ、溶けたレジンを上・下型によって形成されたレジ
ン流路(メインランナー、サブランナー、ゲート)を通
してキャビティ内に送り込み、キャビティ内に位置する
リードフレーム部分をレジンで被うようになっている。
また、キャビティおよびレジン流路内のレジンはキュア
処理されて硬化するので、硬化した成形品は上型と下型
とが引き離された(型開き)後取り出される。なお、ト
ランスファモールド(トランスファ成形)については、
工業調査会発行「電子材料J 19B7年8月号、昭和
62年8月1日発行、P73〜P79に記載されている
一方、リードフレームにおいては、一般に、防錆および
実装時のソルダビリティ向上の目的で、前記パフケージ
で被われるインナーリードの途中からアウターリードに
亘って半田メンキが施される。従来、この半田メッキは
モールド後に行なわれているが、最近ではモールド前、
すなわちチップ搭載等組立前のリードフレームの状態で
行なわれ始めている。たとえば、技研情報センター「最
先端表面実装形LSIパッケージの開発動向と実装技術
:特別シンポジウムJ 19B8年12月13日発行、
テキストP5Bには、インナーリードの途中からアウタ
ーリードに亘ってはんだめっきが施された二色めっきリ
ードフレームが開示されている。この文献の記載内容を
転記するとつぎのとおりである。
「半導体のアウターリードには、現在レジンモールドし
た完成品に電解法または溶融法でめっきを行っている。
しかしめっき液、フラックスなど有害物が樹脂とリード
間に侵入したり、溶融めっき時の熱衝撃によるレジンク
ラッタなどの問題があり、耐湿性の低下が態念されてい
た。
−吉事導体の製造法も従来の300°Cを越える熱工程
から180’C以下の低温化プロセスが可能になってき
た。このため予めアウターリード部にはんだめっきした
図30のような二色めっきリードフレームの開発が急務
となっている。J。
〔発明が解決しようとする課題〕
上記のように、防錆、ソルダビリティ向上を目的として
、アウターリードからインナーリードに亘る部分に半田
メッキ膜が被着されたリードフレームが開発されている
しかし、このようなリードフレームの場合、モールド時
の型締め時、型締めの圧力によってモールド型の上型と
下型でクランプされる領域の前記半田メッキ膜が押し潰
されて、リード縁やリード間を接続するダム縁から張り
出し、ショートの原因となることが本発明者によってあ
きらかにされた。
すなわち、第18図は従来のこの種リードフレーム1を
用いてトランスファモールドして得られた成形品を示す
平面図である。同図に示されるように、レジンからなる
パンケージ2から平行に複数のり一ド3が突出している
。また、このリード3を連結するダム4が前記パッケー
ジ2の縁に沿うように延在している。また、前記リード
3の外端、すなわち右端は枠5に連結されている。この
リードフレームlにあっては、領域Aで示される番よう
に、前記ダム4の外側のアウターリード6から前記ダム
4の内側のインナーリード7の前記パッケージ2の内側
に至る部分は、半田メッキ膜8(一部が点々で示される
領域)が設けられている。
トランスファモールドに際しては、前記リードフレーム
lは、モールド型の下型と上型とによって型締めされて
挟持される。前記パンケージ2が形成される領域は、上
・下型にあっては窪み(キャビティ)となる。したがっ
て、前記キャビティの周囲のリードフレーム1の表裏面
部分は、上・下型のパーティング面に密着する状態とな
り、前記ダム4の部分は上・下型のパーティング面で挟
持される。また、モールド型は前記キャビティに注入さ
れるレジンを溶融するために、たとえば200°C前後
に加熱されている。この結果、前記ダム4およびインナ
ーリード7に亘る部分の半田メッキ膜8は、加熱加圧に
よって押し潰され、その多くは同図のクロスハツチング
部分で示されるように、リード縁およびダム縁から食み
出して食み出し半田塊9となる。この半田の食み出し現
象を防ぐために、型締めのクランプ圧力を限界まで下げ
たが、この現象は解決できなかった。
一方、半導体装置はより一層小型化の傾向にあり、リー
ドピッチも1.27mm(50ミル)から0.8mmさ
らには0.5mmと進む現状では、リード間隔も0.5
mm程度あるいはそれ以下となり、極めて狭くなってき
ている。この結果、前記食み出し半田塊9は隣接するり
一ド3を部分的にあるいは全体的に連結してしまう。
モールド後は、第18図における一点$11%で示すよ
うに、ダム切断が行なわれ、ダム4は切断除去される。
しかし、前記のように、食み出し半田塊9が存在すると
、前記ダム4が切断除去されても、パッケージ2に沿っ
て残留する食み出し半田塊9が隣接するリード3を接続
させたり、あるいは隣接するり一ド3相互から延在する
食み出し半田塊9が相互に近接した状態となり、ショー
ト不良の原因となる。また、上・下型のパーティング面
間では、前記リード3が存在しない領域はそのまま隙間
となることから、キャビティから外れかつ一対のり一ド
3とその間に延在するダム4とによって形成される領域
、すなわち前記食み出し半田塊9が存在する領域にはレ
ジンが流れ込み、レジンキュア後はレジンバリとして存
在することになる。このレジンバリは、−gには前記ダ
ム4の切断時にダム4とともに脱落するが、前記のよう
に食み出し半田塊9が存在すると、この食み出し半田塊
9と前記レジンバリとが密着していることもあって、レ
ジンバリがパッケージ2から分断されなくなったり、あ
るいはレジンバリ自体の分断は成されても、前記食み出
し半田塊9の介在によってパッケージ2に付着し続ける
等の現象が生じることも判明した。
前記レジンバリの残留付着は外観上好ましくないばかり
でなく、残留すればショート不良の原因となり、脱落す
る場所によっては単に周囲を汚すだけでなく、装置類の
故障の原因ともなる。また、前記パッケージ2の表裏面
に付着した状態で加圧加工が行なわれた場合には、前記
レジンバリはパッケージ表面での圧痕の原因ともなる。
本発明の目的は、半導体装置製造におけるモールドにお
いて、リード表面に設けられたメッキ膜の潰れ食み出し
に起因する隣接リード間のショート不良の発生を防止す
ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
(課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明にあっては、半導体装置の製造におい
て、インナーリードの途中からアウターリードに亘って
半田メッキ膜が被着されたリードフレームが使用される
が、このリードフレームは、モールド型の下型と上型の
パーティング面に密着しかつクランプされるダムに沿う
領域には、前記下型と上型によって押し潰されて食み出
る半田が流入できる空間が設けられている。この空間は
ダムの内縁に切り込みを設けたり、あるいはダムおよび
リードの一部を部分的に窪ませることによって形成され
ている。
また、他の実施例は、ソルダビリティの良好な半田メッ
キ膜をリードフレームのインナーリードの途中からダム
を含みかつアウターリードに亘る領域に設けた後、後工
程で行なうトランスファモールドプレスによるモールド
における型締めと同一の加熱加圧条件で前記リードフレ
ームを予備型締めし、その後予備型締めによって潰され
て食み出た半田メッキ部分を除去し、ついでチンプポン
ディング、ワイヤボンディングを行ないかつモールド、
さらにはリード切断・成形を行なって所望の半導体装置
を製造する。
〔作用] 上記した手段によれば、本発明にあっては、半田メッキ
がモールド型でクランプされる領域に設けられたリード
フレームであっても、このリードフレームにはクランプ
によって潰されて食み出ようとする半田をリードやダム
の縁から外に溢れ出る前に流入できる空間があらかじめ
設けられているため、潰れて流れ出した半田は前記空間
部分に収容され、リード間には食み出なくなる。この結
果、ダム切断において、リード間のレジンバリは従来の
ように流出した半田で支持されるようなこともなくなる
ため除去され易くなる。また、前記半田の食み出しもな
いことから、隣接するリード間ショートも防止できる。
予備型締めする他の実施例の場合は、半田メッキがモー
ルド型でクランプされる領域に設けられたリードフレー
ムであっても、予備型締めを行なって半田を強制的に食
み出させ、その後この半田の食み出し部分を除去した後
、従来と同様にチンプボンディング、ワイヤポンディン
グ、モールド。
リード切断・成形を行なって半導体装置を製造するため
、前記チンプボンディング、ワイヤボンディング後のモ
ールド時には型締めによって半田の食み出し現象は起き
なくなり、リード間ショート。
レジンバリの除去不良が発生しなくなる。
〔実施例〕
以下図面を参照して本発明の実施例について説明する。
(第1実施例) 第1図乃至第7図は本発明の第1実施例による図であっ
て、第1図はモールド型締め状態を示す断面図、第2図
はリードフレームの模式的平面図、第3図はチップ搭載
およびワイヤ接続が終了したリードフレームの模式的平
面図、第4図はモールド型に挟持されたリードフレーム
を示す断面図、第5図はモールド型で半田メッキが潰さ
れた状態を示す断面図、第6図は半田メッキの潰れ状態
を示す模式的平面図、第7図は製造された半導体装置の
断面図である。
この実施例においては、第2図に示されるようなリード
フレームが用いられ、第3図のようなチップボンディン
グ、ワイヤボンディングが行われた後、第1図および第
4図ならびに第5図に示されるような状態でモールドさ
れ、かつ切断、成形によって第7図に示されるような半
導体装置が製造される。
この実施例のリードフレーム1は、厚さ0. 15〜0
.25mmの鉄−ニッケル系合金または銅系合金等から
なる金属板を清書プレスにより、またはエツチングによ
ってパターニングして形成する。また、パターニングさ
れたリードフレームlは、精密プレスあるいはエンチン
グによって、ダムに沿う表裏細部分が15〜30μm程
度窪ませられる。その後、リードの内端にはワイヤポン
ディングのための金や銀からなる厚さ数μmのメッキ膜
が形成されるとともに、ダムのやや内側となるインナー
リード部分からアウターリード部分に亘ってソルダビリ
ティの良好なメンキ膜、たとえば鉛−錫からなる半田メ
ッキ膜が5〜lOμmの厚さに形成される。
以下、具体例について説明する。
リードフレーム1は第2図に示されるように、一対の平
行に延在する枠5と、これら枠5を所定間隔で連結する
細いタイバー10と、対面する一対のタイバー10の内
縁から前記枠5に対して平行に延在する片持梁構造の複
数のり一部3と、前記タイバー10に平行に延在し、前
記リード3問およびリード3と枠5をそれぞれ連結する
細いダム4とからなっている。また、枠5とタイバーl
Oとで形成される単位リードパターンの中心部分には、
矩形のタブ11が配設されている。このタブ11は、前
記枠5に一端が連結された2本の細いタブ吊りリード1
2で支持されている。
一方、前記ダム4から外側のリード3部分、すなわち、
アウターリード6は等間隔に配設されるとともに、いず
れも平行となっているが、ダム4よりも内側のリード3
部分、すなわち、インナーリード7は途中迄は相互に平
行となっているが、その先端は前記タブ11に向かって
屈曲して延在している。さらに、前記枠5には、リード
フレーム1の搬送や位置決め等に使用されるガイド孔1
3が設けられている。
前記リード3のピッチは、たとえば0.8mmとなると
ともに、リード3の幅は0.35mm程度となっている
。したがって、隣接するリードの間隔は0.45mmと
なる。また、前記タブ11の幅は0.35mm程度とな
っている。
前記リードフレーム1は、第2図に示されるようにイン
ナーリードマの途中、すなわち前記ダム4に近いインナ
ーリード7部分からダム4を含みかつアウターリード6
に亘る領域にソルダビリティの良好な半田メッキ1lU
8が設けられている。この半田メッキ膜8は厚さが5〜
10μm程度となっている。なお、半田メッキM8が設
けられた領域は、図では点々が施されて示されている。
また、前記リード3の内端、すなわちインナーリード7
の内端には、クロスハツチングで示されるように、金あ
るいは銀からなる厚さ数μmのメッキ膜15が設けられ
ている。
他方、これが本発明の特徴の一つであるが、このリード
フレーム1にあっては、前記ダム4の略中央部分からイ
ンナーリード7の途中に至る領域のダム4およびリード
3の表裏面は一段窪んだ窪み20が設けられ、空間21
が形成され、ている。
この窪み20は、第2図、第3図および第6図において
右上がりの線によるハツチングが施された領域に設けら
れ、リードフレームlをプレスでコイニングあるいは表
面をエツチングすることによって形成される。これらコ
イニングまたはエツチングは、前記半田メッキ膜8が設
けられる前に行なわれる。前記富み20はその深さが約
10pm〜15μm程度となっている。また、この窪み
20は前記ダム4に沿って延在し、その両端は前記枠5
に至る寸前に位置している。そして、この窪み20は、
第1図および第4図〜第6図に示されるように、モール
ド型25に型締めされた際、モールド型25の下型2G
と上型27のキャビティ28の周囲の下型パーティング
面29および上型パーティング面30に一部が対面密着
するような位置に設けられている。この下型パーティン
グ面29、上型パーティング面30の前記キャビティ2
8側から外れる縁は、前記タブ11の窪み20上に位置
している。この結果、モールド時、潰されて流出する半
田は前記窪み20内に流れ込み、リード3やダム4の縁
から殆んど張り出さなくなる。
つぎに、半導体装置の製造方法について説明する。半導
体装置の製造にあっては、前記リードフレーム1が用意
された後、チップポンディングが行われ、第3図に示さ
れるように、前記タブ11上に半導体素子(チップ)3
5がボンディングされる。
つぎに、ワイヤボンディングが行われ、前記デツプ35
の電極と、これら電極に対応するリード3の内端とがワ
イヤ36で接続される。
つぎに、チンプボンデイング、ワイヤボンディングが終
了したリードフレーム1は、第1図および第4図に示さ
れるように、トランスファモールドプレスのモールド型
25の下型26上に載置される。その後、リードフレー
ム1は第5図に示されるように型締めされる。モールド
型25は、型締めによって、一部は図示しないが、レジ
ンが流れるランナー、ゲートキャビティ28およびエア
ーベント等を形成するようになっている。そこで、前記
ランナーからゲートを通してキャビティ28内にレジン
を圧入させ、かつレジンのキエアによってレジンを硬化
させる。
つぎに、モールドが施されたリードフレーム1は、前記
モールド型25から取り出され、切断成形機によって不
要なリードフレーム部分が除去され、かつ底形されるこ
とによって、第7図に示されるような半導体装置37が
製造される。
ところで、前記モールド時、第4図に示されるように、
下型26と上型27の下型パーティング面29と上型パ
ーティング面30との間に半田メッキ19Bが設けられ
たリードフレーム1部分、すなわち第6図に示されるよ
うに、リード3およびダム4の一部分がクランプ(挟持
)される。この際、リードフレーム1の表面の半田メッ
キ膜8は熱と圧力とによって軟化するため、第5図に示
されるように、半田メッキWj48は一部が押し潰され
て流出するようになる。この実施例では、前述のように
窪み20(空間21)が設けられていることから、押し
潰された半田38は、第5図および第6図に示されるよ
うに前記窪み20(空間21)内に毛細管理現象もあっ
て流れ込む。したがって、前記押し潰された半田38は
リード3やダム4の縁から殆んど流出しなくなり、また
は第6図に示されるように、わずかしか流出しなくなっ
て、従来のような一対のり一部3およびこの間に延在す
るダム4およびパッケージ2によって取り囲まれる領域
に多量に流れ込まなくなる。なお、第6図において右上
がりの線によるハツチング領域が窪み20(空間21)
の形成・された領域であり、右下がりの線によるハツチ
ング領域が押し潰された半田38の拡がった領域である
。また、点々で示される領域が半田メッキ膜8が設けら
れた領域である。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明によれば、モールド時モールド型によって
押し潰された半田は、窪み〈空間)内に入り込み、リー
ド間に流れ出るようなことは殆どなくなるという効果が
得られる。
(2)上記(1)により、本発明によれば、モールド時
リード間に押し潰された半田がリード間に流出し難くな
ることから、隣接リード間のショート不良が発生し難く
なるという効果が得られる。
(3)上記(1)により、本発明によれば、モールド時
押し潰された半田が隣接するリードを連結するようなこ
ともなくなることから、各リードを連結するダムを切断
した際、ダムおよびレジンバリは流出する半田によって
支持されることもなく、ダムおよびレジンバリは容易か
つ確実に除去されるという効果が得られる。
(4)上記(3)により、本発明によれば、ダム切断時
レジンバリは容易にパッケージから脱落するため、レジ
ンバリがリード間に残留するようなレジンバリ付着不良
が発生し難くなるという効果が得られる。
(5)上記(3)により、本発明によれば、ダムおよび
レジンバリの除去作業の作業性が向上するという効果が
得られる。
(6)前記レジンバリの残留付着は外観上好ましくない
ばかりでなく、残留すればショート不良の原因となり、
脱落する場所によっては単に周囲を汚すだけでなく、装
置類の故障の原因ともなる。
また、前記パッケージの表裏面に付着した状態で加圧加
工が行なわれた場合には、前記レジンバリはパッケージ
表面での圧痕の原因ともなる。しかし、本発明によれば
、このようなトラブルはダム切断時にレジンバリが確実
に除去されることから解消できる。
(第2実施例) 第8図は本発明の第2実施例によるリードフレームの要
部を示す模式的平面図、第9図は同しく第8図のIX−
IX線に沿う断面図である。
この実施例は、前記第1実施例において、窪み20が設
けられる部分のり−ド3の機械的強度を向上させた例で
ある。すなわち、前記窪み20は隣接するリード3にお
いて、その両端縁に窪み20を設けないことによって、
各リード3の中央に沿ってリブ40を設けてなるもので
ある。このリブ40によって、ダム4が切断除去された
後も、各リード3の機械的強度は維持できるようになる
(第3実施例) 第1O図は本発明の第3実施例によるリードフレームの
要部を示す断面図である。
この実施例は、前記半田メッキ膜8を形成するに際して
、皿回の半田メッキ処理で窪み20を形成する例である
。すなわち、前記インナーリード7側では一回のメッキ
処理を行ない、アウターリード6側では皿回のメッキ処
理を行なって前記窪み20すなわち空間21を形成する
。皿回の半田メッキ処理は、所望のマスクが用いられそ
れぞれメッキ処理を行なわれ、たとえばその上に前記窪
み20が形成される薄膜メンキ部41の厚さは防錆効果
を維持できる1μmの厚さとし、ソルダビリティを保証
するための厚膜メッキ部42の厚さは5〜10μmの厚
さがXt尺される。
この実施例では、前記下型26と上型27に強くクラン
プされても、薄膜メッキ部41は半田メッキ膜の厚さが
1μmと薄いことから流出する絶体量が少なく、隣接リ
ード間ショートが防止できるとともに、ダム切断時にレ
ジンバリも確実に除去できることになる。
また、この実施例では、リー13の厚さが部分的に薄く
なることもないことから、リードのIa城的強度低下は
生しない。
(第4実施例) 第11図は本発明の第4実施例によるリードフレームの
要部を示す模式的平面図である。
この実施例では、前記ダム表面に全くあるいは部分的に
半田メンキ膜8を設けないことによって、窪み20(空
間21)を設けた例である。同図には、前記ダム4のイ
ンナーリード7側に半田メッキ膜8を設けないで窪み2
0を形成した例が示されている。このリードフレーム1
では、モールド時、押し潰された半田38は前記窪み2
0内に流れ込み、ダム4のインナーリード7側およびイ
ンナーリード7の縁から外側には流出しない、この際、
前記ダム4のアウターリード6側の縁に沿って半田メン
キ膜8が設けられているとともに、この半田メンキF!
8部分が溶けて窪み20に流れ込んだ半田のアウターリ
ード6側への流出を抑止する働きをする。また、前記窪
み20に流れ込んだ半田は下型パーティング面29およ
び上型パーティング面30間に溜まり、空間21を埋め
尽くすようになり、レジンもこの半田によってその流出
を阻止されることになる。なお、押し潰された半田38
が前記空間21を埋め尽くすことから、前記ダム4の表
面に半田メンキ膜8を設けなくてもレジン流出効果、す
なわち、ダム効果は失われない。
(第5実施例) 第12図は本発明の第5実施例によるリードフレームの
要部を示す模式的平面図である。
この実施例は、前記ダム4のキャビティ28側(インナ
ーリード7側)の縁に切り込みを設け、この切込部43
で前記空間21を形成した構造である。モールド時、押
し潰された半田38はこの切込部43である空間21内
に流れ込み、ダム4やリード3の縁から半田が流出する
ような現象が防止できる。なお、この構造によれば、前
記空間21内に溶けたレジンが流入した場合、このレジ
ン部分は切込部43の長い内縁に接触することから、レ
ジンとダム4との接着力も大きくなり、前記ダム4を切
断除去した際、切断除去されたダム4に引きずられてレ
ジン、すなわら、レジンバリも除去されるという効果が
得られる。
(第6実施例) 第13図は本発明の第6実施例によるリードフレームの
要部を示す模式的平面図である。
この実施例は、前記第5実施例をさらに発展させた例で
あり、前記切込部43はその入口部分を狭くし奥の幅を
広くした構造となっている。この結果、前記切込部43
内に侵入したレジンバリは、前記切込部43の入口側の
突部44に引っ掛かって抜けなくなり、確実にレジンバ
リの除去を前記ダム4の切断除去によって行えるように
なる。
また、前記切込部43の形状としては、他の形状であっ
てよいことは勿論である。
(第7実施例) 第14図〜第17図は本発明の第7実施例を示す図であ
って、第14図は半導体装置の製造手順を示すフローチ
ャート、第15図はリードフレームの一部を示す断面図
、第16図はリード表面の半田メッキの潰れ状態を示す
断面図、第17図はリードの断面図である。
この実施例では、第14図に示されるように、リードパ
ターン形成、メッキ処理、プレス加工。
潰れ食み出し部除去1組立、モールド、切断・底形なる
各工程を経て半導体装置が製造される。
この実施例では、最初に第15図に一部が示されるよう
に、平坦なリードフレーム1の表面に半田メッキ膜8が
設しナられる。この半田メンキ)漠8は前記インナーリ
ード7の途中からダム4を含みかつアウターリード6に
至る領域に設けられている。
つぎに、このリードフレーム1は、第16図に示される
ように、トランスファモールドプレスによって予備型締
めされる。この予備型締めは後工程によるモールドにお
ける型締めと同一の加熱力U圧条件で行わ帆る。この結
果、モールド型25の型締めによって、下型26の下型
パーティング面29および上型27の上型パーティング
面30によってクランプされたリードフレーム1部分、
すなわち、リード3およびダム4部分にあっては、表面
の半田メッキ膜8は、第16図および第17図に示され
るように、押し潰されて食み出る。そこで、この食み出
し半田45を、図示しないマスキングを施した後、ショ
ツトブラスト等によって除去する。
つぎに、このリードフレーム1を用いて、通常の工程に
よって半導体装置を製造する。すなわち、図示はしない
が、前記リードフレームlのタブ11上にチップ35を
搭載した後、このチップ35の電極とリード3の内端を
ワイヤ36で接続し、その後モールドを行い、前記チッ
プ35.リード3の内端部等をパッケージ2で封止する
。このモールド時、前記リードフレーム1はモールド型
25の下型26と上型27とによって型締めされるが、
前記予備型締めによってリードフレーム1の半田メッキ
膜8は一度挟持されていることから、このモールド時に
は、前記下型26の下型パーティング面29と上型27
の上型パーティング面30によってクランプされても、
クランプされた部分の半田メッキ膜8は既に変質しかつ
押し固められていることから、従来のように半田流出現
象は発生しなくなる。したがって、流出する半田による
隣接リード間のショート不良やレジンバリ除去不良の発
生を抑止することができ、歩留りおよび生産性の向上が
達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術に適用した場合について説明したが、それに限定され
るものではない。
本発明は少なくともレジンモールド技術には適用できる
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば、半田メッキ膜を表面に設けたリードフ
レームを用いて半導体装置を製造する場合、前記リード
フレームのダムおよびダムに交差するリード部分には、
窪みや切込部からなる空間が設けられていることから、
モールド時前記半田メッキ膜が潰されて流出しても、こ
の押し潰された半田は前記空間内に流れ込み、ダムやリ
ードの縁から大幅に食み出ずようなこともなくなるため
、隣接リードのショート不良やレジンバリ除去不良が発
生し難くなる。
【図面の簡単な説明】
第1図は本発明の第1実施例によるモールド型締め状態
を示す断面図、 第2図は本発明によるリードフレームを示す模式的平面
図、 第3図は同しくチップ搭載およびワイヤ接続が終了した
リードフレームの模式的平面図、第4図は同じくモール
ド型に挟持されたリードフレームを示す断面図、 第5図は同じくモールド型で半田メッキが潰された状態
を示す断面図、 第6図は同じく半田メッキの潰れ状態を示す模式的平面
図、 第7図は本発明によって製造された半導体装置の断面図
、 第8図は本発明の第2実施例によるリードフレームの要
部を示す模式的平面図、 第9図は同しく第8図のIX−IX線に沿う断面図、第
10図は本発明の第3実施例によるリードフレームの要
部を示す断面図、 第11図は本発明の第4実施例によるリードフレームの
要部を示す模式的平面図、 第12図は本発明の第5実施例によるリードフレームの
要部を示す模式的平面図、 第13図は本発明の第6実施例によるリードフレームの
要部を示す模式的平面図、 第14図は本発明の第7実施例における半導体装置の製
造手順を示すフローチャート、第15図は同しくリード
フレームの一部を示す断面図、 第16図は同しくリード表面の半田メッキの潰れ状態を
示す断面図、 第17図は同しくリードの断面図、 第18図は従来のリードフレームを用いた場合における
モールド時の半田潰れによる半田張り出し状態を示す一
部の模式的平面図である。 1・・・リードフレーム、2・・・パッケージ、3・・
・リード、4・・・ダム、5・・・枠、6・・・アウタ
ーリード、7・・・インナーリード、8・・・半田メッ
キ膜、9・・・食み出し半田塊、10・・・タイバ、1
1・・・タブ、12・・・タブ吊りリード、13・・・
ガイド孔、15・・・半田メッキ膜、20・・・窪み、
21・・・空間、25・・・モールド型、26・・・下
型、27・・・上型、28・・・キャビティ、29・・
・下型パーティング面、30・・・上型パーティング面
、31・・・メッキ膜、35・・・チップ、36・・・
ワイヤ、37・・・半導体装置、38・・・押し潰され
た半田、40・・・リブ、41・・・薄膜メッキ部、4
2・・・厚膜メッキ部、43・・・切込部、44・・・
突部、45・・・食み出し半田。

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子が固定されるタブと、このタブの周辺に
    内端を臨ませる複数のリードと、前記各リードを連結す
    るとともにレジンモールド時レジンの流出を阻止するよ
    うに配設されたダムと、を有し、かつ少なくとも前記ダ
    ムの内側領域から外側領域のリード表面にソルダビリテ
    イの良好なメッキ膜が設けられてなるリードフレームで
    あって、モールド型の下型と上型のパーティング面に密
    着する前記ダムまたは/およびダム間のリード部分には
    、前記下型と上型で型締めされた際前記メッキ膜の潰れ
    部分が流れ込むことができるような空間が設けられてい
    ることを特徴とするリードフレーム。 2、前記空間はリードおよびダムを部分的に窪ませた窪
    みによって形成されていることを特徴とする特許請求の
    範囲第1項記載のリードフレーム。 3、前記窪みはリードからダムを経て隣接するリードに
    亘って設けられているとともに、前記リードの中央部分
    はリードの長手方向に沿って窪みとならないリブが形成
    されていることを特徴とする特許請求の範囲第2項記載
    のリードフレーム。 4、前記空間は前記メッキ膜の膜厚が部分的に薄くまた
    は部分的に設けられないことによって形成されているこ
    とを特徴とする特許請求の範囲第1項記載のリードフレ
    ーム。 5、前記空間は前記ダムのキャビティ側に位置する内縁
    に設けられた切込部によって形成されていることを特徴
    とする特許請求の範囲第1項記載のリードフレーム。 6、前記切込部はその入口が奥の部分に比較して狭くな
    っていることを特徴とする特許請求の範囲第5項記載の
    リードフレーム。 7、ソルダビリテイの良好なメッキ膜をリードフレーム
    の一部に設ける工程と、前記リードフレームにチップを
    取り付けるとともにワイヤの接続を行なう工程と、前記
    リードフレームをトランスファモールドプレスのモール
    ド型に型締めしかつ前記モールド型によって形成された
    キャビティ内にレジンを加圧注入してリードフレームの
    所定部分をパッケージで被う工程と、を有する半導体装
    置の製造方法であって、前記リードフレームの所望表面
    に前記メッキ膜を設けた後、前記リードフレームをトラ
    ンスファモールドプレスのプレス条件と同一の状態で予
    備型締めし、その後予備型締めによって潰されて食み出
    た前記メッキ部分を除去することを特徴とする半導体装
    置の製造方法。 8、前記メッキ膜はパッケージ形成領域の周りのリード
    フレーム面に設けられることを特徴とする特許請求の範
    囲第7項記載の半導体装置の製造方法。
JP17735889A 1989-07-10 1989-07-10 半導体装置の製造方法およびリードフレーム Pending JPH0341755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17735889A JPH0341755A (ja) 1989-07-10 1989-07-10 半導体装置の製造方法およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17735889A JPH0341755A (ja) 1989-07-10 1989-07-10 半導体装置の製造方法およびリードフレーム

Publications (1)

Publication Number Publication Date
JPH0341755A true JPH0341755A (ja) 1991-02-22

Family

ID=16029571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17735889A Pending JPH0341755A (ja) 1989-07-10 1989-07-10 半導体装置の製造方法およびリードフレーム

Country Status (1)

Country Link
JP (1) JPH0341755A (ja)

Similar Documents

Publication Publication Date Title
JP2586831B2 (ja) 樹脂封止用金型および半導体装置の製造方法
JP3773855B2 (ja) リードフレーム
JP2003158234A (ja) 半導体装置及びその製造方法
CN109904077B (zh) 多管脚半导体产品的封装方法
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
US7795712B2 (en) Lead frame with non-conductive connective bar
JPH0341755A (ja) 半導体装置の製造方法およびリードフレーム
JP4286242B2 (ja) 半導体装置の製造方法
JP3076949B2 (ja) リードフレーム
JPH0574999A (ja) 半導体装置及びその製造方法
JP2005317829A (ja) 半導体装置の製造方法およびそれに用いられるリードフレーム
JPH0237856B2 (ja) Jushimoorudohoho
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP2866816B2 (ja) リードフレーム
WO2012145879A1 (zh) 用于预塑封引线框的模具、预塑封方法以及封装结构
JP3189927B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP3112227B2 (ja) 半導体装置の製造方法
JPH05293846A (ja) 成形装置
JPH04314342A (ja) フィルムキャリア
JPH07147292A (ja) 半導体装置の製造方法
JP2966033B2 (ja) 成形装置
JPH10125706A (ja) 樹脂封止装置
JPS6197955A (ja) リ−ドフレ−ム
JP3458907B2 (ja) リードフレーム
JPH029156A (ja) 半導体装置の製造方法