JPH0338919A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0338919A JPH0338919A JP1173564A JP17356489A JPH0338919A JP H0338919 A JPH0338919 A JP H0338919A JP 1173564 A JP1173564 A JP 1173564A JP 17356489 A JP17356489 A JP 17356489A JP H0338919 A JPH0338919 A JP H0338919A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- transistor
- field effect
- differential amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的Ｊ
（産業上の利用分野）
この発明はレベルシフト回路が設けられた差動増幅回路
に関する。
に関する。
（従来の技術）
電界効果トランジスタを用いた差動増幅回路は低消費電
力で高速動作が実現でき、しかも素子のｍ細化にも適し
ている。中でもショットキーゲート型の電界効果トラン
ジスタ、いわゆるＭＥ Ｓ Ｆ Ｅ Ｔ （ＩＩｅｔ
ａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆ Ｅ Ｔ）は構
造及び製造工程が簡単なためゲルト長の微細化に適して
いる。
力で高速動作が実現でき、しかも素子のｍ細化にも適し
ている。中でもショットキーゲート型の電界効果トラン
ジスタ、いわゆるＭＥ Ｓ Ｆ Ｅ Ｔ （ＩＩｅｔ
ａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆ Ｅ Ｔ）は構
造及び製造工程が簡単なためゲルト長の微細化に適して
いる。
第４図はＭＥＳ ＦＥＴを用いた従来の差動増幅回路
の構成を示す回路図である。ＭＥＳＦＥＴＩＩ、１２の
各ソースの共通ノードａと接地電圧Ｖｓｓとの間には定
電流Ｆｊ１３が挿入されている。
の構成を示す回路図である。ＭＥＳＦＥＴＩＩ、１２の
各ソースの共通ノードａと接地電圧Ｖｓｓとの間には定
電流Ｆｊ１３が挿入されている。
また、一端が電源電圧ＶＣＣに接続された負荷抵抗１４
の他端はトランジスタ１１のドレインに接続されている
。また、一端が電源電圧Ｖｃｃに接続された負荷抵抗１
５の他端はトランジスタ１２のドレインに接続されてい
る。トランジスタ１．１のドレインと抵抗１４との接続
ノードしは一方の出力端子１６でありここから一方の信
号Ｑが出力され、トランジスタ１２のドレインと抵抗１
５との接続ノードＣは他方の出力端子１７であり、ここ
から他方の信号Ｑが出力される。
の他端はトランジスタ１１のドレインに接続されている
。また、一端が電源電圧Ｖｃｃに接続された負荷抵抗１
５の他端はトランジスタ１２のドレインに接続されてい
る。トランジスタ１．１のドレインと抵抗１４との接続
ノードしは一方の出力端子１６でありここから一方の信
号Ｑが出力され、トランジスタ１２のドレインと抵抗１
５との接続ノードＣは他方の出力端子１７であり、ここ
から他方の信号Ｑが出力される。
前記トランジスタ１１のゲートと電源電圧Ｖｃｃとの間
にはトランジスタ１８と定電圧源１９が直列に挿入され
、トランジスタ１１のゲートと接地電圧ＶＳＳとの間に
定電流源２０が挿入されてレベルシフト回路２１が構成
されており、トランジスタ１８のゲートには人力信号Ｖ
ａｎが供給される。さらに、前記トランジスタ１２のゲ
ートと電源電圧ＶＣＣとの間にはトランジスタ２２と定
電圧源２３が直列に１１１７人され、トランジスタ１２
のゲートと接地電圧Ｖｓｓとの間に定７Ｂ流源２４が挿
入されてレベルシフト回路２５が構成されており、トラ
ンジスタ２２のゲートには前記入力信号Ｖｌｎと逆用の
入力信号Ｖｌｎが供給される。
にはトランジスタ１８と定電圧源１９が直列に挿入され
、トランジスタ１１のゲートと接地電圧ＶＳＳとの間に
定電流源２０が挿入されてレベルシフト回路２１が構成
されており、トランジスタ１８のゲートには人力信号Ｖ
ａｎが供給される。さらに、前記トランジスタ１２のゲ
ートと電源電圧ＶＣＣとの間にはトランジスタ２２と定
電圧源２３が直列に１１１７人され、トランジスタ１２
のゲートと接地電圧Ｖｓｓとの間に定７Ｂ流源２４が挿
入されてレベルシフト回路２５が構成されており、トラ
ンジスタ２２のゲートには前記入力信号Ｖｌｎと逆用の
入力信号Ｖｌｎが供給される。
上記のような差動増幅回路を安定にかつ高速に動作させ
るためにはトランジスタ１．１．１２の動作を第２図の
波形図で示す飽和領域で行う必要がある。
るためにはトランジスタ１．１．１２の動作を第２図の
波形図で示す飽和領域で行う必要がある。
電界効果トランジスタの場合、飽和領域で動作させるに
は、十分なドレイン・ソース間の電圧が必要であり、そ
の安定点Ａの項四は、図に示すようにトランジスタのゲ
ート・ソース間電圧ＶＣＳからそのトランジスタのｒ！
１っているしきい値Ｖｔｕを差し引いた値（Ｖｃｓ−Ｖ
ｒ□）で定義される。
は、十分なドレイン・ソース間の電圧が必要であり、そ
の安定点Ａの項四は、図に示すようにトランジスタのゲ
ート・ソース間電圧ＶＣＳからそのトランジスタのｒ！
１っているしきい値Ｖｔｕを差し引いた値（Ｖｃｓ−Ｖ
ｒ□）で定義される。
ところで、トランジスタのサイズの縮小化を図り動作を
高速化する上で、差動トランジスタのしきい値が負の値
である方がコンダクタンスｇｍが大きくなり、トランジ
スタの動作電流と容量との関係が適度で好ましい。よっ
て、上記差動増幅回路の各トランジスタ１１．１２のし
きい値は負にされている。従って、上記安定点Ａ （Ｖ
ＧＳ ＶＴＨ）の値は当然大きくなり、このため、信
号入力部に前記レベルシフト回路２１及び２５をそれぞ
れ設ける必要がある。
高速化する上で、差動トランジスタのしきい値が負の値
である方がコンダクタンスｇｍが大きくなり、トランジ
スタの動作電流と容量との関係が適度で好ましい。よっ
て、上記差動増幅回路の各トランジスタ１１．１２のし
きい値は負にされている。従って、上記安定点Ａ （Ｖ
ＧＳ ＶＴＨ）の値は当然大きくなり、このため、信
号入力部に前記レベルシフト回路２１及び２５をそれぞ
れ設ける必要がある。
すなわち、人力信号Ｖｌｎが“Ｈルーベルでトランジス
タ１８のゲートに印加されるとトランジスタ１８と定電
圧源１９により一定のレベルシフトＭｊｔ降下した信号
がトランジスタ１１のゲートに印加され、このトランジ
スタ１１は一定のゲート・ソース間電圧をたもち、導通
状態となる。このときの電流■ＳＳは定電流源１３によ
り、負荷抵抗１４を通って流れ、トランジスタ１１のド
レインのノードｂの電位は、負荷抵抗１４の抵抗値をＲ
１とすれば、ＶｃｅからＩ ｓｓＸ Ｒ１の電圧だけ下
がった電位になる。このトランジスタ１ｌが第２図の波
形図で示す飽和領域で動作するためにはトランジスタ１
１のソース・ドレイン間電圧をＶｏｓｌ、ゲート・ソー
ス間電圧をＶｃｓｔ 、 Ｌきい値をＶＴＨＩとした場
合、Ｖに５１ ＶＴＩＩＩ ＜ ＶＤＳＩ
−（１）でなければならない。
タ１８のゲートに印加されるとトランジスタ１８と定電
圧源１９により一定のレベルシフトＭｊｔ降下した信号
がトランジスタ１１のゲートに印加され、このトランジ
スタ１１は一定のゲート・ソース間電圧をたもち、導通
状態となる。このときの電流■ＳＳは定電流源１３によ
り、負荷抵抗１４を通って流れ、トランジスタ１１のド
レインのノードｂの電位は、負荷抵抗１４の抵抗値をＲ
１とすれば、ＶｃｅからＩ ｓｓＸ Ｒ１の電圧だけ下
がった電位になる。このトランジスタ１ｌが第２図の波
形図で示す飽和領域で動作するためにはトランジスタ１
１のソース・ドレイン間電圧をＶｏｓｌ、ゲート・ソー
ス間電圧をＶｃｓｔ 、 Ｌきい値をＶＴＨＩとした場
合、Ｖに５１ ＶＴＩＩＩ ＜ ＶＤＳＩ
−（１）でなければならない。
上記（１）式は、電界効果トランジスタが動作するには
ドレイン電圧がゲート電圧よりも大きくなければならな
いことを示しており、よって、上記レベルシフト回路２
１を設けることにより、トランジスタ１１のゲート電位
がＶｃｃ −Ｉ ｓｓＸ Ｒ１よりも高くならないよう
にしている。上記レベルシフト回路２２についても同様
の目的で設けられている。
ドレイン電圧がゲート電圧よりも大きくなければならな
いことを示しており、よって、上記レベルシフト回路２
１を設けることにより、トランジスタ１１のゲート電位
がＶｃｃ −Ｉ ｓｓＸ Ｒ１よりも高くならないよう
にしている。上記レベルシフト回路２２についても同様
の目的で設けられている。
上記レベルシフト回路２１．２２のレベルシフト量はそ
れぞれのトランジスタ１１．１２のしきい値で決定され
る。このしきい値を負にし、高速動作を実現させるため
、これにより、トランジスタが非飽和領域動作しないよ
うにこのようなソースホロワ形式のレベルシフト回路２
Ｌ ２２が必要になってくる。しかし、より高い集積度
をもつ回路の設置１°を考慮すると、ソースホロワ形式
のレベルシフト回路はその占ａ面積が増大し、かなりの
消費電力があり、問題となる。
れぞれのトランジスタ１１．１２のしきい値で決定され
る。このしきい値を負にし、高速動作を実現させるため
、これにより、トランジスタが非飽和領域動作しないよ
うにこのようなソースホロワ形式のレベルシフト回路２
Ｌ ２２が必要になってくる。しかし、より高い集積度
をもつ回路の設置１°を考慮すると、ソースホロワ形式
のレベルシフト回路はその占ａ面積が増大し、かなりの
消費電力があり、問題となる。
（発明が解決しようとする課題）
このように従来では差動対の電界効果トランジスタが高
速動作を実現させるため、そのしきい値を負にする。こ
れに伴ってトランジスタが非飽和領域動作しないように
ソースホロワ形式のレベルシフト回路が必要である。し
かし、より高い集積度をもつ回路の設計を考慮すると、
このレベルシフト回路はその占有面積が増大し、かなり
の消費電力があり、問題である。
速動作を実現させるため、そのしきい値を負にする。こ
れに伴ってトランジスタが非飽和領域動作しないように
ソースホロワ形式のレベルシフト回路が必要である。し
かし、より高い集積度をもつ回路の設計を考慮すると、
このレベルシフト回路はその占有面積が増大し、かなり
の消費電力があり、問題である。
この発明は上記のようなＪ【情を考慮してなされたもの
であり、その目的は、従来と同様な高速動作を保持し、
トランジスタが非飽和領域動作することを回避するため
のレベルシフト回路を簡ｑｔ化してより集積度の高い、
しかも低消費電力の差動増幅回路を堤供することにある
。
であり、その目的は、従来と同様な高速動作を保持し、
トランジスタが非飽和領域動作することを回避するため
のレベルシフト回路を簡ｑｔ化してより集積度の高い、
しかも低消費電力の差動増幅回路を堤供することにある
。
［発明の構成］
（課題を解決するための手段）
この発明の差動増幅回路はソースが共通に接続された１
１および第２の電界効果トランジスタと、第１および第
２の出力端子と、前記第１および第２の電界効果トラン
ジスタのドレインと前記第１および第２の出力端子との
間にそれぞれ神大された第１および第２のレベルシフト
手段と、前記第１および第２の出力端子と電源電圧との
間にそれぞれ挿入された第１および第２の負荷手段とか
ら構成される。
１および第２の電界効果トランジスタと、第１および第
２の出力端子と、前記第１および第２の電界効果トラン
ジスタのドレインと前記第１および第２の出力端子との
間にそれぞれ神大された第１および第２のレベルシフト
手段と、前記第１および第２の出力端子と電源電圧との
間にそれぞれ挿入された第１および第２の負荷手段とか
ら構成される。
（作用）
この発明では第１および第２の電界効果トランジスタが
非飽和領域動作することを回避するためのレベルシフト
回路を簡単化するため、前記第１および第２の電界効果
トランジスタのドレインと前記第１および第２の出力端
子との間にそれぞれレベルシフト回路を設け、電界効果
トランジスタ対の非飽和領域動作を防止する。
非飽和領域動作することを回避するためのレベルシフト
回路を簡単化するため、前記第１および第２の電界効果
トランジスタのドレインと前記第１および第２の出力端
子との間にそれぞれレベルシフト回路を設け、電界効果
トランジスタ対の非飽和領域動作を防止する。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。
。
第１図はこの発明の差動ｊ骨幅回路の構成を示すもので
あり、ＭＥＳ ＦＥＴ（ｍｅｔａｌｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｆ Ｅ Ｔ ）を用いた差動増幅回路の一
実施例による構成を示す図である。ＭＥＳＦＥＴＩＩ、
１２の各ソースの共通ノードａと接地電圧ＶＳＳとの間
には定電流［１３が仲人されている。
あり、ＭＥＳ ＦＥＴ（ｍｅｔａｌｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｆ Ｅ Ｔ ）を用いた差動増幅回路の一
実施例による構成を示す図である。ＭＥＳＦＥＴＩＩ、
１２の各ソースの共通ノードａと接地電圧ＶＳＳとの間
には定電流［１３が仲人されている。
また、一端が電源電圧Ｖｃｃに接続された負荷抵抗１４
の他端はレベルシフト回路ＶＬＩを介してトランジスタ
１１のドレインに接続されている。また、一端が電Ｆｊ
、電圧Ｖｃｃに接続された負荷抵抗１５の他端はレベル
シフト回路ＶＬ２を介してトランジスタ１２のドレイン
に接続されている。前記トランジスタ１１のゲートには
入力信号Ｖｉｎが供給され、トランジスタ１２のゲート
には前記人力信号Ｖｌｎと逆相の人力信号Ｖｌｎが供給
される。そして、前記レベルシフト回路ＶＬＩと抵抗１
４との接続ノードｂは出力端子１６であり信号Ｑが出力
され、前記レベルシフト回路ＶＬ２と抵抗１５との接続
ノードＣは出力端子１７であり信号Ｑが出力される。
の他端はレベルシフト回路ＶＬＩを介してトランジスタ
１１のドレインに接続されている。また、一端が電Ｆｊ
、電圧Ｖｃｃに接続された負荷抵抗１５の他端はレベル
シフト回路ＶＬ２を介してトランジスタ１２のドレイン
に接続されている。前記トランジスタ１１のゲートには
入力信号Ｖｉｎが供給され、トランジスタ１２のゲート
には前記人力信号Ｖｌｎと逆相の人力信号Ｖｌｎが供給
される。そして、前記レベルシフト回路ＶＬＩと抵抗１
４との接続ノードｂは出力端子１６であり信号Ｑが出力
され、前記レベルシフト回路ＶＬ２と抵抗１５との接続
ノードＣは出力端子１７であり信号Ｑが出力される。
上記実施例回路の動作について説明する。人力Ｖｌｎが
“Ｈ″レベルとき、トランジスタ１１が導通状態になる
。定電流ｉ１３により電流Ｉｓｓが抵抗１４、ＶＬＩを
通って流れるので、ノードｂはトランジスタ１１のドレ
インの電圧よりもＶＬＩで設定された一定のレベルだけ
上昇した電位になり、トランジスタ１１のゲート・ソー
ス間の電圧よりも大きく保つことができる。同様にノー
ドＣもトランジスタ１２のドレインの電圧よりもＶＬ２
で設定された一定のレベルだけ上昇した電位になり、ト
ランジスタ１２のゲート・ソース間の電圧よりも大きく
保つことができる。
“Ｈ″レベルとき、トランジスタ１１が導通状態になる
。定電流ｉ１３により電流Ｉｓｓが抵抗１４、ＶＬＩを
通って流れるので、ノードｂはトランジスタ１１のドレ
インの電圧よりもＶＬＩで設定された一定のレベルだけ
上昇した電位になり、トランジスタ１１のゲート・ソー
ス間の電圧よりも大きく保つことができる。同様にノー
ドＣもトランジスタ１２のドレインの電圧よりもＶＬ２
で設定された一定のレベルだけ上昇した電位になり、ト
ランジスタ１２のゲート・ソース間の電圧よりも大きく
保つことができる。
第２図は上記第１図の実施例回路のレベルシフト回路Ｖ
ＬＩ、ＶＬ２の具体的な構成を示す回路図である。すな
わち、ＶＬＩ、ＶＬ２に抵抗３１．３２を用いた構成を
示したものであり、レベルシフト量は抵抗３１．３２の
抵抗値により設定される。
ＬＩ、ＶＬ２の具体的な構成を示す回路図である。すな
わち、ＶＬＩ、ＶＬ２に抵抗３１．３２を用いた構成を
示したものであり、レベルシフト量は抵抗３１．３２の
抵抗値により設定される。
第３図は上記第１図の実施例回路のレベルシフト回路Ｖ
Ｌ１、ＶＬ２の他の具体的な構成を示す回路図である。
Ｌ１、ＶＬ２の他の具体的な構成を示す回路図である。
すなわち、ＶＬＩ、ＶＬ２にＭＥＳ ＦＥＴ３３．３
４を用い、それぞれのドレイン・ゲート間が短絡されて
構成されたものである。
４を用い、それぞれのドレイン・ゲート間が短絡されて
構成されたものである。
この場合、レベルシフト量はＭＥＳ ＦＥＴ３３．３
４それぞれのしきい値、ゲート幅により微細なレベルシ
フト量が設定できる。この結果、差動トランジスタ１１
．１２の出力ノードの電圧をわずかなレベルシフト量で
もって前記トランジスタロ、１２のゲート・ソース間の
電圧よりも大きくし、飽和領域動作をするようにできる
ため、素子数が多い複雑な回路でもその電圧余裕が容易
に確保できる。
４それぞれのしきい値、ゲート幅により微細なレベルシ
フト量が設定できる。この結果、差動トランジスタ１１
．１２の出力ノードの電圧をわずかなレベルシフト量で
もって前記トランジスタロ、１２のゲート・ソース間の
電圧よりも大きくし、飽和領域動作をするようにできる
ため、素子数が多い複雑な回路でもその電圧余裕が容易
に確保できる。
上記第２図、第３図のような回路の構成によれば、従来
例におけるレベルシフト回路に比べて素子数が少くなり
、より集積度が向上する。また、レベルシフト回路２２
．２３（第４図に囚示）のようなソースホロワ段がなく
なるので低消費電力となり、人力信号をスイッチ段の差
動トランジスタ対に直接入力されるため、より高速な動
作が可能になる。
例におけるレベルシフト回路に比べて素子数が少くなり
、より集積度が向上する。また、レベルシフト回路２２
．２３（第４図に囚示）のようなソースホロワ段がなく
なるので低消費電力となり、人力信号をスイッチ段の差
動トランジスタ対に直接入力されるため、より高速な動
作が可能になる。
［発明の効果］
以上説明したようにこの発明によれば、高速動作し、よ
りｆｆｌｖｉ度の高い、しかも低ｔｌ′ｌ費電力の差動
増幅回路が提供できる。
りｆｆｌｖｉ度の高い、しかも低ｔｌ′ｌ費電力の差動
増幅回路が提供できる。
第１図はこの発明の一実施例による構成の回路図、第２
図、第３図はそれぞれ第１図の実施例回路の具体的な構
成を示す回路図、第４図は従来の差動増幅回路の構成を
示す回路図、第５図は電界効果トランジスタの飽和領域
動作を説明するための波形図である。 ＩＩ、 １２・・・ＭＥＳ ＦＥＴ、１３・・・定電
流源、１４、１５・・・抵抗、ＶＬＩ、ＶＬ２・・・レ
ベルシフト回路。 第 図 弘 第２ 図 第 図 ＶＧＳ−ＶＴ）−１ ＤＳ 第 図
図、第３図はそれぞれ第１図の実施例回路の具体的な構
成を示す回路図、第４図は従来の差動増幅回路の構成を
示す回路図、第５図は電界効果トランジスタの飽和領域
動作を説明するための波形図である。 ＩＩ、 １２・・・ＭＥＳ ＦＥＴ、１３・・・定電
流源、１４、１５・・・抵抗、ＶＬＩ、ＶＬ２・・・レ
ベルシフト回路。 第 図 弘 第２ 図 第 図 ＶＧＳ−ＶＴ）−１ ＤＳ 第 図
Claims (3)
- （１）ソースが共通に接続された第１および第２の電界
効果トランジスタと、 第１および第２の出力端子と、 前記第１および第２の電界効果トランジスタのドレイン
と前記第１および第２の出力端子との間にそれぞれ挿入
された第１および第２のレベルシフト手段と、 前記第１および第２の出力端子と電源電圧との間にそれ
ぞれ挿入された第１および第２の負荷手段と を具備したことを特徴とする差動増幅回路。 - （２）前記第１および第２のレベルシフト手段がそれぞ
れ抵抗素子で構成されている請求項１記載の差動増幅回
路。 - （３）前記第１および第２のレベルシフト手段がそれぞ
れ電界効果トランジスタで構成されている請求項１記載
の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173564A JPH0338919A (ja) | 1989-07-05 | 1989-07-05 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173564A JPH0338919A (ja) | 1989-07-05 | 1989-07-05 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338919A true JPH0338919A (ja) | 1991-02-20 |
Family
ID=15962894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173564A Pending JPH0338919A (ja) | 1989-07-05 | 1989-07-05 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338919A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183849B2 (en) | 2004-03-02 | 2007-02-27 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| JP2011133896A (ja) * | 2009-12-24 | 2011-07-07 | Silicon Works Co Ltd | 液晶表示装置のソースドライバー回路 |
-
1989
- 1989-07-05 JP JP1173564A patent/JPH0338919A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183849B2 (en) | 2004-03-02 | 2007-02-27 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| US7262660B2 (en) | 2004-03-02 | 2007-08-28 | Samsung Electronics Co., Ltd. | Variable gain amplifier having linear-in-decibel transconductance |
| JP2011133896A (ja) * | 2009-12-24 | 2011-07-07 | Silicon Works Co Ltd | 液晶表示装置のソースドライバー回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| JPH0119297B2 (ja) | ||
| JPS6161295B2 (ja) | ||
| US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| US4677323A (en) | Field-effect transistor current switching circuit | |
| US4883985A (en) | Mesfet latch circuit | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| US5465069A (en) | Interface circuit and voltage-raising circuit including such a circuit | |
| US4843262A (en) | Pull up or pull down electronic device | |
| JPH0338919A (ja) | 差動増幅回路 | |
| JPH0155769B2 (ja) | ||
| US6975168B2 (en) | Drive circuit | |
| US6198330B1 (en) | Adaptive-load inverters and methods | |
| US4855686A (en) | Differential amplifier circuit | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier | |
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| JPH0879036A (ja) | スイッチ回路 | |
| JPH0521446B2 (ja) | ||
| EP0916139B1 (en) | Current memory and circuit arrangement comprising current memories | |
| KR910001069B1 (ko) | 상보형 mos집적회로 | |
| JPH0741215Y2 (ja) | 差動増幅回路 | |
| JPH0472914A (ja) | 電界効果トランジスタ回路 | |
| JP3482026B2 (ja) | イクスクルーシブ否定論理和ゲート |