JPH0338857A - 半導体装置および半導体分離構造を製造する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ発明の利用分野〕 本発明は、半導体分離構造に関し、更に詳しくは、幅を
変えることができる分離トレンチにおける単結晶シリコ
ンのエピタキシャル成長に関スる。

〔発明の背景〕

分離構造は、同じ基板上に形成された活性半導体デイバ
イスを電気的に絶縁する手段として、当技術分野にトい
て周知である。また、デイバイス間の空間を減少するた
め、トレンチ分離構造が提案されている。

たとえば、発明者コーボウイ他による米国特許第５，５
９２，７９２号には、トレンチ分離構造の製造方法が示
されている。しかし、その結果得られた構造の上面には
、小型の半導体構造の製造効率にとっては重要なその後
のブレーナ処理を困難にする刻み面ができてし−まう。

さらに、上記特許の分離デイバイスは、完全に分離でき
林効的々装置ではなかった。

複数のデイバイスを含んでいる基板にブレーナ分離構造
を形成する際の問題点が、これまでにも提起されている
。たとえば、米国特許第４，６８０，６１４号、第４，
５２８，０４７号、第４，６８９，６５６号、第４．５
２６，６３１号は、とりわけ、平坦な上面を有する分離
トレンチを作る際の様々な局面を示している。しかし、
これら特許に示された方法は、扱い□くく、高価な複数
処理過程を必要とする複雑な製造方法で、しかも分離ト
レンチを多層充填しなければならなかった。

したがって、簡単に、効率的で、しかも安価に形成でき
、さらに活性デイバイスの間に分離構造が製造されて活
性デイバイスを有効的に分離することができる分離構造
が要求されている。

〔発明の概要〕

本発明は、基板に隣接した活性Ｉ−に埋込み酸化膜を形
成する過程と、少なくとも基板までかつ任意には基板中
にエツチングすることによシ活性層に分離トレンチを形
成する過程と、トレンチの露出面に絶縁体分離層を形成
する過程と、トレンチの底から絶縁体分離層を除去する
過程と、トレンチに単結晶シリコンをエピタキシャル成
長させることによう分離構造を形成する過程とから成る
、基板に被着された活性層に分離構造を製造する方法を
提供することによジ、これら問題を解決している。

さらに本発明は、基板と、基板全体よυ少ない部分の基
板上にある単結晶シリコン分離構造と、分離構造に接し
かつ分離構造に隣接して基板上に設けられている埋込み
酸化膜と、埋込み酸化膜上に設けられている活性層と、
活性層と分離構造の間に介在する絶縁体分離層とから成
る半導体分離デイバイスを提供している。

また、本発明は、バイアス・リードをバルク基板の露出
側に固定する過程と、任意的げ、基板に電圧を印加する
過程とを有する半導体分離構造の使用方法を提供する。

以下、添付の図面に基いて、本発明の実施例に関し説明
する。

Ｌ実施例〕 本発明は、分離構造の製造方法と、その結果得られた分
離構造およびその分離構造の使用方法を提供する。基板
１０上に被着された活性層１２に分離構造２４を製造す
るプロセスは、基板１０上に被着された活性シリコン層
１２に埋込み酸化膜１４を形成する過程と、活性層に分
離トレンチ２２を形成する過程と、トレンチの露出面に
絶縁体分離層２６を形成する過程と、トレンチ２２の底
から酸化物を除去する過程と、トレンチ中に単結晶シリ
コンをエピタキシャル成長させろ過程とから成っている
。

また、本発明のプロセスは、同じ基板上に同時にトレン
チをいくつでも形成したりかつこれらを一様に再充填し
たシするのに使用することができる。成長チェンバにお
いて低システム圧力でしかも低温でエピタキシャル成長
させることにより１複数のトレンチを均一に再充填する
ことができる。

な釦、これらトレンチは、同じ大きさであってもよいし
、またはそうでなくてもよい。複数の可変幅トレンチの
再充填は、エピタキシャル成長プロセスを使用すること
によシ行なうことができる。

また、単結晶種基板１０の上面２３を露出することによ
り、単結晶分離構造２４のエピタキシャル成長を行なう
ことができる。

本発明のプロセスの第１過程は、第１図および第２図に
示すように基板１０の上にある活性単結晶シリコン層１
２に埋込み酸化膜１４を形成する過程である。埋込み酸
化膜１４には、２つの働きがある。１つは、第６図に示
すように、完成した構造において埋込み酸化膜と絶縁体
分離層２６とが結合して、隣接する活性半導体デイバイ
ス１２′。

１２“を完全に絶縁する。また、埋込み酸化膜１４によ
シ、その後に形成された活性デイバイスを、リード３０
を介して基板１０に供給される電圧から後で絶縁するこ
とができる。この電圧は、基板全体１０に供給され、か
つ基板１０と分離構造２４とが直接的に接触することに
よって、分離構造２４をバイアスする。

処理過程において、単結晶シリコン活性領域１２に、酸
素が注入される。酸素注入が完了すると、高温アニール
が行なわれ、半導体基板１０に隣接して単結晶シリコン
の薄膜の埋込み酸化膜１４が、第２図にホすように活性
シリコン１２の表面に残る。

埋込み酸化膜１４の形成後、活性シリコン層１２の表面
に形成された天然酸化物を除去するため高温でイン・シ
チュ（ｉｎ　５ｉｔｕ　）Ｈ４洗浄を行なう。

一般に、この時点までは埋込み酸化膜１４だけを活性シ
リコン層１２中にドライブするという限定された能力の
ため、その後、本質的に成長された単結晶シリコンの別
の層を、活性シリコン層１２の上面に形成することがで
きる。一般に、約０．１０〜１．５ミクロンのシリコン
が、Ｈ２およびジクロルシラン・ソース・ガスから成長
される。これらガスの流速は、目標の均一性および成長
速度によυ変化するが、一般には、ジクロルシランに関
して約０．１５〜０４リットル／分で、Ｈ２に関しては
約７０〜２００リツトル／分でおる。

本発明のプロセスの次の過程は、分離トレンチ２２の形
成である。分離トレンチは、分離構造をエピタキシャル
成長させる場所として作用する。

一般に、活性シリコン１２の表面上に、エッチ・マスク
が被着される。エッチ・マスクは、分離トレンチを形成
しやすくする。

使用される場合には、エッチ・マスクは、第３図に示す
ような配置、すなわち構造となる。このエッチ・マスク
は、活性シリコン１２の上面の薄いシリコン酸化膜１６
の成長から得られる。この薄いシリコン酸化マスクは、
半導体の表面に被着された絶縁体の次の層のためのバッ
ファすなわちパッドとして働く。この薄い酸化膜は、約
１００〜約５００オングストロームの厚さ、望ましくは
３００オングストロームの厚さに形成される。一般に、
この層は、約り２５℃〜約９５０℃の温度、望−ＩＬ＜
は８５０℃の温度でウエツ）０２処理を用いて形成され
る。

その後、最初の二酸化シリコン層１６の上に、それよシ
厚い窒化シリコン層１８が被着される。

窒化シリコン層は、分離トレンチ２２を形成するための
エッチ・マスクとして、およびさらに別の処理を行なう
前に構造を仕上る際のＬＯＣＯＳマスクとして作用する
。一般に、窒化物層１８は、約１．５００〜約３　、５
００オングストロームの厚さ、望筐しくは約３，０００
オングストロームの厚さに化学蒸着処理方法によシ被着
される。窒化物層が形成される温度は、窒化シリコン層
の厚さに直接的に相関した期間、約り５０℃〜約９５０
℃の範囲で、望１しくは約８００℃である。

第３図に示すように、中間窒化シリコンＮｉ１８上には
、酸化シリコンの外側エッチ・マスク１−２０が、通常
の化学蒸着技術を用いて任意に被着される。この二酸化
シリコンの外側層２０は、分離トレンチ２２の形成時に
、中間窒化シリコン鳩１８をエツチングから保護するエ
ッチ・マスクとして働く。実際、いくつかのシリコン反
応イオン・エッチは、選択的に窒化シリコンにすること
が困難であると思われている。外側シリコン酸化膜２０
を使用して３つのレベルのエッチ・マスクにすることに
より、活性シリコン層１２を貫通して基板１０１でおよ
び基板中６トレンチを深くエツチングすることができる
。窒化シリコン層１８を損傷することなく構造を深くエ
ツチングできるのは、外側シリコン酸化膜２０のエツチ
ング剤の選択性が、カバーされている窒化シリコン層１
８のエツチングｆｆ１４１１の選択性よりもはるかに高
いからである。

代表的な結果としては、窒化シリコン層１８は、さらに
別の処理過程のため保持されるが、外側シリコン酸化膜
マスキング層２０はトレンチ２２を形成する際の主要マ
スクとして使用される。

第１シリコン酸化膜１６．中間窒化シリコン層１８、＄
−よび外側シリコン酸化膜２０のエッチ・マスクは、そ
の後、フォト・レジストでパターン化され、さらに、反
応イオン・エツチング・プロセスを用いてエツチングさ
れる。その後、フォトレジストは、通常、分離トレンチ
を形成する際の準備に除去される。

分離トレンチ２２は、第４図に示すように、反応イオン
・エツチング・プロセスを用いて、活性シリコン層１２
と埋込み酸化膜１４を貫通し７て基板１０゛まで最初に
エツチングすることにより形成される。埋込み酸化膜１
４があるため、シリコン活性層１２に形成されたどんな
デイバイスをラッチ　アップすることなく、半導体基板
１０まで、および基板中に、特殊ではないエツチングで
分離トレンチ２２を形成することができる。

分離トレンチを形成するのに使用されるエツチング剤の
性質は、異方性筐たは等方性であってもよい。等方性の
エツチング剤が使用された場合、分離トレンチ２２にア
ンダーカット領域ができるが、本発明のプロセスは、こ
のトレンチ２２０アンダーカツト領域に空所部分が形成
されることなく、エピタキシャル単結晶シリコンでトレ
ンチ２２を充填することができる。

第４図に示されたトレンチ２２は、異方性エツチング剤
でエツチングされている。一般には、分離トレンチの形
成に使用されるエツチング剤の種類は、様々□フルオロ
カーボン・プラズマを含む、当分野において周知なもの
の中から選択すればよい。分離トレンチが形成されると
同時に、外側シリコン酸化膜２０である上層エッチ・マ
スクは、構造の上面から除去される。窺化シリコン／＃
１８である下の中間層は、第４図に示すように、外側シ
リコン酸化膜２０にようエツチング剤からマスクされて
いるので、そのｉｔである。

その後、第５図に示すように、トレンチの露出面に絶縁
体分離層２６が成長または被着される。

この絶縁体分離＃２６は、露出されたシリコン表面に形
成され、かつ分離構造の両側のこれら活性領域を、基板
、トレンチから釦よび互いから電気的に分離する。一般
に、絶縁体分離層は、約２００オングストローム〜約１
．ＯＯＯオングストローム、望ましくは約５００オング
ストローム未満の厚さの側壁酸化物を形成するウェット
０２プロセスにより成長される。側壁酸化物は、一般に
、約り２５℃〜約９５０℃の温度で成長される。正確な
成長時間は、使用される成長温度と、層の目標の厚さと
によシ決まる。

本発明によジ、分離構造２４の成長時にイン・シチュに
被着される活性領域１２′、１２“の側壁は、イオン不
純物の拡散によシ絶縁体分離層２６を介しかつ活性領域
１２′、１２“中にオート・ドーピングされる。このオ
ート・ドーピング・プロセスが望ましい理由は、薄い側
壁酸化物が成長される時、これら活性領域１２’１２“
からのドーパントが絶縁体分離層２６に分離され、その
結果、半導体活性領域１２′、１２”に必要な不純物の
減少があるからである。な釦、最終的には、小さい電界
でもドーパント減少領域におけるキャリヤの反転を生じ
る可能性が増大してしまう。このような反転によシ、分
離トレンチの側壁に沿って漏れ通路ができる可能性があ
る。本発明の構造は、分離構造を成長させる時、分離構
造２４のイン・シチュ・ドーピング時に半導体基板の活
性領域をオート・ドーピングすることにより、これら問
題を軽減している。

後述するように、分離構造２４は、分離構造の後方バイ
アスを考慮した導電性材料、すなわちイオン不純物ドル
パントを含んでいる。このバイアスは、トレンチの側壁
に沿った別の漏れを妨害し、トランジスタの性能を高め
る。

第６図に示すように、半導体基板のベース２３から過剰
な酸化物を除去して、種基板１０の単結晶面金露出した
後に分離構造２４を成長させる。

一般に、分離構造は、約０．１５〜約０．４りットル／
分のジクロルシラン、約０．４〜約１．２リットル／分
のＨＣ１ソース・ガス、および約７０〜２００リツトル
／分、望ましくは１５０のリットル７分の速度で流れる
Ｈ２のようなキャリヤ・ガスのソース・ガス流を有する
チェンバにトいて、約り５０℃〜約９５０℃の温度でか
つ約２０〜１００トルの圧力で成長される。

分離構造２４のエピタキシャル成長時に、たとえば、Ｂ
ＨｘｔたはＢ２Ｈ６のようなｐ形ドーパントが成長チェ
ンバに導入され、分離構造２４のイオン不純物濃度は、
約Ｉ×１０′７〜約１　ｘ　１０１″ｃｒｎ””になる
。

構造をさらに別の処理過程に関して準備するため、８７
図に示すように、分離構造２４の表面にわたって、局部
酸化物キャップ２８が形成される。

残っている窒化シリコン・エッチ・マスク層１８は、半
導体基板の活性領域のためのＬＯＧＯＳマスクとして働
く。酸化物キャップ２８は、その後に形成される活性デ
イバイスのための絶縁アイランドとして作用するのに使
用することができ、これらデイバイス間のライブ接点の
ための活性絶縁体として作用することができる。一般に
、酸化物マスクは、約１，５００オングストローム〜約
４　、０００オングストローム、望ましくは約２　、０
００オングストロームの厚さにまで成長される。半導体
基板をさらに別の処理過程に関して準備するため、窒化
シリコン層１８が除去される。

最後に、第７図に示すように、基板１０の膳出面にリー
ド３０を取シ付ける。前述したように、バイアス・リー
ド３０は、活性領域１２′、１２／／と絶縁体分離層２
６の間の境に沿った電流漏れを低減することによυ、本
発明の分離構造の性能を改善している。構造性能を改善
するため、リード３０を介して基板１０に電圧を印加す
る。基板１０に訃けるリード３０の場所は、露出されて
いるまたは利用し得る面のいずれかである。埋込み酸化
層１４は、活性領域１２′、１２“を、リード３０を介
して印加される電圧から分離する。さらに、基板１０と
非絶縁分離構造２４とが直接的に接触することにより、
構造２４には電圧がバイアスされる。

本発明の実施例にｂいて、本発明の分離構造２４は、第
４ａ図〜第７ａ図に示すように、別の順序で形成するこ
とができる。

半導体活性基板の上面において、エッチ・マスクが形成
され、かつパターン化されると、＃ｃ４ａ図に示すよう
に、活性層の面を通って埋込み酸化層１４寸でエツチン
グすることによう、分離トレンチが形成される。第４＆
図〜第６ａ図に示すように、トレンチ２２は、望１しく
は１００ミリトル未満の圧力と約３００ボルト〜約１，
０００ボルトのバイアスにおいて、０２と結合されたＣ
ＨＦ３または他のフルオロカーボン・プラズマのような
Ｊ％方性エツチング剤で、たとえば、アプライド・マテ
リアルズ社製のモデル８１１０のような装［Ｋよるバッ
チ処理により形成される。または、エツチングは、シン
グル°ウェファ°エツチングによっても行なうことがで
きる。異方性エツチング剤を使用した場合、ＨＦのよう
な等方性エツチング剤を使用した場合に見られるような
、できあがったトレンチにアンダーカット顕域が形成さ
れるのを避けることができる。

その後、絶縁分離層２６が、シリコン活性層１２′、１
２“の露出面に成長される。この絶縁分離層は、前の実
施例に訃ける絶縁分離層の成長に関して示されたプロセ
スと実質的に同様のプロセスによυ成長される。また、
前の実施例と同様に、絶縁分離層２６は、分離トレンチ
２２の底、この場合、埋込み酸化膜１４の上面をカバー
する。しかし、後述するように、構造は、継続してエツ
チングされるので、通常、絶縁分離材料のこの層をトレ
ンチの底から除去する必要はない。

第５ａ図に示すように、埋込み酸化膜１４を通って基板
１０までおよび任意には基板中にさらにエツチングする
ことに、ｌ：、９、分離トレンチ２２が継続的に形成さ
れる。分離トレンチ２２のこの２つの部分のエツチング
により、トレンチのエツチングによシ露出されたシリコ
ン活性１１２′、１２“の垂直側壁にｖ２縁体分離層２
６が形成される。また、この実施例も、第４ａ図に示す
ように、絶縁体分離層２６の形成後、トレンチの底く形
成される絶縁体分離材料を除去する必要はない。

さらに、本発明のエツチング・プロセスは、従来のよう
な厳密なエツチング許容範囲は必要ではなく、ｔた分離
トレンチのエツチングを基板１０の中まで行なうことが
できる。特に、基板１０から直接的に分離構造２４をエ
ピタキシャル成長する他、埋込み酸化膜１４の存在によ
り、約７５０オングストロームだけトレンチを余分にエ
ツチングすることができる。実際、分離構造２４をノく
イアスすることが要求されているならば、基板１０の上
面２３に酸化物を残してしまうような不十分なエツチン
グとは対称的に、基板１０を余分にエツチングして確実
に接触させることが望ましい。

分離トレンチが、前述したようなプロセスによう形成さ
れると、トレンチは、前の実施例と同様にエピタキシャ
ル成長単結晶ンリコンで再充填される。その後、この構
造は、再充填されたトレンチの上面に局部酸化物マスク
２Ｂを形成するととにより仕上げられる。

前述した実施例と同様に、単結晶シリコン分離構造２６
は、分離構造にドープされるボロンのような不純物の存
在のもとてエピタキシャル成長される。また、分離トレ
ンチ２２の側壁に絶縁分離層２６が望ましい厚さに形成
されるため、このイオン不純物は、これら絶縁体分離層
と、シリコン活性層１２の隣の層をオートドープする。

その後、第７ａ図に示すように、バイアス・リード３０
が半導体デイバイス基板１０の露出された底に取シ付け
られ、リード３０には電圧が印加される。

半導体構造の裏面バイアスとともに分離構造をドープす
ることにより、活性層と絶縁体分離層の間の側壁に沿っ
て漏れ通路が形成されるのを有効的に阻止することがで
きる。さらに、通常のＬＯＣＯ８トレンチ分離に釦いて
生じるラッチ・アップは、本発明に釦いては全く存在し
ない。

基板１０に釦けるリードの位置は、バイアス電圧が埋込
み酸化膜１４を介して分離構造２４に集中されるので、
あ渣υ重要ではない。基板１０に露出されている面は、
埋込み酸化膜１４の他には、ドープされた分離構造２４
しかない。

【図面の簡単な説明】

第１図乃至第６図は、本発明の方法による半導体分離構
造を製造する様々な段階における部分断面図、第７図は
、第１図乃至第６図に示した処理過程から得られた本発
明の半導体分離構造の実施例の部分断面図、第４ａ図乃
至第６ａ図は、本発明の方法の実施例による半導体分離
構造を製造する様々寿段階における部分断面図、第７ａ
図は、第１図乃至第３図および第４ａ図乃至第６ａ図に
示した処理過程から得られた本発明の半導体分離構造の
別の実施例の部分断面図である。 １０・・・・基板、１２・・・・活性層、１４・・・１
埋込み酸化膜、１６・・・・シリコン酸化膜、１８・・
・・窒化シリコン層、２０・・・・エッチ・マスク、２
２・・・・分離トレンチ、２４・・・・分離構造、２６
・・・・絶縁分離層、２８・・・・局部酸化物キャップ
、３０・・・・ノ　−　ド。

Claims (4)

【特許請求の範囲】
1. （１）（ａ）基板（１０）と、 （ｂ）基板（１０）全体より少ない部分の基板上にある
   単結晶シリコン分離構造（２４）と、 （ｃ）分離構造に接しかつ分離構造（２４）に隣接して
   基板（１０）上に設けられている埋込み酸化膜（１４）
   と、 （ｄ）埋込み酸化膜（１４）上に設けられている活性層
   （１２′、１２″）と、 （ｅ）活性層（１２′、１２”）と分離構造（２４）の
   間に介在する絶縁体分離層（２６）と、 から成ることを特徴とする半導体装置。
2. （２）基板（１０）と、基板全体より少ない部分の基板
   上にある単結晶シリコン分離構造（２４）と、分離構造
   に接しかつ露出した基板上に設けられている埋込み酸化
   膜（１４）と、埋込み酸化膜上に設けられている活性層
   （１２′、１２″）と、活性層と分離構造の間に介在す
   る絶縁体分離層（２６）と、から成る半導体分離構造に
   おいて、バイアス・リード（３０）を基板（１０）の裏
   側に固定したことを特徴とする半導体装置。
3. （３）基板に被着された活性層に分離構造を製造する方
   法において、 （ａ）基板（１０）に隣接した活性層（１２）に埋込み
   酸化膜（１４）を形成する過程と、 （ｂ）少なくとも基板（１０）までかつ任意には基板中
   にエツチングすることにより、活性層（１２）に分離ト
   レンチ（２２）を形成する過程と、 （ｃ）トレンチ（２２）の露出面に絶縁体分離層（２６
   ）を形成する過程と、 （ｄ）トレンチ（２２）の底から絶縁体分離層（２６）
   を除去する過程と、 （ｅ）トレンチ（２２）に単結晶シリコンをエピタキシ
   ャル成長させることにより分離構造（２４）を形成する
   過程と、 から成ることを特徴とする分離構造を製造する方法。
4. （４）基板に被着された活性層に分離構造を製造する方
   法において、 （ａ）基板（１０）に隣接した活性層（１２）に埋込み
   酸化膜（１４）を形成する過程と、 （ｂ）少なくとも基板までかつ任意には基板中にエツチ
   ングすることにより、活性層（１２）に分離トレンチ（
   ２２）を形成する過程と、 （ｃ）トレンチ（２２）の露出面に絶縁体分離層（２６
   ）を形成する過程と、 （ｄ）少なくとも基板（１０）までかつ任意には基板中
   にエツチングすることにより、分離トレンチ（２２）を
   継続する過程と、 （ｅ）トレンチ（２２）に単結晶シリコンをエピタキシ
   ヤル成長させることにより分離構造（２４）を形成する
   過程と、 から成ることを特徴とする分離構造を製造する方法。