JPH0336754A - Icパツケージ及びその製造方法 - Google Patents

Icパツケージ及びその製造方法

Info

Publication number
JPH0336754A
JPH0336754A JP1172157A JP17215789A JPH0336754A JP H0336754 A JPH0336754 A JP H0336754A JP 1172157 A JP1172157 A JP 1172157A JP 17215789 A JP17215789 A JP 17215789A JP H0336754 A JPH0336754 A JP H0336754A
Authority
JP
Japan
Prior art keywords
ceramic
green sheet
package
base
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1172157A
Other languages
English (en)
Inventor
Kazuo Kawahara
河原 一雄
Koji Yamada
浩嗣 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1172157A priority Critical patent/JPH0336754A/ja
Publication of JPH0336754A publication Critical patent/JPH0336754A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、工0パッケージ、特にセラミック製のIC
パッケージ及びその製造方法に関するものである。
〔従来の技術〕
L8工の集積度の増加や高速バイポーラロジックなどの
採用により半導体チップの発熱量が増大し、その冷却に
は多大の努力が払われている←空冷の場合には、第3図
に示す如く、ペース基板に熱伝導性レジンなどによF)
At放熱フィンを取ジつけて熱抵抗を下げるのが一般的
である・第3図は従来より多用されているセラミック製
工0パッケージの一例として、At放熱フィン付きパッ
ケージを示す断面図である。図にかいて、(1)は例え
ばAlの放熱フィン、(2)はAtフィン(1)トベー
スであるセラミック基板(3)を接着する熱伝導性シリ
コーンゴム、(3)はL13Iを搭載するベースセラミ
ック基板、(4)はリードフレームを接着する封止ガラ
ス、(5)は半導体チップであるL8工であシ。
(6)はL8工(5)をベース基板(3>に接着するた
めの例えばムuw8着剤、(7)はセラミックキャップ
、(8)は電気信号を外部へ取シ収すための金属性リー
ドフレーム、(9)はL8工(5)とリードフレーム(
8)トを電気的に結合させるためのワイヤである。この
ような構成のICパッケージにかいて、ベース基板(3
)に高熱伝導性のセラミックを用りる場合には、放熱フ
ィン(1)fベース基板r3)と一体的に作って、金属
性放熱フィンと同一効果を付与させることが考えられ、
SiCを材料とするものに対しては、初出。
菱田編「セラミック基板材料データ集」(サイエンス 
フォーラム、填17頁)などによって、ベースと放熱フ
ィンを一体にした構造が示されている。このように、ベ
ース基板(3)と放熱フィン(1)を一体化することに
よって1部品点数を減らし、ペース基板(3)と放熱部
品(1)を接着する工程が省略できるメリットがある。
他方、もう一つの高熱伝導性セラミックである窒化アル
ミニウムについては、ベース基板(3)と放熱フィン(
1)の一体型構造は開示されていないnv7!公昭63
−195745号公報には窒化アルミニウムによシ放熱
フィンを形成することが示されているが。
放熱フィンがベース基板とは逆サイドに取シ付けて冷却
する構造となってQfi、I8工実装のように。
ワイヤボンデインクなどを必要とする素子には不都合で
ある0 〔発明が解決しようとする課題〕 従来の工0パッケージは以上のように!14威されてか
り、上記SiOの場合の具体的な製造方法は明らかにさ
れていないが、aioo成形にはホットプレスが必要で
あることからすれば、形状が複雑になるに従い工Cパッ
ケージの製造が困難となシ。
コスト高になることが予想される〇 複雑形状のセラミックスを成形する一般的な方法として
射出成形が挙げられる。上記の例のような櫛形構造の場
合には、押し出し成形や鋳込み成形も可能である―しか
し射出成形や押し出し成形の場合は高価な金型やノズル
を必要とし、放熱フィン形状の変更に対応するには費用
が多くかかる。
また、耐水性が悪く、底形が困難な窒化アルミニウム粉
末を対象としたとき、成形のための多くの制御因子の最
適条件を決定しなければならないが。
上記製造方法では多くの粉末が試料として必要であシ、
高価な粉末を多量に消費しなければならない0さらに、
これらの製造す法は有機結合剤の含有量が多いため、焼
成時の脱脂には多大の二ネNギーと注意深い配慮が必要
となる□さらに、上記製造方法では1次段の焼成過程で
セラミックのメタライズが同時に施せないという問題点
があった0この発明は、上記のような問題点を解消する
ためになされたもので、大発熱量のチップ搭載が可能で
あう、パッケージ形状の変更に対応し易く。
セラミックとメタMの焼成が同時に可能な工0パッケー
ジ及びその製造方法を提供することを目的としている0 (H題を解決するための手段〕 この発明に係るICパッケージV!、半導体チップ。
この半導体チップを搭載するセラミック製のベース、及
びこのベースと一体化されたセラミック製の放熱フィン
を備え、ベース及び放熱フィンとなるセラミックはグリ
ーンシート成形可能であると共に常圧焼結可能なもので
あることを特徴とするものであるへ また。この発明に係るICパッケージの製造方法は、ベ
ースと放熱フィンをセラミックグリーンシート法によう
一体化して製造したものである0〔作用〕 この発明にかけるベースと放熱フィンは、グリーンシー
ト成形可能であると共に常圧焼結可能なセラミックによ
り、一体化してtlldされてカシ。
セラミックグリーンシート法で製造可能であり。
大箔熱量のチップ搭載が可能となる0また。このセラミ
ックグリーンシート法によれば、複雑な形状のセラミッ
クも成形でき、効率良く冷却できる構造の放熱フィンを
得ることが可能となる。
〔実施例〕
以下、この発明の一実施例を図について説明する0第1
図(a)〜(C)はこの発明の一実施例によるセラミッ
ク製の工0パッケージの製造方法を工程順に示す斜視図
である0図にかいて、(10は放熱フィンとなる打ち抜
きグリーンシート、0は半導体チップを搭載するベース
となるグリーンシート、園はグリーンシート圓の裏面に
施したタングステンのメタル印刷面、Uはグリーンシー
ト積層体を切断するためのカッター、α鴇は放熱フィン
(1)と一体化したベースであるn 會ず、窒化アルミニウム粉末と酸化イットリウム、又は
酸化力〃シウムなどの焼結助剤と有機結合剤及び可塑剤
、溶剤から成るスラリーをドクターブレード法により成
形して厚さ1mm程度のグリーンシートを得た。このグ
リーンシートをパッケージ形状に応じて、収り扱い易い
大きさに切断した。次に@1図(JL)に示すように、
グリーンシートに縞状の角穴を打ち抜き、この同じ穴あ
きシートαOを例えば5枚準備し九〇一方、穿孔してい
ない別のグリーンシート(2)分用意し、別に準備した
タングステン粉末のメタライズペーストをグリーンシー
ト(2)の一方の面の所定位置にスクリーン印刷した。
このメタル印刷面01)裏面とし、その上に5枚のグリ
ーンシートα0を位置合せして置き、これを積層接着し
た^この接着には、トルエン、アMコー71/類などの
スラリー用の溶剤又はテルピネオニMなどの印刷ペース
ト用の溶剤を塗布するか。
別に準備した窒化アMミニウム粉末のペーストを塗布し
、僅かに加圧すると効果的であった0次にこの積層物の
角穴の短片flll f第1図(b)に示すようにカッ
ター(2)で切断分離した0このような成形物を窒素雰
囲気中で1850℃で焼成することによう。
断面が櫛形構造の、ベース基板(3)と放熱フィン(1
)が一体化した窒化アルミニウム焼結体α4が得られた
。この焼結体α4に、Ni−Fe合金のリードフレーム
と、別に作製したセラミックフレームを封着ガラスで接
合して、ペースと放熱フィンが一体化された工Cパッケ
ージを得た、 以上の製造方法によれば、放熱フィン付き窒化7〜ミニ
ウム焼結体が、いわばグリーンシートテクノロジーのみ
で得られる。従って汎用のシート成形機以外の装置は必
須でなく、シート厚さ、切断寸法の変更のみで形状の変
更に容易に対応できるnまた窒化アルミニウム粉末10
0g8度であってもシート成形が可能であるため、高価
な粉末を多量に消費せずに条件決定ができる有利さがあ
る。
以上は同一間隔、同一高さの放熱フィンを有するものに
ついて示したが、これに限るものではないC%sg2図
(a) 、 (b)はそれぞれこの発明の他の実施例に
よる製造方法の工程途中のグリーンシート積層体を示す
断面図である。図にかいて、(2)は放熱フィンとなる
グリーンシート積層体である0この実施例では角穴の数
や位置を変更してカう。
半導体チップの発熱状況や放熱状態を考慮した放熱フィ
ンの高さ9幅などの部分的変更が可能である0 また、タングステンのメタライズ層は表面のみを想定し
たものであったが、ベースとなる部分のグリーンシート
(2)を複数枚使い、これらにタングステンの表面印刷
とヴイアホー〃を施せば、放熱フィン付き多層配線板が
可能であるOさらに、枠状のグリーンシートを用いるこ
とによって、半導体チップを収納するキャビティをつく
ることができる。
!た。上記実施例では、熱伝IJ!率が高く、放熱効果
の大きい窒化アルミニウムについて説明したが、セラミ
ック材料はこれに限定されるものでなく、アMミナ、ム
ライトなどグリーンシート成形が可能で、常圧焼結でき
るものであれば適用できることは言う1でもないO 〔発明の効果〕 以上のように、この発明によれば、半導体チップ この
半導体チップを搭載するセラミック製のベース、及びこ
のペースと一体化されたセラミック製の放熱フィンを備
え、上記ベース及び放熱フィンとなるセラミックはグリ
ーンシート成形可能であると共に常圧焼結可能なもので
あることを特徴とすることによう、比較的簡便に製造で
きると共に、大発熱量のチップ搭載が可能である工Cパ
ッケージが得られる効果がある。
また、ペースと放熱フィンをセラミックグリーンシート
法によう一体化して製造したことにより。
パッケージ形状の変更に対応し易く、セラミックとタン
グステンメタルの同時焼成が可能で、ドータM的に低コ
ストにできるICパッケージの製造方法が得られる効果
がある。
【図面の簡単な説明】
第1図(a)〜(C)はこの発明の一実施例によるIC
パッケージの製造方法を工程順に示す断面図、第2図(
a)、ω)はそれぞれこの発明の他の実施例による製造
す法の工程途中のグリーンシート積層体を示す断面図、
第3図Vi従来のXaパッケージを示す断面図である、 (1)・・・放熱フィン5(3)・・・ベース、(5)
・・・半導体チップ、α0 、 C11l・・・グリー
ンシート、(至)・・・グリーンシート fζt#体。 なか1図中、同一符号は同一 又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップ、この半導体チップを搭載するセラ
    ミック製のベース、及びこのベースと一体化されたセラ
    ミック製の放熱フィンを備え、上記ベース及び放熱フィ
    ンとなるセラミックはグリーンシート成形可能であると
    共に常圧焼結可能なものであることを特徴とするICパ
    ッケージ。
  2. (2)ベースと放熱フィンをセラミックグリーンシート
    法により一体化して製造したICパッケージの製造方法
JP1172157A 1989-07-03 1989-07-03 Icパツケージ及びその製造方法 Pending JPH0336754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1172157A JPH0336754A (ja) 1989-07-03 1989-07-03 Icパツケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1172157A JPH0336754A (ja) 1989-07-03 1989-07-03 Icパツケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0336754A true JPH0336754A (ja) 1991-02-18

Family

ID=15936627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1172157A Pending JPH0336754A (ja) 1989-07-03 1989-07-03 Icパツケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0336754A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330483A (ja) * 1995-05-31 1996-12-13 Seiko Seiki Co Ltd ヒートシンク
US6967844B2 (en) * 2003-08-29 2005-11-22 Abc Taiwan Electronics Corp. Ceramic heat sink with micro-pores structure
US20100089625A1 (en) * 2007-04-24 2010-04-15 Claus Peter Kluge Component having a ceramic base with a metalized surface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330483A (ja) * 1995-05-31 1996-12-13 Seiko Seiki Co Ltd ヒートシンク
US6967844B2 (en) * 2003-08-29 2005-11-22 Abc Taiwan Electronics Corp. Ceramic heat sink with micro-pores structure
US20100089625A1 (en) * 2007-04-24 2010-04-15 Claus Peter Kluge Component having a ceramic base with a metalized surface
US8980398B2 (en) * 2007-04-24 2015-03-17 CeramTee GmbH Component having a ceramic base with a metalized surface

Similar Documents

Publication Publication Date Title
KR102496716B1 (ko) 세라믹 기판 제조 방법
EP2071620A1 (en) Heat sink having enhanced heat dissipation capacity
JPH0336754A (ja) Icパツケージ及びその製造方法
JPH09298259A (ja) ヒートシンクおよびその製造方法
CN105514060A (zh) 一种在ltcc陶瓷基板中集成内埋散热微通道的方法
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2515303B2 (ja) セラミツクパツケ−ジの製造方法
CN113225901A (zh) 一种多层厚膜陶瓷基电路板及其制备工艺
JP3346657B2 (ja) 半導体素子収納用パッケージ
JP6263301B1 (ja) セラミックス基板及び半導体モジュール
JP2763417B2 (ja) 半導体素子収納用パッケージの製造方法
JP5061269B2 (ja) 成形用スタンパおよび成形装置
JP4308791B2 (ja) ガラスセラミック基板の製造方法および電子部品実装基板の製造方法
JP3292644B2 (ja) 配線基板及びその製造方法
JPH0661387A (ja) 半導体装置用放熱基板
JP7209749B2 (ja) 電子部品実装用基体および電子装置
JPH0794625A (ja) 多層回路基板及びその製造方法
JPH11297909A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JPH06151637A (ja) リード付き窒化アルミニウム絶縁放熱板
JP3640238B2 (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP6163246B1 (ja) セラミックス基板の製造方法
JP2000114441A (ja) 多層金属板およびその製造方法
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法
JP2001230350A (ja) 放熱用金属板の製造方法