JPH0334571A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0334571A JPH0334571A JP17011889A JP17011889A JPH0334571A JP H0334571 A JPH0334571 A JP H0334571A JP 17011889 A JP17011889 A JP 17011889A JP 17011889 A JP17011889 A JP 17011889A JP H0334571 A JPH0334571 A JP H0334571A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact
- contact resistance
- trench
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は超ＬＳＩなどの半導体領域と電極とを接続する
半導体装置とその製造方法に関するものである。
半導体装置とその製造方法に関するものである。
従来の技術
従来 超ＬＳＩにおけるトランジスタ領域の一部である
拡散層に金属電極を形成する際のＭＯＳトランジスタの
一部の断面構造を第５図に示も同図に於て、Ｐ形のシリ
コン半導体基板１０の一部にソース及びドレイン領域と
してＮ形の不純物を拡散した拡散層１１があり、この拡
散層１１の一部を開口してコンタクト部１２ａを設けた
絶縁膜１２があり、それぞれのコンタクト部１２ａを介
してソース及びドレイン領域の拡散領域１１と接触する
電極１３があも また 同図において１４はゲート電極
である。上述のような拡散層のシリコン（以下Ｓｉと記
す）半導体と金属とのコンタクト部では接触抵抗（以下
、コンタクト抵抗と記す）が存在Ｌ このコンタクト抵
抗はコンタクト部１２ａの面積の影響を受Ｃす、従来コ
ンタクトサイズが２μｍ口程変型上ではコンタクト抵抗
とコンタクトサイズの積が一定の関係にあも発明が解決
しようとする課題 しかし かかる構成によれば 超り、ＳＩに代表される
ように コンタクトサイズも高集積化の影響を受１す、
コンタクトサイズを小さくするとコンタクト抵抗の増加
がある。このコンタクト抵抗をＲｃオーム（Ω〉とし
コンタクトサイズをＳ平方ｃｍ （Ｃｍ’ ）とすると
、 コンタクトサイズが１μｍ２以上においては経験則
として次の関係にあもＲＣＸＳ （Ω・０ｍ２）＝一定 この関係から明らかなようにコンタクト抵抗はコンタク
トサイズの影響を強く受ける。さらにコンタクトサイズ
が１μｍ２以下になるとＲＣＸＳが増大していく傾向に
ある。コンタクト抵抗が増大すると例えばＭＯＳ）ラン
ジスタなどにおいて（上トランジスタのスピードを低下
させるといった大きな問題となる。
拡散層に金属電極を形成する際のＭＯＳトランジスタの
一部の断面構造を第５図に示も同図に於て、Ｐ形のシリ
コン半導体基板１０の一部にソース及びドレイン領域と
してＮ形の不純物を拡散した拡散層１１があり、この拡
散層１１の一部を開口してコンタクト部１２ａを設けた
絶縁膜１２があり、それぞれのコンタクト部１２ａを介
してソース及びドレイン領域の拡散領域１１と接触する
電極１３があも また 同図において１４はゲート電極
である。上述のような拡散層のシリコン（以下Ｓｉと記
す）半導体と金属とのコンタクト部では接触抵抗（以下
、コンタクト抵抗と記す）が存在Ｌ このコンタクト抵
抗はコンタクト部１２ａの面積の影響を受Ｃす、従来コ
ンタクトサイズが２μｍ口程変型上ではコンタクト抵抗
とコンタクトサイズの積が一定の関係にあも発明が解決
しようとする課題 しかし かかる構成によれば 超り、ＳＩに代表される
ように コンタクトサイズも高集積化の影響を受１す、
コンタクトサイズを小さくするとコンタクト抵抗の増加
がある。このコンタクト抵抗をＲｃオーム（Ω〉とし
コンタクトサイズをＳ平方ｃｍ （Ｃｍ’ ）とすると
、 コンタクトサイズが１μｍ２以上においては経験則
として次の関係にあもＲＣＸＳ （Ω・０ｍ２）＝一定 この関係から明らかなようにコンタクト抵抗はコンタク
トサイズの影響を強く受ける。さらにコンタクトサイズ
が１μｍ２以下になるとＲＣＸＳが増大していく傾向に
ある。コンタクト抵抗が増大すると例えばＭＯＳ）ラン
ジスタなどにおいて（上トランジスタのスピードを低下
させるといった大きな問題となる。
本発明は 上述の問題点に鑑みてなされたもので、コン
タクトサイズが微細化しても急激なコンタクト抵抗の上
昇を防ぎ、低いコンタクト抵抗を有する半導体装置を提
供することを目的とすも課題を解決するための手段 本発明は上述の課題を解決するたべ 半導体基板の一部
に形成された拡散層と、その拡散層の一部に形成された
開口部と、その開口部を介して前記拡散層の一部に接し
た電極とを有する半導体装置において、前記開口部直下
の拡散層内部方向に溝を有し その溝の外周部に前記溝
の深さ以上の拡散層領域を有する半導体装置である。
タクトサイズが微細化しても急激なコンタクト抵抗の上
昇を防ぎ、低いコンタクト抵抗を有する半導体装置を提
供することを目的とすも課題を解決するための手段 本発明は上述の課題を解決するたべ 半導体基板の一部
に形成された拡散層と、その拡散層の一部に形成された
開口部と、その開口部を介して前記拡散層の一部に接し
た電極とを有する半導体装置において、前記開口部直下
の拡散層内部方向に溝を有し その溝の外周部に前記溝
の深さ以上の拡散層領域を有する半導体装置である。
作用
本発明は上述の構成によって、電極と接する拡散層の内
部方向に溝を設けることで実効的なコンタクト面積を広
（デ、コンタクト抵抗の上昇を防ぐことができる。また
その溝の外周部に前記溝の深さ以上の拡散層領域を有す
ることで、半導体基板と拡散層との接合リークの増大を
低く抑えることができも 実施例 〈実施例１） 第１図は本発明の一実施例による半導体装置の断面構造
図を示す。同図に於て、Ｐ形のシリコン半導体基板１０
の一部にソース及びドレイン領域としてＮ形の不純物を
拡散した拡散層１１ａがあり、この拡散層１１ａの一部
はＳｉ基板１０の内部方向深くに拡散された部分１１ｂ
を有している。
部方向に溝を設けることで実効的なコンタクト面積を広
（デ、コンタクト抵抗の上昇を防ぐことができる。また
その溝の外周部に前記溝の深さ以上の拡散層領域を有す
ることで、半導体基板と拡散層との接合リークの増大を
低く抑えることができも 実施例 〈実施例１） 第１図は本発明の一実施例による半導体装置の断面構造
図を示す。同図に於て、Ｐ形のシリコン半導体基板１０
の一部にソース及びドレイン領域としてＮ形の不純物を
拡散した拡散層１１ａがあり、この拡散層１１ａの一部
はＳｉ基板１０の内部方向深くに拡散された部分１１ｂ
を有している。
上記拡散層１１ａの一部は絶縁膜１２を開口してコンタ
クト部１２ａを設けてあり、かつコンタクト部１２ａは
拡散層１１ａを開口面積で深さ０．２μｍ削られていも
金属電極１３はそれぞれのコンタクト部１２ａを介し
てソース及びドレイン領域の拡散領域１１ａと接触して
いも また 同図において、 １４はゲート電極であも 上述の構成のコンタクト抵抗を第２図の測定外路図に示
すようなケルビンブリッジ法で求め九同図（ａ）は本発
明による構成型 （ｂ）は従来例の構成であも このよ
うな測定法で求めたコンタクト抵抗の値を第３図に示す
。本発明によるコンタクト抵抗値は従来のものに比べて
非常に小さな値になっていも この抵抗値ｉｔ ｘμ
ｍ口（コンタクト面積はｘ２μｍ２）のコンタクトでｄ
の深さに削ったときの実効的表面積が（ｘ”＋４ｄｘ）
となるたべ 従来のコンタクト抵抗に比べて、おおよそ
ｘ” ／ （ｘ” ＋４ ｄ ｘ）倍小さくなっている
。このことか板 微細なコンタクト形成でもコンタクト
抵抗の増大を防止できる。
クト部１２ａを設けてあり、かつコンタクト部１２ａは
拡散層１１ａを開口面積で深さ０．２μｍ削られていも
金属電極１３はそれぞれのコンタクト部１２ａを介し
てソース及びドレイン領域の拡散領域１１ａと接触して
いも また 同図において、 １４はゲート電極であも 上述の構成のコンタクト抵抗を第２図の測定外路図に示
すようなケルビンブリッジ法で求め九同図（ａ）は本発
明による構成型 （ｂ）は従来例の構成であも このよ
うな測定法で求めたコンタクト抵抗の値を第３図に示す
。本発明によるコンタクト抵抗値は従来のものに比べて
非常に小さな値になっていも この抵抗値ｉｔ ｘμ
ｍ口（コンタクト面積はｘ２μｍ２）のコンタクトでｄ
の深さに削ったときの実効的表面積が（ｘ”＋４ｄｘ）
となるたべ 従来のコンタクト抵抗に比べて、おおよそ
ｘ” ／ （ｘ” ＋４ ｄ ｘ）倍小さくなっている
。このことか板 微細なコンタクト形成でもコンタクト
抵抗の増大を防止できる。
（実施例２）
本発明による他の実施例による断面構成図を第４図に示
す。同図に於て、Ｐ形の半導体基板１０の一部にソース
及びドレイン領域としてＮ形の不純物を低濃度拡散した
拡散層１１ａがあり、さらに拡散層１１ａの一部は絶縁
膜１２を開口してコンタクト部１２ａを設けてあり、か
つコンタクト部１２ａは拡散層１１ａを開口面積で深さ
０．２μｍ削られていも この削られたコンタクト部１
２ａの周囲にＮ形の不純物を高濃度拡散した拡散層ｌｌ
ｂがあり、金属電極１３はそれぞれのコンタクト部１２
ａを介してソース及びドレイン領域の拡散領域１１ｂと
接触している。また 同図において、 １４はゲート電
極であも 第４図のごとく不純物拡散層を低濃度と高濃
度領域にすることで微細化したＭＯＳトランジスタでゲ
ート酸化膜中に電子が注入されてＭＯＳトランジスタ特
性の信頼性劣化を防ぐＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ−３ｏｕｒｃｅ （Ｌ ＤＤと呼ばれる）構造
を形成することができ、また実施例１と同様コンタクト
抵抗も低く抑えることができＭＯＳ）ランジスタの微細
化を実現できる。
す。同図に於て、Ｐ形の半導体基板１０の一部にソース
及びドレイン領域としてＮ形の不純物を低濃度拡散した
拡散層１１ａがあり、さらに拡散層１１ａの一部は絶縁
膜１２を開口してコンタクト部１２ａを設けてあり、か
つコンタクト部１２ａは拡散層１１ａを開口面積で深さ
０．２μｍ削られていも この削られたコンタクト部１
２ａの周囲にＮ形の不純物を高濃度拡散した拡散層ｌｌ
ｂがあり、金属電極１３はそれぞれのコンタクト部１２
ａを介してソース及びドレイン領域の拡散領域１１ｂと
接触している。また 同図において、 １４はゲート電
極であも 第４図のごとく不純物拡散層を低濃度と高濃
度領域にすることで微細化したＭＯＳトランジスタでゲ
ート酸化膜中に電子が注入されてＭＯＳトランジスタ特
性の信頼性劣化を防ぐＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ−３ｏｕｒｃｅ （Ｌ ＤＤと呼ばれる）構造
を形成することができ、また実施例１と同様コンタクト
抵抗も低く抑えることができＭＯＳ）ランジスタの微細
化を実現できる。
なお本実施例１．２ではＳｉ基板をＰ ｆｆａ 拡散
層をＮ形の場合を記載したが導電形が反対の場合であっ
ても何ら問題はない。また本実施例１．２において半導
体基板としてＳｉ基板を用いた力＜ ＧａＡｓ１Ｉｎ
Ｐ系等の化合物半導体基板を用いても同様の効果が得ら
れも 発明の効果 以上の説明から明らかなように 本発明によれば 電極
と接する拡散層の内部方向に溝を設けることで実効的な
コンタクト面積を広Ｃス、コンタクト抵抗の上昇を防ぐ
ことができる。またその溝の外周部に前記溝の深さ以上
の拡散層領域を有することで、半導体基板と拡散層との
接合リークの増大を低く抑えることができる。
層をＮ形の場合を記載したが導電形が反対の場合であっ
ても何ら問題はない。また本実施例１．２において半導
体基板としてＳｉ基板を用いた力＜ ＧａＡｓ１Ｉｎ
Ｐ系等の化合物半導体基板を用いても同様の効果が得ら
れも 発明の効果 以上の説明から明らかなように 本発明によれば 電極
と接する拡散層の内部方向に溝を設けることで実効的な
コンタクト面積を広Ｃス、コンタクト抵抗の上昇を防ぐ
ことができる。またその溝の外周部に前記溝の深さ以上
の拡散層領域を有することで、半導体基板と拡散層との
接合リークの増大を低く抑えることができる。
第１図は本発明の一実施例における半導体装置のトラン
ジスタ部の断面構成は 第２図（ａ）、 （ｂ）はそれ
ぞれ本発明によるコンタクト抵抗の測定概略のトランジ
スタ部の断面構成は 第５図は従来例における半導体装
置のトランジスタ部の断面構成図であも
ジスタ部の断面構成は 第２図（ａ）、 （ｂ）はそれ
ぞれ本発明によるコンタクト抵抗の測定概略のトランジ
スタ部の断面構成は 第５図は従来例における半導体装
置のトランジスタ部の断面構成図であも
Claims (1)
- 半導体基板の一部に形成された拡散層と、その拡散層の
一部に形成された開口部と、その開口部を介して前記拡
散層の一部に接した電極とを有する半導体装置において
、前記開口部直下の拡散層内部方向に溝を有し、その溝
の外周部に前記溝の深さ以上の拡散層領域を有すること
を特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011889A JPH0334571A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011889A JPH0334571A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334571A true JPH0334571A (ja) | 1991-02-14 |
Family
ID=15898975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17011889A Pending JPH0334571A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302914A (ja) * | 2004-04-09 | 2005-10-27 | Mitsubishi Electric Corp | Ｍｏｓ電界効果トランジスタとその製造方法 |
| JP2008028324A (ja) * | 2006-07-25 | 2008-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
1989
- 1989-06-30 JP JP17011889A patent/JPH0334571A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302914A (ja) * | 2004-04-09 | 2005-10-27 | Mitsubishi Electric Corp | Ｍｏｓ電界効果トランジスタとその製造方法 |
| JP2008028324A (ja) * | 2006-07-25 | 2008-02-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4534164B2 (ja) * | 2006-07-25 | 2010-09-01 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7795689B2 (en) | 2006-07-25 | 2010-09-14 | Elpida Memory, Inc. | Semiconductor device including a germanium silicide film on a selective epitaxial layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| US3631312A (en) | High-voltage mos transistor method and apparatus | |
| JPH08130308A (ja) | 半導体装置 | |
| US5097310A (en) | Complementary semiconductor device having improved device isolating region | |
| US6531742B2 (en) | Method of forming CMOS device | |
| JPH0334571A (ja) | 半導体装置 | |
| JPH04264776A (ja) | 半導体装置 | |
| US5181094A (en) | Complementary semiconductor device having improved device isolating region | |
| JP3054531B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH0410227B2 (ja) | ||
| JPS6123669B2 (ja) | ||
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| JPS627710B2 (ja) | ||
| JP3017838B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62248256A (ja) | 半導体装置 | |
| JPS61156830A (ja) | 半導体装置およびその製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| US5444283A (en) | Dopant-diffusion buffered buried contact module for integrated circuits | |
| JPS6237543B2 (ja) | ||
| JPH02170571A (ja) | 半導体装置とその製造方法 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
| JPH039567A (ja) | Ｍｏｓ型半導体装置 | |
| JPS61179577A (ja) | 半導体デバイスとその製造方法 |