JPH033356A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH033356A
JPH033356A JP13861489A JP13861489A JPH033356A JP H033356 A JPH033356 A JP H033356A JP 13861489 A JP13861489 A JP 13861489A JP 13861489 A JP13861489 A JP 13861489A JP H033356 A JPH033356 A JP H033356A
Authority
JP
Japan
Prior art keywords
integrated circuit
voltage
power semiconductor
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13861489A
Other languages
English (en)
Other versions
JP2680684B2 (ja
Inventor
Katsumi Okawa
克実 大川
Hisashi Shimizu
清水 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13861489A priority Critical patent/JP2680684B2/ja
Publication of JPH033356A publication Critical patent/JPH033356A/ja
Application granted granted Critical
Publication of JP2680684B2 publication Critical patent/JP2680684B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ)産業上の利用分野 本発明は混成集積回路に関し、特に低抵抗の抵抗体を用
いて過電流保護及び温度保護を行う保護回路を集積化し
た混成集積回路に関するものである。
(ロ)従来の技術 従来、電流検出を行う手段の1つとしてブリッジ回路が
ある。電流検出用のブリッジ回路は第7図の如く、抵抗
R,(22)と、抵抗R*<Z3>と、電流検出用の抵
抗R6(21)と、抵抗R,(21)に直列に接続され
た抵抗R,(25)と、抵抗R,(24)と、抵抗R,
(22)及び抵抗R,(23)の接続点と抵抗R,(2
5)及び抵抗R4(24)の接続点に入力されたコンパ
レータ(26)とから構成されている。
次に動作について簡単に説明すると、電流検出用の抵抗
R,(25)に被測定電流1.が流れているとする。こ
の被測定電流工。の最大値が抵抗R,(25)に流れた
場合、ブリッジ回路が平衡となる様に各抵抗R1(22
) 、 R,(23) 、 R,(24)を設定する。
この様なブリッジ回路の抵抗R,(25)に電流1.の
最大値以下の電流が流れたとするとコンパレータク26
)から例えばrL」レベルの信号が出力され被測定電流
1.は流れつづけ、抵抗R,(21)に電流工。の最大
値の電流が流れたとするとコンパレータ(26)の入力
の電圧が逆転し「H」レベルの信号が出力され、電流1
゜が遮断され保護回路と成きれる。
この様なブリッジ回路は特開昭53−9747号公報に
記載されている。
またこの様なブリッジ回路の一部を用いて温度保護回路
は構成さ゛れている。
上述のブリッジ回路を厚膜ICに用いた場合、電流1.
を検出する抵抗R8の抵抗体にNiメツキが主として用
いられた。しかしながら、Niメツキは溶断電流が小さ
いので小さい電流の検出は行えるが大電流の検出を行う
際には溶断電流を大とするために抵抗体面積を大きくす
るか、あるいは厚みを厚くしなければならないので、基
板実装面積の縮小、メツキ処理時間が長くなるという問
題があり、例えば40Aという大電流を検出するのは略
不可能とされていた。
斯上の問題を解消するために電流検出抵抗R8の抵抗体
に溶断電流の大きい銅箔あるいはAgペーストを用いる
ことにより解消することができる。
(ハ)発明が解決しようとする課題 溶断電流の大きいAgペーストあるいは銅箔を検出抵抗
として用いることで大電流を検出することは可能である
。しかしながら、銅箔及びAgペーストのTCR(抵抗
温度係数)が3800±200ppm及び2150±1
50p四と非常に高いので温度変化に対して電流検出が
正確に行えない問題点があった。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、金
属から成る集積回路基板と、前記基板上に形成された所
望形状の導電路と、前記導電路に接続され電源から負荷
へ供給される電流を制御する複数のパワー半導体素子か
ら成るパワーインバータの主回路と、前記主回路を構成
する前記パワー半導体素子の近傍に延在された前記導電
路の一部を用いて過電流あるいは過電圧により前記パワ
ー半導体素子の破壊を肪止するために形成された保護回
路とを備え、前記保護回路で保護できない過電流あるい
は過電圧が発生した際、前記パワー半導体素子と近傍の
前記導電路とを接続するボンディングワイヤを溶断させ
前記電源から供給される電流を遮断することを特徴とす
る。
(*)作用 この様に本発明に依れば、低抵抗の@箔より形成された
導電路の一部分を検出抵抗とした保護回路を形成するこ
とにより、パワーインバータの主回路に大電流が流れ検
出抵抗が発熱したとしても温度変化に関係なく安定した
大電流を検出することができる。
また、上述した保護回路で保護できない過電流あるいは
過電圧が発生した際、パワー半導体素子と近傍の導電路
とを接続するボンディングワイヤを溶断させ電源から供
給される電流を遮断させることにより、混成集積回路を
実装した電子機器のシステム全体の保護を行うことがで
きる。
(へ)実施例 以下に第1図乃至第6図に示した実施例に基づいて本発
明の実施例を詳細に説明する。
本発明の混成集積回路は第1図に示す如く、集積回路基
板(7〉と、基板(7)上に形成された所望形状の導電
路(9)と、導電路(9〉に接続され電源(図示しない
)から負荷(図示しない)へ供給される電流を制御する
複数のパワー半導体素子(8〉からなるパワーインバー
タの主回路(8a)と、主回路(8a)を構成するパワ
ー半導体素子(8)の近傍に延在された導電路(9)の
一部を検出抵抗として形成された保護回路(8b)とを
から構成される。
集積回路基板(1)はプリント基板あるいは金属基板が
用いられ、ここでは放熱性の優れた金属基板を用いるこ
とにする。
金属基板にはアルミニウム基板が用いられ、その表面は
陽極酸化により酸化アルミニウム膜が形成される。酸化
アルミニウム膜が形成された金属基板(1)の−主面に
はエポキシ樹脂あるいはポリイミド樹脂等樹脂で絶縁薄
層が形成される。ここでは酸化アルミニウム膜を形成し
たが金属基板上に直接ポリイミド等の絶縁薄層を形成す
ることも可能である。
導電路(9)は金属基板上の絶縁薄層を介して厚さ35
μの銅箔が貼着され、所望のパターン、例えばブリッジ
回路を組む様な所定のパターンにエツチングされた後、
ボンディングを行う部分にNiメツキが施される。
導電路(9)上には主回路(8a)を構成する複数のパ
ワー半導体素子(8)や他の回路素子例えばチップ抵抗
、チップコンデンサー、モノリシックIC等が固着形成
され、保護回路(2)を構成する所定の導電路(9)上
には抵抗R1、Ra 、 Rs 、 Ra 、 Rs 
、 RいダイオードD及び第1及び第2のコンパレータ
(5)(6)が固着されている。夫々の抵抗は抵抗ペー
ストを用いてスクリーン印刷で形成され、ダイオードD
はチップ部品が用いられ、近傍の導電路(9)上に超音
波ボンディング等でボンディング接続される。
第2図は保護回路(8b)を示す回路図であり、第2図
の如く、ブリッジ回路で構成され、そのブリッジ回路に
は低抵抗の銅箔よりなる導電路(9)からなる検出抵抗
R0が接続されている。詳細に述べると保護回路(2〉
は第1及び第2の抵抗RI、 Rtと被測定電流が流れ
る前記低抵抗の金属を抵抗体とする検出抵抗R1と前記
検出抵抗R,に接続された第4及び第3の抵抗R4、R
sと前記第2の抵抗R3に接続され前記低抵抗の金属か
らなる検出抵抗R6の温度依存性を補正するダイオード
Dとを備えたブリッジ回路と、過電流保護を行うために
前記第1及び第2の抵抗R,、R,の接続点の電圧と前
記第3及び第4の抵抗Rs 、Raの接続点との電圧を
入力し比較する第1のコンパレータ(5)と、温度保護
を行うために前記第1及び第2の抵抗Rt 、 Rmの
接続点の重圧と前記ブリッジ回路の電圧を一定に保つツ
ェナーダイオードDの1圧を第5及び第6の抵抗Ra 
、 Reによって分圧された分圧電圧とを入力して比較
する第2のコンパレータ(6)とから構成される。
第1のコンパレータ(5)は上述した如く、第1及び第
2の抵抗R+ 、Rxの接続点の電圧と第3及び第4の
抵抗R,、R,の接続点の電圧とを入力して比較し検出
抵抗R1に流れる電流を遮断させるための遮断信号を出
力する。また第2のコンパレータ(6)は第1及び第2
の抵抗R,、Rよの接続点の電圧と第5及び第6の抵抗
R* 、 Raの接続点の電圧とを入力して比較し温度
による異常を検出して電流を遮断する遮断信号を出力す
る。
第1の抵抗R+に接続されたダイオードDは検出抵抗R
0の温度変化に対する抵抗のバラツキを補正すると共に
温度による保護動作を行うことができる。
以下にダイオードによる温度補正法の動作原理を説明す
る。
第2図においてツェナーダイオードでツェナー電圧v2
を一定にする(このときOvはツェナー電圧v2のアノ
ード側)。電流I0が検出抵抗R,に流れているときの
ブリッジ回路の中点電圧V、 、 V、は以下の式で与
えられる。
上記(2)式は電流工。の依存性があり、電流工。が大
のとき中点電圧V、は低い電圧となる。電流工、が小さ
いときの中点電圧V、 、 V、はV、<V、となり、
電流1、が犬となり工。(MA!〕に到達したとき中点
電圧V I +V、はVt−Vtと等しくなり、このと
きコンパレータの出力は反転し電流工。が遮断される。
検出抵抗R0の温度変化(ここでは銅箔の温度変化)は
第3図の如く、温度25°Cのとき抵抗値はr、。であ
り、これを式で表わすと下記の如く与えられる。
Ro−foe(1+ (! (T−25))    ”
”””””””(3)ここでr、。は25℃のCuパタ
ーン抵抗値、αはCuのTCRである。上記(3)を(
2)式に代入するとV。
の温度変化が下記の如く与えられる。
ダイオードの温度変化は第4図の如く、温度25℃のと
き電圧’/DはVDDであり、これを式で表わすと下記
の如く与えられる。
VD−vDD−β(T−25)     ・・・・・・
・・・・・・・・・(5)ここでβはP−N接合V、の
温度変化量であり1つあたり約−2mV/ ”Cである
。上記(5)式を(1)に代入するとvlの温度変化が
下記の如く与えられる。
温度25℃では工。”II(MAI)における中点電圧
Vt 、 VtはVt−Vaと等しイノテ、中点電圧V
、 、 V、(7)温度変化量が等しければ温度が変化
しても1゜−I。
(MAz)における中点電圧V、 −V、は成立する。
先ず(4)式を温度Tで微分すると ・・・・・・・・・(7) 次に(6)式を温度を微分すると −ro。(1+a (’l−25))’Iecl、Ax
)   ・・・・・・・・・く4〉また、温度25℃に
おける中点電圧V+−V*を表わすと下記の如く与えら
れる。
・・・・・・・・・(10) 比で並べかえると下記の如く2元連立方程式が与えられ
る。
となる、 (13)(14)式は初期定数であるからR
A、 Rsも定数でただひとつ決まることになる。従っ
て(13)(14)式の如く、RA 、 Rmを定めれ
ば中点電圧V、=■、は温度変化に関係なく常に等しく
なり、第5図の如く、温度変化に関係すること無く一定
した電流を検出することができる。
次に温度保護について説明する。
上述した検出抵抗R0の温度補正用として用いた抵抗R
1,R1及びダイオードDの直列接続した回路で抵抗R
,、R,の接続点v1の温度変化によるv1変化をV、
と比較し温度保護が行われる。
V、 、 V、は以下の式で与えられる。
上記(11)(12)式の方程式を解くと下記の如く与
えられる。
上述した如く、■ゎは温度25°Cのとき’/Elであ
り、これを式で表わすと以下の様になる。
V 、−V D、−β(T−25)        −
−−−−−−−−−−−−−−(5)<5)式を(1)
式に代入すると となる。
温度が低いときVs<Vtであるが、温度が高<(IW
aX )なった場合 V 1111!1 V 1となり
、第2のコンパレータ(6)の出力信号が反転され、信
号が遮断される。
第6図はコンパレータからr H、レベルの信号が出力
されたとき、パワー半導体素子(8)に検出抵抗R0を
介して流れる大電流を遮断制御する制御回路を示す等価
回路図であり、抵抗R0はブリッジ回路に設けられた電
流検出用の検出抵抗R0であル、今、コンパレータ(6
)からrH,レベルの信号が出力されたとすると、トラ
ンジスタTrt(16)がオンし、フォトカプラDCI
(17)がオンし、トランジスタ’rr*(18)がオ
フする。トランジスタτrs(1B)がオフすることに
より、大電流が遮断されパワー半導体素子(8)が保護
される。上述した制御回路はいうまでもなく保護回路(
2)と同様に基板(7)上に形成された導電路(9)と
接続きれている。
本実施例では、検出抵抗R0に導電路(9)の一部分を
利用し、ここではパワー半導体素子(8)の近傍の点a
−b間を検出抵抗R0に用いる。検出抵抗R0の近傍に
は電流検出用のブリッジ回路が形成され、更に検出抵抗
R0の端部には検出抵抗R0を調整するためのカギ状の
突出部(10)が形成される。この突出部(10)は点
a−b間の検出抵抗R0の抵抗の調整を行うものであり
、以下その調整法について説明する。
突出部(10)と検出抵抗R6とをNiメツキ等の接続
体(11)で接続する。ここで接続体(11)はNiメ
ツキが用いられるが、突出部(10)と検出抵抗R6と
を接続するものであれば任意である。接続体(11)で
接続された部分の検出抵抗R0の内部抵抗は幅が広い為
に略無視できる超低抵抗となり、検出抵抗R0全体の抵
抗は接続体(12)で接続された距離、即ち、突出部(
1G)j!tの任意点!!から点aまでの内部抵抗と任
意点1.から点すまで超抵抗値の内部抵抗の和である。
従って検出抵抗R8の突出部(10)Lにおける任意点
18を変化させることで検出抵抗R0の抵抗を調整する
ことができる。即ち、接続体(12)のトリミングスリ
ット(13)距離で任意点之、が定型り、点aから任意
点lxまでの距離の内部抵抗が検出抵抗R0の抵抗値と
なり微調整が容易に行える。
上述した保護回路(8b)を基板(7)上に形成するこ
とで安定した電流検出が行えパワー半導体素子(8)の
破壊を防止することができる。しかし、現実には保護回
路で保護できない過電流あるいは過電圧が発生する場合
がある。その場合は基板(7)上に形成した周辺回路の
破壊あるいは外部ノイズ等による予期できない理由によ
る誤動作で保護回路あるいは制御回路が正常な動作を行
わない場合がある。このとき、過電流あるいは過電圧が
発生しても正常動作の場合では保護できるがこの場合で
は保護できず、パワー半導体素子(8)が破壊され、導
通状態となり大電流が流れつづけることになる。
この結果、インバータ用の混成集積回路を例えばエアコ
ン等の電子機器に実装した際、モータの停止あるいは誤
動作が発生する問題がある。更にACフード線等の電流
路が発熱し火災等の二次災害を誘発する大きな問題とな
る。
そこで本実施例では上述した保護回路で保護できない過
電流あるいは過電圧をパワー半導体素子(8)と導電路
(9)とを接続するボンディングワイヤ(8c)を積極
的に溶断させて混成集積回路を実装した電子機器全体の
システムを保護するものである。
即ち、パワー半導体素子(8)と導電路(9)とを接続
するボンディングワイヤ(8C)の径を保護回路で保護
できない過電流あるいは過電圧が発生したときに溶断す
る様な径にしておき積極的にボンディングワイヤ(8C
)を溶断させてシステムの保護を行う。
ボンディングワイヤ(8c)としては金線およびアルミ
ニウム線が用いられ、その径の大きさは過電流あるいは
過電圧を設定する大きさによって異なるが例えば0.1
a〜0.5mの範囲であれば20八〜100Aの過電流
で第1図に示す如く、ボンディングワイヤ(8c)を溶
断させることができる。
従って保護回路で保護できない過電流電圧が発生した場
合をあらかじめ設定しておき、ワイヤ(8C)の径を設
定しておけば過電流・電圧が発生しても火災等の二次的
な災害を防止することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、低抵抗の銅箔よ
り形成された導電路の一部分を検出抵抗として用いた保
護回路を基板上に形成することにより、パワーインバー
タの主回路に大電流が流れ検出抵抗が発熱したとしても
温度変化に関係することなく、安定した電流検出が行え
信頼性の優れたインバータ用の混成集積回路を提供する
ことができる。
また検出抵抗はf!1111により形成されているので
低抵抗の抵抗を形成したとしても抵抗面積を大きくする
必要がない利点を有する。
更に本発明では上述した保護回路で保護できない過電流
・電圧が発生してもパワー半導体素子と導電路とを接続
するボンディングワイヤが溶断されるため、過電流・電
圧が発生しても混成集積回路自体の破壊でインバータ用
混成集積回路を実装したエアコン等の電子機器全体のシ
ステムを破壊することがないので極めて安全なインバー
タ用の混成集積回路を提供することができる。
【図面の簡単な説明】
第1図は本実施例の混成集積回路を示す要部平面図、第
2図は本実施例を示す回路図、第3図は抵抗の温度特性
図、第4図は電圧の温度特性図、第5図は本発明によっ
て補正された検出電流の温度特性図、第6図は厚膜IC
に用いられる制御回路を示す回路図、第7図は従来を例
示する回路図である。 (7)・・・集積回路基板、 (8)・・・パワー半導
体素子、 (9)・・・導電路、 (8a)・・・イン
バータの主回路、 (8b)・・・保護回路、 (8C
)・・・ボンディングワイヤ。 第2図 〔 、X 第3 図 第4 第5121 O 第7r:A

Claims (5)

    【特許請求の範囲】
  1. (1)金属からなる集積回路基板と、 前記基板上に形成された所望形状の導電路と、前記導電
    路に接続され電源から負荷へ供給される電流を制御する
    複数のパワー半導体素子からなるパワーインバータの主
    回路と、 前記主回路を構成する前記パワー半導体素子の近傍に延
    在された前記導電路の一部を用いて過電流あるいは過電
    圧により前記パワー半導体素子の破壊を防止するために
    形成された保護回路とを備え、 前記保護回路で保護できない過電流あるいは過電圧が発
    生した際、前記パワー半導体素子と近傍の前記導電路と
    を接続するボンディングワイヤを溶断させ前記電源から
    供給される電流を遮断することを特徴とする混成集積回
    路。
  2. (2)前記保護回路は第1及び第2の抵抗と被測定電流
    が流れる低抵抗の前記銅箔を抵抗体とする検出抵抗と前
    記検出抵抗に接続された第4及び第3の抵抗と前記第2
    の抵抗に接続され前記銅箔よりなる検出抵抗の温度依存
    性を補正するダイオードとを備えたブリッジ回路と、過
    電流保護を行うために前記第1及び第2の抵抗の接続点
    の電圧と前記第3及び第4の抵抗の接続点との電圧を入
    力し比較する第1のコンパレータと、温度保護を行うた
    めに前記第1及び第2の抵抗の接続点の電圧と前記ブリ
    ッジ回路の電圧を一定に保つツェナーダイオードの分圧
    電圧とを入力して比較する第2のコンパレータとを備え
    たことを特徴とする請求項1記載の混成集積回路。
  3. (3)前記ツェナーダイオードの電源は前記検出抵抗に
    流れる電流の電源を用いて行うことを特徴とする請求項
    2記載の混成集積回路。
  4. (4)前記基板上に搭載される半導体素子はチップで搭
    載されていることを特徴とする請求項1記載の混成集積
    回路。
  5. (5)前記集積回路基板としては表面が絶縁されたアル
    ミニウム基板を用いたことを特徴とする請求項1記載の
    混成集積回路。
JP13861489A 1989-05-31 1989-05-31 混成集積回路 Expired - Lifetime JP2680684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13861489A JP2680684B2 (ja) 1989-05-31 1989-05-31 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13861489A JP2680684B2 (ja) 1989-05-31 1989-05-31 混成集積回路

Publications (2)

Publication Number Publication Date
JPH033356A true JPH033356A (ja) 1991-01-09
JP2680684B2 JP2680684B2 (ja) 1997-11-19

Family

ID=15226203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13861489A Expired - Lifetime JP2680684B2 (ja) 1989-05-31 1989-05-31 混成集積回路

Country Status (1)

Country Link
JP (1) JP2680684B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254562A (ja) * 2010-05-07 2011-12-15 Panasonic Corp モータ電流検出用ic、およびこれを用いた電流検出器またはモータ制御装置
JP2012186326A (ja) * 2011-03-07 2012-09-27 Nichia Chem Ind Ltd 半導体レーザ駆動装置の製造方法
JP2020096471A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 電力変換装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7494137B2 (ja) 2021-03-24 2024-06-03 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254562A (ja) * 2010-05-07 2011-12-15 Panasonic Corp モータ電流検出用ic、およびこれを用いた電流検出器またはモータ制御装置
JP2012186326A (ja) * 2011-03-07 2012-09-27 Nichia Chem Ind Ltd 半導体レーザ駆動装置の製造方法
JP2020096471A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2680684B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
JP4220094B2 (ja) パワー半導体モジュール
JP2003050254A (ja) 電流検出器
US5469131A (en) Hybrid integrated circuit device
JPH033356A (ja) 混成集積回路
JPH07191059A (ja) 電流検出器
JP6833101B2 (ja) 半導体装置
JP2562652B2 (ja) インバータパワーicの保護回路及びその保護回路を集積化した混成集積回路
EP0431586B1 (en) High-power semiconductor device
JP3114966B2 (ja) 直流安定化電源装置
JP2846776B2 (ja) 混成集積回路装置
JPS63128656A (ja) 混成集積回路
JP2975778B2 (ja) 混成集積回路装置
JP2989390B2 (ja) 混成集積回路装置
US5373201A (en) Power transistor
JP3477002B2 (ja) 半導体装置
JP7479523B2 (ja) 半導体装置
JPS63127559A (ja) 混成集積回路
JPS63128267A (ja) 電流検出用ブリツジ回路
JP3203157B2 (ja) 混成集積回路装置
JPS63128657A (ja) 混成集積回路
JP2962945B2 (ja) 混成集積回路装置
JP2869261B2 (ja) 混成集積回路装置
JPH06338734A (ja) パワートランジスタ温度保護回路装置
JPH0755502Y2 (ja) パワートランジスタ保護装置
JPH06260730A (ja) プリント配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12

EXPY Cancellation because of completion of term