JPH03292729A - スパッタリングターゲットおよび半導体装置の製造方法 - Google Patents

スパッタリングターゲットおよび半導体装置の製造方法

Info

Publication number
JPH03292729A
JPH03292729A JP9573290A JP9573290A JPH03292729A JP H03292729 A JPH03292729 A JP H03292729A JP 9573290 A JP9573290 A JP 9573290A JP 9573290 A JP9573290 A JP 9573290A JP H03292729 A JPH03292729 A JP H03292729A
Authority
JP
Japan
Prior art keywords
titanium
silicide
sputtering target
nitrogen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9573290A
Other languages
English (en)
Inventor
Shinichi Ogawa
真一 小川
Takehito Yoshida
岳人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9573290A priority Critical patent/JPH03292729A/ja
Publication of JPH03292729A publication Critical patent/JPH03292729A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造に際し 特にシリサイド化接
合、シリサイド層を有した電極 配線部に用いる金属硅
化物を形成する為のスパッタリングターゲット、及びそ
の半導体製造プロセスへの適用に関するものであム 従来の技術 半導体集積回路の高密度化にともなって構成要素である
MOS)ランジスタも縮小化される力(かかる装置にお
いては深さ方向の縮小化も実施しなくては正常なトラン
ジスタ動作を維持することはできなl、%  また 横
方向の縮小化にともない平坦化を容易にする為に配線の
厚さも薄くする必要がある。以上の問題を解決するム 
最近注目されているのがシリコン基板、多結晶シリコン
層における高濃度不純物拡散層より低抵抗な高融点金属
シリサイド層を用いて接合、電極を形成する方法である
。例えEMOSトランジスタのソー人ドレイン領域に自
己整合的にシリサイド化接合層を形成する従来の技術(
シリサイド化接合法)としては アイ、イー、イー、−
イー、 トランザクションオブエレクトロンデバイスイ
ズED−31(1984年)1329頁から1334頁
(IE’ 、 Trans、 Electron(De
vices、 ED−31(1984)pp1329〜
1334)に示されていも第4図に従来のシリサイド化
接合部の構造の概略を説明すも 第4図に示すようにシ
リコン基板51に自己整合的に形成されたチタンシリサ
イド層52力交 絶対M53の選択的開口部34を介し
て、導体配線55と高濃度不純物拡散層(n”又はp゛
層)56との間に位置したシリサイド化接合構造となっ
ていも 以上の従来のシリサイド化接合構造においては
チタンシリサイド層52の存在により、高濃度不純物拡
散層56の面抵抗の低抵抗化が実現されている。
発明が解決しようとする課題 しかしなが収 現在のところ自己整合的チタンシリサイ
ド膜形成特番へ  イオン注入による界面ミキシングを
行うことにより膜厚の均一な良好な膜質から得られてL
 後の比較的高温・長時間の熱処理(900℃以1 3
0分間以上)の際にチタンシリサイドが凝集することに
よって表面荒れや亀裂力(生ム シリサイドの亀裂部で
はシリコン基板が露出するという問題があった この様
子を第5図を用いて説明すも 第5図(a)に示すよう
にシリコン基板61上に形成されたチタンシリサイド層
は90〇−30分間の熱処理を施されることにより凝集
し 第5図(b)に示すように島状シリサイド層63に
変形し島状シリサイド層63の間に高抵抗層のシリコン
基板61が露出した状態となム この高温熱処理は集積
回路プロセスではチタンシリサイド膜形成後へ例えば注
入不純物の活性化や層間絶縁膜の平坦化リフローの為の
熱処理で必要であも このような問題点については実験
結果としてジャーナルオブアプライドフィジクス(19
86年)243頁から245頁(JAP(1986)p
p243〜245)にも示されていも この問題点は形
状の劣化のみならず、電気的にはシート抵抗の増大 接
合リークの増大を引き起こし シリサイド化接合の有効
性を失うこととなa 本発明はかかる点に鑑ヘ シリサ
イド接合形成後の熱処理によってL シリサイド層の表
面荒れ 亀裂が生じず、電気特性の劣化のない高耐熱性
シリサイド層を形成することができるスパッタリングタ
ーゲットおよび半導体装置の製造方法を提供することを
目的とすa 課題を解決するための手段 本発明は金属元素との化合物の融点力(当該金属元素の
硅化物の融点よりも高い元素を不純物として含有せしめ
た当該金属のスパッタリングターゲットであム また本
発明は上記スパッタリングターゲットを用いて金属膜を
形成する半導体装置の製造方法であム 作用 本発明は熱処理により本スパッタリングターゲットを用
いて形成したシリサイド膜が多結晶膜として成長する際
に 膜中に含有した不純物 例えば炭素や窒素力丈 例
えば金属炭化物や金属窒化物となって膜内の結晶粒界に
析出し これら析出物がシリサイド膜の二次成長(結晶
粒の合体化)を抑制することにより、シリサイド膜の表
面荒れや亀裂を防止することができも 実施例 第1図は本発明の一実施例におけるチタン膜の形成方法
を示す概略図を示す。シリコン基板11上にスパッタ法
により、窒素を含んだチタンスパッタリングターゲット
12(第1図(a))を用いて窒素を不純物として含ん
だチタン薄膜13を形成する(第1図(b))。なお窒
素を含んだチタンスパッタリングターゲット12は例え
ば現在 市場に出ているチタンナイトライドターゲット
の製造工程において窒素の含有量を少なくするだけで、
現有のスパッタリングターゲット形成方法で容易に製造
でき4 次に このスパッタリングターゲットを用いて
形成したチタン薄膜を用いた半導体装置におけるチタン
シリサイド層の形成方法を第2図を用いて説明すも こ
こでは−例としてシリサイド化反応法による形成方法に
ついて説明する。第2図(a)に示すようにシリコン基
板21上に炭煮 あるいは窒素を含んだスパッタリング
ターゲットを用いて炭素あるいは窒素を含んだチタン薄
膜22を形成する。例えば0.1%の窒素を含んだスパ
ッタリングターゲットを用(\ アルゴンガスを用いて
スパッタリング蒸着した場合 0.1%の窒素を含んだ
チタン薄膜を形成できる。又 同様に・1%の窒素を含
んだチタンターゲットを用いた場合1%の窒素を含んだ
チタン薄膜を形成できも 以上の手法で微量の炭素ある
いは窒素を含んだチタン薄膜22を形成した也 シリサ
イド化温度以五 すなわち600℃以上で例えば窒素ガ
ス中で熱処理を1分間〜60分間行うと第2図(b)に
示すようにシリコン基板21上に微量の炭素あるいは窒
素力交 結晶粒界23に炭素あるいは炭化チタンあるい
は窒化チタンが析出したチタンシリサイド層24が形成
できる。本方法により形成されたチタンシリサイド膜を
不活性ガス中で900t、  60分間熱処理を行って
も第2図(c)に示すようにチタンシリサイド層24の
2次成長(結晶粒24aの合体)は結晶粒界23に析出
した炭素、窒化チタン、炭化チタンなどの析出層(第1
図(b)参照)によって抑制され シリサイド層24の
変形は起こらず表面もフオロジーも平滑であつ九 この
2次成長の抑制は粒界23に析出した層の融点が高い為
(窒化チタン2930℃、炭化チタン3140℃、炭素
3510℃)チタンシリサイド層24の2次成長が起こ
る900℃程度の熱処理において耘 前記各層は2次成
長を起こさず安定であることによム 一般に2次成長が
起こる温度は融点の〜0.6倍であると言われていも 
次に実際のデータに関して、本発明の詳細な説明すも 
実用的な半導体プロセスに用いる熱処理温度よりも高温
である1100℃までの温度で、窒素を含まないチタン
と窒素を0.05%含んだチタンをシリコン基板上に厚
さ35r+m形成した試料をアルゴンガス雰囲気中で熱
処理し シート抵抗を測定した結果を表1に示す。
(以下余白) 表1 (シン、千4けジ この結果か収530℃から680℃での熱処理の間にチ
タンはシリコン基板と固相反応しチタンシリサイドとな
り抵抗値が低くなっていも ま?、:、  1100℃
2秒熱処理までは両者にシート抵抗値の差は見られない
力t  1100℃20秒熱処理後で(よ 窒素を含有
した試料ではシート抵抗は2.5Ω/口と1100℃2
秒までの熱処理後と大差は見られない力丈 窒素を含有
しない試料では1100℃20秒熱処理後62Ω/口と
なり30倍以上の高シート抵抗となっ通 このシート抵
抗の相違はチタンシリサイド膜の表面モフオロジーの相
違に起因している。1100℃20秒熱処理後の両試料
の平面TEM特性図を第3図に示す。
第3図(a)は窒素を含有しない試銖 第3図(b)は
窒素を含有した試料に対応しており、第3図(a)では
チタンシリサイド(TiSI2)が凝集し島状シリサイ
ド層(図中、黒い部分)となりシリコン基板(図中、白
い部分)が露出してい4 −X  第3図(b)では同
図(a)のような凝集及びシリコン基板の露出は見られ
ず全面がチタンシリサイド(TiSb )でおおわれ 
表面モフォロジーも平滑であるという結果を得ていム 
な耘 本構造の実施例では金属の硅化物をチタンシリサ
イドとした力丈 他の材粧例えばタングステンシリサイ
ド、コノくルトシリサイド、ニッケルシリサイドなどの
場合でも全く同様であム また 不純物の含有量として
は形成されたシリサイド膜の抵抗値を低く、安定化させ
る為に過度の含有は不適であり、10−2%から10−
1%までは適切な量であつ九 シリサイド膜の下地基板
はシリコン材料を用いて説明した力丈 シリコン酸化膜
やシリコン窒化膜など他の材料でも良しも更に この高
耐熱性シリサイド膜をMOS)ランジスタにおけるゲー
ト電機 シリサイド化接合層の構成要素として用いたと
こへ900℃30分間の熱処理後も良好な電気特恒 例
えば前者ではゲート酸化膜耐圧9 MV/cm以上 後
者では接合リーク電流0、5nA/cm2以下の値を得
た また シリサイド膜の形成方法として前記実施例に
おいては金属とシリコンとのシリサイド化反応を利用し
た力丈 堆積時に直籠 不純物を含有せしめたシリサイ
ドターゲットを用いてシリサイド膜を形成しても同様な
結果が得られることは言うまでもなII〜発明の詳細 な説明したよう艮 本発明によれば 粒界に高融点の析
出層を形成することにより、シリサイド層の高温熱処理
中の結晶粒の2次成長を抑制することが可能であり、し
たがってシリサイド層形成後の高温熱処理に伴うシリサ
イド層の形状の劣化を防ぎ、電気特性の優れた電極形成
が可能であり、その実用的効果は太き(〜
【図面の簡単な説明】
第1図(a)、 (b)は本発明の一実施例におけるチ
タン薄膜の形成概略医 第2図(a)〜(c)は本シリ
サイド膜の製造方法の一実施例の断面構造図 第3図(
a)、 (b)は1100℃、20秒熱処理後のチタン
シリサイド膜の平面TEM特性医 第4図はシリサイド
化接合の概略医 第5図(a)、 (b)は従来のシリ
サイド膜の熱処理による劣化の様子を示した概念構造図
であム 11・・・・シリコン基数12・・・・窒素を含んだチ
タンスパッタリングターゲット、13・・・・窒素を含
んだチタン薄WL23・・・・粒界 24・・・・チタ
ンシリサイド層。

Claims (2)

    【特許請求の範囲】
  1. (1)金属元素との化合物の融点を前記金属元素の硅化
    物の融点より高くする元素0.01%から1%含有する
    ことを特徴とするスパッタリングターゲット。
  2. (2)金属膜を形成するにあたり、前記金属元素との化
    合物の融点を前記金属元素の硅化物の融点よりも高くす
    る元素を含有した金属スパッタリングターゲットを用い
    ることを特徴とする半導体装置の製造方法。
JP9573290A 1990-04-10 1990-04-10 スパッタリングターゲットおよび半導体装置の製造方法 Pending JPH03292729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9573290A JPH03292729A (ja) 1990-04-10 1990-04-10 スパッタリングターゲットおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9573290A JPH03292729A (ja) 1990-04-10 1990-04-10 スパッタリングターゲットおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03292729A true JPH03292729A (ja) 1991-12-24

Family

ID=14145649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9573290A Pending JPH03292729A (ja) 1990-04-10 1990-04-10 スパッタリングターゲットおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03292729A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
US5518958A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process
WO1997012391A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit
JP2005340855A (ja) * 2005-07-22 2005-12-08 Sharp Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
US5518958A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process
WO1997012391A1 (en) * 1995-09-29 1997-04-03 Intel Corporation Improved interface between titanium and aluminum-alloy in metal stack for integrated circuit
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JP2005340855A (ja) * 2005-07-22 2005-12-08 Sharp Corp 半導体装置の製造方法
JP4711766B2 (ja) * 2005-07-22 2011-06-29 シャープ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3137557B2 (ja) ゲート電極構造の製造方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JPH0523055B2 (ja)
US6531396B1 (en) Method of fabricating a nickel/platinum monsilicide film
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
JP2841386B2 (ja) 半導体装置およびその製造方法
Glück et al. CoSi2 and TiSi2 for SiSiGe heterodevices
JPH03292729A (ja) スパッタリングターゲットおよび半導体装置の製造方法
KR950009283B1 (ko) 반도체장치의 제조방법
JP2930042B2 (ja) 半導体装置の製造方法
US6204177B1 (en) Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal
JP2000196086A (ja) チタンポリサイドゲ―トの形成方法
JPS59177926A (ja) 半導体装置の製造方法
JP3023189B2 (ja) 半導体装置の製造方法
JPH01160010A (ja) 半導体装置の製造方法
JPS63227018A (ja) 半導体装置の製造方法
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JPS63227019A (ja) 半導体装置の製造方法
JPS61230373A (ja) 半導体装置の製造方法
JPH07193237A (ja) 半導体装置およびその製造方法
JPS59123228A (ja) 半導体装置の製造方法
JPS63240017A (ja) 半導体装置の製造方法
JPH0363225B2 (ja)
JPH01105532A (ja) 半導体装置の製造方法
JPS63116A (ja) 半導体装置の製造方法