JPH0327562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0327562A JPH0327562A JP16169789A JP16169789A JPH0327562A JP H0327562 A JPH0327562 A JP H0327562A JP 16169789 A JP16169789 A JP 16169789A JP 16169789 A JP16169789 A JP 16169789A JP H0327562 A JPH0327562 A JP H0327562A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- lead
- internal
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 19
- 239000003822 epoxy resin Substances 0.000 abstract description 20
- 229920000647 polyepoxide Polymers 0.000 abstract description 20
- 238000007789 sealing Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利川分野〕
本発明はリードフレームに半導体チップを搭載してパッ
ケージを構或する半導体装置に関する。
ケージを構或する半導体装置に関する。
従来、この種の半導体装置は、リードフレームの一部に
吊りリードによって支持されたアイランドと称するチッ
プ搭載部が形成され、このアイランド上にディスペンス
方式等により銀ペース1一等のエポキシ樹脂を供給した
後、その」二からチップを載置して位置決めし、かつ加
熱処理を行いエボキシ樹脂を硬化させてアイランドにチ
ップを搭載している。
吊りリードによって支持されたアイランドと称するチッ
プ搭載部が形成され、このアイランド上にディスペンス
方式等により銀ペース1一等のエポキシ樹脂を供給した
後、その」二からチップを載置して位置決めし、かつ加
熱処理を行いエボキシ樹脂を硬化させてアイランドにチ
ップを搭載している。
ところで、近年ではチップは大型化する{頃向にある一
方、パッケージの寸法は規格化されている上に可及的に
小型化が図られているため、必然的に小さいサイズのパ
ッケーシに大きな勺イスのチップを収納することが要求
される。例えば、SOJ (Small Outlin
e J−band package)タイプの一例を示
すと、パッケージサイズ17.1mmX7.57mmに
対し、チップサイズ11.6mmX 4.8mmであり
、しかも15mm X 6mm程度のチップまで収納す
る要求がなされている。
方、パッケージの寸法は規格化されている上に可及的に
小型化が図られているため、必然的に小さいサイズのパ
ッケーシに大きな勺イスのチップを収納することが要求
される。例えば、SOJ (Small Outlin
e J−band package)タイプの一例を示
すと、パッケージサイズ17.1mmX7.57mmに
対し、チップサイズ11.6mmX 4.8mmであり
、しかも15mm X 6mm程度のチップまで収納す
る要求がなされている。
ところが、チップサイズが大きくなると、パノケージ外
形との間の寸法が低減し、樹脂封止される内部リードの
長さが短くなってリードの支持強度が低下され、リード
が抜け易くなるという問題?ある。また、樹脂封止後に
リードを曲げ加工する際に内部リードと封止樹脂の間に
生じる応力によって両者間での剥がれが生じ易くなり、
耐湿性の低下すなわち信頼性低下を起こし易くなるとい
う問題もある。
形との間の寸法が低減し、樹脂封止される内部リードの
長さが短くなってリードの支持強度が低下され、リード
が抜け易くなるという問題?ある。また、樹脂封止後に
リードを曲げ加工する際に内部リードと封止樹脂の間に
生じる応力によって両者間での剥がれが生じ易くなり、
耐湿性の低下すなわち信頼性低下を起こし易くなるとい
う問題もある。
本発明は上述した問題を解消した半導体装置を提供する
ことを目的とする。
ことを目的とする。
本発明の半導体装置は、リードフレームに形威する内部
リードの一部を、搭載する半導体チップと重なるように
延設し、この一部に絶縁■性樹脂を用いて該半導体チッ
プを接着支持した構威としている。
リードの一部を、搭載する半導体チップと重なるように
延設し、この一部に絶縁■性樹脂を用いて該半導体チッ
プを接着支持した構威としている。
この構威では、内部リードの一部を半導体チップと重な
るように長く形戒ずることで、封止摺脂内における内部
リードの長さを長くでき、内部リドの支持強度を高め、
かつその剥離を防止する。
るように長く形戒ずることで、封止摺脂内における内部
リードの長さを長くでき、内部リドの支持強度を高め、
かつその剥離を防止する。
次に、本発明を図面を参照して説明する。
第1図及び第2図は本発明の第1実施例を示しており、
第1図はリードフレームの平面図、第2図は第l図のリ
ードフレームにチップを搭載した状態の平面図である。
第1図はリードフレームの平面図、第2図は第l図のリ
ードフレームにチップを搭載した状態の平面図である。
第1図において、リードフレーム1は金属板を所要形状
にプレスまたはエッチング加工して形威しているが、こ
のリードフレーム1にはアイランド及び吊りリードを形
威しておらず、フレーム2内部リード3,外部リード4
及びこれらリードをフレーム2に連結するクイハー5で
構威している。
にプレスまたはエッチング加工して形威しているが、こ
のリードフレーム1にはアイランド及び吊りリードを形
威しておらず、フレーム2内部リード3,外部リード4
及びこれらリードをフレーム2に連結するクイハー5で
構威している。
そして、内部リー13は各先端のボンディング部3aを
、搭載するチップの端部に沿って配列しているが、その
先端部にまで至る中間の部分を、搭載するチップの中央
部分と重なるように延設した形状に構威している。また
、この内部リート3の中間部分の複数箇所表面には、非
導電性のエボキシ樹脂6を点状に配設している。このエ
ボキシ樹脂6はディスペンス方式により供給し゛ζよ冫
り、このため円柱状をして内部リード3の表面上に盛り
上がって形威されている。
、搭載するチップの端部に沿って配列しているが、その
先端部にまで至る中間の部分を、搭載するチップの中央
部分と重なるように延設した形状に構威している。また
、この内部リート3の中間部分の複数箇所表面には、非
導電性のエボキシ樹脂6を点状に配設している。このエ
ボキシ樹脂6はディスペンス方式により供給し゛ζよ冫
り、このため円柱状をして内部リード3の表面上に盛り
上がって形威されている。
このように構威したリードフレーム1に、第2図に示す
ようにチップ7を搭載する。このチップ7の端部には複
数個のボンディングパッド8を配設しており、前記内部
リード3の中間部分に設けたエボキシ樹脂6上にその裏
面を接触させた状態で、かつこれらエボキシ樹脂6に多
点支持された状態で載置される。その後、加熱処理(例
えば、200゜C1時間)を行いエポキシ樹脂6を硬化
させることで、エボキシ樹脂6の接着力によりチップ7
を内部リード3の中間部上に固着される。そして、ボン
ディングパッド8と内部リード3のボンディング部3a
とをボンディングワイヤ9で接続する。
ようにチップ7を搭載する。このチップ7の端部には複
数個のボンディングパッド8を配設しており、前記内部
リード3の中間部分に設けたエボキシ樹脂6上にその裏
面を接触させた状態で、かつこれらエボキシ樹脂6に多
点支持された状態で載置される。その後、加熱処理(例
えば、200゜C1時間)を行いエポキシ樹脂6を硬化
させることで、エボキシ樹脂6の接着力によりチップ7
を内部リード3の中間部上に固着される。そして、ボン
ディングパッド8と内部リード3のボンディング部3a
とをボンディングワイヤ9で接続する。
なお、エボキシ樹脂6は非導電性であるが、内部リード
3aの全面に均一に供給されてはいないので、ディスベ
ンス方式で供給する際は多量(例えば、50μm厚程度
)に供給しておき、チップ7の供給後でも20μm厚程
度になるようにして、エボキシ樹脂6がない箇所でチッ
プ7と内部リード3aが接触しないようにする必要があ
る。
3aの全面に均一に供給されてはいないので、ディスベ
ンス方式で供給する際は多量(例えば、50μm厚程度
)に供給しておき、チップ7の供給後でも20μm厚程
度になるようにして、エボキシ樹脂6がない箇所でチッ
プ7と内部リード3aが接触しないようにする必要があ
る。
しかる上で、これらを樹脂封止し、その後タイパー5,
フレーム2を切断し、外部リード4を1111げ形威す
ることで半導体装置が完威される。なお、第2図の鎖線
は封止樹脂10の外形を示している。
フレーム2を切断し、外部リード4を1111げ形威す
ることで半導体装置が完威される。なお、第2図の鎖線
は封止樹脂10の外形を示している。
この半導体装置によれば、内部リード3をチップ7の裏
面側で延設させることができるので、封止樹脂10内に
おける長さを充分長くできる。これにより、チップ7が
大型化された場合でも内部リード3の支持強度を高めて
その脱落を防止し、かつ内部リード3と封止樹脂10と
の間の剥離を防止することができる。また、この構或で
は、アイランドの代わりとして内部リード3の中間部を
用いるため、現状の半導体製辿装置をそのまま利用する
ことも可能である。
面側で延設させることができるので、封止樹脂10内に
おける長さを充分長くできる。これにより、チップ7が
大型化された場合でも内部リード3の支持強度を高めて
その脱落を防止し、かつ内部リード3と封止樹脂10と
の間の剥離を防止することができる。また、この構或で
は、アイランドの代わりとして内部リード3の中間部を
用いるため、現状の半導体製辿装置をそのまま利用する
ことも可能である。
第3図及び第4図は本発明の第2実施例を示L7ており
、第3図はリードフレームの裏面図、第4図はチップを
搭載した状態の平面図である。
、第3図はリードフレームの裏面図、第4図はチップを
搭載した状態の平面図である。
第3図に示すように、この実施例では、リートフレーム
1に設けた内部リート3Aは、そのホンディング部3a
が全てチップ7と重なるように長く形威している。この
場合、隣接する内部リード3Aの各ボンディング部3a
間には、チップの周辺に設けたボンディングパッド8を
露呈させるための空隙を設けている。そして、この内部
リード3Aのチップと重なる部分の裏面にはエポキシ樹
脂6を点状に配列している。
1に設けた内部リート3Aは、そのホンディング部3a
が全てチップ7と重なるように長く形威している。この
場合、隣接する内部リード3Aの各ボンディング部3a
間には、チップの周辺に設けたボンディングパッド8を
露呈させるための空隙を設けている。そして、この内部
リード3Aのチップと重なる部分の裏面にはエポキシ樹
脂6を点状に配列している。
このリードフレームIAでは、第4図に示すように、リ
ードフレーム1Aは裏返しにされた上でチップ7の表面
上に載置され、加熱処理を行ってエポキシ樹脂6により
チップ7を内部リード3Aに固着する。このとき、チッ
プ7はポンディングパッド8が内部リード3Aのボンデ
ィング部3a間に露呈される。そして、ボンディングパ
ット8とボンディング部3aとをボンディングワイヤ9
により接続する。
ードフレーム1Aは裏返しにされた上でチップ7の表面
上に載置され、加熱処理を行ってエポキシ樹脂6により
チップ7を内部リード3Aに固着する。このとき、チッ
プ7はポンディングパッド8が内部リード3Aのボンデ
ィング部3a間に露呈される。そして、ボンディングパ
ット8とボンディング部3aとをボンディングワイヤ9
により接続する。
なお、この場合も、エボキシ樹脂の11さ番よチップ供
給後20μm程度になるようにする必要がある。
給後20μm程度になるようにする必要がある。
また、チップ搭載時にはチップを裏返しにして固着を行
ってもよい。
ってもよい。
この実施例においても、封止樹脂IO内における内部リ
ード3Aの長さを長くでき、内部リード3Aの支持強度
を高め、かつその剥離を防止することができる。また、
この例では、チップーヒに内部リードのボンディング部
が位置されるため、第1実施例よりも更にチップサイズ
を大きくできるという利点がある。
ード3Aの長さを長くでき、内部リード3Aの支持強度
を高め、かつその剥離を防止することができる。また、
この例では、チップーヒに内部リードのボンディング部
が位置されるため、第1実施例よりも更にチップサイズ
を大きくできるという利点がある。
第5図は前記第2実施例に用いるチップの変形例を示す
もので、同図(a)は平面図、同図(b)は側面図であ
る。
もので、同図(a)は平面図、同図(b)は側面図であ
る。
このチップ7Aは周辺部にボンディングパット8を形威
しており、この配置は第4図に示したチップ7と同じで
ある。そして、このボンディングバッド8を除くチップ
の中心部にはエボキシ樹脂6Aを均一に形威している。
しており、この配置は第4図に示したチップ7と同じで
ある。そして、このボンディングバッド8を除くチップ
の中心部にはエボキシ樹脂6Aを均一に形威している。
ここでは、エボキシ樹脂6Aはスタンプ方式により形威
しているが、ディスペンス方式でも良い。
しているが、ディスペンス方式でも良い。
このチップ7Aを用いれば、エボキシ樹脂6Aにより内
部リード3Aとの絶縁及び固着を実行できるため、内部
リード3Aの裏面にエボキシ樹脂を点在形成する必要は
ない。これにより、リードフレームへのチップの固着に
際しては、リードフレームIA又はチップ7Aを裏返し
にする必要はなくなり、組立作業を容易にできる。
部リード3Aとの絶縁及び固着を実行できるため、内部
リード3Aの裏面にエボキシ樹脂を点在形成する必要は
ない。これにより、リードフレームへのチップの固着に
際しては、リードフレームIA又はチップ7Aを裏返し
にする必要はなくなり、組立作業を容易にできる。
〔発リ1の効果〕
以上説明したように本発明は、内部リードの一部を半導
体チップと重なるように延設し、この一部に絶縁性樹脂
を用いて該半導体チップを接着支持しているので、内部
リートの一部を半導体チップと重なるように長く形成す
ることで、封止樹脂内における内部リードの長さを長く
でき、内部リドの支持強度を高めてその離脱が防止でき
るとともに、リード曲げ加工時における内部リードと封
止樹脂との間の剥離を防止し、耐湿性の劣化を防止する
ことができる。
体チップと重なるように延設し、この一部に絶縁性樹脂
を用いて該半導体チップを接着支持しているので、内部
リートの一部を半導体チップと重なるように長く形成す
ることで、封止樹脂内における内部リードの長さを長く
でき、内部リドの支持強度を高めてその離脱が防止でき
るとともに、リード曲げ加工時における内部リードと封
止樹脂との間の剥離を防止し、耐湿性の劣化を防止する
ことができる。
第1図は本発明の第1丈h%例におり゜るリードフレー
ムの平面図、第2図は第1実施例におけるチップを搭載
した状態の平面図、第3図は本発明の第2実施例におけ
るリードフレームの裏面図、第4図は第2実施例におけ
るチップを搭載した状態の平面図、第5図はチップの変
形例を示し、同図(a)は平面図、同図(b)は側面図
である。 1,IA・・・リードフレーム、2・・・フレーム、3
.3A・・・内部リード、3a・・・ボンディング部、
4・・・外部リード、5・・・タイハー、6,6A・・
・エボキシ樹脂、7,7A・・・チップ、8・・・ボン
ディングパッド、9・・・ボンディングワイヤ、10・
・・封止樹脂。 9 10 第4 図 第1
ムの平面図、第2図は第1実施例におけるチップを搭載
した状態の平面図、第3図は本発明の第2実施例におけ
るリードフレームの裏面図、第4図は第2実施例におけ
るチップを搭載した状態の平面図、第5図はチップの変
形例を示し、同図(a)は平面図、同図(b)は側面図
である。 1,IA・・・リードフレーム、2・・・フレーム、3
.3A・・・内部リード、3a・・・ボンディング部、
4・・・外部リード、5・・・タイハー、6,6A・・
・エボキシ樹脂、7,7A・・・チップ、8・・・ボン
ディングパッド、9・・・ボンディングワイヤ、10・
・・封止樹脂。 9 10 第4 図 第1
Claims (1)
- 1、リードフレームに半導体チップを搭載し、この半導
体チップのボンディングパッドとリードフレームの内部
リードとをボンディングワイヤにて電気接続し、かつこ
れらを樹脂封止してなる半導体装置において、前記内部
リードの一部を半導体チップと重なるように延設し、こ
の一部に絶縁性樹脂を用いて前記半導体チップを接着支
持したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16169789A JPH0327562A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16169789A JPH0327562A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0327562A true JPH0327562A (ja) | 1991-02-05 |
Family
ID=15740146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16169789A Pending JPH0327562A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0327562A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685150A (ja) * | 1992-07-01 | 1994-03-25 | Siemens Ag | 集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105970A (en) * | 1977-02-28 | 1978-09-14 | Hitachi Ltd | Assembling method for semiconductor device |
JPS63141329A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | Icパツケ−ジ |
JPS63152161A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体装置 |
JPH02246125A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1989
- 1989-06-23 JP JP16169789A patent/JPH0327562A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105970A (en) * | 1977-02-28 | 1978-09-14 | Hitachi Ltd | Assembling method for semiconductor device |
JPS63141329A (ja) * | 1986-12-03 | 1988-06-13 | Mitsubishi Electric Corp | Icパツケ−ジ |
JPS63152161A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体装置 |
JPH02246125A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685150A (ja) * | 1992-07-01 | 1994-03-25 | Siemens Ag | 集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH06338583A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH04363031A (ja) | 半導体装置 | |
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH0327562A (ja) | 半導体装置 | |
JP3915337B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH06132442A (ja) | 半導体装置およびその製造方法 | |
JP3821865B2 (ja) | 半導体装置の製造方法 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH0720924Y2 (ja) | 半導体装置 | |
JPH0855856A (ja) | 半導体装置とその製造方法 | |
JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JP2005166943A (ja) | リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置 | |
JP2860945B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP3358697B2 (ja) | 半導体パッケージ | |
JP3945017B2 (ja) | 半導体装置の製造方法 | |
JP2981309B2 (ja) | 半導体装置 | |
JPH03129871A (ja) | 樹脂封止型半導体装置及びその製造方法 |