JPH03263109A - 計算機の実装構造 - Google Patents
計算機の実装構造Info
- Publication number
- JPH03263109A JPH03263109A JP2060955A JP6095590A JPH03263109A JP H03263109 A JPH03263109 A JP H03263109A JP 2060955 A JP2060955 A JP 2060955A JP 6095590 A JP6095590 A JP 6095590A JP H03263109 A JPH03263109 A JP H03263109A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power source
- layer
- power supply
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000000956 alloy Substances 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- 229910052737 gold Inorganic materials 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 23
- 239000000463 material Substances 0.000 abstract description 9
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機の実装構造に関する。
従来、複数の半導体素子を高密度に同一基板へ搭載する
計算機の実装構造としては１日経エレクトロニクス６−
１７、Ｎｏ、３７１．Ｐ２５１〜２５２．１７８５に示
されている構造が知られている。この従来構造では、給
電用の多層アルミナセラミック基板上に半導体素子間の
信号伝達用として、ポリイミド系樹脂を絶縁膜とする薄
膜微細多層配線が形成されている。
計算機の実装構造としては１日経エレクトロニクス６−
１７、Ｎｏ、３７１．Ｐ２５１〜２５２．１７８５に示
されている構造が知られている。この従来構造では、給
電用の多層アルミナセラミック基板上に半導体素子間の
信号伝達用として、ポリイミド系樹脂を絶縁膜とする薄
膜微細多層配線が形成されている。
ところで、計算機用として、実装される半導体素子は年
々高集積化、高速化の傾向にある。これに伴って最近で
は素子当り３０Ｗを越える消費電力の論理素子が開発さ
れてきた。この大消費電力傾向は増々加速し、数年後に
は素子当り１００Ｗを越える半導体素子が開発されるで
あろう。
々高集積化、高速化の傾向にある。これに伴って最近で
は素子当り３０Ｗを越える消費電力の論理素子が開発さ
れてきた。この大消費電力傾向は増々加速し、数年後に
は素子当り１００Ｗを越える半導体素子が開発されるで
あろう。
一方、上記従来実装構造では、アルミナセラミックスが
半導体素子への給電用基板として採用しているため、比
抵抗の大きなＷなどの高融点材料を電源層に用いざるを
得ない。また、基板形成プロセス上の制約から、電源層
−層当りの厚さを大きくできず、結局電源層の抵抗を小
さくするには限界がある。給電用基板としての低抵抗化
手段は、電源層の多層化が考えられるが、基板の厚さ方
向へのスルホール抵抗が大きくなり、やはり低抵抗化に
は限界が存在する このような低抵抗化に限界があるアルミナセラミックス
給電用基板で大電力消費半導体素子に給電する場合、電
圧降下が大きな問題となる。
半導体素子への給電用基板として採用しているため、比
抵抗の大きなＷなどの高融点材料を電源層に用いざるを
得ない。また、基板形成プロセス上の制約から、電源層
−層当りの厚さを大きくできず、結局電源層の抵抗を小
さくするには限界がある。給電用基板としての低抵抗化
手段は、電源層の多層化が考えられるが、基板の厚さ方
向へのスルホール抵抗が大きくなり、やはり低抵抗化に
は限界が存在する このような低抵抗化に限界があるアルミナセラミックス
給電用基板で大電力消費半導体素子に給電する場合、電
圧降下が大きな問題となる。
本発明の目的は、大電力消費半導体素子への給電に対し
、電圧降下がほとんど無視できる給電用基板を具備した
実装構造を提供することにある。
、電圧降下がほとんど無視できる給電用基板を具備した
実装構造を提供することにある。
上記目的を達成するため本発明では、給電用として低抵
抗化が容易なＣｕ、Ａｌ、Ａｕあるいはこれらの合金か
らなる厚板材を電源層とする多層電源基板上に、半導体
素子相互の信号配線を行う多層薄膜微細配線基板を形成
した基板を用いる。
抗化が容易なＣｕ、Ａｌ、Ａｕあるいはこれらの合金か
らなる厚板材を電源層とする多層電源基板上に、半導体
素子相互の信号配線を行う多層薄膜微細配線基板を形成
した基板を用いる。
半導体素子と該基板との接続には、柔構造リードを用い
る。
る。
多層電源基板は、上記したようにＣｕ、ＡＩ。
Ａｕあるいはこれらの合金材料からなる厚板の電源層か
ら構成されているため、材料自身の比抵抗が小さく、板
厚を厚くすれば、電源層の低抵抗化は容易である。さら
にこれを基板の構造材として用いることが可能である。
ら構成されているため、材料自身の比抵抗が小さく、板
厚を厚くすれば、電源層の低抵抗化は容易である。さら
にこれを基板の構造材として用いることが可能である。
多層電源基板上に形成されたＣｕポリイミド系からなる
多層薄膜微細配線基板は、基板上に搭載される半導体素
子相互の信号配線を行うことができる。
多層薄膜微細配線基板は、基板上に搭載される半導体素
子相互の信号配線を行うことができる。
半導体素子を基板に接続する柔構造リードは、主にＳｉ
材料からなる熱膨張率の小さな半導体素子と熱膨張率の
大きな基板と熱膨張差を吸収し。
材料からなる熱膨張率の小さな半導体素子と熱膨張率の
大きな基板と熱膨張差を吸収し。
接続寿命を確保する作用がある。
以下、本発明の実施例を第１図及び第２図により説明す
る。
る。
第１図及び第２図は本発明の実装構造の概念図である。
第１図において、半導体素子ＩＣは多層電源基板Ｌｖ及
び多層薄膜微細配線基板Ｌｓからなる基板に柔構造リー
ドＣｆを介してはんだＣｓで接続されている。多層電源
基板Ｌｖは、接地を含む複数の異なる電位を供給する電
源層ｖ１〜Ｖ。
び多層薄膜微細配線基板Ｌｓからなる基板に柔構造リー
ドＣｆを介してはんだＣｓで接続されている。多層電源
基板Ｌｖは、接地を含む複数の異なる電位を供給する電
源層ｖ１〜Ｖ。
（４とは限らない）で構成され電源層Ｖ□〜ｖ４間はポ
リイミド系の有機絶縁材料で互いに絶縁されている。ま
た各電源層はＣｕ、ＡＩ、Ａｕあるいはこれらの合金材
料の厚板で作られ電気抵抗を十分小さくかつ構造的に十
分な強度が得られるようにしである。半導体素子ＩＣ相
互の信号配線は電源基板Ｌｖ上に形成された多層薄膜微
細配線基板Ｌｓで行うが、これは接地層Ｇ１．Ｇ２間に
縦横方向に接続する信号層Ｓｘ、Ｓｙから構成されてお
り、多層電源基板Ｌｖと同様の材料系から成る。
リイミド系の有機絶縁材料で互いに絶縁されている。ま
た各電源層はＣｕ、ＡＩ、Ａｕあるいはこれらの合金材
料の厚板で作られ電気抵抗を十分小さくかつ構造的に十
分な強度が得られるようにしである。半導体素子ＩＣ相
互の信号配線は電源基板Ｌｖ上に形成された多層薄膜微
細配線基板Ｌｓで行うが、これは接地層Ｇ１．Ｇ２間に
縦横方向に接続する信号層Ｓｘ、Ｓｙから構成されてお
り、多層電源基板Ｌｖと同様の材料系から成る。
基板に対してこのような材料系を採用したとき。
基板と半導体素子ＩＣとの間には無視出来ないほどの熱
膨張差が生じるため、これを吸収し半導体素子ＩＣの接
続寿命を確保するため微細かつ水平垂直のどの方向に対
しても変位可能な柔構造り−ドＣｆを介してはんだＣｓ
により接続する。
膨張差が生じるため、これを吸収し半導体素子ＩＣの接
続寿命を確保するため微細かつ水平垂直のどの方向に対
しても変位可能な柔構造り−ドＣｆを介してはんだＣｓ
により接続する。
その詳細構成を第３図により説明する。第３図は柔構造
リードＣｆ部及びその周辺の拡大図である。第３図（、
）は柔構造リードＣｆであり、らせん形状をしている。
リードＣｆ部及びその周辺の拡大図である。第３図（、
）は柔構造リードＣｆであり、らせん形状をしている。
第３図（ｂ）にはその接続状況を示した。柔構造リード
Ｃｆは多層薄膜微細配線基板Ｌｓに形成されたスルホー
ルＴＨに基板接続部Ｃｆ、が固定されている。柔構造リ
ードＣｆは基板接続部Ｃｆ１を除き水平及び垂直方向に
自由に変形可能な構造をしている。柔構造リードの自由
端Ｃｆ、ははんだＣｓにより半導体素子ＩＣに接続され
ている。なお、この基板への外部からの電源供給及び信
号入出力は基板裏面に設けられた電源端子Ｐｖ及び信号
端子Ｐｓで行う。
Ｃｆは多層薄膜微細配線基板Ｌｓに形成されたスルホー
ルＴＨに基板接続部Ｃｆ、が固定されている。柔構造リ
ードＣｆは基板接続部Ｃｆ１を除き水平及び垂直方向に
自由に変形可能な構造をしている。柔構造リードの自由
端Ｃｆ、ははんだＣｓにより半導体素子ＩＣに接続され
ている。なお、この基板への外部からの電源供給及び信
号入出力は基板裏面に設けられた電源端子Ｐｖ及び信号
端子Ｐｓで行う。
第２図は本発明に図る他の実施例を示す概念図である。
その基本的構成は第１図に示したものと同じであるが、
電源供給を裏面からではなく多層電源基板Ｌｖの側面か
ら電源ケーブルｖ４′（電源層に対応して設ける）をボ
ルト・ナツトでＢで接続する。こうすることにより基板
裏面の端子密度を減らすことができる。
電源供給を裏面からではなく多層電源基板Ｌｖの側面か
ら電源ケーブルｖ４′（電源層に対応して設ける）をボ
ルト・ナツトでＢで接続する。こうすることにより基板
裏面の端子密度を減らすことができる。
本発明によれば、従来のセラミックス給電用基板では、
内臓されている導体のシート抵抗が約６ｍＱ”であるの
に対し、本発明の多層電源基板では約０．０２ｍＱ’
（厚さ１ｍｍの銅板を使用）を得ることができ１／３０
０に抵抗を小さくできる。これにより電圧降下がほとん
ど無視できる多層電源基板を具備した実装構造を得るこ
とができるので、１００Ｗを超える大電力消費半導体素
子の搭載が可能となり、将来の大形高速計算機が実現で
きる。
内臓されている導体のシート抵抗が約６ｍＱ”であるの
に対し、本発明の多層電源基板では約０．０２ｍＱ’
（厚さ１ｍｍの銅板を使用）を得ることができ１／３０
０に抵抗を小さくできる。これにより電圧降下がほとん
ど無視できる多層電源基板を具備した実装構造を得るこ
とができるので、１００Ｗを超える大電力消費半導体素
子の搭載が可能となり、将来の大形高速計算機が実現で
きる。
第１図及び第２図は本発明の実施例を示す実装構造の概
念図、第３図は柔構造リードの接続概念図である。 ＩＣ−ｍ−半導体素子、Ｌｓ−−一多層薄膜微細配線基
板、Ｌｖ−−一多層電源基板、Ｃｆ−−一柔構造リード
第１図 ＩＣ・・・半導体素子 ＣＢ・・・はんだ Ｃｆ・・・柔構造リード Ｌｓ・・・多層薄膜微細配線基板 Ｌｖ・・・多層電源基板 Ｇ、、Ｇ、・・・接地層 Ｓｘ、Ｓｙ・・・信号層 ｖ、 、 ｖ、 、 ｖ２． ｖ、・・・電ＰＪＮＰｓ
・・・信号端子 Ｐｒ・・・電源端子 第２図 第３図 （ａ） （ｂ） Ｐｓ Ｃｆ・・・柔構造リード Ｃｆよ・・・基板接続部 Ｃｆ、・・・自由端 ＴＨ・・・スルホール Ｐｓ・・・信号端子
念図、第３図は柔構造リードの接続概念図である。 ＩＣ−ｍ−半導体素子、Ｌｓ−−一多層薄膜微細配線基
板、Ｌｖ−−一多層電源基板、Ｃｆ−−一柔構造リード
第１図 ＩＣ・・・半導体素子 ＣＢ・・・はんだ Ｃｆ・・・柔構造リード Ｌｓ・・・多層薄膜微細配線基板 Ｌｖ・・・多層電源基板 Ｇ、、Ｇ、・・・接地層 Ｓｘ、Ｓｙ・・・信号層 ｖ、 、 ｖ、 、 ｖ２． ｖ、・・・電ＰＪＮＰｓ
・・・信号端子 Ｐｒ・・・電源端子 第２図 第３図 （ａ） （ｂ） Ｐｓ Ｃｆ・・・柔構造リード Ｃｆよ・・・基板接続部 Ｃｆ、・・・自由端 ＴＨ・・・スルホール Ｐｓ・・・信号端子
Claims (2)
- １．有機系絶縁材料を介在させた、低抵抗厚板導電材料
よりなる多層電源基板上に多層薄膜配線基板を形成し、
これに柔構造リードを介して複数の半導体素子を接続し
たことを特徴とする計算機の実装構造。 - ２．上記多層電源基板を構成する有機系絶縁材料として
ポリイミド系樹脂を、低抵抗厚板導電材料としてＣｕ、
Ａｌ、Ａｕあるいはこれらの合金を用いたことを特徴と
する特許請求の範囲第１項記載の計算機の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060955A JPH03263109A (ja) | 1990-03-14 | 1990-03-14 | 計算機の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060955A JPH03263109A (ja) | 1990-03-14 | 1990-03-14 | 計算機の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263109A true JPH03263109A (ja) | 1991-11-22 |
Family
ID=13157326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060955A Pending JPH03263109A (ja) | 1990-03-14 | 1990-03-14 | 計算機の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263109A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208024B1 (en) * | 1996-12-12 | 2001-03-27 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation using restraining straps |
| US8552606B1 (en) | 2012-03-29 | 2013-10-08 | Samsung Electro-Mechanics Co., Ltd. | Spindle motor |
-
1990
- 1990-03-14 JP JP2060955A patent/JPH03263109A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208024B1 (en) * | 1996-12-12 | 2001-03-27 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation using restraining straps |
| US6362520B2 (en) | 1996-12-12 | 2002-03-26 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation using restraining straps |
| US8552606B1 (en) | 2012-03-29 | 2013-10-08 | Samsung Electro-Mechanics Co., Ltd. | Spindle motor |
| US8729757B2 (en) | 2012-03-29 | 2014-05-20 | Samsung Electro-Mechanics Co., Ltd. | Spindle motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01307236A (ja) | 電子デバイス組立体及びその製造方法 | |
| JPH08316377A (ja) | 電子パッケージング構造 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPS6158297A (ja) | 多層印刷配線板 | |
| JP2000124352A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03263109A (ja) | 計算機の実装構造 | |
| JP2008124072A (ja) | 半導体装置 | |
| JP2000323525A (ja) | 半導体装置の実装構造、及びその製造方法 | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JPH0519316B2 (ja) | ||
| JPH08195566A (ja) | 多層型電子基板とその製造方法、及び演算処理用ボード | |
| JPS62165350A (ja) | 多層配線基板 | |
| JPH0828557B2 (ja) | 基板の電源配線構造 | |
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JP3296626B2 (ja) | 混成集積回路装置 | |
| WO2022162888A1 (ja) | コア基板 | |
| JPS6342437B2 (ja) | ||
| JPS6319896A (ja) | 多層配線基板 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPS5986293A (ja) | 多層配線基板 | |
| JPH06268370A (ja) | 薄膜多層配線基板 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JP2638059B2 (ja) | 多層配線基板 | |
| JPS6230502B2 (ja) | ||
| JP2906677B2 (ja) | 集積回路パッケージ |