JPH05152505A - 電子回路実装基板 - Google Patents
電子回路実装基板Info
- Publication number
- JPH05152505A JPH05152505A JP30892791A JP30892791A JPH05152505A JP H05152505 A JPH05152505 A JP H05152505A JP 30892791 A JP30892791 A JP 30892791A JP 30892791 A JP30892791 A JP 30892791A JP H05152505 A JPH05152505 A JP H05152505A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- electronic circuit
- circuit mounting
- mounting board
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 複数の電子部品を実装する電子回路実装基
板、特に、その電源供給手段に特徴を有する電子回路実
装基板に関し、大電流を供給することができ、かつ、実
装密度を高くして小型化し、信号の伝播速度を高速化す
る。 【構成】 支持基板１上に、複数の電源用配線層３と複
数の信号用配線層４が互いに絶縁層２によって絶縁され
た多層配線構造体が形成され、その上に複数の電子部品
８が実装され、この電源用配線層３および信号用配線層
４と電子部品８の間が必要に応じてＶｉａ５によって接
続された電子回路実装基板において、支持基板１自体を
導電体とし、電源用配線層３の背面から電源を供給する
ことを可能とした。また、この支持基板１自体を電源用
配線層の一つに兼用して配線層数を低減する。
板、特に、その電源供給手段に特徴を有する電子回路実
装基板に関し、大電流を供給することができ、かつ、実
装密度を高くして小型化し、信号の伝播速度を高速化す
る。 【構成】 支持基板１上に、複数の電源用配線層３と複
数の信号用配線層４が互いに絶縁層２によって絶縁され
た多層配線構造体が形成され、その上に複数の電子部品
８が実装され、この電源用配線層３および信号用配線層
４と電子部品８の間が必要に応じてＶｉａ５によって接
続された電子回路実装基板において、支持基板１自体を
導電体とし、電源用配線層３の背面から電源を供給する
ことを可能とした。また、この支持基板１自体を電源用
配線層の一つに兼用して配線層数を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の電子部品を実装
する電子回路実装基板、特に、その電源供給手段に特徴
を有する電子回路実装基板に関する。
する電子回路実装基板、特に、その電源供給手段に特徴
を有する電子回路実装基板に関する。
【０００２】近年のコンピュータシステムの高速化に伴
い、電子回路実装基板に実装された電子部品相互間の信
号伝達遅延を短縮することが要求されている。その要求
に応えて、電子部品間の相互の距離を短縮するために、
電子部品を高密度で実装する必要がある。
い、電子回路実装基板に実装された電子部品相互間の信
号伝達遅延を短縮することが要求されている。その要求
に応えて、電子部品間の相互の距離を短縮するために、
電子部品を高密度で実装する必要がある。
【０００３】
【従来の技術】従来の多層構造体を有する電子回路実装
基板においては、実装している電子部品に電源を供給す
る手段として最上層の配線層に形成された接続用パッド
（電極）と下層に形成された電源用配線層の間を層間接
続手段（Ｖｉａ）によって接続し、必要に応じて下層の
電源用配線層から再びＶｉａを通して最上層に実装され
た電子部品に電源を供給していた。
基板においては、実装している電子部品に電源を供給す
る手段として最上層の配線層に形成された接続用パッド
（電極）と下層に形成された電源用配線層の間を層間接
続手段（Ｖｉａ）によって接続し、必要に応じて下層の
電源用配線層から再びＶｉａを通して最上層に実装され
た電子部品に電源を供給していた。
【０００４】図４は、従来の電子回路実装基板の構成図
である。この図において、４１は支持基板、４２は絶縁
層、４３は電源用配線層、４４は信号用配線層、４５は
Ｖｉａ、４６は電源接続用パッド、４７は信号接続用パ
ッド、４８は電子部品、４９はボールバンプである。
である。この図において、４１は支持基板、４２は絶縁
層、４３は電源用配線層、４４は信号用配線層、４５は
Ｖｉａ、４６は電源接続用パッド、４７は信号接続用パ
ッド、４８は電子部品、４９はボールバンプである。
【０００５】この従来の電子回路実装基板においては、
この図に示されているように、支持基板４１の上に絶縁
層４２、電源用配線層４３を交互に形成し、その上に信
号用配線層４４を絶縁層を介して必要な層数だけ形成し
て多層配線構造体を構成し、これらの電源用配線層４３
および信号用配線層４４から最上層の絶縁層の表面まで
Ｖｉａ４５によって導出し、このＶｉａ４５の頂部に電
子部品４８をボールバンプ４９によって接続し実装して
いる。
この図に示されているように、支持基板４１の上に絶縁
層４２、電源用配線層４３を交互に形成し、その上に信
号用配線層４４を絶縁層を介して必要な層数だけ形成し
て多層配線構造体を構成し、これらの電源用配線層４３
および信号用配線層４４から最上層の絶縁層の表面まで
Ｖｉａ４５によって導出し、このＶｉａ４５の頂部に電
子部品４８をボールバンプ４９によって接続し実装して
いる。
【０００６】そして、多層配線構造体の最上層の配線層
の外端部に信号接続用パッド４７と電源接続用パッド４
６を形成し、電源接続用パッド４６と最下層に配置され
ている電源用配線層４３の間をＶｉａ４５によって接続
し、この電源用配線層４３から多層配線構造体の最上層
に実装されている電子部品４８に電源を供給するように
なっている。
の外端部に信号接続用パッド４７と電源接続用パッド４
６を形成し、電源接続用パッド４６と最下層に配置され
ている電源用配線層４３の間をＶｉａ４５によって接続
し、この電源用配線層４３から多層配線構造体の最上層
に実装されている電子部品４８に電源を供給するように
なっている。
【０００７】
【発明が解決しようとする課題】ところが、多数の電子
部品、あるいは大電力電子部品に電源を供給するために
は、大電流を供給するために数多くのＶｉａを設ける
か、または、大きなＶｉａを設ける必要が生じ、そのた
めに信号用の配線層を形成する面積が犠牲になって高集
積度実装が困難になっていた。
部品、あるいは大電力電子部品に電源を供給するために
は、大電流を供給するために数多くのＶｉａを設ける
か、または、大きなＶｉａを設ける必要が生じ、そのた
めに信号用の配線層を形成する面積が犠牲になって高集
積度実装が困難になっていた。
【０００８】本発明は、大電流を供給することができ、
かつ、実装密度を高くして小型化し、信号の伝達速度を
高速化することができる電子回路実装基板を提供するこ
とを目的とする。
かつ、実装密度を高くして小型化し、信号の伝達速度を
高速化することができる電子回路実装基板を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明にかかる、支持基
板上に、複数の電源用配線層と複数の信号用配線層が互
いに絶縁層によって絶縁された多層配線構造体が形成さ
れ、その上に複数の電子部品が実装され、電源用配線層
および信号用配線層と電子部品の間が必要に応じてＶｉ
ａによって接続される電子回路実装基板においては、こ
の支持基板自体を導電体とし、電源用配線層の背面から
電源を供給する構成を採用した。
板上に、複数の電源用配線層と複数の信号用配線層が互
いに絶縁層によって絶縁された多層配線構造体が形成さ
れ、その上に複数の電子部品が実装され、電源用配線層
および信号用配線層と電子部品の間が必要に応じてＶｉ
ａによって接続される電子回路実装基板においては、こ
の支持基板自体を導電体とし、電源用配線層の背面から
電源を供給する構成を採用した。
【００１０】また、この場合、支持基板自体が複数の電
源用配線層の一層を兼ねる構成を採用した。
源用配線層の一層を兼ねる構成を採用した。
【００１１】
【作用】本発明のように、電子回路実装基板の支持基板
自体を導電体にすると、電源用配線層の背面から電源を
供給することができるため、従来の電子回路実装基板に
おいて必要であった上層の配線層の電源接続用パッドお
よびそのパッドと下層の電源配線層に接続するＶｉａの
数を減らして実装密度を向上することができ、さらに、
この支持基板自体を複数の電源用配線層の一層として用
いると、電源用配線層を一層減らすことができ、製造工
程の節減が可能になる。
自体を導電体にすると、電源用配線層の背面から電源を
供給することができるため、従来の電子回路実装基板に
おいて必要であった上層の配線層の電源接続用パッドお
よびそのパッドと下層の電源配線層に接続するＶｉａの
数を減らして実装密度を向上することができ、さらに、
この支持基板自体を複数の電源用配線層の一層として用
いると、電源用配線層を一層減らすことができ、製造工
程の節減が可能になる。
【００１２】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１は、第１実施例の電子回路実装基板
の構成説明図である。この図において、１は支持基板、
２は絶縁層、３は電源用配線層、４は信号用配線層、５
はＶｉａ、６は電源接続用パッド、７は信号接続用パッ
ド、８は電子部品、９はボールバンプである。
の構成説明図である。この図において、１は支持基板、
２は絶縁層、３は電源用配線層、４は信号用配線層、５
はＶｉａ、６は電源接続用パッド、７は信号接続用パッ
ド、８は電子部品、９はボールバンプである。
【００１３】この第１実施例の電子回路実装基板におい
ては、支持基板１の上に絶縁層２と電源用配線層３を交
互に形成し、その上に信号用配線層４を絶縁層２によっ
て相互に絶縁して必要な層数だけ形成して多層配線構造
体を構成し、これらの電源用配線層３および信号用配線
層４から最上層の絶縁層の表面までＶｉａ５によって導
出し、このＶｉａ５の頂部に電子部品８をボールバンプ
９によって接続し実装している。
ては、支持基板１の上に絶縁層２と電源用配線層３を交
互に形成し、その上に信号用配線層４を絶縁層２によっ
て相互に絶縁して必要な層数だけ形成して多層配線構造
体を構成し、これらの電源用配線層３および信号用配線
層４から最上層の絶縁層の表面までＶｉａ５によって導
出し、このＶｉａ５の頂部に電子部品８をボールバンプ
９によって接続し実装している。
【００１４】そして、多層配線構造体の最上層の信号用
配線層の外端部に従来通り信号接続用パッド７を形成
し、下層に配置されている電源用配線層３から上方に延
びるＶｉａ５の頂部に電源接続用パッド６が形成されて
いる。
配線層の外端部に従来通り信号接続用パッド７を形成
し、下層に配置されている電源用配線層３から上方に延
びるＶｉａ５の頂部に電源接続用パッド６が形成されて
いる。
【００１５】本発明においては、支持基板１自体が導電
体で形成されている。そして、これらの信号用配線層は
細条状である場合が多いが、電源用配線層の方は、細条
状導電体で形成することもでき、電流容量を大きくする
ために広い面積を有する導電体薄層や薄板、あるいは、
金属網で形成することもできる。
体で形成されている。そして、これらの信号用配線層は
細条状である場合が多いが、電源用配線層の方は、細条
状導電体で形成することもでき、電流容量を大きくする
ために広い面積を有する導電体薄層や薄板、あるいは、
金属網で形成することもできる。
【００１６】図２は、第１実施例の電子回路実装基板パ
ッケージの構成説明図である。この図における符号は、
１０がパッケージ基板、１１が導電体層、１２が入出力
端子、１３が接続線、１４はパッケージ蓋体であるほか
は、図１において同符号を付して説明したものと同様で
ある。
ッケージの構成説明図である。この図における符号は、
１０がパッケージ基板、１１が導電体層、１２が入出力
端子、１３が接続線、１４はパッケージ蓋体であるほか
は、図１において同符号を付して説明したものと同様で
ある。
【００１７】この電子回路実装基板パッケージは、前記
のように、支持基板１の上に形成した多層配線構造体に
複数の電子部品８を組み立てた電子回路実装基板をパッ
ケージ基板１０の上の導電体層１１に固着し、電子回路
実装基板の信号接続用パッド７と、パッケージ用基板１
０の周辺に形成され、外側に入出力端子１２がろう付け
されている導電体層１１の間を接続線１３によって接続
し、電源用配線層３の一つを支持基板１から導電体層１
１を経て入出力端子１２に接続し、電子回路実装基板全
体を覆うようにパッケージ蓋体１４を接着して構成され
る。
のように、支持基板１の上に形成した多層配線構造体に
複数の電子部品８を組み立てた電子回路実装基板をパッ
ケージ基板１０の上の導電体層１１に固着し、電子回路
実装基板の信号接続用パッド７と、パッケージ用基板１
０の周辺に形成され、外側に入出力端子１２がろう付け
されている導電体層１１の間を接続線１３によって接続
し、電源用配線層３の一つを支持基板１から導電体層１
１を経て入出力端子１２に接続し、電子回路実装基板全
体を覆うようにパッケージ蓋体１４を接着して構成され
る。
【００１８】この実施例によると、図１に示したよう
に、多層配線構造体の下層に配置される電源用配線層３
の一つに電源接続用パッドを用いることなく、直接支持
基板１からも電源を供給することができ、信号用配線層
４の電極と分離することができるため、従来より電源用
配線層と接続するＶｉａの数を減らすことができ、その
結果信号用配線層を形成することができる多層配線構造
体中の有効面積が増加し、電子部品の高密度化が可能に
なり、この種の電子回路実装基板を用いるコンピュータ
システムの小型化、高速化が実現できる。
に、多層配線構造体の下層に配置される電源用配線層３
の一つに電源接続用パッドを用いることなく、直接支持
基板１からも電源を供給することができ、信号用配線層
４の電極と分離することができるため、従来より電源用
配線層と接続するＶｉａの数を減らすことができ、その
結果信号用配線層を形成することができる多層配線構造
体中の有効面積が増加し、電子部品の高密度化が可能に
なり、この種の電子回路実装基板を用いるコンピュータ
システムの小型化、高速化が実現できる。
【００１９】（第２実施例）図３は、第２実施例の電子
回路実装基板の構成説明図である。この図において、２
１は支持基板、２２は絶縁層、２３は電源用配線層、２
４は信号用配線層、２５はＶｉａ、２６は電源接続用パ
ッド、２７は信号接続用パッド、２８はボールバンプ、
２９は電子部品である。
回路実装基板の構成説明図である。この図において、２
１は支持基板、２２は絶縁層、２３は電源用配線層、２
４は信号用配線層、２５はＶｉａ、２６は電源接続用パ
ッド、２７は信号接続用パッド、２８はボールバンプ、
２９は電子部品である。
【００２０】この第２実施例の電子回路実装基板におい
ては、支持基板２１の上に絶縁層２２を介して電源用配
線層２３を形成し、その上に信号用配線層２４を絶縁層
２２によって相互に絶縁して必要な層数だけ形成して多
層配線構造体を構成し、これらの支持基板２１と電源用
配線層２３、および、信号用配線層２４から最上層の絶
縁層の表面までＶｉａ２５によって導出し、このＶｉａ
２５の頂部に電子部品２９をボールバンプ２８によって
接続して実装している。
ては、支持基板２１の上に絶縁層２２を介して電源用配
線層２３を形成し、その上に信号用配線層２４を絶縁層
２２によって相互に絶縁して必要な層数だけ形成して多
層配線構造体を構成し、これらの支持基板２１と電源用
配線層２３、および、信号用配線層２４から最上層の絶
縁層の表面までＶｉａ２５によって導出し、このＶｉａ
２５の頂部に電子部品２９をボールバンプ２８によって
接続して実装している。
【００２１】この実施例においては、支持基板２１自体
が導電体であって、一つの電源用配線層を兼ねているた
め、電源接続用パッド２６と支持基板２１の間に電源を
経て電源を供給することができる。信号用配線層２４は
別途信号接続用パッド２７を経て外部に接続されるよう
になっている。
が導電体であって、一つの電源用配線層を兼ねているた
め、電源接続用パッド２６と支持基板２１の間に電源を
経て電源を供給することができる。信号用配線層２４は
別途信号接続用パッド２７を経て外部に接続されるよう
になっている。
【００２２】この実施例の電子回路実装基板をパッケー
ジに収容した電子モジュールを完成する手段は第１実施
例において説明したものと同様である。
ジに収容した電子モジュールを完成する手段は第１実施
例において説明したものと同様である。
【００２３】この実施例によると、第１実施例による効
果のほかに、支持基板１と電源用配線層３を兼用するこ
とにより、総合的な配線層数を減らすことができ、基板
の製造コストの低減が可能になる。
果のほかに、支持基板１と電源用配線層３を兼用するこ
とにより、総合的な配線層数を減らすことができ、基板
の製造コストの低減が可能になる。
【００２４】
【発明の効果】以上説明したように、本発明によると、
電源を供給する際に、従来のように電子回路実装基板上
の電源接続用パッドから、Ｖｉａを通して電源配線層に
電源を供給するだけでなく、直接支持基板から電源用配
線層に電源を供給するため、基板上におけるＶｉａの数
を減らすことができ、その面積を信号用配線層を形成す
る領域として使用可能となる効果を奏し、その結果基板
を小型化でき、これを使用したコンピュータシステムの
小型化、高速化に寄与するほか、支持基板を電源用配線
層として利用することにより、総合的な配線層数を減ら
すことが可能になり、基板の製造コストを低減すること
ができる。
電源を供給する際に、従来のように電子回路実装基板上
の電源接続用パッドから、Ｖｉａを通して電源配線層に
電源を供給するだけでなく、直接支持基板から電源用配
線層に電源を供給するため、基板上におけるＶｉａの数
を減らすことができ、その面積を信号用配線層を形成す
る領域として使用可能となる効果を奏し、その結果基板
を小型化でき、これを使用したコンピュータシステムの
小型化、高速化に寄与するほか、支持基板を電源用配線
層として利用することにより、総合的な配線層数を減ら
すことが可能になり、基板の製造コストを低減すること
ができる。
【図１】第１実施例の電子回路実装基板の構成説明図で
ある。
ある。
【図２】第１実施例の電子回路実装基板パッケージの構
成説明図である。
成説明図である。
【図３】第２実施例の電子回路実装基板の構成説明図で
ある。
ある。
【図４】従来の電子回路実装基板の構成図である。
１ 支持基板 ２ 絶縁層 ３ 電源用配線層 ４ 信号用配線層 ５ Ｖｉａ ６ 電源接続用パッド ７ 信号接続用パッド ８ 電子部品 ９ ボールバンプ １０ パッケージ基板 １１ 導電体層 １２ 入出力端子 １３ 接続線 １４ パッケージ蓋体
Claims (2)
- 【請求項１】 支持基板上に、複数の電源用配線層と複
数の信号用配線層が互いに絶縁層によって絶縁された多
層配線構造体が形成され、その上に複数の電子部品が実
装され、該電源用配線層および信号用配線層と電子部品
の間が必要に応じてＶｉａによって接続されてなる電子
回路実装基板において、 該支持基板自体を導電体とし、電源用配線層の背面から
電源を供給することを可能にしたことを特徴とする電子
回路実装基板。 - 【請求項２】 支持基板上に、複数の電源用配線層と複
数の信号用配線層が互いに絶縁層によって絶縁された多
層配線構造体が形成され、その上に複数の電子部品が実
装され、該電源用配線層および信号用配線層と電子部品
の間が必要に応じてＶｉａによって接続されてなる電子
回路実装基板において、 該支持基板自体を導電体とし、該複数の電源用配線層の
一層を兼ねることを特徴とする電子回路実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892791A JPH05152505A (ja) | 1991-11-25 | 1991-11-25 | 電子回路実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892791A JPH05152505A (ja) | 1991-11-25 | 1991-11-25 | 電子回路実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152505A true JPH05152505A (ja) | 1993-06-18 |
Family
ID=17986957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30892791A Withdrawn JPH05152505A (ja) | 1991-11-25 | 1991-11-25 | 電子回路実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152505A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
| US6972481B2 (en) | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
| US7053476B2 (en) | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US7064426B2 (en) | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
| US7205647B2 (en) | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
| US7935572B2 (en) | 2002-09-17 | 2011-05-03 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US8970049B2 (en) | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| CN116995068A (zh) * | 2023-09-25 | 2023-11-03 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
-
1991
- 1991-11-25 JP JP30892791A patent/JPH05152505A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
| US6972481B2 (en) | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
| US7053476B2 (en) | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US7064426B2 (en) | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
| US7205647B2 (en) | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
| US7279361B2 (en) | 2002-09-17 | 2007-10-09 | Chippac, Inc. | Method for making a semiconductor multi-package module having wire bond interconnect between stacked packages |
| US7682873B2 (en) | 2002-09-17 | 2010-03-23 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US7935572B2 (en) | 2002-09-17 | 2011-05-03 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US8143100B2 (en) | 2002-09-17 | 2012-03-27 | Chippac, Inc. | Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages |
| US8970049B2 (en) | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| CN116995068A (zh) * | 2023-09-25 | 2023-11-03 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
| CN116995068B (zh) * | 2023-09-25 | 2024-01-09 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US6525942B2 (en) | Heat dissipation ball grid array package | |
| US6043559A (en) | Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses | |
| KR100631922B1 (ko) | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 | |
| US8547709B2 (en) | Electronic system with a composite substrate | |
| US20080230886A1 (en) | Stacked package module | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JP3554886B2 (ja) | 配線基板 | |
| JP2008124072A (ja) | 半導体装置 | |
| US6396140B1 (en) | Single reference plane plastic ball grid array package | |
| JPH07202359A (ja) | 回路基板 | |
| JPH11220091A (ja) | 半導体装置 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| US20050073050A1 (en) | BGA package and printed circuit board for supporting the package | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JPH05129460A (ja) | 電子回路実装基板 | |
| JP4083376B2 (ja) | 半導体モジュール | |
| US20040125582A1 (en) | Device for controlling a vehicle | |
| JP2000294725A (ja) | 半導体装置 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| US20060097129A1 (en) | Lens module structure | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |