JPH03253076A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH03253076A JPH03253076A JP9049367A JP4936790A JPH03253076A JP H03253076 A JPH03253076 A JP H03253076A JP 9049367 A JP9049367 A JP 9049367A JP 4936790 A JP4936790 A JP 4936790A JP H03253076 A JPH03253076 A JP H03253076A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- interlayer insulating
- film
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims 5
- 239000010410 layer Substances 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 62
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像素子に係わり、特にスミア雑音を抑
圧でき高感度化に好適な固体撮像素子に関する。
圧でき高感度化に好適な固体撮像素子に関する。
従来の固体撮像素子について第２図を用いて説明する。
第２図は、ＴＶ学会全国大会予稿集ｐ４９（１９８５年
）に開示された従来のＣＣＤ型固体撮像素子の画素の断
面図を示す。図において、１はＮ型Ｓｉ基板、２はＰ型
ウェル層、３と１０は酸化膜、４はホトダイオードとな
るＮ型層、５は電荷転送用垂直ＣＣＤチャンネルとなる
Ｎ型層、６は素子分離用高濃度Ｐ型層、７と８は垂直Ｃ
ＣＯゲート電極、９は遮光用Ａ１膜、１２と１３はスミ
ア現象の原因となる光の漏れ込み成分を示す。
）に開示された従来のＣＣＤ型固体撮像素子の画素の断
面図を示す。図において、１はＮ型Ｓｉ基板、２はＰ型
ウェル層、３と１０は酸化膜、４はホトダイオードとな
るＮ型層、５は電荷転送用垂直ＣＣＤチャンネルとなる
Ｎ型層、６は素子分離用高濃度Ｐ型層、７と８は垂直Ｃ
ＣＯゲート電極、９は遮光用Ａ１膜、１２と１３はスミ
ア現象の原因となる光の漏れ込み成分を示す。
ここで、１２はデバイス表面の酸化膜の凹レンズ効果や
Ａ１遮光膜端での回折によって入射光が曲げられる効果
、１３は多重反射光を示している。
Ａ１遮光膜端での回折によって入射光が曲げられる効果
、１３は多重反射光を示している。
従来の固体撮像素子では、これらの効果により入射光が
直接垂直ＣＣＤ５に入射し、発生した電荷がスミア現象
の主原因であった。
直接垂直ＣＣＤ５に入射し、発生した電荷がスミア現象
の主原因であった。
そこで従来の固体撮像素子では上述の漏れ込み成分によ
るスミア現象を抑圧するために、第３図に示すようにＡ
１遮光膜９の端部５２とＳｉ基板１表面との間の層間酸
化膜厚３，２１を薄くすることが行われてきた。
るスミア現象を抑圧するために、第３図に示すようにＡ
１遮光膜９の端部５２とＳｉ基板１表面との間の層間酸
化膜厚３，２１を薄くすることが行われてきた。
しかしながら、素子サイズの小型化・多画素化に伴って
画素サイズは年々小さくなっている。そのため、最も重
要な性能である感度（光利用率）を維持するためには第
３図に示すように垂直ＣＣＤ５に十分に遮光膜９を掛け
ることができず、第４図に示すように遮光膜９を後退せ
ざるを得なくなっている。
画素サイズは年々小さくなっている。そのため、最も重
要な性能である感度（光利用率）を維持するためには第
３図に示すように垂直ＣＣＤ５に十分に遮光膜９を掛け
ることができず、第４図に示すように遮光膜９を後退せ
ざるを得なくなっている。
従って、Ａ１遮光膜９の端部とＳｉ基板１表面との間が
広がり入射光の漏れ込み成分２４が大きくなり、スミア
雑音が増加してしまうという問題が発生した。
広がり入射光の漏れ込み成分２４が大きくなり、スミア
雑音が増加してしまうという問題が発生した。
本発明の目的は、上記問題点を対策し、光の漏れ込みに
よるスミア成分を低減することにある。
よるスミア成分を低減することにある。
上記目的は、入射光の波長をλ、Ａｌ遮光膜９の端部と
Ｓｉ基板１表面との間の層間絶縁膜とゲート電極の平均
屈折率をｎとしたとき、Ａ１遮光膜９の端部とＳｉ基板
１表面との間の膜厚を（λ／２ｎ）以下に形成すること
によって達成される。
Ｓｉ基板１表面との間の層間絶縁膜とゲート電極の平均
屈折率をｎとしたとき、Ａ１遮光膜９の端部とＳｉ基板
１表面との間の膜厚を（λ／２ｎ）以下に形成すること
によって達成される。
ＡＩ遮光膜９の端部とＳｊ基板１表面との間の膜厚をカ
ットオフ波長の（λ／２ｎ）以下に形成する。これによ
り、光の漏れ込みを防ぎ、スミアを低減することができ
る。
ットオフ波長の（λ／２ｎ）以下に形成する。これによ
り、光の漏れ込みを防ぎ、スミアを低減することができ
る。
以下、本発明の実施例を図面を用いて説明する。
第５図は本発明を適用したインターラインＣＣＤ型固体
撮像素子の平面構成図を表したものである。
撮像素子の平面構成図を表したものである。
画素７７は図中破線で囲まれた部分で、ホトダイオード
７２．読み出しゲート電極７３．垂直シフトレジスタ７
４から戊っている。図中矢印で示したものが信号電荷の
転送方向である。ホトダイオード７２において光信号か
ら変換された蓄積された信号電荷は、読み出しゲート電
極７３を経て垂直シフトレジスタ７４に転送され、さら
に水平シフトレジスタ７５．出力アンプ７６を経て外部
回路に出力される。なお、例えば垂直シフトレジスタ７
４．水平シフトレジスタ７５はそれぞれ４相（φｖ工〜
φＶ４）、２相（φＨｘ ｔ φＨ２）パ／Ｌ／Ｘで駆
動される。
７２．読み出しゲート電極７３．垂直シフトレジスタ７
４から戊っている。図中矢印で示したものが信号電荷の
転送方向である。ホトダイオード７２において光信号か
ら変換された蓄積された信号電荷は、読み出しゲート電
極７３を経て垂直シフトレジスタ７４に転送され、さら
に水平シフトレジスタ７５．出力アンプ７６を経て外部
回路に出力される。なお、例えば垂直シフトレジスタ７
４．水平シフトレジスタ７５はそれぞれ４相（φｖ工〜
φＶ４）、２相（φＨｘ ｔ φＨ２）パ／Ｌ／Ｘで駆
動される。
第６図は本発明を適用した実施例であり、第５図に示し
た画素７７の部分の平面図を示したものである。破線２
０で囲まれた部分がアクティブ領域であり、ホトダイオ
ード部１７．読み出しチャンネル部１１．垂直ＣＣＤ部
１９からなっている。
た画素７７の部分の平面図を示したものである。破線２
０で囲まれた部分がアクティブ領域であり、ホトダイオ
ード部１７．読み出しチャンネル部１１．垂直ＣＣＤ部
１９からなっている。
破線２０の外の部分はアイソレーション領域であり、Ｐ
＋層が形成されている。１５．１６は各々垂直ＣＣＤの
転送ゲートであり、１５は読み出しゲートも兼ねている
。３５は遮光膜パターンを表している。
＋層が形成されている。１５．１６は各々垂直ＣＣＤの
転送ゲートであり、１５は読み出しゲートも兼ねている
。３５は遮光膜パターンを表している。
第１図は、本発明の一実施例を示す上記実施例のｃ−ｃ
’間の断面図を示したものである。本実施例が第４図に
示す従来例と異なるところは、遮光膜９とＸ型基板１表
面間の全膜厚ｔを（λ／２ｎ）以下としたところである
。なお、λは入射光の波長を、またｎは層間酸化膜３，
２１並びに垂直ＣＣＤゲート電極２２．２３の平均屈折
率を示している。ここで、ｎは次式で与えられる。
’間の断面図を示したものである。本実施例が第４図に
示す従来例と異なるところは、遮光膜９とＸ型基板１表
面間の全膜厚ｔを（λ／２ｎ）以下としたところである
。なお、λは入射光の波長を、またｎは層間酸化膜３，
２１並びに垂直ＣＣＤゲート電極２２．２３の平均屈折
率を示している。ここで、ｎは次式で与えられる。
１＝１工＋ｔ ２ ＋ ｔ ３ ＋ ｔ ４ ＋ｔ ｓ
である。
である。
ｔｌｔ＋ ｔｅｌ ｎｉｌ ｔｅｌ ｎ３１ ｔｉｔ
ｎ４１ ｔ４１ｎｓｌ ｔ、は各各、遮光膜９とゲート
電極２３間の絶縁膜、ゲー１へ電極２３．ゲート電極２
２と２３間の絶縁膜、ゲート電極２２．ゲート電極２２
とＮ型基板１間の絶縁膜、の屈折率及び厚さを示してい
る。
ｎ４１ ｔ４１ｎｓｌ ｔ、は各各、遮光膜９とゲート
電極２３間の絶縁膜、ゲー１へ電極２３．ゲート電極２
２と２３間の絶縁膜、ゲート電極２２．ゲート電極２２
とＮ型基板１間の絶縁膜、の屈折率及び厚さを示してい
る。
ところで、平行な鏡面間を光が反射しながら進む場合を
考えてみる。Ｎ型基板１表面と遮光膜９が鏡面に当たる
。この場合カットオフ波長λＣが存在し、λＣより長い
波長の光は減衰する。平行な鏡面間の距離をｔ、屈折率
をｎとすると、λ０＝２ｎｔという式が成り立つ。従っ
て本実施例のように遮光膜９とＮ型基板１表面間の全膜
厚ｔを（λ／２ｎ）以下とすることで、遮光膜９とＮ型
基板１表面との間の垂直ＣＣＤゲート電極を含む膜間を
多重反射してきた光が直接垂直ＣＣＤ５に入射すること
により発生する、従来問題となっていたスミア現象を抑
圧することができる。
考えてみる。Ｎ型基板１表面と遮光膜９が鏡面に当たる
。この場合カットオフ波長λＣが存在し、λＣより長い
波長の光は減衰する。平行な鏡面間の距離をｔ、屈折率
をｎとすると、λ０＝２ｎｔという式が成り立つ。従っ
て本実施例のように遮光膜９とＮ型基板１表面間の全膜
厚ｔを（λ／２ｎ）以下とすることで、遮光膜９とＮ型
基板１表面との間の垂直ＣＣＤゲート電極を含む膜間を
多重反射してきた光が直接垂直ＣＣＤ５に入射すること
により発生する、従来問題となっていたスミア現象を抑
圧することができる。
以上では、遮光膜９とＮ型基板１表面間を多重反射して
きた光によるスミア現象抑圧方法について述べたが、遮
光膜９と垂直ＣＣＤゲート電極２２．２３間や、垂直Ｃ
ＣＤゲート電極２２゜２３間や、垂直ＣＣＤゲート電極
２２．２３内を多重反則してきた光によるスミア現象抑
圧方法についても同様のことが言える。
きた光によるスミア現象抑圧方法について述べたが、遮
光膜９と垂直ＣＣＤゲート電極２２．２３間や、垂直Ｃ
ＣＤゲート電極２２゜２３間や、垂直ＣＣＤゲート電極
２２．２３内を多重反則してきた光によるスミア現象抑
圧方法についても同様のことが言える。
次に第７図について説明する。この図は、本発明の一実
施例である第１図のＣＣＤ型固体撮像素子の画素部の製
造方法を示したものである。
施例である第１図のＣＣＤ型固体撮像素子の画素部の製
造方法を示したものである。
例えばＮ型シリコン基板１からなる半導体基板表面に例
えばイオンインプランテーション、拡散により、Ｐ型ウ
ェル層２．ホトダイオードと成るＮ型層４．垂直ＣＣＤ
チャンネルと成るＮ型層５、とアイソレーション用Ｐ＋
層６が形成され、基板表面には酸化・デポジション工程
により酸化膜３６を介して垂直ＣＣＤゲート電極と成る
多結晶５ｉ３８が形成されている（第７図（ａ））。
えばイオンインプランテーション、拡散により、Ｐ型ウ
ェル層２．ホトダイオードと成るＮ型層４．垂直ＣＣＤ
チャンネルと成るＮ型層５、とアイソレーション用Ｐ＋
層６が形成され、基板表面には酸化・デポジション工程
により酸化膜３６を介して垂直ＣＣＤゲート電極と成る
多結晶５ｉ３８が形成されている（第７図（ａ））。
次にマスクを用いて多結晶５ｉ３８をドライエツチング
し垂直ＣＣＤゲート電極２２をパターンニング後、例え
ばデポジション工程により酸化膜３７を形成する（第７
図（ｂ））。同様にして垂直ＣＣＤゲート電極２３及び
酸化膜３を形成する（第７図（Ｃ））。さらに、例えば
デボ工程にょり形成された酸化膜２↓を介して遮光Ａ１
膜９を形成する（第７図（ｄ））。
し垂直ＣＣＤゲート電極２２をパターンニング後、例え
ばデポジション工程により酸化膜３７を形成する（第７
図（ｂ））。同様にして垂直ＣＣＤゲート電極２３及び
酸化膜３を形成する（第７図（Ｃ））。さらに、例えば
デボ工程にょり形成された酸化膜２↓を介して遮光Ａ１
膜９を形成する（第７図（ｄ））。
本発明の他の実施例を第８図（ｄ）を用いて説明する。
この図は第６図のＤ−Ｄ’間に相当する部分の断面図を
あられしている。本実施例が第１図に示す実施例と異な
るところは、ホトダイオードとなるＮ型層４の表面にＰ
＋層３２を新たに設けたところにある。これにより、ホ
トダイオードの容量増加や暗電流抑圧の効果がある。
あられしている。本実施例が第１図に示す実施例と異な
るところは、ホトダイオードとなるＮ型層４の表面にＰ
＋層３２を新たに設けたところにある。これにより、ホ
トダイオードの容量増加や暗電流抑圧の効果がある。
本庄値、ＴＶ学会全国大会３−１２（１９８６）「低残
像環めこみフォトダイオード型ＩＴＣＣＤセンサ」にお
いて述べられているように、ホトダイオードとなるＮ型
層４とＰ＋層３２は垂直ＣＣＤゲート電極２５をマスク
にしてセルファラインで形成することが望ましい。しか
しながら本実施例のように垂直ＣＣＤゲート電極２５の
膜厚が薄い場合、十分マスクとしての性能を果たさなく
なってくる。
像環めこみフォトダイオード型ＩＴＣＣＤセンサ」にお
いて述べられているように、ホトダイオードとなるＮ型
層４とＰ＋層３２は垂直ＣＣＤゲート電極２５をマスク
にしてセルファラインで形成することが望ましい。しか
しながら本実施例のように垂直ＣＣＤゲート電極２５の
膜厚が薄い場合、十分マスクとしての性能を果たさなく
なってくる。
この問題を解決するための、本発明の一実施例である第
１図のＣＣＤ型固体撮像素子の画素部の製造方広を第８
図を用いて説明する。
１図のＣＣＤ型固体撮像素子の画素部の製造方広を第８
図を用いて説明する。
本実施例が第７図に示す実施例と異なるところは、垂直
ＣＣＤゲート電極と成る多結晶５ｉ２５上に厚い酸化膜
２６を設け（第８図（ａ））、ホトレジスト２７をマス
クとして多結晶５ｉ２５と酸化膜２６を同時にトライエ
ツチングし、垂直ＣＣＤゲート電極２５．２６をパター
ンニングしたところである（第８図（ａ）、（ｂ））。
ＣＣＤゲート電極と成る多結晶５ｉ２５上に厚い酸化膜
２６を設け（第８図（ａ））、ホトレジスト２７をマス
クとして多結晶５ｉ２５と酸化膜２６を同時にトライエ
ツチングし、垂直ＣＣＤゲート電極２５．２６をパター
ンニングしたところである（第８図（ａ）、（ｂ））。
これによりホトダイオードとなるＮ型層２８やＰ中層３
０をイオン打込み工程により形成する際に（第８図（ｂ
）、（ｃ）） 、垂直ＣＣＤゲート電極２５．２６に十
分マスクとしての性能を持たせることができる。さらに
ホトダイオード４，３０形成後エツチングにより厚い酸
化膜２６を除去し、新たにデポジション工程により薄い
酸化膜２１を介して遮光膜９を設ける（第８図（ｄ））
ことにより、遮光膜９とＮ型基板１表面との間の垂直Ｃ
ＣＤゲート電極を含む膜厚を薄くすることができる。た
とえば、従来絶縁膜２１．ゲート電極２５及び絶縁膜３
の屈折率と膜厚を各々、１．５と１５０ｎｍ、４と２０
０ｎｍ、■、５ と５０ｎｍ、光の波長を６００ｎｍと
すると、＝２ より、 全膜厚は４００ｎｍとなり。
０をイオン打込み工程により形成する際に（第８図（ｂ
）、（ｃ）） 、垂直ＣＣＤゲート電極２５．２６に十
分マスクとしての性能を持たせることができる。さらに
ホトダイオード４，３０形成後エツチングにより厚い酸
化膜２６を除去し、新たにデポジション工程により薄い
酸化膜２１を介して遮光膜９を設ける（第８図（ｄ））
ことにより、遮光膜９とＮ型基板１表面との間の垂直Ｃ
ＣＤゲート電極を含む膜厚を薄くすることができる。た
とえば、従来絶縁膜２１．ゲート電極２５及び絶縁膜３
の屈折率と膜厚を各々、１．５と１５０ｎｍ、４と２０
０ｎｍ、■、５ と５０ｎｍ、光の波長を６００ｎｍと
すると、＝２ より、 全膜厚は４００ｎｍとなり。
２ｎ ２Ｘ２
に比べかなり厚くなってしまっていた。
これに対し、上述の製造法により、たとえば絶縁膜２１
．ゲート電極２５及び絶縁膜３の屈折率と膜厚を各々、
１．５ と５０ｎｍ、４と３０ｎｍ、１．５と５０ｎｍ
と薄くでき、光の波長を６００ｎｍとすると、 ＝２ より、 全膜厚＝１３０ｎｍ ２ｎ ２Ｘ２ 以下とできる。これにより、膜間を多重反射してきた光
が直接垂直ＣＣＤ５に入射することにより発生する、従
来問題となっていたスミア現象を１／１０以下に抑圧す
ることができる。
．ゲート電極２５及び絶縁膜３の屈折率と膜厚を各々、
１．５ と５０ｎｍ、４と３０ｎｍ、１．５と５０ｎｍ
と薄くでき、光の波長を６００ｎｍとすると、 ＝２ より、 全膜厚＝１３０ｎｍ ２ｎ ２Ｘ２ 以下とできる。これにより、膜間を多重反射してきた光
が直接垂直ＣＣＤ５に入射することにより発生する、従
来問題となっていたスミア現象を１／１０以下に抑圧す
ることができる。
本発明の他の実施例を第１０図を用いて説明する。本実
施例が第６図に示す実施例と異なるところは、垂直ＣＣ
Ｄゲート電極１５．１６の１部８０が厚く形成されてい
るところである。この垂直ＣＣＤゲート電極が厚く形成
されている部分は、遮光端から垂直ＣＣＤ５までの距離
が離れており、スミア雑音発生のほとんどない領域であ
る。従って、垂直ＣＣＤゲート電極の抵抗を維持したま
ま、遮光膜９とＮ型基板１表面との間の垂直ＣＣＤゲー
ト電極を含む主たる膜厚を薄く（λ／２ｎ）以下にてき
るので膜間を多重反射したきた光が直接垂直ＣＣＤ５に
入射することにより発生する、従来問題となっていたス
ミア現象を抑圧することができる。
施例が第６図に示す実施例と異なるところは、垂直ＣＣ
Ｄゲート電極１５．１６の１部８０が厚く形成されてい
るところである。この垂直ＣＣＤゲート電極が厚く形成
されている部分は、遮光端から垂直ＣＣＤ５までの距離
が離れており、スミア雑音発生のほとんどない領域であ
る。従って、垂直ＣＣＤゲート電極の抵抗を維持したま
ま、遮光膜９とＮ型基板１表面との間の垂直ＣＣＤゲー
ト電極を含む主たる膜厚を薄く（λ／２ｎ）以下にてき
るので膜間を多重反射したきた光が直接垂直ＣＣＤ５に
入射することにより発生する、従来問題となっていたス
ミア現象を抑圧することができる。
次に本実施例の製造方法を第９図を用いて説明する。こ
の図は第１０図のＢ−Ｂ’間の断面図をあられしたもの
である。例えば半導体基板表面にイオンインプランテー
ション、拡散によりＰ型ウェル層４０．垂直ＣＣＤチャ
ンネルと威るＮ型層４１が形成され、基板表面には酸化
・デボ工程により酸化膜４２を介して垂直ＣＣＤゲート
配線と成る多結晶Ｓｉ厚膜４３が形成される（第９図（
ａ））。次にマスクを用いて多結晶Ｓｉ厚膜４３をドラ
イエツチングし垂直ＣＣＤゲート配線４４をパターンユ
ング後、例えばデポジション工程により垂直ＣＣＤゲー
ト電極と成る多結晶Ｓｊ薄膜４５を形成する（第９図（
ｂ））。次にマスクを用いて多結晶Ｓｉ薄膜４５をドラ
イエツチングし垂直ＣＣＤゲート電極４６をパターンユ
ング後、例えばデボ工程により酸化膜４７を形成する（
第９図（Ｃ））。同様にして垂直ＣＣＤゲート４８．４
９及び酸化膜５０を形成する（第９図（ｄ））。さらに
、酸化膜５０を介して遮光Ａ１膜９を形成する（第９図
（ｅ））。
の図は第１０図のＢ−Ｂ’間の断面図をあられしたもの
である。例えば半導体基板表面にイオンインプランテー
ション、拡散によりＰ型ウェル層４０．垂直ＣＣＤチャ
ンネルと威るＮ型層４１が形成され、基板表面には酸化
・デボ工程により酸化膜４２を介して垂直ＣＣＤゲート
配線と成る多結晶Ｓｉ厚膜４３が形成される（第９図（
ａ））。次にマスクを用いて多結晶Ｓｉ厚膜４３をドラ
イエツチングし垂直ＣＣＤゲート配線４４をパターンユ
ング後、例えばデポジション工程により垂直ＣＣＤゲー
ト電極と成る多結晶Ｓｊ薄膜４５を形成する（第９図（
ｂ））。次にマスクを用いて多結晶Ｓｉ薄膜４５をドラ
イエツチングし垂直ＣＣＤゲート電極４６をパターンユ
ング後、例えばデボ工程により酸化膜４７を形成する（
第９図（Ｃ））。同様にして垂直ＣＣＤゲート４８．４
９及び酸化膜５０を形成する（第９図（ｄ））。さらに
、酸化膜５０を介して遮光Ａ１膜９を形成する（第９図
（ｅ））。
以上の実施例において、ＣＣＤ型固体撮像素子を用いた
場合についての実施例を説明したが、ＭＯ３型固体撮像
素子等に本発明を実施しても本発明の効果を発揮できる
ことは明らかである。
場合についての実施例を説明したが、ＭＯ３型固体撮像
素子等に本発明を実施しても本発明の効果を発揮できる
ことは明らかである。
本発明によれば、Ａｌ遮光膜９の端部とＳｉ基板１表面
との間の垂直ＣＣＤ電極を含む全膜厚をカットオフ波長
の（λ／２ｎ）以下に形成することにより、光の漏れ込
みを防ぎ、スミアを低減することができる。
との間の垂直ＣＣＤ電極を含む全膜厚をカットオフ波長
の（λ／２ｎ）以下に形成することにより、光の漏れ込
みを防ぎ、スミアを低減することができる。
第工図は本発明の一実施例の画素部の断面図、第２図、
第３図、第４図は従来例の画素部の断面図、第５図は本
発明を適用したインターラインＣＣＤ型固体撮像素子の
平面構成図、第６図、第１０図は本発明の一実施例の画
素部の平面図、第７図、第８図、第９図は本発明の一実
施例の画素部の製造工程を示した断面図である。 ３．１０，２１，２６，３６，３７，４２，４７゜５０
絶縁膜、４．土７，２８・ホトダイオードのＮ型層、
５，１９．４１・垂直ＣＣＤチャンネル層、６・・アイ
ソレーション用Ｐ＋層、７，８゜１．５．１６・・垂直
ＣＣＤゲート電極、９，３５゜５１・遮光膜、１２，１
３．２４・・・漏れ込み光、２０・・アクティブ領域、
２２，２３，２５，４６゜４９・・・垂直ＣＣＤゲート
電極薄膜、１８，４４゜４８・・・垂直ＣＣＤゲート配
線、２７，２９．３１・・・ホトレジスト、３０．３２
・・・ホトダイオードとなるＰ＋層、７２・・・ホトダ
イオード、７３・・・読み出しゲート、７４・・・垂直
ＣＣＤ、７５・・・水平ＣＣＤ、７６・・出力アンプ、
７７・画素、８０・・・ゲート電極厚膜部分。 ＶＪ １ 図 ￥Ｉ ｚ 目 猶 ３ 凶 猶 乙 図
第３図、第４図は従来例の画素部の断面図、第５図は本
発明を適用したインターラインＣＣＤ型固体撮像素子の
平面構成図、第６図、第１０図は本発明の一実施例の画
素部の平面図、第７図、第８図、第９図は本発明の一実
施例の画素部の製造工程を示した断面図である。 ３．１０，２１，２６，３６，３７，４２，４７゜５０
絶縁膜、４．土７，２８・ホトダイオードのＮ型層、
５，１９．４１・垂直ＣＣＤチャンネル層、６・・アイ
ソレーション用Ｐ＋層、７，８゜１．５．１６・・垂直
ＣＣＤゲート電極、９，３５゜５１・遮光膜、１２，１
３．２４・・・漏れ込み光、２０・・アクティブ領域、
２２，２３，２５，４６゜４９・・・垂直ＣＣＤゲート
電極薄膜、１８，４４゜４８・・・垂直ＣＣＤゲート配
線、２７，２９．３１・・・ホトレジスト、３０．３２
・・・ホトダイオードとなるＰ＋層、７２・・・ホトダ
イオード、７３・・・読み出しゲート、７４・・・垂直
ＣＣＤ、７５・・・水平ＣＣＤ、７６・・出力アンプ、
７７・画素、８０・・・ゲート電極厚膜部分。 ＶＪ １ 図 ￥Ｉ ｚ 目 猶 ３ 凶 猶 乙 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体上に形成された光電変換素子より成る感
光部と、該半導体基体上に第１の絶縁膜を介して設けた
第１のゲート電極により成るスイッチ素子を含む電荷読
み出し部より成り、該第１のゲート電極上部に第１の層
間絶縁膜を介して遮光膜を備えた固体撮像素子において
、入射光の波長をλ、上記第１の絶縁膜、上記第１の層
間絶縁膜と第１のゲート電極の平均屈折率をｎとしたと
き、上記第１の絶縁膜、上記第１の層間絶縁膜と第１の
ゲート電極の膜厚の和が（λ／２ｎ）以下であることを
特徴とする固体撮像素子。 ２、半導体基板上に形成された光電変換素子より成る感
光部と、該半導体基板上に第１の絶縁膜を介して設けた
第１のゲート電極と該第１のゲート電極上に第２の層間
絶縁膜を介して設けた第２のゲート電極により成るスイ
ッチ素子を含む電荷読み出し部より成り、該第２のゲー
ト電極上部に第１の層間絶縁膜を介して遮光膜を備えた
固体撮像素子において、入射光の波長をλ、上記第１の
絶縁膜、上記第１のゲート電極、上記第２の絶間絶縁膜
、上記第２のゲート電極と第１の層間絶縁膜の平均屈折
率をｍとしたとき、上記第１の絶縁膜、上記第１のゲー
ト電極、上記第２の層間絶縁膜、上記第２のゲート電極
と第１の層間絶縁膜の膜厚の和が（λ／２ｍ）以下であ
ることを特徴とする固体撮像素子。 ３、半導体基板上に形成された光電変換素子より成る感
光部と、該半導体基体上に第１の絶縁膜を介して設けた
第１のゲート電極と該第１のゲート電極上に第２の層間
絶縁膜を介して設けた第２のゲート電極による成るスイ
ッチ素子を含む電荷読み出し部より成り、該第２のゲー
ト電極上部に第１の層間絶縁膜を介して遮光膜を備えた
固体撮像素子において、入射光の波長をλ、上記第１の
絶縁膜、上記第２の層間絶縁膜、あるいは第１の層間絶
縁膜の屈折率をｋとしたとき、上記第１の絶縁膜、上記
第２の層間絶縁膜、あるいは第１の層間絶縁膜の膜厚が
（λ／２ｋ）以下であることを特徴とする固体撮像素子
。 ４、半導体基体上に形成された光電変換素子より成る感
光部と、該半導体基体上に第１の絶縁膜を介して設けた
第１のゲート電極と該第１のゲート電極上に第２の層間
絶縁膜を介して設けた第２のゲート電極により成るスイ
ッチ素子を含む電荷読み出し部より成り、該第２のゲー
ト電極上部に第１の層間絶縁膜を介して遮光膜を備えた
固体撮像素子において、入射光の波長をλ、上記第１の
ゲート電極あるいは上記第２のゲート電極の屈折率をａ
としたとき、上記第１のゲート電極あるいは上記第２の
ゲート電極の膜厚が（λ／２ａ）以下であることを特徴
とする固体撮像素子。 ５、半導体基体上に形成された光電変換素子より成る感
光部と、該半導体基体上に第１の絶縁膜を介して設けた
第１のゲート電極と該第１のゲート電極上に第２の層間
絶縁膜を介して設けた第２のゲート電極により成るスイ
ッチ素子を含む電荷読み出し部より成り、該第２のゲー
ト電極上部に第１の層間絶縁膜を介して遮光膜を備えた
固体撮像素子において、上記第１のゲート電極あるいは
上記第２のゲート電極の膜厚は一部厚く形成されている
ことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049367A JPH03253076A (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9049367A JPH03253076A (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03253076A true JPH03253076A (ja) | 1991-11-12 |
Family
ID=12829050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9049367A Pending JPH03253076A (ja) | 1990-03-02 | 1990-03-02 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03253076A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204992A (ja) * | 2010-03-26 | 2011-10-13 | Sony Corp | 固体撮像素子およびその製造方法、並びに電子機器 |
-
1990
- 1990-03-02 JP JP9049367A patent/JPH03253076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204992A (ja) * | 2010-03-26 | 2011-10-13 | Sony Corp | 固体撮像素子およびその製造方法、並びに電子機器 |
| US8901618B2 (en) | 2010-03-26 | 2014-12-02 | Sony Corporation | Solid-state image pickup element, method of manufacturing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710370B2 (en) | Image sensor with performance enhancing structures | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| JPS6218755A (ja) | 固体撮像装置 | |
| JPH04363064A (ja) | 固体撮像装置及びその製造方法 | |
| US4148051A (en) | Solid-state imaging device | |
| JPH02100363A (ja) | 固体撮像素子 | |
| JPH0964329A (ja) | 固体撮像素子 | |
| JPS6089967A (ja) | 光電変換素子 | |
| JPH03253076A (ja) | 固体撮像素子 | |
| JPH0430192B2 (ja) | ||
| JP2521789B2 (ja) | 固体撮像装置の感光部構造 | |
| JPH07153932A (ja) | 固体撮像装置 | |
| JPH04263469A (ja) | 固体撮像装置 | |
| JPS63142859A (ja) | 固体撮像装置 | |
| Stevens et al. | Large-format 1280 x 1024 full-frame CCD image sensor with a lateral-overflow drain and transparent gate electrode | |
| JPS62269354A (ja) | 固体撮像素子 | |
| JPS59163860A (ja) | 固体撮像素子 | |
| KR100258974B1 (ko) | 전하결합형 이미지 센서의 제조방법 | |
| JPH0590551A (ja) | 固体撮像装置 | |
| JPS62190870A (ja) | 固体撮像装置およびその製造方法 | |
| JPH01241161A (ja) | 固体撮像装置 | |
| JPH04258167A (ja) | 固体撮像素子 | |
| JPH0294664A (ja) | 固体撮像素子 | |
| JPH04245474A (ja) | 固体撮像素子 | |
| JP2000004015A (ja) | 固体撮像素子 |