JPS6218755A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6218755A JPS6218755A JP60156953A JP15695385A JPS6218755A JP S6218755 A JPS6218755 A JP S6218755A JP 60156953 A JP60156953 A JP 60156953A JP 15695385 A JP15695385 A JP 15695385A JP S6218755 A JPS6218755 A JP S6218755A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- electrodes
- solid
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 50
- 239000010409 thin film Substances 0.000 claims description 28
- 238000003384 imaging method Methods 0.000 claims description 14
- 238000009499 grossing Methods 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 3
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は固体のスイッチング走査素子と光導電膜とを組
み合おせた形の固体撮像装置に関する。
み合おせた形の固体撮像装置に関する。
光導電膜を積層させた形の固体撮像装置は、受光素子と
して光導電膜を用い、高感度で低スミアという優れた特
徴を有する。このため監視用ＴＶカメラ等の多くのＴＶ
カメラに利用でき、次世代の固体撮像装置として開発が
盛んである。
して光導電膜を用い、高感度で低スミアという優れた特
徴を有する。このため監視用ＴＶカメラ等の多くのＴＶ
カメラに利用でき、次世代の固体撮像装置として開発が
盛んである。
この種の固体撮像装置の一例としては、電荷転送機能を
有する半導体基板例えばＣＣＤ上に、光導電膜と透明電
極を順次積層させた形の構造のものがある。即ち、半導
体基板に形成され一画素ごとに分離されたダイオード領
域に接続された画素電極を、半導体基板上に設けている
。そしてこの画素電極上に光導電膜を形成し、更に光導
電膜上に透明電極を設けている。なお光導電膜が形成さ
れる表面を平滑化するため、半導体基板の凹凸表面上に
絶縁層を形成することがある。
有する半導体基板例えばＣＣＤ上に、光導電膜と透明電
極を順次積層させた形の構造のものがある。即ち、半導
体基板に形成され一画素ごとに分離されたダイオード領
域に接続された画素電極を、半導体基板上に設けている
。そしてこの画素電極上に光導電膜を形成し、更に光導
電膜上に透明電極を設けている。なお光導電膜が形成さ
れる表面を平滑化するため、半導体基板の凹凸表面上に
絶縁層を形成することがある。
この固体撮像装置では、明るい被写体を写したとき、光
導電膜で発生する電荷がＣＣＤの転送容量より大きくな
って、ＣＣＤ内で蓄積された電荷が垂直転送回路よりあ
ふれだし、ブルーミングやスミアを発生することがある
。
導電膜で発生する電荷がＣＣＤの転送容量より大きくな
って、ＣＣＤ内で蓄積された電荷が垂直転送回路よりあ
ふれだし、ブルーミングやスミアを発生することがある
。
例えばこのブルーミング現象を抑制するために、横型或
いは縦型のオーバーフロードレインを半導体基板内に形
成することがある。しかし横型のオーバーフロードレイ
ンの場合は、各絵素に隣接してオーバーフローコントロ
ール及びオーバーフロードレインを形成する必要がある
ので、蓄積ダイオードと転送回路の面積が減少して固体
撮像装置の性能が劣化することになる。また縦型のオー
バーフロードレインの場合は、半導体基板内に三次元的
に形成し例えば二重ｐウェル構造となっているので、半
導体基板にきずが発生しゃすく、しがも製造プロセスが
複雑である。
いは縦型のオーバーフロードレインを半導体基板内に形
成することがある。しかし横型のオーバーフロードレイ
ンの場合は、各絵素に隣接してオーバーフローコントロ
ール及びオーバーフロードレインを形成する必要がある
ので、蓄積ダイオードと転送回路の面積が減少して固体
撮像装置の性能が劣化することになる。また縦型のオー
バーフロードレインの場合は、半導体基板内に三次元的
に形成し例えば二重ｐウェル構造となっているので、半
導体基板にきずが発生しゃすく、しがも製造プロセスが
複雑である。
またブルーミング現象の抑制等を考慮して光導電膜側に
細工をした例が、特開昭５８−１７７８４号公報や特開
昭５８−８０９７５号公報に記載されている。
細工をした例が、特開昭５８−１７７８４号公報や特開
昭５８−８０９７５号公報に記載されている。
例えば特開昭５８−１７７８４号公報では、画素電極間
の間隙に余剰な電荷を制御する新たな制御電極を設置し
ている。この制御電極は解像度劣化対策として設置する
もので、余剰な電荷を制御するという観点からみれば、
これはブルーミング対策の１方法となりうるが、次のよ
うな欠点が生じる。
の間隙に余剰な電荷を制御する新たな制御電極を設置し
ている。この制御電極は解像度劣化対策として設置する
もので、余剰な電荷を制御するという観点からみれば、
これはブルーミング対策の１方法となりうるが、次のよ
うな欠点が生じる。
即ち画素数が高密度になると、画素電極間の間隙が１〜
２１程度になるので、この間隙に同一平面上で制御電極
を設置するのは極めて困難である。
２１程度になるので、この間隙に同一平面上で制御電極
を設置するのは極めて困難である。
そしてたとえ設置できたとしても、画素電極と制御電極
との間の破壊電圧は極めて小さな値となり。
との間の破壊電圧は極めて小さな値となり。
安定な動作を行なうのは難しい。
また特開昭５８−８０９７５号公報では、制御電極を正
孔阻止層と光電変換層との間に設置している。
孔阻止層と光電変換層との間に設置している。
この制御電極は正孔阻止層及び光電変換層との接合形態
があいまいで、確実なブルーミング制御は行ない難い。
があいまいで、確実なブルーミング制御は行ない難い。
そして正孔阻止層は薄いので、前の例と同様に画素電極
と制御電極との間の電圧破壊を起こしやすい。
と制御電極との間の電圧破壊を起こしやすい。
一方スミアを抑制するためには、半導体基板内に入り込
む入射光に対して光じゃへいを行なうことが必要である
が、特開昭５１１１−１７７８４号公報や特開昭５８−
８０９７５号公報に示された発明の構造では、この光し
ゃへいが不完全になることは明らかである。
む入射光に対して光じゃへいを行なうことが必要である
が、特開昭５１１１−１７７８４号公報や特開昭５８−
８０９７５号公報に示された発明の構造では、この光し
ゃへいが不完全になることは明らかである。
本発明はこのような従来の欠点を解決するためになされ
たもので、安定な動作でブルーミングやスミアを抑制す
る機能を有する固体撮像装置の提供を目的とする。
たもので、安定な動作でブルーミングやスミアを抑制す
る機能を有する固体撮像装置の提供を目的とする。
即ち本発明は１画素電極間の間隙に対応する位置に、絶
縁膜を介して画素電極とオーバーラツプしている金属電
極と、この金属電極に対して光導電膜と阻止型接触する
半導体薄膜とを有し、耐電圧破壊を考慮して接合形態の
明確のダイオード構造を設けたことを特徴とする光導電
膜積層形の固体撮像装置である。
縁膜を介して画素電極とオーバーラツプしている金属電
極と、この金属電極に対して光導電膜と阻止型接触する
半導体薄膜とを有し、耐電圧破壊を考慮して接合形態の
明確のダイオード構造を設けたことを特徴とする光導電
膜積層形の固体撮像装置である。
以下本発明の詳細を図面を参照して説明する。
第１図は本発明の一実施例を示す図である。これからこ
の実施例を製造工程に従って説明する。
の実施例を製造工程に従って説明する。
まず半導体基板（１）例えばｐウェルが形成されたｐ＋
型シリコン基板の一面には、 ｐｎ接合からなる電荷
蓄積ダイオード（２）と、ｎ十型の埋め込みチャネルＣ
ＯＤからなる垂直ＣＯＤ （３）とが隣接して形成され
、更にこの一体となったものがチャネルストップ（４）
により互いに分離されている。 そして転送電極（５）
を絶縁するための絶縁膜（６）が。
型シリコン基板の一面には、 ｐｎ接合からなる電荷
蓄積ダイオード（２）と、ｎ十型の埋め込みチャネルＣ
ＯＤからなる垂直ＣＯＤ （３）とが隣接して形成され
、更にこの一体となったものがチャネルストップ（４）
により互いに分離されている。 そして転送電極（５）
を絶縁するための絶縁膜（６）が。
電荷蓄積ダイオード（２）のｎ十型領域上の一部が露出
するように転送電極（５）とともに形成されている。こ
うして半導体基板（１）には、電荷蓄積部や走査部が形
成される。なお転送電極（５）には外部から所定のパル
スが印加されるようになっていて、電荷蓄積ダイオード
（２）内の電荷を垂直ＣＯＤ （３）に移した後、順次
一方向に転送できる。そして半導体基板（１）上に一部
が電荷蓄積ダイオード（２）のｎ中型領域に接触するよ
うに１例えばＡＪ−５ｉからなる第１電極（７）が互い
に一画素ごとに分離して形成されている０次に第１電極
（７）上に例えばポリイミドからなる絶縁層（８）を形
成して半導体基板（１）を平滑化した後、続いて第４電
極（９）の形成材料である例えば厚さ２０００人程度０
Ｃｒ薄膜と、半導体薄膜（１０）の形成材料である例え
ば厚さ２００人程０のｐ型の水素化アモルファスシリコ
ン膜（以下ｐ型ａ−５ｉ：Ｈ膜と称す）とを順次それぞ
れスパッタ法とグロー放電分解法で形成する。そして画
素電極となるべき第２電極（１１）と第１電極（７）と
を接続するためのコンタクトホール（１２）を形成する
予定の部分を囲む領域において、前述のＣｒ薄膜と ｐ
型ａ−８ｉ：Ｈ膜とからなる二重層を同時にエツチング
して、所定の形状の第４電極（９）及び半導体薄膜（１
０）を形成する。なおここで第４電極（９）は、外部電
源（１３）によ°リバイアス電圧を印加できる構造にな
っている６次に第４電極（９）及び半導体薄膜（１０）
を覆うように、再度例えばポリイミドからなる絶縁層（
８）を形成して、半導体基板（１）を平滑化する１次に
絶縁層（８）にコンタクトホール（１２）、（１４）が
設けられ、 コンタクトホール（１２） 、 （１４）
からはそれぞれ第１電極（６）と半導体薄膜（ｌＯ）の
部分が露出する。そして絶縁層（８）上に所定の間隔を
おいてしかもコンタクトホール（１２）を覆うように、
例えばＡｌ１−８ｉからなる画素電極である第２電極（
１１）が形成されている。そして第２電極（１１）上に
は光導電膜（１５）として、ｉ型の水素化アモルファス
シリコン膜（１５１） （以下ｉ型ａ −３ｉ：Ｈ膜と
称す）とｐ型の水素化アモルファスシリコンカーバイド
膜（１５２） （以下ｐ型ａ−５ｉＣ：Ｈ膜と称す）を
順次、グロー放電分解法によりそれぞれ約３−１約２０
０人の厚さに形成されている。
するように転送電極（５）とともに形成されている。こ
うして半導体基板（１）には、電荷蓄積部や走査部が形
成される。なお転送電極（５）には外部から所定のパル
スが印加されるようになっていて、電荷蓄積ダイオード
（２）内の電荷を垂直ＣＯＤ （３）に移した後、順次
一方向に転送できる。そして半導体基板（１）上に一部
が電荷蓄積ダイオード（２）のｎ中型領域に接触するよ
うに１例えばＡＪ−５ｉからなる第１電極（７）が互い
に一画素ごとに分離して形成されている０次に第１電極
（７）上に例えばポリイミドからなる絶縁層（８）を形
成して半導体基板（１）を平滑化した後、続いて第４電
極（９）の形成材料である例えば厚さ２０００人程度０
Ｃｒ薄膜と、半導体薄膜（１０）の形成材料である例え
ば厚さ２００人程０のｐ型の水素化アモルファスシリコ
ン膜（以下ｐ型ａ−５ｉ：Ｈ膜と称す）とを順次それぞ
れスパッタ法とグロー放電分解法で形成する。そして画
素電極となるべき第２電極（１１）と第１電極（７）と
を接続するためのコンタクトホール（１２）を形成する
予定の部分を囲む領域において、前述のＣｒ薄膜と ｐ
型ａ−８ｉ：Ｈ膜とからなる二重層を同時にエツチング
して、所定の形状の第４電極（９）及び半導体薄膜（１
０）を形成する。なおここで第４電極（９）は、外部電
源（１３）によ°リバイアス電圧を印加できる構造にな
っている６次に第４電極（９）及び半導体薄膜（１０）
を覆うように、再度例えばポリイミドからなる絶縁層（
８）を形成して、半導体基板（１）を平滑化する１次に
絶縁層（８）にコンタクトホール（１２）、（１４）が
設けられ、 コンタクトホール（１２） 、 （１４）
からはそれぞれ第１電極（６）と半導体薄膜（ｌＯ）の
部分が露出する。そして絶縁層（８）上に所定の間隔を
おいてしかもコンタクトホール（１２）を覆うように、
例えばＡｌ１−８ｉからなる画素電極である第２電極（
１１）が形成されている。そして第２電極（１１）上に
は光導電膜（１５）として、ｉ型の水素化アモルファス
シリコン膜（１５１） （以下ｉ型ａ −３ｉ：Ｈ膜と
称す）とｐ型の水素化アモルファスシリコンカーバイド
膜（１５２） （以下ｐ型ａ−５ｉＣ：Ｈ膜と称す）を
順次、グロー放電分解法によりそれぞれ約３−１約２０
０人の厚さに形成されている。
そして光導電膜（１５）上には、マグネトロンスパッタ
法により例えばＩＴＯからなる透光性の第３電極（１６
）が形成されている。なおｐ型ａ−８ｉＣ：Ｈ膜（１５
２）は、第３電極（１６）からの電子の注入を阻止する
電子阻止層である。また第３電極（１６）は外部電源（
１７）によりバイアス電圧を印加できるようになってい
る。
法により例えばＩＴＯからなる透光性の第３電極（１６
）が形成されている。なおｐ型ａ−８ｉＣ：Ｈ膜（１５
２）は、第３電極（１６）からの電子の注入を阻止する
電子阻止層である。また第３電極（１６）は外部電源（
１７）によりバイアス電圧を印加できるようになってい
る。
第２図はこの実施例における半導体薄膜（１０）と第２
電極（１１）の位置関係の一例を光導電膜（１５）側か
らみた図である。同図に示すように□、第２電極（１１
）は形状が六角形であり、斜線部分で表わした半導体薄
膜（ｌＯ）及び第４電極（９）とはオーバーラツプさせ
である。また点線とクロスハツチングで示した円はそれ
ぞれコンタクトホール（１２）、 （１４）を表わして
おり、コンタクトホール（１４）は第２電極（１１）の
角に設置しである。
電極（１１）の位置関係の一例を光導電膜（１５）側か
らみた図である。同図に示すように□、第２電極（１１
）は形状が六角形であり、斜線部分で表わした半導体薄
膜（ｌＯ）及び第４電極（９）とはオーバーラツプさせ
である。また点線とクロスハツチングで示した円はそれ
ぞれコンタクトホール（１２）、 （１４）を表わして
おり、コンタクトホール（１４）は第２電極（１１）の
角に設置しである。
この実施例では信号電荷は電子であるので、第２電極（
１１）はｉ型ａ−８ｉ：Ｈ膜（１５１）に対しで注入型
接触である。また半導体薄膜（１０）とｐ型ａ−８ｉＣ
：Ｈ膜（１５２）は、それぞれ第４電極（９）と第３電
極（１６）に対して阻止型接触している。これらの接合
のなかで第２電極（１１）／ｉｉ型−８ｉ：Ｈ膜（１５
１） ／半導体薄膜（１Ｇ） ／第４電極（９）の構造
によりオーバーフロードレインダイオードといったもの
が構成され、このダイオードは第２電極（１１）を共通
電極として二ｉ型ａ−８ｉ：Ｈ膜（１５１）及びｐ型Δ
−５ｉＣ：Ｈ膜（１５２）からなるフォトダイオードと
並列に接続しているようになっている。
１１）はｉ型ａ−８ｉ：Ｈ膜（１５１）に対しで注入型
接触である。また半導体薄膜（１０）とｐ型ａ−８ｉＣ
：Ｈ膜（１５２）は、それぞれ第４電極（９）と第３電
極（１６）に対して阻止型接触している。これらの接合
のなかで第２電極（１１）／ｉｉ型−８ｉ：Ｈ膜（１５
１） ／半導体薄膜（１Ｇ） ／第４電極（９）の構造
によりオーバーフロードレインダイオードといったもの
が構成され、このダイオードは第２電極（１１）を共通
電極として二ｉ型ａ−８ｉ：Ｈ膜（１５１）及びｐ型Δ
−５ｉＣ：Ｈ膜（１５２）からなるフォトダイオードと
並列に接続しているようになっている。
第３図はこの実施例のブルーミング抑制原理を説明する
ためのエネルギーバンド図であり、同図（ａ）は入射光
量が少ない場合、同図（ｂ）は入射光量が多い場合を示
している。また第３図において。
ためのエネルギーバンド図であり、同図（ａ）は入射光
量が少ない場合、同図（ｂ）は入射光量が多い場合を示
している。また第３図において。
ＶＡはｐ型ａ−５ｉＣ：Ｈ膜（１５２）と第３電極（１
６）が形成する障壁エネルギー、ＶＢは第４電極（９）
と半導体薄膜（１０）が形成する障壁エネルギー、■Ｄ
はオーバーフロードレインダイオードにおける第２電極
（１１）の半導体薄膜（１０）に対するエネルギー差を
表わしでいる。一般に第４電極（９）が零電位のときＶ
Ａ≧ＶＢとなるようにｐ型層を選択するのが望ましく、
この観点から光電変換を行なうダイオードのｐ型層には
ｐ型層−ｓｉｃ：）（膜（１５２）、オーバーフロード
レインダイオードのｐ型層である半導体薄膜（１０）に
はｐ型層−Ｓｉ：Ｈ膜を用いている。ところで光が入射
すると、 ｉ型層−３ｉ：Ｈ膜（１５１）内で光電変換
をして電子正孔対が発生する。そして生成された電子は
ｉ型層−８ｉ：Ｈ膜（１５１）内の内部電界によって移
動するが、 この大部分は半導体薄膜（１０）を通して
第４電極（９）の方向には移動しないで第２電極（１１
）に収集されて充電される。このようにして充電が進行
するが、第３図（ａ）に示すように入射光量が小さいと
、第２電極（１１）のエネルギー上昇も小さいので、
ＶＤは充分に大きく、第２電極（１１）に集積された電
子は半導体薄膜（１０）を超えて第４電極（９）へ流出
することができず、全部の電子が垂直ＣＣＤ （３）に
読み出される。 しかし第３図（ｂ）に示すように入射
光量が大きいと、第２電極（１１）のエネルギーが上昇
してＶＤが充分に小さくなり、余剰な電子が半導体薄膜
（１０）を越えて第４電極（９）へ流出することが可能
になる。故に垂直ＣＯＤ （３）の転送飽和量以上の余
剰な電子量が第４電極（９）へ流出するように、ＶＢの
大きさを外部電源（１３）より与えるバイアス電圧によ
ってあらかじめ調節しておけば、ブルーミング現象を完
全に抑制することができる。なお与えるバイアス電圧は
パルス電圧であってもよい。
６）が形成する障壁エネルギー、ＶＢは第４電極（９）
と半導体薄膜（１０）が形成する障壁エネルギー、■Ｄ
はオーバーフロードレインダイオードにおける第２電極
（１１）の半導体薄膜（１０）に対するエネルギー差を
表わしでいる。一般に第４電極（９）が零電位のときＶ
Ａ≧ＶＢとなるようにｐ型層を選択するのが望ましく、
この観点から光電変換を行なうダイオードのｐ型層には
ｐ型層−ｓｉｃ：）（膜（１５２）、オーバーフロード
レインダイオードのｐ型層である半導体薄膜（１０）に
はｐ型層−Ｓｉ：Ｈ膜を用いている。ところで光が入射
すると、 ｉ型層−３ｉ：Ｈ膜（１５１）内で光電変換
をして電子正孔対が発生する。そして生成された電子は
ｉ型層−８ｉ：Ｈ膜（１５１）内の内部電界によって移
動するが、 この大部分は半導体薄膜（１０）を通して
第４電極（９）の方向には移動しないで第２電極（１１
）に収集されて充電される。このようにして充電が進行
するが、第３図（ａ）に示すように入射光量が小さいと
、第２電極（１１）のエネルギー上昇も小さいので、
ＶＤは充分に大きく、第２電極（１１）に集積された電
子は半導体薄膜（１０）を超えて第４電極（９）へ流出
することができず、全部の電子が垂直ＣＣＤ （３）に
読み出される。 しかし第３図（ｂ）に示すように入射
光量が大きいと、第２電極（１１）のエネルギーが上昇
してＶＤが充分に小さくなり、余剰な電子が半導体薄膜
（１０）を越えて第４電極（９）へ流出することが可能
になる。故に垂直ＣＯＤ （３）の転送飽和量以上の余
剰な電子量が第４電極（９）へ流出するように、ＶＢの
大きさを外部電源（１３）より与えるバイアス電圧によ
ってあらかじめ調節しておけば、ブルーミング現象を完
全に抑制することができる。なお与えるバイアス電圧は
パルス電圧であってもよい。
この実施例では、第４電極（９）及び半導体薄膜（１０
）は光導電膜（１５）と接触する部分を除いて絶縁層（
８）の内部に埋め込まれ、且つ第４電極（９）が第２電
極（１１）とオーバーラツプする構造であるため、第４
電極（９）は光シールドとしての効果も有するようにな
り、スミアを大幅に低減することができる。 また第３
図のＶＢの大きさは、第４電極（９）の形成条件にほと
んど影響されないで半導体薄膜（１０）とｉ型層 Ｓ
ｉ：Ｈ膜（１５１）との接合で大部分が決定されるので
、第４電極（９）と第２電極（１１）の間の電圧破壊現
象の防止効果は格段に優れたものとなる。更に余剰な電
荷を制御する制御電極に相当する第４電極（９）は、最
大で１画素幅程度の大きさにすることができるため、大
幅なプロセスマージンが可能である。
）は光導電膜（１５）と接触する部分を除いて絶縁層（
８）の内部に埋め込まれ、且つ第４電極（９）が第２電
極（１１）とオーバーラツプする構造であるため、第４
電極（９）は光シールドとしての効果も有するようにな
り、スミアを大幅に低減することができる。 また第３
図のＶＢの大きさは、第４電極（９）の形成条件にほと
んど影響されないで半導体薄膜（１０）とｉ型層 Ｓ
ｉ：Ｈ膜（１５１）との接合で大部分が決定されるので
、第４電極（９）と第２電極（１１）の間の電圧破壊現
象の防止効果は格段に優れたものとなる。更に余剰な電
荷を制御する制御電極に相当する第４電極（９）は、最
大で１画素幅程度の大きさにすることができるため、大
幅なプロセスマージンが可能である。
第４図は本発明の他の実施例を示す図であり。
第１図と対応する部分には同一の符号を付しである。こ
の実施例では第１図に示した実施例と異なり、第２電極
（１１）間の間隙上を覆うように、例えホ０ ばヅリイミドからなる絶縁膜（２０）を介して例えばＣ
ｒからなる第４電極（９）が形成され、更に第４電極（
９）を覆うように半導体薄膜（１０）としてｐ型層−５
ｉ：Ｈ膜が形成されている。そここで第４電極（９）は
第２電極（１１）とオーバーラツプし、半導体薄膜（１
０）は第２電極（１１）と短絡しないように完全に絶縁
！！（２０）上に載っている。
の実施例では第１図に示した実施例と異なり、第２電極
（１１）間の間隙上を覆うように、例えホ０ ばヅリイミドからなる絶縁膜（２０）を介して例えばＣ
ｒからなる第４電極（９）が形成され、更に第４電極（
９）を覆うように半導体薄膜（１０）としてｐ型層−５
ｉ：Ｈ膜が形成されている。そここで第４電極（９）は
第２電極（１１）とオーバーラツプし、半導体薄膜（１
０）は第２電極（１１）と短絡しないように完全に絶縁
！！（２０）上に載っている。
第５図はこの実施例における第４電極（９）、半導体薄
膜（ｌＯ）及び第２電極（１１）の位置関係の一例を光
導電膜（１５）側からみた図である。同図で斜線領域は
半導体薄膜（１０）、斜線領域内の破線により形成され
た帯状領域は第４電極（９）、斜線領域内の実線により
囲まれた四角形状の領域は第２電極（封）１点線の円は
コンタクトホール（１２）を表わしている。この実施例
は第１図に示した実施例と同様の効果があるばかりでな
く、第５図に示すようにオーバーフロードレインダイオ
ードの構造が第２１を極（１１）の周辺領域のすべてに
存在するため、オーバーフロードレインダイオードの場
所によるエネルギー分布のひずみが少なく、スムーズな
余剰な電子の流出が可能である。
膜（ｌＯ）及び第２電極（１１）の位置関係の一例を光
導電膜（１５）側からみた図である。同図で斜線領域は
半導体薄膜（１０）、斜線領域内の破線により形成され
た帯状領域は第４電極（９）、斜線領域内の実線により
囲まれた四角形状の領域は第２電極（封）１点線の円は
コンタクトホール（１２）を表わしている。この実施例
は第１図に示した実施例と同様の効果があるばかりでな
く、第５図に示すようにオーバーフロードレインダイオ
ードの構造が第２１を極（１１）の周辺領域のすべてに
存在するため、オーバーフロードレインダイオードの場
所によるエネルギー分布のひずみが少なく、スムーズな
余剰な電子の流出が可能である。
なお今までの実施例では、オーバーフロードレインダイ
オードとしてｉ −ｐ構造を説明してきたが、第２電極
（１１）上にｎ型層を形成したいわゆるｎ−１−ｐ構造
であってもよい。また信号電荷は電子である場合を例に
とり説明したが、正孔であってももちろん本発明を適用
でき、極性を逆にした形になる。更に半導体薄膜（１０
）はａ−８ｉ：Ｈ膜に限らず、水素化アモルファスシリ
コンナイトライド膜やポリシリコン膜等の中から選択し
てもよい。
オードとしてｉ −ｐ構造を説明してきたが、第２電極
（１１）上にｎ型層を形成したいわゆるｎ−１−ｐ構造
であってもよい。また信号電荷は電子である場合を例に
とり説明したが、正孔であってももちろん本発明を適用
でき、極性を逆にした形になる。更に半導体薄膜（１０
）はａ−８ｉ：Ｈ膜に限らず、水素化アモルファスシリ
コンナイトライド膜やポリシリコン膜等の中から選択し
てもよい。
以上説明したように本発明の固体撮像装置は、画素電極
間の間隙に対応する位置に１画素電極とオーバーラツプ
する第４電極及び光導電膜と第４電極に対して阻止型接
触する半導体膜から構成されるオーバーフロードレイン
構造を設けてなるので、安定な動作でブルーミングやス
ミアを抑制することができる。
間の間隙に対応する位置に１画素電極とオーバーラツプ
する第４電極及び光導電膜と第４電極に対して阻止型接
触する半導体膜から構成されるオーバーフロードレイン
構造を設けてなるので、安定な動作でブルーミングやス
ミアを抑制することができる。
第１図と第４図は本発明の一実施例を示す断面図、第２
図と第５図は本発明の第２電極等の位置関係の一例を示
す平面図、第３図は本発明のブルーミング抑制原理を説
明するためのエネルギーバンド図である。 （１）・・・半導体基板 （７）・・・第１電極（８
）・・・絶縁層 （９）・・・第４電極（１０）
・・・半導体薄膜 （１１）・・・第２電極（１５）
・・・光導電膜 （１６）・・・第３電極代理人
弁理士 則 近 憲 倍 量 大胡典夫 第 １ 図 第３図 第３図 第５図
図と第５図は本発明の第２電極等の位置関係の一例を示
す平面図、第３図は本発明のブルーミング抑制原理を説
明するためのエネルギーバンド図である。 （１）・・・半導体基板 （７）・・・第１電極（８
）・・・絶縁層 （９）・・・第４電極（１０）
・・・半導体薄膜 （１１）・・・第２電極（１５）
・・・光導電膜 （１６）・・・第３電極代理人
弁理士 則 近 憲 倍 量 大胡典夫 第 １ 図 第３図 第３図 第５図
Claims (5)
- （１）電荷蓄積部と走査部が形成された半導体基板と、
この半導体基板上に一部が前記電荷蓄積部に接触するよ
うに互いに分離して形成された第１電極と、この第１電
極上を平滑化する絶縁層と、この絶縁層上に所定の間隔
をおいて形成され且つ前記第１電極と接続された画素電
極である第２電極と、この第２電極上に形成された光導
電膜と、この光導電膜上に形成された透光性の第３電極
とを備えた固体撮像装置において、前記第２電極間の間
隙に対応する位置に、前記第２電極とオーバーラップし
ている第４電極と、この第４電極に対して前記光導電膜
と阻止型接触する半導体薄膜とを有することを特徴とす
る固体撮像装置。 - （２）前記第４電極及び前記半導体薄膜は、前記光導電
膜と接触する部分を除いて前記絶縁層の内部に埋め込ま
れていることを特徴とする特許請求の範囲第１項記載の
固体撮像装置。 - （３）前記第４電極及び前記半導体薄膜は、前記第２電
極間の間隙上に絶縁膜を介して形成されていることを特
徴とする特許請求の範囲第１項記載の固体撮像装置。 - （４）前記第４電極は外部よりバイアス電圧を印加でき
る構造であることを特徴とする特許請求の範囲第１項記
載の固体撮像装置。 - （５）前記半導体薄膜及び前記光導電膜は水素を含有し
たアモルファスシリコン系の材料からなることを特徴と
する特許請求の範囲第１項記載の固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156953A JPS6218755A (ja) | 1985-07-18 | 1985-07-18 | 固体撮像装置 |
| EP86109702A EP0214408B1 (en) | 1985-07-18 | 1986-07-15 | Solid-state image sensor |
| DE8686109702T DE3665962D1 (en) | 1985-07-18 | 1986-07-15 | Solid-state image sensor |
| US06/886,555 US4740824A (en) | 1985-07-18 | 1986-07-17 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156953A JPS6218755A (ja) | 1985-07-18 | 1985-07-18 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218755A true JPS6218755A (ja) | 1987-01-27 |
Family
ID=15638936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156953A Pending JPS6218755A (ja) | 1985-07-18 | 1985-07-18 | 固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4740824A (ja) |
| EP (1) | EP0214408B1 (ja) |
| JP (1) | JPS6218755A (ja) |
| DE (1) | DE3665962D1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210814A (ja) * | 1999-11-19 | 2001-08-03 | Agilent Technol Inc | アクティブ・ピクセル・センサ |
| JP2008263119A (ja) * | 2007-04-13 | 2008-10-30 | Powerchip Semiconductor Corp | イメージセンサー及びその製作方法 |
| JP2016072271A (ja) * | 2014-09-26 | 2016-05-09 | キヤノン株式会社 | 撮像装置 |
| JP2018207102A (ja) * | 2017-06-06 | 2018-12-27 | パナソニックＩｐマネジメント株式会社 | 撮像装置、および、カメラシステム |
| WO2024135561A1 (ja) * | 2022-12-20 | 2024-06-27 | 株式会社ジャパンディスプレイ | 検出装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177460A (ja) * | 1987-01-16 | 1988-07-21 | Sony Corp | 固体撮像装置 |
| JPH0394587A (ja) * | 1989-09-07 | 1991-04-19 | Canon Inc | 撮像装置 |
| JPH03150876A (ja) * | 1989-11-08 | 1991-06-27 | Fujitsu Ltd | フォト・ダイオード |
| US5017989A (en) * | 1989-12-06 | 1991-05-21 | Xerox Corporation | Solid state radiation sensor array panel |
| JP2623148B2 (ja) * | 1990-02-27 | 1997-06-25 | 富士写真フイルム株式会社 | 固体撮像装置の駆動方法 |
| US5273910A (en) * | 1990-08-08 | 1993-12-28 | Minnesota Mining And Manufacturing Company | Method of making a solid state electromagnetic radiation detector |
| US5182624A (en) * | 1990-08-08 | 1993-01-26 | Minnesota Mining And Manufacturing Company | Solid state electromagnetic radiation detector fet array |
| JP2690612B2 (ja) * | 1990-10-05 | 1997-12-10 | キヤノン株式会社 | 光電変換装置 |
| JP2727770B2 (ja) * | 1991-01-23 | 1998-03-18 | 日本電気株式会社 | 固体撮像装置 |
| JPH05160379A (ja) * | 1991-12-06 | 1993-06-25 | Fuji Xerox Co Ltd | イメージセンサ及び画像読取装置 |
| DE4223693C2 (de) * | 1992-07-21 | 1997-10-16 | Siemens Ag | Röntgenbildverstärker mit einem CCD-Bildwandler |
| US5578837A (en) * | 1995-01-03 | 1996-11-26 | Xerox Corporation | Integrating hyperacuity sensors and arrays thereof |
| US5638599A (en) * | 1995-03-29 | 1997-06-17 | Texas Instruments Incorporated | Method of fabricating hybrid uncooled infrared detectors |
| GB9520791D0 (en) * | 1995-10-13 | 1995-12-13 | Philips Electronics Nv | Image sensor |
| KR19990023221A (ko) | 1997-08-20 | 1999-03-25 | 포만 제프리 엘 | 감광성 소자, 능동 픽셀 센서 소자, 능동 픽셀 센서 감광성 소자 및 능동 픽셀 센서 장치 |
| US6018187A (en) * | 1998-10-19 | 2000-01-25 | Hewlett-Packard Cmpany | Elevated pin diode active pixel sensor including a unique interconnection structure |
| JP4049248B2 (ja) * | 2002-07-10 | 2008-02-20 | 富士フイルム株式会社 | 固体撮像装置 |
| WO2004095580A1 (en) * | 2003-04-24 | 2004-11-04 | Philips Intellectual Property & Standards Gmbh | Detector element for x-radiation |
| FR2907261B1 (fr) | 2006-10-12 | 2009-01-30 | Commissariat Energie Atomique | Dispositif de couplage electromagnetique d'un detecteur de rayonnement electromagnetique |
| US20080277754A1 (en) * | 2007-05-08 | 2008-11-13 | Michael-Y Liu | Image sensor and fabrication method thereof |
| US8212901B2 (en) * | 2008-02-08 | 2012-07-03 | Omnivision Technologies, Inc. | Backside illuminated imaging sensor with reduced leakage photodiode |
| US8753917B2 (en) * | 2010-12-14 | 2014-06-17 | International Business Machines Corporation | Method of fabricating photoconductor-on-active pixel device |
| JP6384822B2 (ja) * | 2013-11-07 | 2018-09-05 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサ及びその製造方法 |
| KR101941426B1 (ko) * | 2016-01-06 | 2019-01-25 | 주식회사 레이언스 | 이미지센서 및 그 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3071469D1 (en) * | 1979-11-16 | 1986-04-10 | Matsushita Electric Ind Co Ltd | Solid state imaging apparatus |
| JPS6056420B2 (ja) * | 1981-07-02 | 1985-12-10 | 大同鋼板株式会社 | 亜鉛−アルミニウム合金被覆鉄鋼製品 |
| JPS5817784A (ja) * | 1981-07-24 | 1983-02-02 | Hitachi Ltd | 固体撮像装置 |
| JPS5846773A (ja) * | 1981-09-14 | 1983-03-18 | Toshiba Corp | 固体撮像装置 |
| JPS5880975A (ja) * | 1981-11-09 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JPH065727B2 (ja) * | 1981-12-18 | 1994-01-19 | 松下電器産業株式会社 | 固体撮像装置 |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
-
1985
- 1985-07-18 JP JP60156953A patent/JPS6218755A/ja active Pending
-
1986
- 1986-07-15 DE DE8686109702T patent/DE3665962D1/de not_active Expired
- 1986-07-15 EP EP86109702A patent/EP0214408B1/en not_active Expired
- 1986-07-17 US US06/886,555 patent/US4740824A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210814A (ja) * | 1999-11-19 | 2001-08-03 | Agilent Technol Inc | アクティブ・ピクセル・センサ |
| JP2008263119A (ja) * | 2007-04-13 | 2008-10-30 | Powerchip Semiconductor Corp | イメージセンサー及びその製作方法 |
| JP2016072271A (ja) * | 2014-09-26 | 2016-05-09 | キヤノン株式会社 | 撮像装置 |
| JP2018207102A (ja) * | 2017-06-06 | 2018-12-27 | パナソニックＩｐマネジメント株式会社 | 撮像装置、および、カメラシステム |
| WO2024135561A1 (ja) * | 2022-12-20 | 2024-06-27 | 株式会社ジャパンディスプレイ | 検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0214408A3 (en) | 1987-04-08 |
| DE3665962D1 (en) | 1989-11-02 |
| EP0214408B1 (en) | 1989-09-27 |
| US4740824A (en) | 1988-04-26 |
| EP0214408A2 (en) | 1987-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6218755A (ja) | 固体撮像装置 | |
| US6710370B2 (en) | Image sensor with performance enhancing structures | |
| JPS5819080A (ja) | 固体撮像素子 | |
| EP0186162A2 (en) | Solid state image sensor | |
| US4748486A (en) | Solid-state image sensor | |
| CN100481482C (zh) | 固态成像装置和制造与驱动其的方法 | |
| US5614950A (en) | CCD image sensor and method of preventing a smear phenomenon in the sensor | |
| US7714401B2 (en) | Solid state imaging device and method of manufacturing the same | |
| JPH0430192B2 (ja) | ||
| US5942788A (en) | Solid state image sensing device | |
| JP3238160B2 (ja) | 積層形固体撮像装置 | |
| US5313080A (en) | Structure of a CCD image sensor particularly on an interline transfer method | |
| EP0487989B1 (en) | Solid-state imaging device | |
| JP2509592B2 (ja) | 積層型固体撮像装置 | |
| JPS5954146A (ja) | 撮像装置 | |
| JPS6320385B2 (ja) | ||
| JPS63142859A (ja) | 固体撮像装置 | |
| JPS6213066A (ja) | 光電変換装置 | |
| JPH0430577A (ja) | 固体撮像素子 | |
| JPS61271867A (ja) | 固体撮像装置 | |
| JPH07115183A (ja) | 積層型固体撮像装置 | |
| JPH0316477A (ja) | 固体撮像装置 | |
| JPS6079773A (ja) | 固体撮像装置 | |
| KR100258974B1 (ko) | 전하결합형 이미지 센서의 제조방법 | |
| JPH09232558A (ja) | 電荷結合型半導体装置 |