JPH03248568A - 薄膜半導体装置 - Google Patents

薄膜半導体装置

Info

Publication number
JPH03248568A
JPH03248568A JP2044633A JP4463390A JPH03248568A JP H03248568 A JPH03248568 A JP H03248568A JP 2044633 A JP2044633 A JP 2044633A JP 4463390 A JP4463390 A JP 4463390A JP H03248568 A JPH03248568 A JP H03248568A
Authority
JP
Japan
Prior art keywords
wiring
tantalum
laminated
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2044633A
Other languages
English (en)
Inventor
Taketo Hikiji
丈人 曳地
Shigeru Yamamoto
滋 山本
Ichiro Asai
浅井　市郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2044633A priority Critical patent/JPH03248568A/ja
Priority to US07/660,836 priority patent/US5140403A/en
Publication of JPH03248568A publication Critical patent/JPH03248568A/ja
Priority to US07/895,439 priority patent/US5279980A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリックス型ディスプレイ、イ
メージセンサ、プリントヘッド等の駆動用に利用される
薄膜半導体装置に係り、特に、動作スピードの高速化が
図れる薄膜半導体装置の改良に関するものである。
〔従来の技術〕
この種の薄膜半導体装置として、以下、ＭＯＳ型の薄膜
トランジスタを例に挙げて説明すると、このＭＯＳ型の
薄膜トランジスタとしては、第１０図〜第１１図に示す
ようにガラス基板（ｇ）と、このガラス基板（ｇ）上に
形成されたゲート電極（ｇｔ）と、このゲート電極（ｇ
ｔ）を被覆するゲート絶縁膜（ｈ）と、このゲート絶縁
膜（ｈ）上に積層されたれたアモルファスシリコン製の
第一半導体層（ｊ）と、この第一半導体層（Ｄ上に設け
られた保護膜（ｋ）と、ｎ＋−アモルファスシリコン製
の第二半導体層（ｍ）を介して上記第一半導体層（ｊ）
の両端側に設けられたソース電極（ｓｔ）、ドレイン電
極（ｄｔ）等でその主要部を構成する「逆スタガー型１
と称するものや、第１２図〜第１３図に示すようにガラ
ス基板（ｇ）と、このガラス基板（ｇ）上に設けられた
アモルファスシリコン製の第一半導体層（ｊ）と、ｎ＋
−アモルファスシリコン製の第二半導体層（ｍ）を介し
て上記第一半導体層（ｊ）の両端側に設けられたソース
電極（ｓｔ）、ドレイン電極（ｄｔ）と、これ等ソース
電極（ｓｔ）　　・ドレイン電極（ｄｔ）に接続された
信号配線（ｎ）と、上記第一半導体層（ｊ）を被覆する
ゲート絶縁膜（ｈ）と、このゲート絶縁膜（ｈ）上に設
けられたゲート電極（ｇｔ）等でその主要部を構成する
「スタガー型」と称するもの等が知られている。
そして、これ等ＭＯＳ型の薄膜トランジスタにおいては
、上記ソース電極（ｓｔ）　・ドレイン電極（ｄｔ）間
にドレイン電圧（ＶＤ）を印加し、かつ、ゲート電極（
ｇｔ）にゲート電圧（ＶＣ）を印加することで上記第一
半導体層（ｊ）にチャンネルが形成されトランジスタは
ＯＮ状態となってドレイン電流（ＩＤ　）が流れる一方
、上記ゲート電圧（Ｖｃ）を下げていくに従い第一半導
体層（ｊ）にチャンネルが形成されなくなりトランジス
タはＯＦＦ状態になってドレイン電流（■、）が流れな
くなるもので、上述したアクティブマトリックス型デイ
スプレィやイメージセンサ等の駆動用に利用されている
ものである。
〔発明か解決しようとする課題〕
ところで、この種の薄膜半導体装置を製造する際におい
て、最初に形成されるゲート電極（ｇｔ）、ソース電極
（ｓｔ）　　・ドレイン電極（ｄｔ）　、並びに信号配
線（ｎ）等の第一配線部材については、上記ガラス基板
（ｇ）等絶縁性基板との密着性に優れ、しかも、後工程
における加熱処理において変質し難い耐熱性を具備した
導電性材料でこれを構成することを必要とし、従来、タ
ンタル（Ｔａ）、モリブデン（Ｍｏ）　、チタン（Ｔｉ
）、及び、クロム（Ｃ「）等の高融点金属材料が利用さ
れており、特に、これ等材料群の中でその耐電食性が優
れしかも陽極酸化膜の形成に伴い耐圧を向上できるタン
タルが広（利用されている。
しかし、ガラス基板等の絶縁性基板上にスパッタリング
法にてタンタルの薄膜を形成した場合、このタンタル薄
膜は正方格子（ｔｅｔｒａｇｏｎａｌ）構造を有する抵
抗値の高いβ−タンタルとなる欠点があり、その電気抵
抗に基づく信号の遅れが顕著になって半導体装置におけ
る動作スピードの高速化を図る上で大きな問題となって
いる。
そこで、このβ−タンタルより導電率の優れたＴａ−Ｗ
ＸＴａ−Ｍｏ等タンタル合金が一部において利用されて
いるが、このタンタル合金をゲート電極等に適用した場
合、陽極酸化膜を形成してもその耐圧向上に寄与しない
問題点があり、更に、α−タンタルに較べて導電率も劣
る問題点があった。
〔課題を解決するための手段〕
本発明は、以上の問題点に着目してなされたもので、そ
の課題とするところは、β−タンタルやタンタル合金に
較べてその抵抗値が低いα−タンタルの絶縁性基板面へ
の着膜を可能にすることにより、動作スピードの高速化
が図れる薄膜半導体装置を提供することにある。
すなわち、請求項１に係る発明は、 絶縁性基板と、 この絶縁性基板に設けられた半導体層と、少なくともそ
の一部を上記絶縁性基板上に面接触させて設けられた第
一配線部材、 とを備える薄膜半導体装置を前提とし、上記第一配線部
材を、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された基
板側配線基部と、 この基板側配線基部上に積層されたタンタルにより形成
された積層配線部、 とで構成したことを特徴とするものであり、一方、請求
項２に係る発明は、 同一の絶縁性基板上に薄膜半導体素子とアクティブマト
リックス配線回路とを備え、 上記絶縁性基板上に面接触させて設けられた薄膜半導体
素子の一部を構成する基板側電極と上記アクティブマト
リックス配線回路の第一信号配線とが同一の配線部材で
形成されている薄膜半導体装置を前提とし、 上記アクティブマトリックス配線回路の第一信号配線を
、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された基
板側配線基部と、 この基板側配線基部上に積層されたタンタルにより形成
された中間積層配線部と、 この中間積層配線部上に積層されたタンタルにより形成
された最上積層配線部、 とで構成する一方、 上記薄膜半導体素子の基板側電極を、 第一信号配線の最上積層配線部と一体的に形成されたタ
ンタルの単一薄層で構成したことを特徴とするものであ
る。
このような請求項１〜２に係る発明において上記絶縁性
基板を構成する材料としては、従来と同様に、ガラス、
石英、セラミックス等が利用でき、また、この絶縁性基
板に設けられる半導体層を構成する材料としては、ポリ
シリコンやアモルファスシリコン（ａ−３ｉ：Ｈ）等が
利用できる。
また、請求項１〜２に係る発明においては、上記絶縁性
基板上に基板側配線基部を形成することによりα−タン
タルの着膜を可能にしたものであるが、この基板側配線
基部を構成する導電性材料、すなわち、体心立方格子構
造を有し、かつ、αタンタルとその格子定数が同一又は
近似の導電性材料としては、ＴａＭｏ　（タンタルモリ
ブデン）合金、ＴａＷ　（タンタルタングステン）合金
等が適用できる他、上記積層配線部又は中間積層配線部
としてのタンタルと反応して上記ＴａＭｏ合金やＴａＷ
合金等を形成し、それ自身、体心立方格子構造を有する
Ｍｏ　（モリブデン）、Ｗ　（タングステン）等も適用
することができる。
尚、上記モリブデン等を適用する場合、以下の点に配慮
する必要がある。すなわち、請求項１に係る発明の第一
配線部材がゲート電極である場合に、基板側配線基部と
してのモリブデン又はタングステンが残留していると、
このモリブデン等は酸化され難い性質を有しているため
ゲート電極を陽極酸化してその耐圧を上げようとする際
に弊害を生ずる危険性がある。従って、積層配線部とし
てのタンタルを着膜した際に、基板側配線基部としての
モリブデン又はタングステンの大半がＴａＭ。
又はＴａＷになる程度の薄膜にすることが肝要である。
そして、上記基板側配線基部上に積層配線部又は中間積
層配線部としてのタンタルをスパッタリング法により連
続して着膜させると、このタンタルが基板側配線基部の
体心立方格子構造（ｂｃｃ・・・ｂｏｄｙ−ｃｅｎｔｅ
ｒｅｄ　ｃｕｂｉｃ　１ａｔｔｉｃｅ　）を受は継いで
成長をし、体心立方格子構造を有する抵抗値の低いα−
タンタルとしての皮膜になるものである。
因みに、ＭｃＧＲＡＷ−ＨＩＬＬ　ＢＯＯＫ　ＣＯＭＰ
ＡＮＹ社発行のｆＨａｎｄｂｏｏｋ　ｏｆ　Ｔｈ１ｎ　
Ｆｉｌｍ　Ｔｅｃｈｎｏｌｏｇｙｊから正方格子構造を
有するβ−タンタルと、体心立方格子構造（ｂｃｃ）を
有するα−タンタルの比抵抗（μΩ・ＣＩｎ）のデータ
をみてみると、β−タンタルは１８０〜２２０μΩ・国
であるのに対し、α−タンタルは２５〜５０μΩ・（１
）であり、このα−タンタルはバルク（１３μΩ・〔）
と同程度に低い値を示していることが分かる。
尚、請求項１に係る発明において第一配線部材とは、薄
膜半導体装置の製造工程中において最初に形成され、少
なくともその一部が絶縁性基板と面接触して設けられる
配線部材を意味し、例えば、上記「逆スタガー型」　ト
ランジスタにおけるゲート電極や、「スタガー型」　ト
ランジスタにおけるソース電極・ドレイン電極、並びに
信号配線等がこれに相当し、また、バイポーラ型の薄膜
トランジスタにおいて最初に形成される配線部材等もこ
れに相当する。
次に、請求項２に係る発明は、同一の絶縁性基板上に薄
膜半導体素子とアクティブマトリックス配線回路とを備
え、上記絶縁性基板上に面接触させて設けられた薄膜半
導体素子の一部を構成する基板側電極と上記アクティブ
マトリックス配線回路の第一信号配線とが同一の配線部
材で形成されている薄膜半導体装置において、 上記アクティブマトリックス配線回路の第一信号配線を
、基板側配線基部と、共にα−タンタルで形成された中
間積層配線部並びに最上積層配線部とで構成すると共に
、 上記薄膜半導体素子の基板側電極を、第一信号配線の最
上積層配線部と一体的に形成されたタンタルの単一薄層
で構成し、 厚い膜厚のα−タンタルで第一信号配線を構成すること
によりその低抵抗化を図って動作スピードを速める一方
、 基板側電極を上記最上積層配線部と一体的に形成された
タンタルの単一薄層で構成することでその薄膜化を図り
、ゲート−ドレイン間のブレークダウンを防止できるよ
うにしたものである。
そして、上記第一信号配線と基板側電極の形成方法とし
ては、例えば、絶縁性基板上の第−信号配線及び基板側
電極形成部位に上記基板側配線基部と中間積層配線部を
先ず形成し、次いで、リアクティブ・イオン・エツチン
グ（ＲＩ　Ｅ）やケミカルドライエツチング（ＣＤ　Ｅ
）等のドライエツチング手段により上記第一信号配線用
の基板側配線基部と中間積層配線部のみを残して基板側
電極用の基板側配線基部と中間積層配線部を除去する。
次に、スパッタリングと上記エツチング手段により薄膜
の最上積層配線部とタンタルの単一薄層を一体的に成膜
し、第一信号配線と基板側電極とを形成することができ
る。
尚、請求項２に係る発明において上記基板側電極とは、
請求項１に係る発明と同様に、薄膜半導体装置の製造工
程中において最初に形成され、少なくともその一部が絶
縁性基板と面接触して設けられる電極を意味し、例えば
、上記「逆スタガー型」　トランジスタにおけるゲート
電極や、「スタガー型」　トランジスタにおけるソース
電極・ドレイン電極がこれに相当し、また、第一信号配
線とは薄膜半導体装置の製造工程中ににおいて最初に形
成され、少なくともその一部が絶縁性基板と面接触して
設けられる信号配線を意味する。
〔作用〕
請求項１に係る発明によれば、 第一配線部材を、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された薄
膜の基板側配線基部と、この基板側配線基部上に積層さ
れたタンタルにより形成された積層配線部、 とで構成していることから、 基板側配線基部上に積層された積層配線部が、上記基板
側配線基部の体心立方格子構造を受は継いで成長をし、
抵抗値の低い体心立方格子構造を有するα−タンタルで
構成されることとなるため、上記絶縁性基板上に面接触
されて設けられた第一配線部材の導電率を向上させるこ
とが可能となり、また、請求項２に係る発明によれば、 アクティブマトリックス配線回路の第一信号配線を、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された薄
膜の基板側配線基部と、この基板側配線基部上に積層さ
れたタンタルにより形成された中間積層配線部と、 この中間積層配線部上に積層されたタンタルにより形成
された最上積層配線部、 とで構成する一方、 上記薄膜半導体素子の基板側電極を、 第一信号配線の最上積層配線部と一体的に形成されたタ
ンタルの単一薄層で構成しており、基板側配線基部上に
積層された第一信号配線の中間積層配線部と最上積層配
線部とが、上記基板側配線基部の体心立方格子構造を受
は継いで成長をし、抵抗値の低い体心立方格子構造を有
するαタンタルで構成されることとなり、かつ、中間積
層配線部と最上積層配線部とで構成される分その厚みも
増すため、上記アクティブマトリックス配線回路におけ
る第一信号配線の導電率をより向上させることが可能と
なる。
〔実施例〕
以下、本発明の実施例について図面を参照して詳細に説
明する。
◎第一実施例 この実施例は請求項１に係る発明を「逆スタガー型」の
薄膜トランジスタに適用したもので、第１図〜第２図に
示すようにガラス基板（１）と、このガラス基板（１）
上に面接触させて設けられたゲート電極（２０）及び第
一信号配線（３０）と、上記ゲート電極（２０）を被覆
する５ｉ８Ｎ、製のゲート絶縁膜（４）と、このゲート
絶縁膜（４）上に形成されたアモルファスシリコン（ａ
−Ｓｉ：Ｈ）製の第一半導体層（５）と、この第一半導
体層（５）上のゲート電極（２０）に相当する部位に設
けられたＳｉｘＮｙ製のトップ絶縁膜（６）と、上記第
一半導体層（５）上に設けられオーミックコンタクト用
のｎ＋−アモルファスシリコン製第二半導体層（７０）
とこの第二半導体層（７０）上に設けられＣｒ。
Ｍｏ、　Ｔｉ、　Ｔａ、　Ｗ又はこれ等のシリサイド等
にて形成されたバリアメタル層（８０）から成るソース
電極（７）・ドレイン電極（８）と、上記バリアメタル
層（８０）の一部を露出させた状態で着膜されたポリイ
ミド製の眉間絶縁膜（９０）と、この層間絶縁膜（９０
）の露出部を介し上記バリアメタル層（８０）に接続さ
せて設けられたアルミニウム製の第二信号配線（９１）
と、これ等全体を被覆するＳｉＯ□製のパシベーション
膜（９２）とでその主要部が構成されているものである
。
また、上記ゲート電極（２０）並びに第一信号配線（３
０）は、厚さ３００人のＴ　ａＭｏ製基板側配線基部（
２）と、この基板側配線基部（２）上に積層された厚さ
７００人のタンタル製積層配線部（３）とで構成されて
おり、第３図（Ａ）〜（Ｃ）に示す製造工程に従って形
成されているものである。
すなわち、第３図（Ａ）に示すようにガラス基板（１）
上に、体心立方格子構造を有しかつα−タンタルとその
格子定数が近似する厚さ３００人のＴａＭｏ合金（Ｔａ
Ｍｏ）をスパッタリング法により着膜し、更に、この上
にタンタルを連続的に着膜し最終的に７００人厚０タン
タルを着膜すると、このタンタルは上記ＴａＭｏ合金（
ＴａＭｏ）の体心立方格子構造を受は継いで成長をし、
第３図（Ｂ）に示すようにＴａＭｏ合金（ＴａＭｏ）と
α−タンタル（α）の積層膜（３１）となる。
そして、上記積層膜（３１）のゲート電極形成部位と第
一信号配線形成部位にのみ図示外のレジストを形成し、
ＣＦ、系のエツチング材を用いたドライエツチング法に
よりレジストから露出する積層膜（３１）を除去して、
第３図（Ｃ）に示すような基板側配線基部（２）と積層
配線部（３）とで構成されるゲート電極並びに第一信号
配線が形成できるものである。
尚、これ等ゲート電極と第一信号配線以外の各構成部材
は従来と同様の方法により形成されている。すなわち、
上記ゲート電極と第一信号配線を形成した後、ゲート絶
縁膜用の５ｌｌｙ、第一半導体層用のアモルファスシリ
コン（ａ−３ｉ：Ｈ）　、及Ｃ１、トップ絶縁膜用のＳ
ｉ、Ｎ、を順次ＰＣＶＤ法により連続的に着膜し、かつ
、上記トップ絶縁膜用のＳｉ、Ｎ、をウェットエツチン
グ法によりパターニングする。
次いで、この面上にソース電極・ドレイン電極形成用の
ｎ＋−アモルファスシリコンとＣｒ、　Ｍｏ、　Ｔｉ。
Ｔａ、　Ｗ又はこれ等のシリサイドを順次ＰＣＶＤ法と
スパッタリング法により着膜し、かつ、これ等をウェッ
トエツチング法によりパターニングした後、層間絶縁膜
形成用のポリイミドを着膜する。
更に、エツチング処理によりその一部を除去し、この面
上に第二信号配線形成用のアルミニウムをスパッタリン
グ法により着膜し、がっ、ウェットエツチング法により
パターニングした後、その全面にパシベーション膜形成
用のＳｉＯ２を着膜してこの薄膜トランジスタは製造さ
れている。
このように構成された実施例に係る薄膜トランジスタは
、従来のトランジスタと同様、ソース電極（７）・ドレ
イン電極（８）間にドレイン電圧（ＶＤ）を印加し、か
っ、ゲート電極（２ｏ）にゲート電圧（Ｖｃ）を印加す
ることで第一半導体層（５）にチャンネルが形成されて
ＯＮ状態として作用する一方、ゲート電圧（ＶＧ）を下
げていくに従い上記チャンネルが形成されなくなってＯ
ＦＦ状態として作用するものである。
そして、この実施例に係る薄膜トランジスタにおいては
、上記ゲート電極（２０）並びに第一信号配線（３０）
が３００人のＴａＭｏ合金製基板側配線基部（２）と、
この基板側配線基部（２）上に積層された７００人のタ
ンタル製積層配線部（３）とて構成されており、基板側
配線基部（２）上に積層された積層配線部（３）が基板
側配線基部（２）であるＴａＭｏ合金（ＴａＭｏ）の体
心立方格子構造を受は継いで成長をし、抵抗値の低いα
−タンタルで構成されることとなるため、ゲート電極（
２０）並びに第一信号配線（３０）の導電率がその膜厚
１０００人当たり３Ω／口となり、従来のβ−タンタル
の２０Ω／口に較べて著しく低くなっている。
従って、この実施例に係る薄膜トランジスタにおいては
、飛躍的な動作スピードの高速化が図れる利点を有して
いる。
尚、この実施例においてはチャンネル形成用の第一半導
体層（５）がアモルファスシリコン（ａＳｉ：Ｈ）によ
り構成された薄膜トランジスタに適用されているが、第
一配線部材として高融点のタンタルが使用されているこ
とから、上記第一半導体層（５）がポリシリコンにより
構成された薄膜トランジスタに適用することも可能であ
る。
◎第二実施例 この実施例は請求項１に係る発明を「スタガー型」の薄
膜トランジスタに適用したもので、第４図に示すように
ガラス基板（１）と、このガラス基板（１）上に面接触
させて設けられたソース電極（７）・ドレイン電極（８
）及び第一信号配線（図示せず）と、上記ソース電極（
７）・ドレイン電極（８）の一部を構成するオーミック
コンタクト用のｎ−−アモルファスシリコン製第二半導
体層（７０）と、上記ソース電極（７）・ドレイン電極
（８）とこれ等間のガラス基板（１）上に形成されたア
モルファスシリコン（ａ−３ｉ：Ｈ）製の第一半導体層
（５）と、この第一半導体層（５）表面を被覆するＳｉ
、Ｎ、製の絶縁膜（４）と、この絶縁膜（４）上に設け
られたアルミニウム製のゲート電極（２０）と、この表
面を被覆するＳｉＯ□製のパシベーション膜（９２）と
でその主要部が構成されているものである。
また、上記ソース電極（７）・ドレイン電極（８）及び
第一信号配線は、第一実施例と同様、厚さ３００人のＴ
ａＭｏ合金製基板側配線基部（２）と、この基板側配線
基部（２）上に積層された厚さ７００人のタンタル製積
層配線部（３）とで構成されている。
そして、この実施例に係る薄膜トランジスタにおいても
、上記ソース電極（７）・ドレイン電極（８）及び第一
信号配線が、３００人のＴａＭｏ合金製基板側配線基部
（２）と、この基板側配線基部（２）上に積層された７
００人のタンタル製積層配線部（３）とで構成されてい
るため、基板側配線基部（２）上に積層された積層配線
部（３）が基板側配線基部（２）であるＴａＭｏ合金（
ＴａＭｏ）の体心立方格子構造を受は継いで成長をし、
抵抗値の低いα−タンタルで構成されることとなり、上
記ソース電極（７）・ドレイン電極（８）及び第一信号
配線の導電率がその膜厚１０００人当たり３Ω／口と著
しく低くなっている。
従って、この実施例に係る薄膜トランジスタにおいても
、飛躍的な動作スピードの高速化が図れる利点を有して
いる。
◎第三実施例 この実施例は請求項２に係る発明を「逆スタガー型」の
薄膜トランジスタに適用したもので、第５図〜第７図に
示すように複数の薄膜トランジスタ（Ｔ）群と、アクテ
ィブマトリックス配線回路（Ｍ）とを具備しているもの
である。
すなわち、上記薄膜トランジスタ（Ｔ）群の各々は、ガ
ラス基板（１）と、このガラス基板（１）上に面接触さ
せて設けられたゲート電極（２０）及び第一信号配線（
３０）と、上記ゲート電極（２０）を被覆するＳｉｘＮ
ｙ製のゲート絶縁膜（４）と、このゲート絶縁膜（４）
上に形成されたアモルファスシリコン（ａ−３ｉ：Ｈ）
　製の第一半導体層（５）と、この第一半導体層（５）
上のゲート電極（２０）に相当する部位に設けられた５
ｌｘＮｙ製のトップ絶縁膜（６）と、上記第一半導体層
（５）上に設けられオーミックコンタクト用のｎ＋−ア
モルファスシリコン製第二半導体層（７０）とこの第二
半導体層（７０）上に設けられＣｒ、　Ｍｏ、　Ｔｉ、
　Ｔａ、　Ｗ又はこれ等のシリサイド等にて形成された
バリアメタル層（８０）から成るソース電極（７）・ド
レイン電極（８）と、上記バリアメタル層（８ｏ）の一
部を露出させた状態で着膜されたポリイミド製の層間絶
縁膜（９０）と、この層間絶縁膜（９ｏ）の露出部を介
し上記バリアメタル層（８ｏ）に接続させて設けられた
アルミニウム製の第二信号配線（９１）と、これ等全体
を被覆するＳｉＬ製のパシベーション膜（９２）とでそ
の主要部が構成されているものである。
また、上記アクティブマトリックス配線回路（Ｍ）の一
部を構成する第一信号配線（３ｏ）は、第７図（Ｂ）に
示すように厚さ３００人のタンタルモリブデン合金（Ｔ
ａＭｏ）型基板側配線基部（２）と、この基板側配線基
部（２）上に積層された厚さ１７００人のタンタル（Ｔ
ａ）型中間積層配線部（３５）と、この中間積層配線部
（３５）上に積層された厚さ１０００人のタンタル（Ｔ
ａ）製置上積層配線部（３６）とで構成されており、一
方、上記ゲート電極（２０）は、第７図（Ａ）に示すよ
うにガラス基板（１）面上に直接着膜され、上記第一信
号配線（３０）の最上積層配線部（３６）と一体的に形
成された厚さ１０００人のタンタル（Ｔａ）にて構成さ
れており、第８図〜第９図に示す製造工程に従って各々
形成されているものである。
すなわち、ガラス基板（１）面上に、体心立方格子構造
を有しかつα−タンタルとその格子定数が近似するタン
タルモリブデン合金（ＴａＭｏ）をスパッタリング法に
より　３００人程０−様に着膜し、かつ、連続してスパ
ッタリング法により１７００人程度０タンタル（Ｔａ）
を着膜すると、このタンタルは上記タンタルモリブデン
合金（ＴａＭｏ）の体心立方格子構造を受は継いで成長
をし、タンタルモリブデン合金（ＴａＭｏ）とα−タン
タル（α）の積層膜となる。次に、この積層膜をＣＦｔ
　＋０゜系のエツチングガスを用いたドライエツチング
法によりエツチングし、第８図（Ａ）〜（Ｂ）に示すよ
うな第一信号配線基部（３０’　）を形成する。
次いで、これ等面上に再度スパッタリング法により１０
００人程度０タンタル（Ｔａ）を−様に着膜し、かつ、
同様のエツチング処理を施して、第９図（Ａ）〜（Ｂ）
に示すように３００人のタンタルモリブデン合金（Ｔａ
Ｍｏ）型基板側配線基部（２）と、この基板側配線基部
（２）上に積層された厚さ１７００人のタンタル（Ｔａ
）型中間積層配線部（３５）と、この中間積層配線部（
３５）上に積層された厚さ１０００人のタンタル（Ｔａ
）製置上積層配線部（３６）とで構成された第一信号配
線（３０）と、上記最上積層配線部（３６）と一体的に
形成された厚さ１０００人のタンタル（Ｔａ）にて構成
されたゲート電極（２０）が形成される。尚、これ等ゲ
ート電極と第一信号配線以外の各構成部材については、
第一実施例と同様な方法により形成されている。
そして、この実施例に係る薄膜トランジスタにおいては
、上記第一信号配線（３０）が３００人のタンタルモリ
ブデン合金（ＴａＭｏ）型基板側配線基部（２）と、こ
の基板側配線基部（２）上に積層された１７００人のタ
ンタル（Ｔａ）型中間積層配線部（３５）と、この中間
積層配線部（３５）上に積層された１０００人のタンタ
ル（Ｔａ）製置上積層配線部（３６）とで構成されてお
り、基板側配線基部（２）上に積層された中間積層配線
部（３５）が基板側配線基部（２）であるＴａＭｏ合金
（ＴａＭｏ）の体心立方格子構造を受は継いで成長をし
、抵抗値の低いα−タンタルで構成されることとなり、
がっ、上記中間積層配線部（３５）上に積層された最上
積層配線部（３６）も抵抗値の低いα−タンタルで構成
されることになるため、上記第一信号配線（３０）の導
電率がそのシート抵抗に換算して１Ω／四以下と著しく
低くなっている。
従って、ゲート電極（２ｏ）が抵抗値の高いβ−タンタ
ルで構成されているにも拘らず、この実施例に係る薄膜
トランジスタにおいては、第一実施例〜第二実施例に係
る薄膜トランジスタに較べて更に動作スピードの高速化
が図れる利点を有している。
また、この実施例に係る薄膜トランジスタにおいては、
そのゲート電極（２ｏ）がタンタル単一層で構成される
ためその薄膜化が図れ、従って、ゲート−ドレイン間の
ブレークダウンを防止できる利点を有している。
更に、上記第一信号配線（３０）が、基板側配線基部（
２）と中間積層配線部（３５）と最上積層配線部（３６
）の三層で構成されその膜厚が大きくなっているため、
ゲート絶縁膜（４）と同時に形成されているＳｉ工Ｎ、
製の絶縁膜にエツチング処理を施して露出部を形成する
際、この５ｔｘＮｙとタンタルのエツチング選択比が小
さく第一信号配線部（３０）が若干エツチングを受けて
しまう場合においても穴が開くことがなく、従って歩留
りが向上する利点を有している。
〔発明の効果〕
請求項１に係る発明によれば、 第一配線部材を、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された薄
膜の基板側配線基部と、この基板側配線基部上に積層さ
れたタンタルにより形成された積層配線部、 とで構成していることから、 基板側配線基部上に積層された積層配線部が上記基板側
配線基部の体心立方格子構造を受は継いで成長をし、抵
抗値の低い体心立方格子構造を有するα−タンタルで構
成されることとなるため、上記絶縁性基板上に面接触さ
れて設けられた第一配線部材の導電率を向上させること
が可能となり、また、請求項２に係る発明によれば、 アクティブマトリックス配線回路の第一信号配線を、 体心立方格子構造を有し、かつ、α−タンタルとその格
子定数が同一又は近似の導電性材料により形成された薄
膜の基板側配線基部と、この基板側配線基部上に積層さ
れたタンタルにより形成された中間積層配線部と、 この中間積層配線部上に積層されたタンタルにより形成
された最上積層配線部、 とで構成する一方、 上記薄膜半導体素子の基板側電極を、 第一信号配線の最上積層配線部と一体的に形成されたタ
ンタルの単一薄層で構成しており、基板側配線基部上に
積層された第一信号配線の中間積層配線部と最上積層配
線部とが、上記基板側配線基部の体心立方格子構造を受
は継いで成長をし、抵抗値の低い体心立方格子構造を有
するα−タンタルで構成されることとなり、かつ、中間
積層配線部と最上積層配線部とで構成される分その厚み
も増すため、上記アクティブマトリックス配線回路にお
ける第一信号配線の導電率をより向上させることが可能
となる。
従って、薄膜半導体装置における動作スピードの高速化
が図れる効果を有している。
【図面の簡単な説明】
第１図〜第９図は本発明の実施例を示しており、第１図
は第一実施例に係る薄膜トランジスタの概略斜視図、第
２図は第１図の■−■面断面図、第３図（Ａ）〜（０）
はこの薄膜トランジスタのゲート電極と第一信号配線の
形成工程を示す工程説明図、第４図は第二実施例に係る
薄膜トランジスタの概略断面図、第５図は第三実施例に
係る薄膜トランジスタの概略斜視図、第６図はその平面
図、第７図は第５図の■−■面断面図を示し、第７図（
Ａ）は薄膜トランジスタの断面図、第７図（Ｂ）はその
アクティブマトリックス配線回路の断面図であり、また
、第８図〜第９図はこの薄膜トランジスタのゲート電極
と第一信号配線の形成工程を示す工程説明図で、第８図
（Ａ）は第一信号配線の基板側配線基部と中間積層配線
部が形成された状態の断面図、第８図（Ｂ）はその平面
図、第９図（Ａ）はゲート電極と第一信号配線が形成さ
れた状態の断面図、第９図（Ｂ）はその平面図を示し、
また、第１０図〜第１３図は従来における薄膜半導体装
置を示しており、第１０図及び第１２図はＭＯＳ型の薄
膜トランジスタの概略斜視図、第１１図は第１０図のＸ
　Ｉ　−Ｘ　Ｉ面断面図、第１３図は第１２図のｘｍ−
ｘｍ面断面図をそれぞれ示す。 〔符号説明〕 （１）・・・ガラス基板 （２）・・・基板側配線基部 （３）・・・積層配線部 （５）・・・第一半導体層 （２０）・・・ゲート電極 （３０）・・・第一信号配線 （３５）・・・中間積層配線部 （３６）・・・最上積層配線部 特　許　出　願　人　富士ゼロックス株式会社代　理　
人　弁理士　中　村　智　廣（外２名）第 ２ 図 第 図 第 図 第 図 第 ６ 図 第１２ 図 第１３図

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁性基板と、 この絶縁性基板に設けられた半導体層と、 少なくともその一部を上記絶縁性基板上に面接触させて
    設けられた第一配線部材、 とを備える薄膜半導体装置において、 上記第一配線部材を、 体心立方格子構造を有し、かつ、α−タンタルとその格
    子定数が同一又は近似の導電性材料により形成された基
    板側配線基部と、 この基板側配線基部上に積層されたタンタルにより形成
    された積層配線部、 とで構成したことを特徴とする薄膜半導体装置。
  2. （２）同一の絶縁性基板上に薄膜半導体素子とアクティ
    ブマトリックス配線回路とを備え、 上記絶縁性基板上に面接触させて設けられた薄膜半導体
    素子の一部を構成する基板側電極と上記アクティブマト
    リックス配線回路の第一信号配線とが同一の配線部材で
    形成されている薄膜半導体装置において、 上記アクティブマトリックス配線回路の第一信号配線を
    、 体心立方格子構造を有し、かつ、α−タンタルとその格
    子定数が同一又は近似の導電性材料により形成された基
    板側配線基部と、 この基板側配線基部上に積層されたタンタルにより形成
    された中間積層配線部と、 この中間積層配線部上に積層されたタンタルにより形成
    された最上積層配線部、 とで構成する一方、 上記薄膜半導体素子の基板側電極を、 第一信号配線の最上積層配線部と一体的に形成されたタ
    ンタルの単一薄層で構成したことを特徴とする薄膜半導
    体装置。
JP2044633A 1990-02-27 1990-02-27 薄膜半導体装置 Pending JPH03248568A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2044633A JPH03248568A (ja) 1990-02-27 1990-02-27 薄膜半導体装置
US07/660,836 US5140403A (en) 1990-02-27 1991-02-26 Thin-film semiconductor device having an α-tantalum first wiring member
US07/895,439 US5279980A (en) 1990-02-27 1992-06-05 Method of manufacturing a thin-film semiconductor device having an alpha-tantalum first wiring member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2044633A JPH03248568A (ja) 1990-02-27 1990-02-27 薄膜半導体装置

Publications (1)

Publication Number Publication Date
JPH03248568A true JPH03248568A (ja) 1991-11-06

Family

ID=12696831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2044633A Pending JPH03248568A (ja) 1990-02-27 1990-02-27 薄膜半導体装置

Country Status (2)

Country Link
US (2) US5140403A (ja)
JP (1) JPH03248568A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258247A (ja) * 1992-01-21 1993-10-08 Internatl Business Mach Corp <Ibm> 磁気抵抗読取り変換器
US5518936A (en) * 1992-05-12 1996-05-21 Sharp Kabushiki Kaisha Method for producing metal wirings on an insulating substrate
US6232664B1 (en) 1998-05-28 2001-05-15 Fujitsu Limited Semiconductor device having A1 alloy wiring
US6369491B1 (en) 1999-09-02 2002-04-09 Murata Manufacturing Co., Ltd. Surface acoustic wave device and method for manufacturing the same
JP2005298975A (ja) * 2004-04-15 2005-10-27 Hewlett-Packard Development Co Lp タンタル層を形成する方法及びタンタル層を用いる装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0575280A3 (en) * 1992-06-18 1995-10-04 Ibm Cmos transistor with two-layer inverse-t tungsten gate structure
JP3002064B2 (ja) * 1992-11-12 2000-01-24 松下電器産業株式会社 薄膜トランジスタ
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
DE4435461C2 (de) 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
US5693983A (en) * 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
JP2778494B2 (ja) * 1994-12-26 1998-07-23 日本電気株式会社 電極薄膜およびその電極薄膜を用いた磁気抵抗効果型ヘッド
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
JPH09125231A (ja) * 1995-10-30 1997-05-13 Fujitsu Ltd 導電膜とその形成方法及び磁気抵抗効果ヘッド
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
US6395148B1 (en) 1998-11-06 2002-05-28 Lexmark International, Inc. Method for producing desired tantalum phase
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
US6893116B2 (en) * 2003-04-29 2005-05-17 Hewlett-Packard Development Company, L.P. Fluid ejection device with compressive alpha-tantalum layer
KR100543461B1 (ko) * 2003-07-22 2006-01-20 삼성전자주식회사 가변 가능한 데이터 출력 기능을 갖는 플래시 메모리 장치및 그것을 포함한 메모리 시스템
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231024A (ja) * 1988-03-11 1989-09-14 Seikosha Co Ltd 薄膜トランジスタアレイ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215151C3 (de) * 1972-03-28 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von dünnen Schichten aus Tantal
DE3063506D1 (en) * 1979-08-31 1983-07-07 Fujitsu Ltd A tantalum thin film capacitor and process for producing the same
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JP2746403B2 (ja) * 1989-02-13 1998-05-06 コニカ株式会社 液晶表示装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231024A (ja) * 1988-03-11 1989-09-14 Seikosha Co Ltd 薄膜トランジスタアレイ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258247A (ja) * 1992-01-21 1993-10-08 Internatl Business Mach Corp <Ibm> 磁気抵抗読取り変換器
US5518936A (en) * 1992-05-12 1996-05-21 Sharp Kabushiki Kaisha Method for producing metal wirings on an insulating substrate
US6232664B1 (en) 1998-05-28 2001-05-15 Fujitsu Limited Semiconductor device having A1 alloy wiring
US6369491B1 (en) 1999-09-02 2002-04-09 Murata Manufacturing Co., Ltd. Surface acoustic wave device and method for manufacturing the same
JP2005298975A (ja) * 2004-04-15 2005-10-27 Hewlett-Packard Development Co Lp タンタル層を形成する方法及びタンタル層を用いる装置
US7445810B2 (en) 2004-04-15 2008-11-04 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer
JP4533221B2 (ja) * 2004-04-15 2010-09-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． タンタル層を形成する方法及びタンタル層を用いる装置

Also Published As

Publication number Publication date
US5279980A (en) 1994-01-18
US5140403A (en) 1992-08-18

Similar Documents

Publication Publication Date Title
JPH03248568A (ja) 薄膜半導体装置
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
US7276732B2 (en) Thin film transistor array panel
JPH11354812A (ja) 薄膜トランジスタ及びその製造方法
JP2010147494A (ja) 薄膜トランジスタ及びその製造方法
JPH08325721A (ja) 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
JPH04253342A (ja) 薄膜トランジスタアレイ基板
JP4706236B2 (ja) 半導体装置及びその製造方法
JP2809153B2 (ja) 液晶表示装置及びその製造方法
JPH03152807A (ja) 半導体パネル
JPH0653408A (ja) Ｍｏｍ容量素子
JP2005038895A (ja) トランジスタの製造方法、電気光学装置、電子機器
JPS62235784A (ja) 薄膜トランジスタの製造方法
JPS584975A (ja) 半導体装置の製造方法
JPH0640585B2 (ja) 薄膜トランジスタ
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
JP2819821B2 (ja) 薄膜半導体装置の製造方法
JP4936611B2 (ja) アレイ基板の製造方法
US20050006645A1 (en) [thin film transistor and fabricating method thereof]
JPH05175428A (ja) 集積回路装置
JP2702865B2 (ja) 薄膜トランジスタ
JP2757538B2 (ja) 薄膜トランジスタの製造方法
JPH05251701A (ja) 薄膜トランジスタの形成方法
JPH0437035A (ja) 薄膜半導体装置
JPH09270517A (ja) 薄膜トランジスタの製造方法