JPH0437035A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPH0437035A JPH0437035A JP14154090A JP14154090A JPH0437035A JP H0437035 A JPH0437035 A JP H0437035A JP 14154090 A JP14154090 A JP 14154090A JP 14154090 A JP14154090 A JP 14154090A JP H0437035 A JPH0437035 A JP H0437035A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- tantalum
- gate electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 239000010407 anodic oxide Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 abstract description 30
- 239000011521 glass Substances 0.000 abstract description 28
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 17
- 239000011733 molybdenum Substances 0.000 abstract description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000009751 slip forming Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、アクティブマトリックス型デイスプレィ、イ
メージセンサ、プリントヘッド等の駆動用に利用される
薄膜半導体装置に係わり、特に、動作特性が安定した薄
膜半導体装置の改良に関するものである。
メージセンサ、プリントヘッド等の駆動用に利用される
薄膜半導体装置に係わり、特に、動作特性が安定した薄
膜半導体装置の改良に関するものである。
[従来の技術]
この種の薄膜半導体装置としてMOS型のトランジスタ
を例に挙げて説明すると、このMOS型の薄膜トランジ
スタとしては、第8図〜第9図に示すようにガラス基板
(g)と、このガラス基板(g)上に形成されたゲート
電極(gl)と、このゲート電極(gl)を被覆するゲ
ート絶縁膜(h)と、このゲート絶縁膜(h)上に積層
されたアモルファスシリコンの第一半導体層(j)と、
この第一半導体層(j)上に設けられた保護膜(k)と
、n”−アモルファスシリコンの第二半導体層(m)を
介して上記第一半導体層(j)の両端側に設けられたソ
ース電極(st) 、ドレイン電極(di)等でその主
要部を構成する「逆スタガー型」と称するものや、第1
0図〜第11図に示すようにガラス基板(g)と、この
ガラス基板(g)上に設けられたアモルファスシリコン
の第一半導体層(j)と、n゛−アモルファスシリコン
の第二半導体層(m)を介して上記第一半導体層(Dの
両端側に設けられたソース電極(、+1)、ドレイン電
極(di)と、これ等ソース電極(sl) ・ドレイ
ン電極(dl)に接続された信号配線(n)と、上記第
一半導体層(Dを被覆するゲート絶縁膜(h)と、この
ゲート絶縁膜(h)上に設けられたゲート電極(gl)
等でその主要部を構成する「スタガー型」と称するもの
等が知られている。
を例に挙げて説明すると、このMOS型の薄膜トランジ
スタとしては、第8図〜第9図に示すようにガラス基板
(g)と、このガラス基板(g)上に形成されたゲート
電極(gl)と、このゲート電極(gl)を被覆するゲ
ート絶縁膜(h)と、このゲート絶縁膜(h)上に積層
されたアモルファスシリコンの第一半導体層(j)と、
この第一半導体層(j)上に設けられた保護膜(k)と
、n”−アモルファスシリコンの第二半導体層(m)を
介して上記第一半導体層(j)の両端側に設けられたソ
ース電極(st) 、ドレイン電極(di)等でその主
要部を構成する「逆スタガー型」と称するものや、第1
0図〜第11図に示すようにガラス基板(g)と、この
ガラス基板(g)上に設けられたアモルファスシリコン
の第一半導体層(j)と、n゛−アモルファスシリコン
の第二半導体層(m)を介して上記第一半導体層(Dの
両端側に設けられたソース電極(、+1)、ドレイン電
極(di)と、これ等ソース電極(sl) ・ドレイ
ン電極(dl)に接続された信号配線(n)と、上記第
一半導体層(Dを被覆するゲート絶縁膜(h)と、この
ゲート絶縁膜(h)上に設けられたゲート電極(gl)
等でその主要部を構成する「スタガー型」と称するもの
等が知られている。
そして、これ等MOS型の薄膜トランジスタは、上記ソ
ース電極(sl)・ドレイン電極(dl)間にドレイン
電圧(VD )を印加し、かつ、ゲート電極(gl)に
ゲート電圧(Vl)を印加することで上記第一半導体層
(j)にチャンネルが形成されトランジスタはON状態
となりドレイン電流(10)が流れる一方、上記ゲート
電圧(V、 )を下げていくに従い第一半導体層(Dに
チャンネルが形成されなくなりトランジスタはOFF状
態になってドレイン電流(Io)が流れなくなるもので
、上述したアクティブマトリックス型デイスプレィやイ
メージセンサ等の駆動用に利用されているものである。
ース電極(sl)・ドレイン電極(dl)間にドレイン
電圧(VD )を印加し、かつ、ゲート電極(gl)に
ゲート電圧(Vl)を印加することで上記第一半導体層
(j)にチャンネルが形成されトランジスタはON状態
となりドレイン電流(10)が流れる一方、上記ゲート
電圧(V、 )を下げていくに従い第一半導体層(Dに
チャンネルが形成されなくなりトランジスタはOFF状
態になってドレイン電流(Io)が流れなくなるもので
、上述したアクティブマトリックス型デイスプレィやイ
メージセンサ等の駆動用に利用されているものである。
[発明が解決しようとする課題]
ところで、この種の薄膜半導体装置を製造する際におい
て最初に形成されるゲート電極(gl) 。
て最初に形成されるゲート電極(gl) 。
ソース電極(sl) ・ドレイン電極(di) 、並
びに信号配線(n)等の第一配線については、上記ガラ
ス基板(g)等絶縁性基板との密着性に優れ、しかも、
後工程における加熱処理において変質し難い耐熱性を具
備した導電性材料でこれを構成することを必要とし、従
来、モリブデン(MO)、タンタル(Ta)、チタン(
Ti)、及び、クロム(Cr)等の高融点金属材料が利
用されている。
びに信号配線(n)等の第一配線については、上記ガラ
ス基板(g)等絶縁性基板との密着性に優れ、しかも、
後工程における加熱処理において変質し難い耐熱性を具
備した導電性材料でこれを構成することを必要とし、従
来、モリブデン(MO)、タンタル(Ta)、チタン(
Ti)、及び、クロム(Cr)等の高融点金属材料が利
用されている。
しかし、モリブデンについては導電性に優れている反面
ガラス基板等との密着性に劣る欠点があり、モリブデン
で構成された第一配線は経時的に絶縁性基板から剥離し
易い問題点があった。
ガラス基板等との密着性に劣る欠点があり、モリブデン
で構成された第一配線は経時的に絶縁性基板から剥離し
易い問題点があった。
一方、タンタル、チタン、クロム等の金属材料は、上記
密着性については優れているものの抵抗値が若干高い欠
点があり、その配線抵抗に伴う信号遅延を防止するため
その厚み寸法を大きく設定する必要があった。従って、
厚み分だけ絶縁性基板(g)と第一配線との段差が大き
くなるため、この第一配線より上方側に配設される第二
配線、第三配線等の断線が起こり易くなりその動作特性
が不安定になる問題点があった。
密着性については優れているものの抵抗値が若干高い欠
点があり、その配線抵抗に伴う信号遅延を防止するため
その厚み寸法を大きく設定する必要があった。従って、
厚み分だけ絶縁性基板(g)と第一配線との段差が大き
くなるため、この第一配線より上方側に配設される第二
配線、第三配線等の断線が起こり易くなりその動作特性
が不安定になる問題点があった。
尚、SID 88 DIGEST p330〜p333
には、これ等問題点を解消させる手段として第一配線に
合金を用いる方法が開示されているが、合金を用いた場
合偏析等が発生し易く製造条件が難しくなるため十分な
改良法とはなり得なかった。
には、これ等問題点を解消させる手段として第一配線に
合金を用いる方法が開示されているが、合金を用いた場
合偏析等が発生し易く製造条件が難しくなるため十分な
改良法とはなり得なかった。
[課題を解決するための手段]
本発明は以上の問題点に着目してなされたもので、その
課題とするところは、上記第一配線の欠点を解消して動
作特性が安定した薄膜半導体装置を提供することにある
。
課題とするところは、上記第一配線の欠点を解消して動
作特性が安定した薄膜半導体装置を提供することにある
。
すなわち本発明は、
絶縁性基板と、
この絶縁性基板に設けられた半導体層と、少なくともそ
の一部を上記絶縁性基板上に面接触させて設けられた第
一配線を備える薄膜半導体装置を前提とし、 上記第一配線を、 絶縁性基板側に設けられこの絶縁性基板との密着性に優
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部、 とで構成したことを特徴とするものである。
の一部を上記絶縁性基板上に面接触させて設けられた第
一配線を備える薄膜半導体装置を前提とし、 上記第一配線を、 絶縁性基板側に設けられこの絶縁性基板との密着性に優
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部、 とで構成したことを特徴とするものである。
この様な技術的手段において上記絶縁性基板を構成する
材料としては、ガラス、石英、セラミックス等が利用で
き、また、この絶縁性基板に設けられる半導体層を構成
する材料としては、アモルファスシリコン、ポリシリコ
ン等が利用できる。
材料としては、ガラス、石英、セラミックス等が利用で
き、また、この絶縁性基板に設けられる半導体層を構成
する材料としては、アモルファスシリコン、ポリシリコ
ン等が利用できる。
また、第一配線における基板側配線部の構成材料として
は、上記絶縁性基板との密着性に優れ、しかも、適用す
るエツチング材料に対し積層配線部よりエツチングレー
トの遅い導電性材料であることが必要で、例えば、タン
タル、チタン、クロム等が適用できる。
は、上記絶縁性基板との密着性に優れ、しかも、適用す
るエツチング材料に対し積層配線部よりエツチングレー
トの遅い導電性材料であることが必要で、例えば、タン
タル、チタン、クロム等が適用できる。
一方、上記積層配線部を構成する材料としては、適用す
るエツチング材料に対し上記基板側配線部よりエツチン
グレートの速い良導電性材料であることが必要で、例え
ば、モリブデン、タングステン(W)、ニッケル(Ni
)、ニッケルクロム合金(NiCr)等が適用できる。
るエツチング材料に対し上記基板側配線部よりエツチン
グレートの速い良導電性材料であることが必要で、例え
ば、モリブデン、タングステン(W)、ニッケル(Ni
)、ニッケルクロム合金(NiCr)等が適用できる。
そして、第一配線の具体的な組合わせ例としては、その
構成を積層配線部/基板側配線部で示した場合、モリブ
デン/タンタル、タングステン/タンタル、ニッケル/
タンタル、ニッケルクロム合金/タンタル等の組合せが
ある。
構成を積層配線部/基板側配線部で示した場合、モリブ
デン/タンタル、タングステン/タンタル、ニッケル/
タンタル、ニッケルクロム合金/タンタル等の組合せが
ある。
尚、上記第一配線とは、薄膜半導体装置の製造工程中に
おいて最初に形成され、少なくともその一部が絶縁性基
板と面接触して設けられる配線を意味し、例えば、上記
「逆スタガー型」トランジスタにおけるゲート電極や、
「スタガー型」トランジスタにおけるソース電極・ドレ
イン電極、並びに信号配線等がこれに相当し、また、バ
イポーラ型の薄膜トランジスタにおいて最初に形成され
る配線等もこれに相当する。
おいて最初に形成され、少なくともその一部が絶縁性基
板と面接触して設けられる配線を意味し、例えば、上記
「逆スタガー型」トランジスタにおけるゲート電極や、
「スタガー型」トランジスタにおけるソース電極・ドレ
イン電極、並びに信号配線等がこれに相当し、また、バ
イポーラ型の薄膜トランジスタにおいて最初に形成され
る配線等もこれに相当する。
また、この第一配線を形成する際に適用されるエツチン
グ手段としては、リアクティブ・イオン・エツチング(
RI E) 、ケミカルドライエツチング(CDE)、
プラズマエツチング等のドライエツチング法が適用でき
る。
グ手段としては、リアクティブ・イオン・エツチング(
RI E) 、ケミカルドライエツチング(CDE)、
プラズマエツチング等のドライエツチング法が適用でき
る。
更に、上記第一配線の積層配線部上に、陽極酸化膜が形
成され易い導電性材料、例えば、タンタル等により構成
される薄層を積層してもよい。
成され易い導電性材料、例えば、タンタル等により構成
される薄層を積層してもよい。
すなわち、これ等材料で構成される薄層を積層した場合
、この薄層表面に形成される陽極酸化膜は極めて緻密で
ピンホール等が存在しないためその耐圧の向上に寄与で
きるからである。
、この薄層表面に形成される陽極酸化膜は極めて緻密で
ピンホール等が存在しないためその耐圧の向上に寄与で
きるからである。
[作用コ
上述したような技術的手段によれば、
第一配線を、
絶縁性基板側に設けられこの絶縁性基板との密着性に優
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部とで構成し、 第一配線の絶縁性基板に対する密着性が高まるためこの
絶縁性基板から第一配線が剥離し難くなると共に、 製造途上のエツチング処理の際、基板側配線部より積層
配線部の方が余分にエツチングされるため、これ等基板
側配線部と積層配線部とで構成される第一配線の側部側
に積層配線部から基板側配線部方向外方へ広がる傾斜面
が形成され、第一配線の厚みが増すにも拘らず絶縁性基
板と第一配線との段差を小さくすることが可能となる。
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部とで構成し、 第一配線の絶縁性基板に対する密着性が高まるためこの
絶縁性基板から第一配線が剥離し難くなると共に、 製造途上のエツチング処理の際、基板側配線部より積層
配線部の方が余分にエツチングされるため、これ等基板
側配線部と積層配線部とで構成される第一配線の側部側
に積層配線部から基板側配線部方向外方へ広がる傾斜面
が形成され、第一配線の厚みが増すにも拘らず絶縁性基
板と第一配線との段差を小さくすることが可能となる。
[実施例]
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
◎第一実施例
この実施例は本発明を「逆スタガー型」の薄膜トランジ
スタに適用したもので、第1図〜第2図に示すようにガ
ラス基板(1)と、このガラス基板(1)上に設けられ
厚さ 500オングストロームのタンタル基板側配線部
(21)と厚さ300オングストロームのモリブデン積
層配線部(22)とで形成された断面略台形状のゲート
電極(2)と、このゲート電極(2)を被覆するSi、
N、のゲート絶縁膜(3)と、このゲート絶縁膜(3)
上に設けられたアモルファスシリコンの第一半導体層(
4)と、この第一半導体層(4)上のゲート電極(3)
に対応する部位に設けられSiアN、にて形成された保
護膜(5)と、第一半導体層(4)上に設けられオーミ
ックコンタクト用のn“−アモルファスシリコン第二半
導体層(6)を介して取付けられたアルミニウムのソー
ス電極(7)ドレイン電極(8)とでその主要部が構成
されている。
スタに適用したもので、第1図〜第2図に示すようにガ
ラス基板(1)と、このガラス基板(1)上に設けられ
厚さ 500オングストロームのタンタル基板側配線部
(21)と厚さ300オングストロームのモリブデン積
層配線部(22)とで形成された断面略台形状のゲート
電極(2)と、このゲート電極(2)を被覆するSi、
N、のゲート絶縁膜(3)と、このゲート絶縁膜(3)
上に設けられたアモルファスシリコンの第一半導体層(
4)と、この第一半導体層(4)上のゲート電極(3)
に対応する部位に設けられSiアN、にて形成された保
護膜(5)と、第一半導体層(4)上に設けられオーミ
ックコンタクト用のn“−アモルファスシリコン第二半
導体層(6)を介して取付けられたアルミニウムのソー
ス電極(7)ドレイン電極(8)とでその主要部が構成
されている。
そして、この薄膜トランジスタにおいては、上記ゲート
電極(2)がガラス基板(1)との密着性に優れたタン
タルの基板側配線部(21)と、上記タンタルよりエツ
チング速度の大きい良導電性のモリブデン積層配線部(
22)とで構成されているため、ガラス基板(1)から
のゲート電極(2)の剥離を防止できると共に、ゲート
電極(2)の側部側に積層配線部(22)から基板側配
線部(21)方向外方へ広がる傾斜面(25)が形成さ
れてガラス基板(1)とゲート電極(2)との段差を小
さくすることができる。
電極(2)がガラス基板(1)との密着性に優れたタン
タルの基板側配線部(21)と、上記タンタルよりエツ
チング速度の大きい良導電性のモリブデン積層配線部(
22)とで構成されているため、ガラス基板(1)から
のゲート電極(2)の剥離を防止できると共に、ゲート
電極(2)の側部側に積層配線部(22)から基板側配
線部(21)方向外方へ広がる傾斜面(25)が形成さ
れてガラス基板(1)とゲート電極(2)との段差を小
さくすることができる。
従って、ガラス基板(1)からのゲート電極(2)の剥
離や、このゲート電極(2)より上方側に配設されアル
ミニウムにより構成されるソース電極(7)・ドレイン
電極(8)等の断線が起こり難くなるため、薄膜トラン
ジスタの動作特性及び信頼性が向上する利点を有してい
る。
離や、このゲート電極(2)より上方側に配設されアル
ミニウムにより構成されるソース電極(7)・ドレイン
電極(8)等の断線が起こり難くなるため、薄膜トラン
ジスタの動作特性及び信頼性が向上する利点を有してい
る。
ここで、上記ゲート電極(2)の形成工程について説明
すると、第3図(A)に示すようにガラス基板(1)上
にインライン型スパッタ装置によりタンタルの基板側配
線層(23)とモリブデンの積層配線層(24)とを連
続的に形成し、かつ、これ等面上にフォトレジスト膜を
一様に塗布形成した後、パターン露光、現像処理を施し
て第3図(B)に示すようにゲート電極に対応したレジ
スト膜(r)を形成する。
すると、第3図(A)に示すようにガラス基板(1)上
にインライン型スパッタ装置によりタンタルの基板側配
線層(23)とモリブデンの積層配線層(24)とを連
続的に形成し、かつ、これ等面上にフォトレジスト膜を
一様に塗布形成した後、パターン露光、現像処理を施し
て第3図(B)に示すようにゲート電極に対応したレジ
スト膜(r)を形成する。
次いで、CF4 : 45 SCCM 、 02
: 5 SCCM 。
: 5 SCCM 。
PFパワー: 5[10Wの条件下で上記タンタルの基
板側配線層(23)とモリブデンの積層配線層(24)
とをプラズマエツチング処理し、第3図(C)に示すよ
うな断面略台形状のゲート電極(2)を形成するもので
ある。
板側配線層(23)とモリブデンの積層配線層(24)
とをプラズマエツチング処理し、第3図(C)に示すよ
うな断面略台形状のゲート電極(2)を形成するもので
ある。
この場合、上記エツチング材に対するモリブデン積層配
線層(24)のエツチングレートがタンタル基板側配線
層(23)のエツチングレートより速いため、プラズマ
エツチング処理の際にこのモリブデン積層配線層(24
)が余分にエツチングされて、第4図に示すようにモリ
ブデンの積層配線部(22)からタンタルの基板側配線
部(21)方向外方へ広がる傾斜面(25)が形成され
、上記ゲート電極(2)の断面形状がガラス基板(1)
との段差分の小さな台形形状になるものである。
線層(24)のエツチングレートがタンタル基板側配線
層(23)のエツチングレートより速いため、プラズマ
エツチング処理の際にこのモリブデン積層配線層(24
)が余分にエツチングされて、第4図に示すようにモリ
ブデンの積層配線部(22)からタンタルの基板側配線
部(21)方向外方へ広がる傾斜面(25)が形成され
、上記ゲート電極(2)の断面形状がガラス基板(1)
との段差分の小さな台形形状になるものである。
◎第二実施例
この実施例にかかる薄膜トランジスタは、第5図〜第6
図に示すように上記ゲート電極(2)が厚さ2Hオング
ストロームのタンタル基板側配線部(21)と、厚さ4
(10オングストロームのモリブデン積層配線部(22
)と、表面が陽極酸化を受けた厚さ200オングストロ
ームのタンタル薄層(26)からなり、そのシート抵抗
が4Ω/口の積層皮膜で構成されている点を除き第一実
施例にががる薄膜トランジスタと路間−である。尚、上
記基板側配線部(21)と薄層(26)を構成するタン
タルは、αタンタル又はβタンタルのいずれでもよい。
図に示すように上記ゲート電極(2)が厚さ2Hオング
ストロームのタンタル基板側配線部(21)と、厚さ4
(10オングストロームのモリブデン積層配線部(22
)と、表面が陽極酸化を受けた厚さ200オングストロ
ームのタンタル薄層(26)からなり、そのシート抵抗
が4Ω/口の積層皮膜で構成されている点を除き第一実
施例にががる薄膜トランジスタと路間−である。尚、上
記基板側配線部(21)と薄層(26)を構成するタン
タルは、αタンタル又はβタンタルのいずれでもよい。
そして、この薄膜トランジスタにおいても、上記ゲート
電極(2)がガラス基板(1)との密着性に優れたタン
タルの基板側配線部(21)と、上記タンタルよりエツ
チング速度の大きい良導電性のモリブデンの積層配線部
(22)とで構成されているため、ガラス基板(1)か
らのゲート電極(2)の剥離を防止できると共に、ゲー
ト電極(2)の側部側に積層配線部(22)から基板側
配線部(21)方向外方へ広がる傾斜面(25)が形成
されてガラス基板(1)とゲート電極(2)との段差を
小さくすることができる。
電極(2)がガラス基板(1)との密着性に優れたタン
タルの基板側配線部(21)と、上記タンタルよりエツ
チング速度の大きい良導電性のモリブデンの積層配線部
(22)とで構成されているため、ガラス基板(1)か
らのゲート電極(2)の剥離を防止できると共に、ゲー
ト電極(2)の側部側に積層配線部(22)から基板側
配線部(21)方向外方へ広がる傾斜面(25)が形成
されてガラス基板(1)とゲート電極(2)との段差を
小さくすることができる。
従って、ガラス基板(1)からのゲート電極(2)の剥
離や、このゲート電極(2)より上方側に配設されアル
ミニウムにより構成されるソース電極(7)・ドレイン
電極(8)等の断線が起こり難くなるため、薄膜トラン
ジスタの動作特性及び信頼性が向上する利点を有してい
る。
離や、このゲート電極(2)より上方側に配設されアル
ミニウムにより構成されるソース電極(7)・ドレイン
電極(8)等の断線が起こり難くなるため、薄膜トラン
ジスタの動作特性及び信頼性が向上する利点を有してい
る。
また、上記積層配線部(22)上には表面が陽極酸化を
受けたタンタルにより構成された薄層(26)が設けら
れており、この陽極酸化された酸化タンタル(TaOア
)膜は極めて緻密でピンホール等が存在しないため耐圧
の向上が図れる利点をも有している。
受けたタンタルにより構成された薄層(26)が設けら
れており、この陽極酸化された酸化タンタル(TaOア
)膜は極めて緻密でピンホール等が存在しないため耐圧
の向上が図れる利点をも有している。
◎第三実施例
この実施例は本発明を「スタガー型」の薄膜トランジス
タに適用したもので、第7図に示すようにガラス基板(
1)と、このガラス基板(1)上に設けられ厚さ200
オングストロームのタンタル基板側配線部(21)と厚
さ400オングストロームのモリブデン積層配線部(2
2)と陽極酸化を受けた厚さ 200オングストローム
のタンタル薄層(26)とで形成されそのシート抵抗が
4Ω/口で断面略台形状のソース電極(7)・ドレイン
電極(8)と、これ等ソース電極(7)・ドレイン電極
(8)表面を被覆するオーミックコンタクト用のn゛ア
モルファスシリコン第二半導体層(6)と、上記ソース
電極(7)・ドレイン電極(8)とこれ等間のガラス基
板(1)上に形成されたアモルファスシリコンの第一半
導体層(4)と、この第一半導体層(4)表面を被覆す
るSiアN、の絶縁膜(30)と、この絶縁膜(30)
上に設けられたアルミニウムのゲート電極(2)とでそ
の主要部が構成されているものである。
タに適用したもので、第7図に示すようにガラス基板(
1)と、このガラス基板(1)上に設けられ厚さ200
オングストロームのタンタル基板側配線部(21)と厚
さ400オングストロームのモリブデン積層配線部(2
2)と陽極酸化を受けた厚さ 200オングストローム
のタンタル薄層(26)とで形成されそのシート抵抗が
4Ω/口で断面略台形状のソース電極(7)・ドレイン
電極(8)と、これ等ソース電極(7)・ドレイン電極
(8)表面を被覆するオーミックコンタクト用のn゛ア
モルファスシリコン第二半導体層(6)と、上記ソース
電極(7)・ドレイン電極(8)とこれ等間のガラス基
板(1)上に形成されたアモルファスシリコンの第一半
導体層(4)と、この第一半導体層(4)表面を被覆す
るSiアN、の絶縁膜(30)と、この絶縁膜(30)
上に設けられたアルミニウムのゲート電極(2)とでそ
の主要部が構成されているものである。
そして、この薄膜トランジスタにおいても、上記ソース
電極(7)・ドレイン電極(8)が夫々ガラス基板(1
)との密着性に優れたタンタルの基板側配線部(21)
と、上記タンタルよりエツチング速度の大きい良導電性
のモリブデン積層配線部(22)とで構成されているた
め、ガラス基板(1)からのソース電極(7)・ドレイ
ン電極(8)の剥離を防止できると共に、各ソース電極
(7)・ドレイン電極(8)の側部側に積層配線部(2
2)から基板側配線部(21)方向外方へ広がる傾斜面
(25)が形成されてガラス基板(1)とソース電極(
7)・ドレイン電極(8)との段差を小さくすることが
できる。
電極(7)・ドレイン電極(8)が夫々ガラス基板(1
)との密着性に優れたタンタルの基板側配線部(21)
と、上記タンタルよりエツチング速度の大きい良導電性
のモリブデン積層配線部(22)とで構成されているた
め、ガラス基板(1)からのソース電極(7)・ドレイ
ン電極(8)の剥離を防止できると共に、各ソース電極
(7)・ドレイン電極(8)の側部側に積層配線部(2
2)から基板側配線部(21)方向外方へ広がる傾斜面
(25)が形成されてガラス基板(1)とソース電極(
7)・ドレイン電極(8)との段差を小さくすることが
できる。
従って、ガラス基板(1)からのソース電極(7)・ド
レイン電極(8)の剥離や、これ等ソース電極(7)・
ドレイン電極(8)より上方側に配設されアルミニウム
にて構成されるゲート電極(2)の断線が起こり難くな
るため、薄膜トランジスタの動作特性と信頼性が向上す
る利点を有している。
レイン電極(8)の剥離や、これ等ソース電極(7)・
ドレイン電極(8)より上方側に配設されアルミニウム
にて構成されるゲート電極(2)の断線が起こり難くな
るため、薄膜トランジスタの動作特性と信頼性が向上す
る利点を有している。
また、上記積層配線部(22)上には表面か陽極酸化を
受けたタンタルにより構成された薄層(26)が設けら
れており、この陽極酸化された酸化タンタル(Tag、
)膜は極めて緻密でピンホール等が存在しないため耐圧
の向上が図れる利点をも有している。
受けたタンタルにより構成された薄層(26)が設けら
れており、この陽極酸化された酸化タンタル(Tag、
)膜は極めて緻密でピンホール等が存在しないため耐圧
の向上が図れる利点をも有している。
[発明の効果]
本発明によれば、
第一配線を、
絶縁性基板側に設けられこの絶縁性基板との密着性に優
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部とで構成し、 第一配線の絶縁性基板に対する密着性が高まるためこの
絶縁性基板から第一配線が剥離し難くなると共に、 製造途上のエツチング処理の際、基板側配線部より積層
配線部の方が余分にエツチングされるため、これ等基板
側配線部と積層配線部とで構成される第一配線の側部側
に、積層配線部から基板側配線部方向外方へ広がる傾斜
面が形成され、第一配線の厚みが増すにも拘らず絶縁性
基板と第一配線との段差を小さくすることか可能となる
。
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ツチング速度の大きい良導電性材料により形成された積
層配線部とで構成し、 第一配線の絶縁性基板に対する密着性が高まるためこの
絶縁性基板から第一配線が剥離し難くなると共に、 製造途上のエツチング処理の際、基板側配線部より積層
配線部の方が余分にエツチングされるため、これ等基板
側配線部と積層配線部とで構成される第一配線の側部側
に、積層配線部から基板側配線部方向外方へ広がる傾斜
面が形成され、第一配線の厚みが増すにも拘らず絶縁性
基板と第一配線との段差を小さくすることか可能となる
。
従って、絶縁性基板からの第一配線の剥離や、この第一
配線より上方側に配設される第二配線、第三配線等の断
線が起こり難くなるため、薄膜半導体装置の動作特性が
安定化する効果を有している。
配線より上方側に配設される第二配線、第三配線等の断
線が起こり難くなるため、薄膜半導体装置の動作特性が
安定化する効果を有している。
第1図〜第7図は本発明の実施例を示しており、第1図
は第一実施例に係る薄膜トランジスタの概略斜視図、第
2図は第1図の■−■面断面図、第3図(A)〜(C)
はこの薄膜トランジスタのゲート電極形成工程の工程説
明図、第4図は第3図(C)の部分拡大図、第5図は第
二実施例に係る薄膜トランジスタの概略斜視図、第6図
は第5図のVl−VI面断面図、第7図は第三実施例に
係る薄膜トランジスタの概略断面図を夫々示しており、
また、第8図〜第11図は従来の薄膜半導体装置を示し
ており、第8図及び第10図はMOS型の薄膜トランジ
スタの概略斜視図、第9図は第8図のX−IX面断面図
、第11図は第10図のXI−X面断面図を夫々示す。 [符号説明] (1)・・・ガラス基板 (2)・・・ゲート電極 (4)・・・第一半導体層 (7)・・・ソース電極 (8)・・・ドレイン電極 (2I)・・・基板側配線部 (22)・・・積層配線部 (26)・・・薄膜 ■ ■ 特 許 出 願 人 富士ゼロックス株式会社代理人弁
理土中村智廣(外2名) 第 図 第4 図 第 図 第 図 第10 図 第11図
は第一実施例に係る薄膜トランジスタの概略斜視図、第
2図は第1図の■−■面断面図、第3図(A)〜(C)
はこの薄膜トランジスタのゲート電極形成工程の工程説
明図、第4図は第3図(C)の部分拡大図、第5図は第
二実施例に係る薄膜トランジスタの概略斜視図、第6図
は第5図のVl−VI面断面図、第7図は第三実施例に
係る薄膜トランジスタの概略断面図を夫々示しており、
また、第8図〜第11図は従来の薄膜半導体装置を示し
ており、第8図及び第10図はMOS型の薄膜トランジ
スタの概略斜視図、第9図は第8図のX−IX面断面図
、第11図は第10図のXI−X面断面図を夫々示す。 [符号説明] (1)・・・ガラス基板 (2)・・・ゲート電極 (4)・・・第一半導体層 (7)・・・ソース電極 (8)・・・ドレイン電極 (2I)・・・基板側配線部 (22)・・・積層配線部 (26)・・・薄膜 ■ ■ 特 許 出 願 人 富士ゼロックス株式会社代理人弁
理土中村智廣(外2名) 第 図 第4 図 第 図 第 図 第10 図 第11図
Claims (2)
- (1)絶縁性基板と、 この絶縁性基板に設けられた半導体層と、 少なくともその一部を上記絶縁性基板上に面接触させて
設けられた第一配線を備える薄膜半導体装置において、 上記第一配線を、 絶縁性基板側に設けられこの絶縁性基板との密着性に優
れた導電性材料により形成された基板側配線部と、 この基板側配線部上に設けられ上記基板側配線部よりエ
ッチング速度の大きい良導電性材料により形成された積
層配線部、 とで構成したことを特徴とする薄膜半導体装置。 - (2)上記第一配線の積層配線部上に、陽極酸化膜が形
成され易い導電性材料により構成された薄層を積層した
ことを特徴とする特許請求の範囲第1項記載の薄膜半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14154090A JPH0437035A (ja) | 1990-06-01 | 1990-06-01 | 薄膜半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14154090A JPH0437035A (ja) | 1990-06-01 | 1990-06-01 | 薄膜半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0437035A true JPH0437035A (ja) | 1992-02-07 |
Family
ID=15294347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14154090A Pending JPH0437035A (ja) | 1990-06-01 | 1990-06-01 | 薄膜半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0437035A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8623715B2 (en) | 2010-05-20 | 2014-01-07 | Panasonic Corporation | Method for fabricating thin-film semiconductor device for display |
US8835235B2 (en) | 2011-05-10 | 2014-09-16 | Panasonic Corporation | Thin-film semiconductor device and method for fabricating thin-film semiconductor device |
JP2018011072A (ja) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61172370A (ja) * | 1984-09-21 | 1986-08-04 | Fujitsu Ltd | シリコン薄膜トランジスタマトリツクス及びその製造方法 |
JPS6234449B2 (ja) * | 1984-08-09 | 1987-07-27 | Kogyo Gijutsuin | |
JPH01120068A (ja) * | 1987-11-02 | 1989-05-12 | Oki Electric Ind Co Ltd | 薄膜トランジスタ |
JPH01209764A (ja) * | 1988-02-18 | 1989-08-23 | Stanley Electric Co Ltd | 薄膜トランジスタとその製法 |
-
1990
- 1990-06-01 JP JP14154090A patent/JPH0437035A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234449B2 (ja) * | 1984-08-09 | 1987-07-27 | Kogyo Gijutsuin | |
JPS61172370A (ja) * | 1984-09-21 | 1986-08-04 | Fujitsu Ltd | シリコン薄膜トランジスタマトリツクス及びその製造方法 |
JPH01120068A (ja) * | 1987-11-02 | 1989-05-12 | Oki Electric Ind Co Ltd | 薄膜トランジスタ |
JPH01209764A (ja) * | 1988-02-18 | 1989-08-23 | Stanley Electric Co Ltd | 薄膜トランジスタとその製法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8623715B2 (en) | 2010-05-20 | 2014-01-07 | Panasonic Corporation | Method for fabricating thin-film semiconductor device for display |
JP2018011072A (ja) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
US8835235B2 (en) | 2011-05-10 | 2014-09-16 | Panasonic Corporation | Thin-film semiconductor device and method for fabricating thin-film semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7705355B2 (en) | Thin-film transistor display devices having composite electrodes | |
EP0520448B1 (en) | Panel having thin film element formed thereon | |
US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
TWI360012B (en) | Thin film transistor array panel | |
JPWO2007039954A1 (ja) | 薄膜トランジスタアレイ基板の製造方法、及び薄膜トランジスタアレイ基板 | |
US20020135709A1 (en) | Liquid crystal display device and fabricating method thereof | |
JP3182351B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
JPH10284493A (ja) | 配線及びそれを用いた表示装置 | |
JPH0437035A (ja) | 薄膜半導体装置 | |
JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
JP3231487B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
JP3048858B2 (ja) | 導電性薄膜を有する基板の製造方法 | |
JP2001005031A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
JP4101892B2 (ja) | 液晶表示素子 | |
JPH09129890A (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JPH05175428A (ja) | 集積回路装置 | |
JPH0812357B2 (ja) | Tft基板の製造方法 | |
JP3149034B2 (ja) | 薄膜トランジスタ | |
JP2008028417A (ja) | アクティブ型液晶表示パネル |