JP2746403B2 - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JP2746403B2
JP2746403B2 JP3112389A JP3112389A JP2746403B2 JP 2746403 B2 JP2746403 B2 JP 2746403B2 JP 3112389 A JP3112389 A JP 3112389A JP 3112389 A JP3112389 A JP 3112389A JP 2746403 B2 JP2746403 B2 JP 2746403B2
Authority
JP
Japan
Prior art keywords
wiring layer
film
bus line
electrode
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3112389A
Other languages
English (en)
Other versions
JPH02211426A (ja
Inventor
拓生 佐藤
浩志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP3112389A priority Critical patent/JP2746403B2/ja
Priority to US07/478,558 priority patent/US5107355A/en
Publication of JPH02211426A publication Critical patent/JPH02211426A/ja
Application granted granted Critical
Publication of JP2746403B2 publication Critical patent/JP2746403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置およびその製造方法に関し、
詳しくは、マトリクス状に配置された各画素電極をスイ
ッチング駆動するためのバスラインおよびアクティブ素
子の構造に特徴を有する液晶表示装置およびその製造方
法に関する。
〔技術の背景〕
液晶表示装置は、従来、マトリクス状に配置された画
素電極と、この画素電極をスイッチング駆動するための
バスラインおよびアクティブ素子とを備えてなる。
しかして、最近においては、表示部の大面積化および
精細化が強く要求されている。この要求を満たすために
は、バスラインが長くなるのでこれを低抵抗化すること
が必要であり、従って、高導電材料を用いて厚膜のバス
ラインを形成することが要請される。
また、アクティブ素子においては、積層体構造が採用
されているが、素子の破壊等を防止して素子の信頼性を
高めるためには、できるだけ段差のない状態で被覆して
積層体構造とすることが好ましい。そのためには透明基
板側の電極を薄膜化することが要請される。
しかるに、製造工程の簡略化の観点から、バスライン
の一部をアクティブ素子の透明基板側の電極として利用
することが好ましい。すなわち、バスラインの一部を太
くした部分、バスラインをアクティブ素子側に分岐させ
た部分、またはバスラインの一部それ自体をアクティブ
素子の透明基板側の電極として利用するのである。バス
ラインの分岐部分を利用する場合を例にとれば、逆スタ
ガTFTの場合には、ゲート用バスラインの分岐部分をゲ
ートとして利用することが好ましく、正スタガTFTの場
合には、ソース用バスラインの分岐部分をソースとして
利用することが好ましく、MIMの場合には、バスライン
の分岐部分を一方の電極として利用することが好まし
く、バック・トゥ・バック・ショットキーダイオードの
場合には、バスラインの分岐部分をショットキーバリア
を形成する電極として利用することが好ましい。
〔発明が解決しようとする課題〕
しかし、バスラインの一部をアクティブ素子の透明基
板側の電極として利用する場合においては、次の問題が
ある。
（１） 表示部の大面積化および精細化に応えるために
バスラインを厚膜にして低抵抗化を図ると、バスライン
の一部すなわちアクティブ素子の透明基板側の電極も厚
膜となるため、積層体構造のアクティブ素子において被
覆状態の段差が大きくなり、短絡、耐圧低下等の欠陥が
増加して素子の信頼性が低下する。
（２） 一方、アクティブ素子において、段差のない被
覆状態を達成するために透明基板側の電極の薄膜化を図
ろうとすると、バスライン自体も薄膜化せざるを得ず、
その結果、バスラインの抵抗が増加し、表示部の大面積
化および精細化が困難となる。
斯かる事情から、最近、特開昭63−070281号および特
開昭63−070282号公報に、逆スタガTFTをアクティブ素
子として用いた液晶表示装置において、透明基板上に、
ゲート用バスラインと、このゲート用バスラインの分岐
部分よりなるゲート電極とを形成し、これらを含む透明
基板上にレジスト層を形成し、透明基板の裏面側でゲー
ト用バスラインおよびゲート電極をマスクした状態で当
該裏面側からセルフアライメント（自己整合）のオーバ
ー露光を施して、ゲート用バスライン上に幅の狭いレジ
スト層を残存させ、このレジスト層をマスクとして用い
て異方性ドライエッチング法によりゲート用バスライン
の露出した上層部分とゲート電極の上層部分を所定量除
去して、当該ゲート用バスラインを段階状にすると共に
ゲート電極を薄膜化する技術が提案された。
この技術によれば、ゲート用バスラインの主要部を厚
膜にして低抵抗化を達成でき、しかも、ゲート電極を薄
膜化して逆スタガTFTを段差のない被覆状態の積層体構
造とすることが可能である。
（１） レジストワークの回数が多く、製造工程が複雑
化する。すなわち、ゲート用バスライン上に幅の狭いレ
ジスト層を残存させるレジストワークと、異方性ドライ
エッチング法によりゲート用バスラインの露出した上層
部分とゲート電極の上層部分を所定量除去するレジスト
ワークとが必要とされる。
（２） オーバー露光によりゲート用バスライン上に幅
の狭いレジスト層を残存させるため、このオーバー露光
の制御が難しく、従って、段階状のバスラインの形状に
バラツキが発生しやすく、信頼性が低下する。
（３） 異方性ドライエッチング法により、ゲート用バ
スラインの露出した上層部分とゲート電極の上層部分を
所定量除去して薄膜化するため、所定の均一な厚さで薄
膜化することが困難であり、逆スタガTFTの特性にバラ
ツキが生じ、信頼性が低下する。
（４） ゲート用バスラインとゲート電極とが完全に一
体であるので、同一の材料により形成しなければなら
ず、そのためゲートバスラインおよびゲート電極をそれ
ぞれの機能に応じた好適な材料により形成することがで
きない。
本発明は、以上の如き事情に基づいてなされたもので
あって、その目的は、次のとおりである。
（１） バスラインの低抵抗化により表示部の大面積化
および精細化に対応することができ、しかも、アクティ
ブ素子の透明基板側の電極の薄膜化により段差のない被
覆状態の積層体構造のアクティブ素子を形成することが
できる液晶表示装置を提供すること。
（２） 少ないレジストワークで、しかも簡単な作業
で、信頼性の高いバスラインおよびアクティブ素子を形
成することができ、バスラインの低抵抗化とアクティブ
素子の透明基板側の電極の薄膜化とを共に達成できる液
晶表示装置の製造方法を提供すること。
〔課題を解決するための手段〕
請求項１の発明は、透明基板上にマトリクス状に設け
られた透明な画素電極と、各画素電極に対応して設けら
れたスイッチング駆動用の積層体構造のアクティブ素子
と、画素電極間に設けられたバスラインとを備えてなる
液晶表示装置において、バスラインは、透明基板上に形
成された透明導電層と、この透明導電層上に積層して設
けられた第一配線層と、この第一配線層上に積層して設
けられた第二配線層との積層体よりなり、第二配線層の
一部が透明基板上に積層され、当該一部がアクティブ素
子の透明基板側の電極とされていることを特徴とする。
請求項２の発明は、請求項１の液晶表示装置を製造す
る方法において、以下の工程〜を含むことを特徴と
する。
工程：透明基板の一面上に透明導電膜を形成し、さ
らにこの透明導電膜上に第一配線層用膜を積層する。
工程：工程で形成された透明導電膜および第一配
線層用膜の積層体を、バスラインと画素電極を形成する
ためのパターンによりパターニングする。
工程：工程でパターニングされた透明導電膜およ
び第一配線層用膜の積層体ならびに透明基板上に第二配
線層用膜を積層する。
工程：工程で形成された第二配線層用膜を、バス
ラインとアクティブ素子の電極を形成するためのパター
ンによりパターニングする。
工程：工程と同一のパターンにより第一配線層用
膜の不要部分を除去する。
〔作用〕
請求項１の発明によれば、バスラインが、透明導電層
と、第一配線層と、第二配線層との積層体よりなるの
で、第一配線層を厚膜化、低抵抗化することによりバス
ラインの低抵抗化を達成することができ、しかも、第二
配線層の一部が透明基板上に積層され、当該一部がアク
ティブ素子の透明基板側の電極とされているので、第二
配線層の薄膜化により段差の小さい被覆状態の積層体構
造のアクティブ素子を形成することができる。
これらの結果、バスラインの低抵抗化により表示部の
大面積化および精細化の要請に応えることができ、しか
も、アクティブ素子の透明基板側の電極の薄膜化によ
り、短絡、耐圧低下等の欠陥のない信頼性の高い素子を
構成することができる。
また、バスラインが積層体構造であるため、第一配線
層と、第二配線層の材料をそれぞれ独立に選択すること
ができ、従って、第一配線層を低抵抗化に有利な材料で
形成することができ、第二配線層をアクティブ素子の電
極として有利な材料により形成することができ、バスラ
インおよびアクティブ素子の性能の向上を図ることがで
きる。
また、透明導電層によりバスラインの透明基板との接
着性を高めることができる。
請求項２の発明によれば、透明導電膜、第一配線層用
膜、第二配線層用膜は、通常の膜形成手段により形成す
ることができるので、膜厚の制御が容易であり、従っ
て、アクティブ素子の透明基板側の電極を薄膜でしかも
高い精度で均一な厚さとすることができる。
また、透明導電膜および第一配線層用膜の積層体のパ
ターニングならびに第二配線層用膜のパターニングにつ
いては、工程において工程と同一のパターンにより
第一配線層用膜の不要部分を除去するので、２枚のマス
クと２回のレジストワークでパターンの異なる３つの層
をパターニングすることができる。すなわち、マスク数
およびレジストワーク数を増加させることなく、バスラ
インの低抵抗化と、アクティブ素子の透明基板側の電極
の薄膜化とを共に達成することができる。
また、工程では、パターニングされた透明導電膜お
よび第一配線層用膜の積層体ならびに透明基板上に第二
配線層用膜を積層するので、第一配線層用膜の形成材料
としてはバスラインの低抵抗化に好適なものを選択する
ことができ、第二配線層用膜の形成材料としてはアクテ
ィブ素子の透明基板側の電極として好適なものを選択す
ることができ、従って、バスラインおよびアクティブ素
子のそれぞれの性能の向上を図ることができる。
〔実施例〕
以下、本発明を実施例に基づいて具体的に説明する。
（実施例１） 本実施例では、アクティブ素子としてバック・トゥ・
バック・ショットキーダイオードを用いる場合の例を説
明する。
第１図（ａ），（ｂ），（ｃ），（ｄ）は本実施例の
液晶表示装置の要部を示し、（ａ）は平面図、（ｂ）は
Ａ−Ａ線、（ｃ）はＢ−Ｂ線、（ｄ）はＣ−Ｃ線の拡大
端面図である。
10は透明基板であり、この透明基板10上には、透明な
画素電極20がマトリクス状に配置されている。
30Aはスイッチング駆動用の積層体構造のバック・ト
ゥ・バック・ショットキーダイオードよりなるアクティ
ブ素子であり、各画素電極20に対応して設けられてい
る。
40はバスラインであり、画素電極20,20間に配置され
ている。このバスライン40は、透明基板10上に形成され
た透明導電層41と、この透明導電層41上に積層して設け
た厚膜で低抵抗の第一配線層42と、この第一配線層42上
に積層して設けた薄膜で導電性の第二配線層43との積層
体よりなる。
そして、薄膜で導電性の第二配線層43の一部がアクテ
ィブ素子30A側に分岐して透明基板10上に積層され、当
該分岐部分44がアクティブ素子30Aの透明基板側の電極3
1Aとされている。
バック・トゥ・バック・ショットキーダイオードより
なるアクティブ素子30Aにおいて、32Aは他方の電極、33
Aは半導体層、34Aは共通電極である。他方の電極32A
は、第一配線層42と同一の材料により同一のパターニン
グ工程で形成された中間層35Aを介して画素電極20に電
気的に接続されている。
バスライン40においては、第一配線層42により十分に
低抵抗化できるので、第二配線層43の構成材料として
は、ショットキーバリアの形成に好適な金属を選択する
ことができる。従って、スイッチング特性の優れたバッ
ク・トゥ・バック・ショットキーダイオードを形成する
ことができる。
第二配線層の構成材料としては、パラジウム、白金、
ニッケル、クロム、ニッケル−クロム等を用いることが
できる。また、半導体層の構成材料としては、アモルフ
ァスシリコン（ａ−Si:H）等を用いることができる。
（実施例２） 本実施例では、MIM（metal insulator metal）をアク
ティブ素子として用いる場合の例を説明する。
第２図（ａ），（ｂ），（ｃ）は本実施例の液晶表示
装置の要部を示し、（ａ）は平面図、（ｂ）はＡ−Ａ
線、（ｃ）はＢ−Ｂ線の拡大端面図である。バスライン
40は実施例１と同様の構成である。
30BはMIMよりなるアクティブ素子であり、バスライン
40を構成する薄膜で導電性の第二配線層43の分岐部分44
が、当該アクティブ素子30Bの透明基板側の電極31Bとな
っている。この第二配線層43の表層には、酸化処理され
て形成された酸化物よりなる絶縁層が形成されている。
32Bは金属層であり、画素電極20に接続されている。
第二配線層43の構成材料としては、MIMの電極として
好適な金属を選択することができる。従って、スイッチ
ング特性の優れたMIMを形成することができる。
（実施例３） 本実施例では、逆スタガTFT（thin film tr−ansisto
r）をアクティブ素子として用いる場合の例を説明す
る。
第３図（ａ），（ｂ），（ｃ）は本実施例の液晶表示
装置の要部を示し、（ａ）は平面図、（ｂ）はＡ−Ａ
線、（ｃ）はＢ−Ｂ線の拡大端面図である。バスライン
40は実施例１と同様の構成である。なお、第３図（ａ）
は絶縁層32C（一点鎖線で示す）による複雑化を避ける
ために簡略化して示してある。
30Cは逆スタガTFTよりなるアクティブ素子であり、バ
スライン40を構成する薄膜で導電性の第二配線層43の分
岐部分44が、当該アクティブ素子30Cの透明基板側の電
極（ゲート電極）31Cとなっている。このバスライン40
はゲート用バスラインである。32Cは絶縁層、33Cは半導
体層、34Cはソース電極、35Cはドレイン電極、36Cはソ
ースラインである。ドレイン電極35Cは画素電極20に接
続されている。
第二配線層43の構成材料としては、逆スタガTFTのゲ
ート電極として好適な金属を選択することができる。従
って、スイッチング特性の優れた逆スタガTFTを形成す
ることができる。
（実施例４） 本実施例では、正スタガTFTをアクティブ素子として
用いる場合の例を説明する。
第４図（ａ），（ｂ），（ｃ）は本実施例の液晶表示
装置の要部を示し、（ａ）は平面図、（ｂ）はＡ−Ａ
線、（ｃ）はＢ−Ｂ線の拡大端面図である。バスライン
40は実施例１と同様の構成である。なお、第４図（ａ）
は絶縁層33D（一点鎖線で示す）による複雑化を避ける
ために簡略化して示してある。
30Dは正スタガTFTよりなるアクティブ素子であり、バ
スライン40を構成する薄膜で導電性の第二配線層43の分
岐部分44が、当該アクティブ素子30Dの透明基板側の電
極（ソース電極）31Dとなっている。このバスライン40
はソース用バスラインである。32Dは半導体層、33Dは絶
縁層、34Dはゲート電極、35Dはドレイン電極、36Dはゲ
ートラインである。ドレイン電極35Dは、第一配線42と
同一の材料により同一のパターニング工程で形成された
中間層37Dを介して画素電極20に電気的に接続されてい
る。
第二配線層43の構成材料としては、正スタガTFTのソ
ース電極として好適な金属を選択することができる。従
って、スイッチング特性の優れた正スタガTFTを形成す
ることができる。
以上の実施例１〜４によれば、バスライン40が、透明
導電層41と、厚膜で低抵抗の第一配線層42と、薄膜で導
電性の第二配線層43との積層体よりなるので、厚膜で低
抵抗の第一配線層42によりバスライン40の低抵抗化を達
成することができる。従って、表示部を大面積化および
精細化してバスライン40を長くするときにも電圧損失が
少なくて十分なスイッチング駆動を達成することができ
る。
そして、薄膜で導電性の第二配線層43の一部がアクテ
ィブ素子30側に分岐して透明基板10上に積層され、当該
分岐部分44がアクティブ素子30の透明基板10側の電極
（31A,31B,31C,31D）とされているので、当該電極の薄
膜化により段差の小さい被覆状態の積層体構造のアクテ
ィブ素子30を形成することができる。従って、アクティ
ブ素子30の短絡、耐圧低下等の欠陥の発生を防止するこ
とができる。
また、バスライン40が積層体構造であるため、第一配
線層42と、第二配線層43の材料をそれぞれ独立に選択す
ることができ、従って、第一配線層42を低抵抗化に有利
な材料で形成することができ、第二配線層43をアクティ
ブ素子30の電極として有利な材料により形成することが
でき、バスライン40およびアクティブ素子30の性能を向
上させることができる。
また、透明導電層によりバスラインの透明基板との接
着性を高めることができる。
なお、本発明の液晶表示装置において、アクティブ素
子としては、二端子素子、三端子素子のいずれであって
もよい。
二端子素子としては、MIM、バック・トゥ・バック・
ショットキーダイオードのほか、リングダイオード、MS
I（SiNX使用）、その他の非線形素子（As2Se3素子，バ
リスタ等）等を挙げることができる。また、ダイオード
の構造も、ショットキーダイオードのほか、pn、pin、
ヘテロ接合等の各種の構造であってもよい。
また、三端子素子としては、正スタガTFT、逆スタガT
FTのほか、アモルファスシリコン型TFT、ポリシリコン
型TFT、CdSe型TFT等を挙げることができる。
第一配線層を形成する材料としては、バスラインの低
抵抗化に寄与しうるものが用いられ、具体的には、クロ
ム（Cr）、アルミニウム（Al）、タンタル（Ta）、モリ
ブテン（Mo）、パラジウム（Pd）、ニッケル（Ni）、チ
タン（Ti）、銅（Cu）、金（Au）、銀（Ag）、これらの
金属の合金、これらの金属のシリサイド等を用いること
ができる。
第一配線層の抵抗値は、バスラインのパターン、表示
部の面積にもよるが、通常は、10Ω／□以下が好まし
く、特に３Ω／□以下が好ましい。例えばクロム（Cr）
により、厚さが3000Å（３Ω／□）で、幅が20μｍの第
一配線層を形成した場合には、その長さを25cmとしたと
きにも、バスラインによる電圧の損失が少なく、スイッ
チング駆動に支障が認められなかった。
第二配線層を形成する材料としては、アクティブ素子
の種類に基づいて、透明基板側の電極として好適なもの
が選択される。具体的には、バック・トゥ・バック・ダ
イオードであれば、パラジウム（Pd）、白金（Pt）、ニ
ッケル（Ni）、クロム（Cr）、ニッケル−クロム（Ni−
Cr）、モリブデン（Mo）等から選択されることが好まし
い。MIMであれば、タンタル（Ta）、アルミニウム（A
l）、クロム（Cr）、ニッケル（Ni）、銅（Cu）、金（A
u）等から選択されることが好ましい。逆スタガTFTゲー
ト電極であれば、タンタル（Ta）、モリブデン（Mo）、
モリブデン−タンタル（Mo−Ta）、クロム（Cr）、アル
ミニウム（Al）、チタン（Ti）等から選択されることが
好ましい。そして、正スタガTFTソース電極であれば、
クロム（Cr）、チタン（Ti）、アルミニウム（Al）、モ
リブデン（Mo）、クロム−アルミニウム（Cr−Al）、モ
リブデン−アルミニウム（Mo−Al）等から選択されるこ
とが好ましい。なお、これらの合金、シリサイドも用い
ることができる。
この第二配線層は、第一配線層上の少なくとも一部を
覆う状態でバスラインに沿って伸びていればよい。従っ
て、第一配線層上の全部を第二配線層により覆う必要は
ない。
第二配線層の厚さは、好ましくは1000Å以下であり、
さらに好ましくは100〜500Åであり、この厚さの範囲内
であれば多層構造でもよい。
透明基板の材料としては、溶融石英、ホウケイ酸ガラ
ス、「7059ガラス」（コーニング社製）、「テンパック
スガラス」（イエナー社製）等を好ましく用いることが
できる。
次に、本発明の製造方法の実施例について説明する。
（実施例５） 本実施例においては、以下の工程〜を経由して、
バスラインと、画素電極と、逆スタガアモルファスシリ
コン型TFTよりなるアクティブ素子の透明基板側の電極
を形成した。
工程 第５図に示すように、ガラス製の透明基板10の一面上
に、スパッタリングにより厚さ1000ÅのITO膜よりなる
透明導電膜60を形成し、さらにこの透明導電膜60上に、
連続スパッタリングにより厚さ3000Åのクロム（Cr）よ
りなる第一配線層用膜70を積層した。
工程 工程で形成した透明導電膜60および第一配線層用膜
70の積層体を、バスラインと画素電極を形成するための
パターンにより、クロムのウェットエッチングとITOの
ウェットエッチングを連続して行い、パターニングし
た。第６図（ａ），（ｂ）はパターニング後の状態を示
す。60Aはパターニングされた透明導電膜、70Aはパター
ニングされた第一配線層用膜を示す。
工程 パターニングされた透明導電膜60Aおよび第一配線層
用膜70Aの積層体と、透明基板10の露出部分とを含む領
域上に、スパッタリングにより厚さ1000Åのタンタル
（Ta）よりなる第二配線層用膜80を積層した。第７図は
当該工程の遂行後の状態を示す。
工程 工程で形成された第二配線層用膜80を、バスライン
とアクティブ素子の電極を形成するためのパターンによ
りケミカルドライエッチングを行い、パターニングし
た。第８図（ａ），（ｂ）はパターニング後の状態を示
す。80Aはパターニングされた状態の第二配線層用膜を
示す。
工程 工程と同一のパターンにより第一配線層用膜70Aの
不要部分を除去した。具体的には、クロムのウェットエ
ッチングを行った。
第９図は当該工程の遂行後の状態を示す。
以上の工程〜を経由して、透明導電層41と、第一
配線層42と、第二配線層43とよりなる三層構造のバスラ
イン40と、画素電極20と、逆スタガTFTのゲート電極31C
とを形成した後は、通常の逆スタガTFTの製造プロセス
に基づいて、第３図（ａ），（ｂ），（ｃ）に示した構
成と同様の液晶表示装置を製造した。なお、絶縁層32C
は厚さが3000ÅのSiNXよりなり、半導体層33Cは厚さ300
0Åのａ−Si:Hよりなる。ソース電極34C、ドレイン電極
35Cは、厚さが3000Åのクロム（Cr）よりなる。
（実施例６） 本実施例においては、以下の工程〜を経由して、
バスラインと、画素電極と、MIMよりなるアクティブ素
子の透明基板側の電極を形成した。
工程 実施例５と同様にして、透明基板10上に、透明導電膜
60と第一配線層用膜70との積層体を形成した。
工程 実施例５と同様にして、工程で形成した透明導電膜
60および第一配線層用膜70の積層体を、バスラインと画
素電極を形成するためのパターンによりパターニングし
た。第10図（ａ），（ｂ）はパターニング後の状態を示
す。
工程 パターニング後の透明導電膜60Aおよび第一配線層用
膜70Aの積層体ならびに透明基板10の露出部分の上に、
スパッタリングにより厚さ1000Åのタンタル（Ta）より
なる第二配線層用膜80を積層した。
工程 第二配線層用膜80をバスラインとアクティブ素子の電
極を形成するためのパターンによりケミカルドライエッ
チングを行い、パターニングした。この第二配線層用膜
80の表面を酸化処理して、約500Åの表層を酸化物（Ta2
O5）よりなる絶縁層に変化させた。
工程 工程と同一のパターンにより、実施例５と同様にし
て第一配線層用膜70Aの不要部分を除去した。第11図
（ａ），（ｂ）はパターニング後の状態を示す。80Aは
パターニングされた状態の第二配線層用膜を示す。
以上の工程〜を経由して、透明導電層41と、第一
配線層42と、第二配線層43とよりなる三層構造のバスラ
イン40と、画素電極20と、MIMの一方の電極31Bとを形成
した後は、通常のMIMの製造プロセスに基づいて、第２
図（ａ），（ｂ），（ｃ）に示した構成と同様の液晶表
示装置を製造した。なお、金属層32Bは、厚さが1000Å
のクロム（Cr）よりなる。
（実施例７） 本実施例においては、以下の工程〜を経由して、
バスラインと、画素電極と、バック・トゥ・バック・シ
ョットキーダイオードよりなるアクティブ素子の透明基
板側の電極を形成した。
工程 実施例５と同様にして、透明基板10上に、透明導電膜
60と第一配線層用膜70との積層体を形成した。
工程 実施例５と同様にして、工程で形成した透明導電膜
60および第一配線層用膜70の積層体を、バスラインと画
素電極を形成するためのパターンによりパターニングし
た。
工程 パターニング後の透明導電膜60Aおよび第一配線層用
膜70Aの積層体ならびに透明基板10の露出部分の上に、
スパッタリングにより厚さ500Åのパラジウム（Pd）よ
りなる第二配線層用膜80を積層した。
工程 第二配線層用膜80を、バスラインとアクティブ素子の
電極を形成するためのパターンによりウェットエッチン
グを行い、パターニングした。
工程 工程と同一のパターンにより、実施例５と同様にし
て、第一配線層用膜70Aの不要部分を除去する。第12図
（ａ），（ｂ），（ｃ）は当該工程の遂行後の状態を
示す。80Aはパターニングされた状態の第二配線層用膜
を示す。
以上の工程〜を経由して、透明導電層41と、第一
配線層42と、第二配線層43とよりなる三層構造のバスラ
イン40と、画素電極20と、バック・トゥ・バック・ショ
ットキーダイオードのショットキーバリア形成用の一方
の電極31Aおよび他方の電極32Aとを形成した後は、通常
のバック・トゥ・バック・ショットキーダイオードの製
造プロセスに基づいて、第１図（ａ），（ｂ），（ｃ）
に示した構成と同様の液晶表示装置を製造した。
なお、半導体層33Aは厚さ１μｍのａ−Si:Hよりな
り、共通電極34Aは厚さ1000Åのクロムよりなり、中間
層35Aは、第一配線層42と同一の材料により同一のパタ
ーニング工程で形成されている。
以上の実施例５〜７によれば、透明導電膜60、第一配
線層用膜70、第二配線層用膜80は、通常の膜形成手段に
より形成することができるので、膜厚の制御が容易であ
り、従って、アクティブ素子30の透明基板10側の電極
（31A,31B,31C）を薄膜でしかも高い精度で均一な厚さ
とすることができる。
また、透明導電膜60および第一配線層用膜70の積層体
のパターニングならびに第二配線層用膜80のパターニン
グについては、工程において工程と同一のパターン
により第一配線層用膜70Aの不要部分を除去するので、
２枚のマスクと２回のレジストワークで、パターンの異
なる３つの層をパターニングすることができる。すなわ
ち、マスク数およびレジストワーク数を増加させること
なく、バスライン40の低抵抗化と、アクティブ素子30の
透明基板10側の電極の薄膜化とを共に達成することがで
きる。
また、工程では、パターニングされた透明導電膜60
Aおよび第一配線層用膜70Aの積層体ならびに透明基板10
上に第二配線層用膜80を積層するので、第一配線層用膜
70の形成材料としてはバスライン40の低抵抗化に好適な
ものを選択することができ、第二配線層用膜80の形成材
料としてはアクティブ素子40の透明基板10側の電極とし
て好適なものを選択することができ、従って、バスライ
ン40およびアクティブ素子30のそれぞれの性能の向上を
図ることができる。
〔発明の効果〕
請求項１の発明によれば、第一配線層によりバスライ
ンを低抵抗化することができ、従って、表示部の大面積
化および精細化の要請に十分に応えることができ、ま
た、第二配線層によりアクティブ素子の透明基板側の電
極を薄膜化することができ、従って、段差のない被覆状
態の積層体構造であって、短絡、耐圧低下等の欠陥のな
い信頼性の高いアクティブ素子が得られる。
請求項２の発明によれば、バスラインの低抵抗化とア
クティブ素子の透明基板側の電極の薄膜化とを、少ない
マスクおよびレジストワークで、しかも簡単な作業で達
成することができる。
【図面の簡単な説明】
第１図（ａ），（ｂ），（ｃ），（ｄ）、第２図
（ａ），（ｂ），（ｃ）、第３図（ａ），（ｂ），
（ｃ）、第４図（ａ），（ｂ），（ｃ）は、それぞれ実
施例１〜４の液晶表示装置の要部を示す説明図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ線拡大端面図、（ｃ）
はＢ−Ｂ線拡大端面図、（ｄ）はＣ−Ｃ線拡大端面図で
ある。 第５図、第６図（ａ），（ｂ）、第７図、第８図
（ａ），（ｂ）、第９図は、実施例５の製造方法を工程
順に示す説明図であり、第５図、第７図、第９図は端面
図、（ａ）は平面図、（ｂ）はＡ−Ａ線拡大端面図であ
る。 第10図（ａ），（ｂ）、第11図（ａ），（ｂ）は、実施
例６の製造方法を工程順に示す説明図であり、（ａ）は
平面図、（ｂ）はＡ−Ａ線拡大端面図である。 第12図（ａ），（ｂ），（ｃ）は、実施例７の製造方法
を示す説明図であり、（ａ）は平面図、（ｂ）はＡ−Ａ
線拡大端面図、（ｃ）はＢ−Ｂ線拡大端面図である。 10……透明基板、20……画素電極 30A,30B,30C,30D……アクティブ素子 31A,31B,31C,31D……透明基板側の電極 32A……他方の電極、33A……半導体層 34A……共通電極、35A……中間層 32B……金属層、32C……絶縁層 33C……半導体層、34C……ソース電極 35C……ドレイン電極、36C……ソースライン 32D……半導体層、33D……絶縁層 34D……ゲート電極、35D……ドレイン電極 36D……ゲートライン、37D……中間層 40……バスライン、41……透明導電層 42……第一配線層、43……第二配線層 44……分岐部分、60……透明導電膜 70……第一配線層用膜、80……第二配線層用膜 60A……パターニングされた透明導電膜 70A……パターニングされた第一配線層用膜 80A……パターニングされた第二配線層用膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】透明基板上にマトリクス状に設けられた透
    明な画素電極と、各画素電極に対応して設けられたスイ
    ッチング駆動用の積層体構造のアクティブ素子と、画素
    電極間に設けられたバスラインとを備えてなる液晶表示
    装置において、 バスラインは、透明基板上に形成された透明導電層と、
    この透明導電層上に積層して設けられた第一配線層と、
    この第一配線層上に積層して設けられた第二配線層との
    積層体よりなり、 第二配線層の一部が透明基板上に積層され、当該一部が
    アクティブ素子の透明基板側の電極とされていることを
    特徴とする液晶表示装置。
  2. 【請求項２】請求項１の液晶表示装置を製造する方法に
    おいて、以下の工程〜を含むことを特徴とする液晶
    表示装置の製造方法。 工程：透明基板の一面上に透明導電膜を形成し、さら
    にこの透明導電膜上に第一配線層用膜を積層する。 工程：工程で形成された透明導電膜および第一配線
    層用膜の積層体を、バスラインと画素電極を形成するた
    めのパターンによりパターニングする。 工程：工程でパターニングされた透明導電膜および
    第一配線層用膜の積層体ならびに透明基板上に第二配線
    層用膜を積層する。 工程：工程で形成された第二配線層用膜を、バスラ
    インとアクティブ素子の電極を形成するためのパターン
    によりパターニングする。 工程：工程と同一のパターンにより第一配線層用膜
    の不要部分を除去する。
JP3112389A 1989-02-13 1989-02-13 液晶表示装置およびその製造方法 Expired - Lifetime JP2746403B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3112389A JP2746403B2 (ja) 1989-02-13 1989-02-13 液晶表示装置およびその製造方法
US07/478,558 US5107355A (en) 1989-02-13 1990-02-12 Liquid crystal display device having layered bus line structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3112389A JP2746403B2 (ja) 1989-02-13 1989-02-13 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02211426A JPH02211426A (ja) 1990-08-22
JP2746403B2 true JP2746403B2 (ja) 1998-05-06

Family

ID=12322641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3112389A Expired - Lifetime JP2746403B2 (ja) 1989-02-13 1989-02-13 液晶表示装置およびその製造方法

Country Status (2)

Country Link
US (1) US5107355A (ja)
JP (1) JP2746403B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270845A (en) * 1987-02-19 1993-12-14 Mitsubishi Denki K.K. Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
TW201343B (ja) * 1990-11-21 1993-03-01 Toshiba Co Ltd
JP2585465B2 (ja) * 1990-11-21 1997-02-26 株式会社東芝 マトリックスアレイ基板
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
EP1134720A3 (en) * 1993-04-22 2002-02-27 Matsushita Electric Industrial Co., Ltd. Display device and projection-type display apparatus using the device
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법
JPH10125619A (ja) * 1996-10-09 1998-05-15 Internatl Business Mach Corp <Ibm> 配線層および配線層の形成方法
KR100264238B1 (ko) * 1996-10-21 2000-08-16 윤종용 평면구동방식의액정표시장치및그기판
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133977A (en) 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
KR100951359B1 (ko) * 2003-10-29 2010-04-09 삼성전자주식회사 박막 다이오드 표시판 및 그 제조 방법
KR102374749B1 (ko) 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2505070B1 (fr) * 1981-01-16 1986-04-04 Suwa Seikosha Kk Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage
JPS5833221A (ja) * 1981-08-21 1983-02-26 Seiko Epson Corp 液晶表示装置
JPS58207025A (ja) * 1982-05-27 1983-12-02 Seiko Epson Corp 液晶表示装置
US4712872A (en) * 1984-03-26 1987-12-15 Canon Kabushiki Kaisha Liquid crystal device
JPS60237429A (ja) * 1984-05-09 1985-11-26 Sharp Corp 液晶表示素子の製造方法
JPS61175624A (ja) * 1985-01-31 1986-08-07 Seiko Epson Corp 液晶表示装置
JPS626221A (ja) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd 液晶セル
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
US4828370A (en) * 1985-10-04 1989-05-09 Seiko Instruments & Electronics Ltd. Switching element with nonlinear resistive, nonstoichiometric material
JPS62100739A (ja) * 1985-10-29 1987-05-11 Matsushita Electric Ind Co Ltd 液晶表示装置
JPS62100735A (ja) * 1985-10-29 1987-05-11 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH0636134B2 (ja) * 1986-09-11 1994-05-11 富士通株式会社 薄膜トランジスタマトリツクス及びその形成方法
JPH0638182B2 (ja) * 1986-09-11 1994-05-18 富士通株式会社 薄膜トランジスタマトリツクスの形成方法
EP0288011A3 (en) * 1987-04-20 1991-02-20 Hitachi, Ltd. Liquid crystal display device and method of driving the same
JPS63271391A (ja) * 1987-04-30 1988-11-09 松下電器産業株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPS63273837A (ja) * 1987-05-01 1988-11-10 Seiko Epson Corp 液晶表示パネル
JPH01120539A (ja) * 1987-11-04 1989-05-12 Seiko Epson Corp 液晶表示装置

Also Published As

Publication number Publication date
JPH02211426A (ja) 1990-08-22
US5107355A (en) 1992-04-21

Similar Documents

Publication Publication Date Title
JP2746403B2 (ja) 液晶表示装置およびその製造方法
JP4413337B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TWI311815B (en) Thin film transistor array panel and manufacturing method thereof
TWI289718B (en) Thin film transistor array panel and manufacturing method thereof
JP2005506575A (ja) 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
US5990986A (en) Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP4131297B2 (ja) 液晶表示装置の製造方法
JPH0242761A (ja) アクティブマトリクス基板の製造方法
US5140403A (en) Thin-film semiconductor device having an α-tantalum first wiring member
KR20050003246A (ko) 액정표시장치용 어레이기판과 제조방법
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US5194136A (en) Process for making a display panel
JPH09152626A (ja) 液晶表示装置およびその製造方法
JP2869893B2 (ja) 半導体パネル
KR100646783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010009269A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3329273B2 (ja) 表示装置及びその製造方法
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JPH0812539B2 (ja) 表示装置及びその製造方法
JP3962800B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 11

EXPY Cancellation because of completion of term