JPH0323778A - 映像信号クランプ回路 - Google Patents
映像信号クランプ回路Info
- Publication number
- JPH0323778A JPH0323778A JP1158966A JP15896689A JPH0323778A JP H0323778 A JPH0323778 A JP H0323778A JP 1158966 A JP1158966 A JP 1158966A JP 15896689 A JP15896689 A JP 15896689A JP H0323778 A JPH0323778 A JP H0323778A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- circuit
- video signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
この発明は映像信号のクランプ電圧を常に所定のレベル
に保つように構威した映像信号クランプ回路に関するも
のである． ［従来の技術］ 第４図は従来の映像信号クランプ回路の構威を示すブロ
ック図である．同図において、（１）はバツファ増幅器
で、アナログ入力映像信号を増幅する．（２）は直流阻
止コンデンサで、直流成分を除去する． （３），（４
）はクランプ電圧を決定する抵抗、（５）はクランプ電
圧発生回路である．（６）はサンプルホールド回路（以
下、Ｓ／Ｈ回路と称す） ． （７）はＪ二記Ｓ／Ｈ回
路（８）にクランプのためのパルスを供給するクランプ
パルス発生回路、（８）はクランプされた映像信号をデ
ィジタル値に変換するＡ／Ｄコンバータである．つぎに
、上記構成の動作について説明する．アナログ入力映像
信号（ａ）はバッファ増幅器（１）によってバツファ増
幅されたのち、直流阻止コンデンサ（２）により直流成
分が除かれる．クランプ電圧は抵抗（３） ． （４）
により決定され，クランプ電圧発生回路（５）を通じて
Ｓ／Ｈ回路（６）に導かれる． 一方、上記アナログ入力映像信％（ａ）から水平同期部
分を分離し，適当な幅とタイミングのパルスを発生する
クランプパルス発生回路（７）に導かれ、このクランプ
パルス発生回路（７）により発生されたクランプパルス
（Ｐ）が上記Ｓ／Ｈ回路（８）に供給され、このクラン
プパルス（Ｐ）の供給タイミングで上記直流阻止コンデ
ンサ（２）から出力される映像信号がクランプされ，Ａ
／Ｄコンバータ（８）によってディジタル偵にコンバー
トされて出力される． ［発明が解決しようとする課Ｓ】 従来の映像信号クランプ回路は．以上のように構威され
ているので，抵抗など回路素子のばらつきや電源電圧の
変動などによって、クランプ電圧が基準値からはずれて
しまうことがあり．それゆえに、クランプ電圧を所定値
に保つためには、そのたびに基準値を調整し直すことが
必要になるという問題があった． この発明は上記のような問題点を解消するためになされ
たもので、回路素子のばらつきや電源電圧の変動があっ
ても，クランプ電圧を常に所定値に制御することができ
る映像信号クランプ回路を提供することを目的とする． ［課題を解決するための手段］ この発明に係る映像信号クランプ回路は、入力映像信号
をディジタル値に変換するＡ／Ｄコンバータの出力映像
信号の所定期間前の値と基準値とを比較して，その差の
大小の度合いに応じた値によりクランプ電圧を制御する
ように構成したことを特徴とする． ［作用］ この発明によれば，ディジタル値に変換された出力映像
信号の所定期間前の値と基準値とを比較して、その差の
大小の度合いに応じてクランプ電圧を制御することによ
り，クランプ電圧が基準値から大きくはずれていても，
素速く収束させるように制御して、クランプ電圧を所定
値に保つことができる． ［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
． 第１図はこの発明の一実施例による映像信号クランプ回
路の構威を示すブロック図であり、同図において、（１
） ． （２） ． （５）〜（８）は第４図で示す従
来例と同一のため、該当部分に同一の符号を付して、そ
れらの詳しい説明は省略する．第１図において、（８）
はＡ／Ｄ変換後の映像信号の所定部分をサンプリングす
る第１のラッチ回路、（ｌＯ）は第１のラッチ回路（８
）の出力（ｅ）と基準値（０とを比較して，その差の大
小の度合いに応じた値を出力するＲＯＭ、（１１）は上
記ＲＯＭ（１０）の出力の所定部分をサンプリングする
第２のラッチ回路である． （１２）は上記第２のラッチ回路（！ｌ）の出力をアナ
ログ値に変換するＤ／Ａコンバータ， （１３）は上記
Ｄ／Ａコンバータ（１２）の出力、つまり１ビットあた
りの変換幅をＡ／Ｄコンバータ（８）の１ビットあたり
の分解能よりも小さくなるようにレベル圧縮するととも
に，所定のレベルにレベルシフトするレベル圧縮シフト
回路で、抵抗素子（１３ａ），（１３ｂ）により構威さ
れている． （１４）は上記第１のラッチ回路（９）お
よび第２のラッチ回路（１１）に適当なタイミングでラ
ッチパルス（ｅ）および（ｄ）を出力するラッチパルス
発生回路である．つぎに、上記構或の動作について説明
する．第２図Ｏ）で示す入力映像信号はバツファ増幅器
（１）により増幅されたのち、直流明止コンデンサ（２
）によりその直流成分がカットされ． Ｓ／Ｈ回路（８
）を通して、ある値にクランプされる．その後．Ａ／Ｄ
コンバータ（０によりディジタル値に変換され，出力映
像信号（ｂ）となる．一方、入力映像信号（ａ）はラッ
チパルス発生回路（１４）にも導かれ，ここで、垂直同
期部分が分離され、第２図（Ｃ）で示すように、出力映
像信号（ｂ）のペデスタル部分をサンプリングできるｌ
フィールド（１／６０秒）周期の適当なラッチパルスお
よびこのラッチパルス（Ｃ）に対して所定期間のオフセ
ット（１）をもった第２図（ｄ）で示すようなラッチパ
ルスを出力する． 上記Ａ／Ｄコンバータ（８）からの出力映像信号（ｂ）
のベデスタル部分は、上記ラッチパルス（Ｃ）のタイミ
ングで第１のラッチ回路（θ）にラッチされ，ＲＯＭ（
１０）のアドレスとなる．ついで，Ｒ Ｏ Ｍ （１０
）ノ出力（ｅ）は第２のラッチ回路（ｌ１）に入力され
、上記ラッチパルス（ｄ）によりラッチされる． つぎに、第２のラッチ回路（１１）の出力ｍはＤ／Ａコ
ンパータ（１２）に入力されるとともに、上記ＲＯＭ（
１０）のアドレスに戻され、このＲＯＭ（ｌＯ）におい
て、上記第１のラッチ回路（９）の出力（ｅ）、つまり
、現在値と基準ペデスタル値（ｆ）とを比較して、基準
値（Ｄよりも現在値（ｅ）の方がある値以上に小さい場
合、第２のラッチ回路（１ｌ）の出力（ｆ）、つまり１
フィールド前の偵よりもその差の分だけ大きい値を出力
する． 同様に、基準値（ｆ）よりも現在値（ｅ）が小さいけれ
ども、ある値までは違っていなかった場合、基準値（ｆ
）よりもｌ ＬＳＢだけ大きい値を出力する． また、基準値（ｆ）よりも現在値（ｅ）の方がある値以
上に大きかった場合、基準値（ｆ）よりもその差の分だ
け小さい値を出力する． 同様に、基準値（ｆ）よりも現在値（ｅ）が大きいけれ
ども、ある値までは違っていなかった場合、基準値（ｆ
）よりもｌ ＬＳＢだけ小さい値を出力する． つづいて．Ｄ／Ａコンバータ（１２）の出力ハレベル圧
縮シフト回路（１３）により、１ビットあたりの変換幅
が上記Ａ／Ｄコンバータ（８）の１ビットあたりの分解
能よりも小さくなるようにレベル圧縮されるとともに、
収束値を中心に振れるようにレベルシフトされ、クラン
プ電圧発生回路（５）Ｓ／Ｈ回路（６）を通してクラン
プ電圧として供与される． 第３図は上記した動作のようすを具体的に説明する図で
、出力（ｅ）の値をＸ、出力（ｆ）の値をｙ．基準クラ
ンプ値をｘＯ、Ｘ＝Ｘ Ｏのときのｙの値をｙｏ．ｘ−
１０＝ｘａ，ｘ＋ｌＯ＝ｘｂ．Ｒ Ｏ Ｍ （１０）の
出力値を（Ｚ）として示している．例えば、Ｘが７の位
置にあった場合、すなわち．Ｘ＝ＸＯ＋２０の場合，Ｘ
はｘｂよりも大きいので、次のフィールドではこのとき
よりＸとｘｂの差の分だけ小さい値、Ｚ＝ｙ−２０を出
力する（イ位置）． また、Ｘが第３図のウの位置、すなわち、Ｘ＝ＸＯ−２
、ｙ＝ｙｏ−２になると、ｘａ＜Ｘ＜Ｘ Ｏであるので
、１フィールド前の値よりも１つ大きい値、Ｚ＝ｙｏ＋
１が出力される（工の位置）＃ さらに、Ｘが第３図の才の位置、すなわち、ｘ＝ｘｏ−
１．７＝ｙｏ−１になると．これはまだｘＯよりも小さ
いので、前回の偵よりも１つ大きい値、Ｚ＝ｙｏが出力
される（力の位置）．以ＥのようにＬ，で、ＸはｘＯの
値に次第に収束され、ｙはｙＯに収束される． なお、上記実施例では、比較出力回路の一例であるＲＯ
Ｍの出力を、基準値との差が±１０以内の場合、前回の
出力値よりもＩＬＳＢだけ増減した値を出力し，±ｌＯ
をはずれたら前回の出力値よりも基準値との差の分だけ
増減した値を出力するように構威したが，基準値との差
は±１０に限らず、他の値でも良く、また出力する値も
他の値でも良い． また、上記のようなしきい値を設けず、例えばｅ“のよ
うな関数を用いて出力を決定してもよい． また，比較出力回路として、上記実施例では、ＲＯＭを
用いたが．他のゲートで構威してもよく，マイクロコン
ピュータなどを用いても，上記実施例と同様の効果を奏
する。
に保つように構威した映像信号クランプ回路に関するも
のである． ［従来の技術］ 第４図は従来の映像信号クランプ回路の構威を示すブロ
ック図である．同図において、（１）はバツファ増幅器
で、アナログ入力映像信号を増幅する．（２）は直流阻
止コンデンサで、直流成分を除去する． （３），（４
）はクランプ電圧を決定する抵抗、（５）はクランプ電
圧発生回路である．（６）はサンプルホールド回路（以
下、Ｓ／Ｈ回路と称す） ． （７）はＪ二記Ｓ／Ｈ回
路（８）にクランプのためのパルスを供給するクランプ
パルス発生回路、（８）はクランプされた映像信号をデ
ィジタル値に変換するＡ／Ｄコンバータである．つぎに
、上記構成の動作について説明する．アナログ入力映像
信号（ａ）はバッファ増幅器（１）によってバツファ増
幅されたのち、直流阻止コンデンサ（２）により直流成
分が除かれる．クランプ電圧は抵抗（３） ． （４）
により決定され，クランプ電圧発生回路（５）を通じて
Ｓ／Ｈ回路（６）に導かれる． 一方、上記アナログ入力映像信％（ａ）から水平同期部
分を分離し，適当な幅とタイミングのパルスを発生する
クランプパルス発生回路（７）に導かれ、このクランプ
パルス発生回路（７）により発生されたクランプパルス
（Ｐ）が上記Ｓ／Ｈ回路（８）に供給され、このクラン
プパルス（Ｐ）の供給タイミングで上記直流阻止コンデ
ンサ（２）から出力される映像信号がクランプされ，Ａ
／Ｄコンバータ（８）によってディジタル偵にコンバー
トされて出力される． ［発明が解決しようとする課Ｓ】 従来の映像信号クランプ回路は．以上のように構威され
ているので，抵抗など回路素子のばらつきや電源電圧の
変動などによって、クランプ電圧が基準値からはずれて
しまうことがあり．それゆえに、クランプ電圧を所定値
に保つためには、そのたびに基準値を調整し直すことが
必要になるという問題があった． この発明は上記のような問題点を解消するためになされ
たもので、回路素子のばらつきや電源電圧の変動があっ
ても，クランプ電圧を常に所定値に制御することができ
る映像信号クランプ回路を提供することを目的とする． ［課題を解決するための手段］ この発明に係る映像信号クランプ回路は、入力映像信号
をディジタル値に変換するＡ／Ｄコンバータの出力映像
信号の所定期間前の値と基準値とを比較して，その差の
大小の度合いに応じた値によりクランプ電圧を制御する
ように構成したことを特徴とする． ［作用］ この発明によれば，ディジタル値に変換された出力映像
信号の所定期間前の値と基準値とを比較して、その差の
大小の度合いに応じてクランプ電圧を制御することによ
り，クランプ電圧が基準値から大きくはずれていても，
素速く収束させるように制御して、クランプ電圧を所定
値に保つことができる． ［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
． 第１図はこの発明の一実施例による映像信号クランプ回
路の構威を示すブロック図であり、同図において、（１
） ． （２） ． （５）〜（８）は第４図で示す従
来例と同一のため、該当部分に同一の符号を付して、そ
れらの詳しい説明は省略する．第１図において、（８）
はＡ／Ｄ変換後の映像信号の所定部分をサンプリングす
る第１のラッチ回路、（ｌＯ）は第１のラッチ回路（８
）の出力（ｅ）と基準値（０とを比較して，その差の大
小の度合いに応じた値を出力するＲＯＭ、（１１）は上
記ＲＯＭ（１０）の出力の所定部分をサンプリングする
第２のラッチ回路である． （１２）は上記第２のラッチ回路（！ｌ）の出力をアナ
ログ値に変換するＤ／Ａコンバータ， （１３）は上記
Ｄ／Ａコンバータ（１２）の出力、つまり１ビットあた
りの変換幅をＡ／Ｄコンバータ（８）の１ビットあたり
の分解能よりも小さくなるようにレベル圧縮するととも
に，所定のレベルにレベルシフトするレベル圧縮シフト
回路で、抵抗素子（１３ａ），（１３ｂ）により構威さ
れている． （１４）は上記第１のラッチ回路（９）お
よび第２のラッチ回路（１１）に適当なタイミングでラ
ッチパルス（ｅ）および（ｄ）を出力するラッチパルス
発生回路である．つぎに、上記構或の動作について説明
する．第２図Ｏ）で示す入力映像信号はバツファ増幅器
（１）により増幅されたのち、直流明止コンデンサ（２
）によりその直流成分がカットされ． Ｓ／Ｈ回路（８
）を通して、ある値にクランプされる．その後．Ａ／Ｄ
コンバータ（０によりディジタル値に変換され，出力映
像信号（ｂ）となる．一方、入力映像信号（ａ）はラッ
チパルス発生回路（１４）にも導かれ，ここで、垂直同
期部分が分離され、第２図（Ｃ）で示すように、出力映
像信号（ｂ）のペデスタル部分をサンプリングできるｌ
フィールド（１／６０秒）周期の適当なラッチパルスお
よびこのラッチパルス（Ｃ）に対して所定期間のオフセ
ット（１）をもった第２図（ｄ）で示すようなラッチパ
ルスを出力する． 上記Ａ／Ｄコンバータ（８）からの出力映像信号（ｂ）
のベデスタル部分は、上記ラッチパルス（Ｃ）のタイミ
ングで第１のラッチ回路（θ）にラッチされ，ＲＯＭ（
１０）のアドレスとなる．ついで，Ｒ Ｏ Ｍ （１０
）ノ出力（ｅ）は第２のラッチ回路（ｌ１）に入力され
、上記ラッチパルス（ｄ）によりラッチされる． つぎに、第２のラッチ回路（１１）の出力ｍはＤ／Ａコ
ンパータ（１２）に入力されるとともに、上記ＲＯＭ（
１０）のアドレスに戻され、このＲＯＭ（ｌＯ）におい
て、上記第１のラッチ回路（９）の出力（ｅ）、つまり
、現在値と基準ペデスタル値（ｆ）とを比較して、基準
値（Ｄよりも現在値（ｅ）の方がある値以上に小さい場
合、第２のラッチ回路（１ｌ）の出力（ｆ）、つまり１
フィールド前の偵よりもその差の分だけ大きい値を出力
する． 同様に、基準値（ｆ）よりも現在値（ｅ）が小さいけれ
ども、ある値までは違っていなかった場合、基準値（ｆ
）よりもｌ ＬＳＢだけ大きい値を出力する． また、基準値（ｆ）よりも現在値（ｅ）の方がある値以
上に大きかった場合、基準値（ｆ）よりもその差の分だ
け小さい値を出力する． 同様に、基準値（ｆ）よりも現在値（ｅ）が大きいけれ
ども、ある値までは違っていなかった場合、基準値（ｆ
）よりもｌ ＬＳＢだけ小さい値を出力する． つづいて．Ｄ／Ａコンバータ（１２）の出力ハレベル圧
縮シフト回路（１３）により、１ビットあたりの変換幅
が上記Ａ／Ｄコンバータ（８）の１ビットあたりの分解
能よりも小さくなるようにレベル圧縮されるとともに、
収束値を中心に振れるようにレベルシフトされ、クラン
プ電圧発生回路（５）Ｓ／Ｈ回路（６）を通してクラン
プ電圧として供与される． 第３図は上記した動作のようすを具体的に説明する図で
、出力（ｅ）の値をＸ、出力（ｆ）の値をｙ．基準クラ
ンプ値をｘＯ、Ｘ＝Ｘ Ｏのときのｙの値をｙｏ．ｘ−
１０＝ｘａ，ｘ＋ｌＯ＝ｘｂ．Ｒ Ｏ Ｍ （１０）の
出力値を（Ｚ）として示している．例えば、Ｘが７の位
置にあった場合、すなわち．Ｘ＝ＸＯ＋２０の場合，Ｘ
はｘｂよりも大きいので、次のフィールドではこのとき
よりＸとｘｂの差の分だけ小さい値、Ｚ＝ｙ−２０を出
力する（イ位置）． また、Ｘが第３図のウの位置、すなわち、Ｘ＝ＸＯ−２
、ｙ＝ｙｏ−２になると、ｘａ＜Ｘ＜Ｘ Ｏであるので
、１フィールド前の値よりも１つ大きい値、Ｚ＝ｙｏ＋
１が出力される（工の位置）＃ さらに、Ｘが第３図の才の位置、すなわち、ｘ＝ｘｏ−
１．７＝ｙｏ−１になると．これはまだｘＯよりも小さ
いので、前回の偵よりも１つ大きい値、Ｚ＝ｙｏが出力
される（力の位置）．以ＥのようにＬ，で、ＸはｘＯの
値に次第に収束され、ｙはｙＯに収束される． なお、上記実施例では、比較出力回路の一例であるＲＯ
Ｍの出力を、基準値との差が±１０以内の場合、前回の
出力値よりもＩＬＳＢだけ増減した値を出力し，±ｌＯ
をはずれたら前回の出力値よりも基準値との差の分だけ
増減した値を出力するように構威したが，基準値との差
は±１０に限らず、他の値でも良く、また出力する値も
他の値でも良い． また、上記のようなしきい値を設けず、例えばｅ“のよ
うな関数を用いて出力を決定してもよい． また，比較出力回路として、上記実施例では、ＲＯＭを
用いたが．他のゲートで構威してもよく，マイクロコン
ピュータなどを用いても，上記実施例と同様の効果を奏
する。
さらに、上記実施例では，ラッチパルスをフィールド周
期としたが、他の周期パルスでもよく、またレベル圧縮
シフト回路に抵抗素子を用いたが，他の能動素子と組み
合わせて構成してもよい． ［発明の効果］ 以上のように、この発明によれば、比較出力回路の出力
を，所定期間前の値と基準値との差の大小の度合に応じ
て制御することにより、クランプ電圧を素早く基準値に
収束させることができ、回路素子のばらつきや電源電圧
の変動などによりクランプ電圧が基準値からはずれてい
ても、そのための特別な調整を要することなく、クラン
プ電圧を常に所定の値に保つことができる．
期としたが、他の周期パルスでもよく、またレベル圧縮
シフト回路に抵抗素子を用いたが，他の能動素子と組み
合わせて構成してもよい． ［発明の効果］ 以上のように、この発明によれば、比較出力回路の出力
を，所定期間前の値と基準値との差の大小の度合に応じ
て制御することにより、クランプ電圧を素早く基準値に
収束させることができ、回路素子のばらつきや電源電圧
の変動などによりクランプ電圧が基準値からはずれてい
ても、そのための特別な調整を要することなく、クラン
プ電圧を常に所定の値に保つことができる．
第１図はこの発明の一実施例による映像信号クランプ回
路の構威を示すブロック図，第２図は各部の信号波形図
、第３図は動作を説明するための図、第４図は従来の映
像信号クランプ回路の構成を示すブロック図である． （８）・・・Ａ／Ｄコンバータ、０）・・・第１のラッ
チ回路、（１０）・−ＲＯＭ，（１１）・・・第２のラ
ッチ回路，（１２）・・・Ｄ／Ａコンバータ， （１３
）・・・レベル圧縮シフト回路． なお， 図中の同一符号は同一または相当部分を示す．
路の構威を示すブロック図，第２図は各部の信号波形図
、第３図は動作を説明するための図、第４図は従来の映
像信号クランプ回路の構成を示すブロック図である． （８）・・・Ａ／Ｄコンバータ、０）・・・第１のラッ
チ回路、（１０）・−ＲＯＭ，（１１）・・・第２のラ
ッチ回路，（１２）・・・Ｄ／Ａコンバータ， （１３
）・・・レベル圧縮シフト回路． なお， 図中の同一符号は同一または相当部分を示す．
Claims (1)
- （１）入力映像信号をディジタル値に変換するＡ／Ｄコ
ンバータと、このＡ／Ｄコンバータのディジタル出力の
所定部分をサンプリングする第１のラッチ回路と、この
第１のラッチ回路の出力と基準値とを比較してその差の
大小の度合に応じて所定期間前の出力値よりも増減した
値を出力する比較出力回路と、この比較出力回路の出力
の所定部分をサンプリングする第２のラッチ回路と、こ
の第２のラッチ回路の出力をアナログ値に変換するＤ／
Ａコンバータと、このＤ／Ａコンバータの１ビットあた
りの変換幅を上記Ａ／Ｄコンバータの１ビットあたりの
分解能よりも小さくなるようにレベル圧縮するとともに
所定のレベルにレベルシフトするレベル圧縮シフト回路
と、このレベル圧縮シフト回路の出力により上記入力映
像信号にクランプ電圧を供給するクランプ電圧供給回路
とを具備したことを特徴とする映像信号クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158966A JPH0323778A (ja) | 1989-06-20 | 1989-06-20 | 映像信号クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158966A JPH0323778A (ja) | 1989-06-20 | 1989-06-20 | 映像信号クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0323778A true JPH0323778A (ja) | 1991-01-31 |
Family
ID=15683262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1158966A Pending JPH0323778A (ja) | 1989-06-20 | 1989-06-20 | 映像信号クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323778A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0557965U (ja) * | 1991-12-28 | 1993-07-30 | 株式会社ケンウッド | 映像信号クランプ回路 |
| US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
-
1989
- 1989-06-20 JP JP1158966A patent/JPH0323778A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
| JPH0557965U (ja) * | 1991-12-28 | 1993-07-30 | 株式会社ケンウッド | 映像信号クランプ回路 |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH05199749A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0323778A (ja) | 映像信号クランプ回路 | |
| JP2522395B2 (ja) | 映像信号クランプ回路 | |
| JPH0322763A (ja) | クランプ回路 | |
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| JPH0526372B2 (ja) | ||
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP3760503B2 (ja) | クランプ回路 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JP3133363B2 (ja) | クランプ回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH01288105A (ja) | 入力信号のクランプ方法 | |
| JPS62217821A (ja) | デジタルリレ−の交流入力回路 | |
| JPH0429491A (ja) | 量子化変換装置 | |
| JPH073730Y2 (ja) | クランプ装置 | |
| JPH05236497A (ja) | 映像信号処理回路 | |
| JPH0435367A (ja) | 同期分離装置 | |
| JPH03292064A (ja) | クランプ回路 | |
| JPH08154056A (ja) | アナログ−デジタル変換方法及び自動利得調整回路 | |
| JPH0645919A (ja) | 自動ループ制御方法および自動ループ制御装置 | |
| JPS6178221A (ja) | クランプ回路 | |
| JPH04103775U (ja) | テレビジヨン信号の自動利得制御装置 | |
| JPH02298115A (ja) | クロックデューティ比補正回路 |