JPH0322763A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0322763A JPH0322763A JP1157250A JP15725089A JPH0322763A JP H0322763 A JPH0322763 A JP H0322763A JP 1157250 A JP1157250 A JP 1157250A JP 15725089 A JP15725089 A JP 15725089A JP H0322763 A JPH0322763 A JP H0322763A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- value
- signal
- clamp voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims abstract description 7
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 238000005070 sampling Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、映像信号のクランプ電圧を常に一定レベル
に保つようにしたクランプ回路に関するものである． 〔従来の技術〕 第４図は従来のクランプ回路を示すものである．図にお
いて、１はバッファ増幅器、２はコンデンサ、３．４は
クランプ電圧を決定する抵抗、５はクランプ電圧発生回
路、６はサンプルホールド回路、７はサンプルホールド
回路６にクランプのためのパルスを供給するクランプパ
ルス発生回路、８はクランプされた映像信号をディジタ
ル値に変換するＡ／Ｄコンバータである． 次に動作について説明する．アナログ入力映像信号ａは
バッファ増幅器１によって増幅され、コンデンサ２で直
流威分を除かれる．またクランプ電圧は抵抗３．４によ
り決定され、クランプ電圧発生回路５を通じてサンプル
ホールド回路６に導かれる． 一方、アナログ入力映像信号ａは別に、水平同期部分を
分離し、適当な幅とタイミングのパルスを発生するクラ
ンプパルス発生回路７に導かれる．上記サンプルホール
ド回路６には、上記クランプパルス発生回路７により発
生されたクランプパルスが供給され、このタイξングで
コンデンサ２の出力による入力映像信号ａはクランプさ
れ、Ａ／Ｄコンバータ８によってディジタル値に変換さ
れる． 〔発明が解決しようとする課題〕 従来のクランプ回路は以上のように構威されているので
、回路素子のバラつきや電源電圧の変動などによって、
クランプ電圧が基準値からはずれてしまうことがあり、
その都度調整を要するという問題点があった． この発明は上記のような問題点を解消するためになされ
たもので、回路素子のバラつきや電源電圧の変動などに
かかわらずクランプ電圧を常に一定値に制御で，きるク
ランプ回路を得ることを目的とする． 〔課題を解決するための手段〕 この発明に係るクランプ回路は、Ａ／Ｄコンバータの出
力映像信号のサンプリング値を基準値と比較し、その差
に応じて、一定周期前の出力信号よりもある一定幅だけ
増減した信号を出力する比較出力回路を用いてクランプ
電圧を制御する制御ループを設けたものである． 〔作用〕 この発明においては、Ａ／Ｄコンバータの出力映像信号
のサンプリング値を基準値と比較し、その差に応じて、
一定周期前の出力信号よりもある一定幅だけ増減した信
号を出力する比較出力回路を設けたから、回路素子のバ
ラつきや電源電圧の変動などを排することができ、この
結果、クランプ電圧を一定値に制御することできる．〔
実施例〕 以下、この発明の一実施例を図について説明する． 第１図において、９はＡ／Ｄ変換後の映像信号の所定部
分を所定周期でサンプリングする第１のラッチ回路、ｌ
Ｏは第１のラッチ回路９のサンプリング信号と基準値と
を比較し、その差に応じて、一定周期前の出力信号より
もある一定幅だけ増減した信号を出力する比較出力回路
としてのＲＯＭ，ｌ１は該ＲＯＭＩＯの出力をラッチす
る第２のラッチ回路、１２は該第２のラッチ回路１０の
出力をアナログ値に変換するＤ／Ａコンバータ、１３は
Ｄ／Ａコンバータ１２の出力をレベル圧縮、シフトする
レベル圧縮シフト回路で、本実施例では抵抗素子で実現
している．１４は第１．第２のラッチ回路９．１１に適
当なタイミングのラッチパルスｃ，ｄを出力するラッチ
パルス発生回路で、そのほか第４図に示した従来例と同
等部分は同一符号をもって示す． 次に動作について説明する． 第ｌ図において、入力映像信号ａはバッファ増幅器ｌを
介して、コンデンサ２により直流威分を除かれ、サンプ
ルホールド回路６を通してある値にクランプされる．そ
の後Ａ／Ｄコンバータ８によりディジタル値に変換され
、出力映像信号ｂとなる． また一方、入力映像信号ａはラッチパルス発生回路ｌ４
にも導かれ、ここで垂直同期部分が分離され出力映像信
号ｂのペデスタル部分をサンプリングできるｌフィール
ド（１／６０秒）周期の適当なラフチパノレスＣと、ラ
ッチパルスＣに対して一定期間のオフセットをもったラ
ッチパルスｄを出力する．出力映像信号ｂのペデスタル
部分はラッチパルスＣのタイミングで第１のラッチ回路
９によりラッチされ、ＲＯＭＩＯのアドレスとなる．Ｒ
ＯＭＩＯの出力は第２のラッチ回路１１に入力され、ラ
ッチパルスｄでラッチされる．この入力映像信号と両ラ
ッチパルスの関係を第２図に示す．また、第２のラッチ
回路１１の出力ｆはＤ／Ａコンバータｌ２に入力される
と共に、ＲＯＭＩＯのアドレスに戻される，ＲＯＭＩＯ
では第１のラッチ回路９の出力ｅ、つまり現在値と基準
ペデスタル僅とを比較し、基準値よりも第ｌのラッチ回
路９の出力ｅの方が小さかった場合、第２のラッチ回路
１１の出力ｆ、一つまり１フィールド前の値よりもＩ
ＬＳＢだけ大きい値を出力する．同様に、基準値より第
１のラッチ回路９の出力ｅの方が大きかった場合、第２
のラッチ回路ｌ１の出力ｆよりもＩ ＬＳＢだけ小さい
値を出力するようにする． そしてＤ／Ａコンバータｌ２の出力はレベル圧縮シフト
回路１３により、１ビット当りの変換幅が前記Ａ／Ｄコ
ンバータ８の１ビット当りの分解能よりも小さくなるよ
うにレベル圧縮され、又は、収束値を中心に振れるよう
レベルシフトされ、クランプ電圧発生回路５、サンプル
ホールド回路６を通してクランプ電圧として供与される
．第３図はこの様子を示した図で、第１のラッチ回路９
の出力ｅの値をＸ，第２のラッチ回路１１の出力ｆの値
をｙ．基準クランプ値をｚ，，ｚｓ＊Ｘ．のときのｙの
値をｙ ｅ 、Ｒ Ｏ Ｍ １ ０の出力値を２として
いる． 例えばＺがアの位置にあった場合、これはｘａよりも大
きいので、次のフィールドではこの時よりもう１つ小さ
い値Ｚ ＝ ｙ ＠ ＋ １が出力される（イの位置）
．次にＸがＸ．＋１となったとすると（ウの位置）、こ
れはまだＸ．よりも大きいので、前回の、即ちｌフィー
ルド前の値よりも１つ小さい値Ｚ ＝ ｙ ＊が出力さ
れる（工の位ｔ）．以上のようにしてやかてＸはＸ６の
値に収束し、Ｚ ＝ ｙ ｏに収束する． このように本実施例では、Ａ／Ｄコンバータの出力映像
信号の所定部分を所定周期でサンプリングした信号と、
基準値とを比較し、その差に応じて、一定周期前の出力
信号よりもある一定幅だけ増減した信号を出力するＲＯ
Ｍを用いてクランプ電圧を制御するループ回路を組み込
んだことにより、回路素子のバラつき等によるクランプ
電圧の変動を排し、クランプ電圧を一定値に制御するこ
とできる． なお上記実施例では、ラッチパルスを１フィールド周期
のパルスとしたが、これは他の周期のパルスでもよい．
又、比較出力回路にはＲＯＭを用いたが、他のゲートで
構威しても良く、マイクロコンピュータ等を用いても全
く同様の効果がある．又、レベル圧縮シフト回路には抵
抗素子を用いたが、他の能動素子等と組み合わせて構威
しても差し支えない． 〔発明の効果〕 以上のように、この発明に係るクランプ回路によれば、
Ａ／Ｄコンバータの出力映像信号のサンプリング値を基
準値と比較し、その差に応じて、一定周期前の出力信号
よりもある一定幅だけ増減した信号を出力する比較出力
回路を用いてクランプ電圧を制御する制御ループを設け
た構戒としたので、回路素子や電源電圧の変動による影
響を受けることなくクランプ電圧を基準ディジタル値に
収束させることができ、この結果クランプ電圧を一定値
に制御することができるという効果がある．
に保つようにしたクランプ回路に関するものである． 〔従来の技術〕 第４図は従来のクランプ回路を示すものである．図にお
いて、１はバッファ増幅器、２はコンデンサ、３．４は
クランプ電圧を決定する抵抗、５はクランプ電圧発生回
路、６はサンプルホールド回路、７はサンプルホールド
回路６にクランプのためのパルスを供給するクランプパ
ルス発生回路、８はクランプされた映像信号をディジタ
ル値に変換するＡ／Ｄコンバータである． 次に動作について説明する．アナログ入力映像信号ａは
バッファ増幅器１によって増幅され、コンデンサ２で直
流威分を除かれる．またクランプ電圧は抵抗３．４によ
り決定され、クランプ電圧発生回路５を通じてサンプル
ホールド回路６に導かれる． 一方、アナログ入力映像信号ａは別に、水平同期部分を
分離し、適当な幅とタイミングのパルスを発生するクラ
ンプパルス発生回路７に導かれる．上記サンプルホール
ド回路６には、上記クランプパルス発生回路７により発
生されたクランプパルスが供給され、このタイξングで
コンデンサ２の出力による入力映像信号ａはクランプさ
れ、Ａ／Ｄコンバータ８によってディジタル値に変換さ
れる． 〔発明が解決しようとする課題〕 従来のクランプ回路は以上のように構威されているので
、回路素子のバラつきや電源電圧の変動などによって、
クランプ電圧が基準値からはずれてしまうことがあり、
その都度調整を要するという問題点があった． この発明は上記のような問題点を解消するためになされ
たもので、回路素子のバラつきや電源電圧の変動などに
かかわらずクランプ電圧を常に一定値に制御で，きるク
ランプ回路を得ることを目的とする． 〔課題を解決するための手段〕 この発明に係るクランプ回路は、Ａ／Ｄコンバータの出
力映像信号のサンプリング値を基準値と比較し、その差
に応じて、一定周期前の出力信号よりもある一定幅だけ
増減した信号を出力する比較出力回路を用いてクランプ
電圧を制御する制御ループを設けたものである． 〔作用〕 この発明においては、Ａ／Ｄコンバータの出力映像信号
のサンプリング値を基準値と比較し、その差に応じて、
一定周期前の出力信号よりもある一定幅だけ増減した信
号を出力する比較出力回路を設けたから、回路素子のバ
ラつきや電源電圧の変動などを排することができ、この
結果、クランプ電圧を一定値に制御することできる．〔
実施例〕 以下、この発明の一実施例を図について説明する． 第１図において、９はＡ／Ｄ変換後の映像信号の所定部
分を所定周期でサンプリングする第１のラッチ回路、ｌ
Ｏは第１のラッチ回路９のサンプリング信号と基準値と
を比較し、その差に応じて、一定周期前の出力信号より
もある一定幅だけ増減した信号を出力する比較出力回路
としてのＲＯＭ，ｌ１は該ＲＯＭＩＯの出力をラッチす
る第２のラッチ回路、１２は該第２のラッチ回路１０の
出力をアナログ値に変換するＤ／Ａコンバータ、１３は
Ｄ／Ａコンバータ１２の出力をレベル圧縮、シフトする
レベル圧縮シフト回路で、本実施例では抵抗素子で実現
している．１４は第１．第２のラッチ回路９．１１に適
当なタイミングのラッチパルスｃ，ｄを出力するラッチ
パルス発生回路で、そのほか第４図に示した従来例と同
等部分は同一符号をもって示す． 次に動作について説明する． 第ｌ図において、入力映像信号ａはバッファ増幅器ｌを
介して、コンデンサ２により直流威分を除かれ、サンプ
ルホールド回路６を通してある値にクランプされる．そ
の後Ａ／Ｄコンバータ８によりディジタル値に変換され
、出力映像信号ｂとなる． また一方、入力映像信号ａはラッチパルス発生回路ｌ４
にも導かれ、ここで垂直同期部分が分離され出力映像信
号ｂのペデスタル部分をサンプリングできるｌフィール
ド（１／６０秒）周期の適当なラフチパノレスＣと、ラ
ッチパルスＣに対して一定期間のオフセットをもったラ
ッチパルスｄを出力する．出力映像信号ｂのペデスタル
部分はラッチパルスＣのタイミングで第１のラッチ回路
９によりラッチされ、ＲＯＭＩＯのアドレスとなる．Ｒ
ＯＭＩＯの出力は第２のラッチ回路１１に入力され、ラ
ッチパルスｄでラッチされる．この入力映像信号と両ラ
ッチパルスの関係を第２図に示す．また、第２のラッチ
回路１１の出力ｆはＤ／Ａコンバータｌ２に入力される
と共に、ＲＯＭＩＯのアドレスに戻される，ＲＯＭＩＯ
では第１のラッチ回路９の出力ｅ、つまり現在値と基準
ペデスタル僅とを比較し、基準値よりも第ｌのラッチ回
路９の出力ｅの方が小さかった場合、第２のラッチ回路
１１の出力ｆ、一つまり１フィールド前の値よりもＩ
ＬＳＢだけ大きい値を出力する．同様に、基準値より第
１のラッチ回路９の出力ｅの方が大きかった場合、第２
のラッチ回路ｌ１の出力ｆよりもＩ ＬＳＢだけ小さい
値を出力するようにする． そしてＤ／Ａコンバータｌ２の出力はレベル圧縮シフト
回路１３により、１ビット当りの変換幅が前記Ａ／Ｄコ
ンバータ８の１ビット当りの分解能よりも小さくなるよ
うにレベル圧縮され、又は、収束値を中心に振れるよう
レベルシフトされ、クランプ電圧発生回路５、サンプル
ホールド回路６を通してクランプ電圧として供与される
．第３図はこの様子を示した図で、第１のラッチ回路９
の出力ｅの値をＸ，第２のラッチ回路１１の出力ｆの値
をｙ．基準クランプ値をｚ，，ｚｓ＊Ｘ．のときのｙの
値をｙ ｅ 、Ｒ Ｏ Ｍ １ ０の出力値を２として
いる． 例えばＺがアの位置にあった場合、これはｘａよりも大
きいので、次のフィールドではこの時よりもう１つ小さ
い値Ｚ ＝ ｙ ＠ ＋ １が出力される（イの位置）
．次にＸがＸ．＋１となったとすると（ウの位置）、こ
れはまだＸ．よりも大きいので、前回の、即ちｌフィー
ルド前の値よりも１つ小さい値Ｚ ＝ ｙ ＊が出力さ
れる（工の位ｔ）．以上のようにしてやかてＸはＸ６の
値に収束し、Ｚ ＝ ｙ ｏに収束する． このように本実施例では、Ａ／Ｄコンバータの出力映像
信号の所定部分を所定周期でサンプリングした信号と、
基準値とを比較し、その差に応じて、一定周期前の出力
信号よりもある一定幅だけ増減した信号を出力するＲＯ
Ｍを用いてクランプ電圧を制御するループ回路を組み込
んだことにより、回路素子のバラつき等によるクランプ
電圧の変動を排し、クランプ電圧を一定値に制御するこ
とできる． なお上記実施例では、ラッチパルスを１フィールド周期
のパルスとしたが、これは他の周期のパルスでもよい．
又、比較出力回路にはＲＯＭを用いたが、他のゲートで
構威しても良く、マイクロコンピュータ等を用いても全
く同様の効果がある．又、レベル圧縮シフト回路には抵
抗素子を用いたが、他の能動素子等と組み合わせて構威
しても差し支えない． 〔発明の効果〕 以上のように、この発明に係るクランプ回路によれば、
Ａ／Ｄコンバータの出力映像信号のサンプリング値を基
準値と比較し、その差に応じて、一定周期前の出力信号
よりもある一定幅だけ増減した信号を出力する比較出力
回路を用いてクランプ電圧を制御する制御ループを設け
た構戒としたので、回路素子や電源電圧の変動による影
響を受けることなくクランプ電圧を基準ディジタル値に
収束させることができ、この結果クランプ電圧を一定値
に制御することができるという効果がある．
第１図はこの発明の一実施例によるクランプ回路を示す
図、第２図は入力映像信号とラッチパルスのタイξング
の関係を示す図、第３図は上記実施例の動作を示す図、
第４図は従来のクランプ回路を示す図である． ２はコンデンサ、３．４は抵抗、９は第１のラッチ回路
、１０はＲＯＭ （比較出力回路）、１１は第２のラッ
チ回路、１２はＤ／Ａコンバータ、ｌ３はレベル圧縮シ
フト回路、１４はラッチパルス発生回路である． なお、図中同一符号は同一又は相当部分を示す。
図、第２図は入力映像信号とラッチパルスのタイξング
の関係を示す図、第３図は上記実施例の動作を示す図、
第４図は従来のクランプ回路を示す図である． ２はコンデンサ、３．４は抵抗、９は第１のラッチ回路
、１０はＲＯＭ （比較出力回路）、１１は第２のラッ
チ回路、１２はＤ／Ａコンバータ、ｌ３はレベル圧縮シ
フト回路、１４はラッチパルス発生回路である． なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- （１）入力映像信号のクランプ電圧を常に一定レベルに
保つようにしたクランプ回路であって、上記入力映像信
号をディジタル信号に変換するＡ／Ｄコンバータと、 該ディジタル信号の所定部分を所定周期でサンプリング
する第１のラッチ回路と、 該サンプリング値を基準値と比較し、その差に応じて、
一定周期前の出力信号よりもある一定幅だけ増減した信
号を出力する比較出力回路と、該出力信号の所定部分を
所定周期でサンプリングする第２のラッチ回路と、 該ラッチ回路の出力をアナログ値に変換するＤ／Ａコン
バータと、 該Ｄ／Ａコンバータの１ビット当りの変換幅を上記Ａ／
Ｄコンバータの１ビット当りの分解能以下にレベル圧縮
すると共に、所定のレベルにレベルシフトするレベル圧
縮シフト回路と、 該レベル圧縮シフト回路の出力に基づいて上記入力映像
信号のクランプ電圧を設定するクランプ電圧供給回路と
を備えたことを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157250A JPH0322763A (ja) | 1989-06-20 | 1989-06-20 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157250A JPH0322763A (ja) | 1989-06-20 | 1989-06-20 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322763A true JPH0322763A (ja) | 1991-01-31 |
Family
ID=15645535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157250A Pending JPH0322763A (ja) | 1989-06-20 | 1989-06-20 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322763A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661503A (en) * | 1991-11-06 | 1997-08-26 | Canon Kabushiki Kaisha | Polycrystalline silicon-based substrate for liquid jet recording head, process for producing said substrate, liquid jet recording head in which said substrate is used, and liquid jet recording apparatus in which said substrate is used |
| US5708482A (en) * | 1994-09-08 | 1998-01-13 | Asahi Kogaku Kogyo Kabushiki Kaisha | Image-signal clamping circuit for electronic endoscope |
| US5892555A (en) * | 1995-06-30 | 1999-04-06 | Lg Semicon Co., Ld. | Video signal clamping circuit |
-
1989
- 1989-06-20 JP JP1157250A patent/JPH0322763A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661503A (en) * | 1991-11-06 | 1997-08-26 | Canon Kabushiki Kaisha | Polycrystalline silicon-based substrate for liquid jet recording head, process for producing said substrate, liquid jet recording head in which said substrate is used, and liquid jet recording apparatus in which said substrate is used |
| US5708482A (en) * | 1994-09-08 | 1998-01-13 | Asahi Kogaku Kogyo Kabushiki Kaisha | Image-signal clamping circuit for electronic endoscope |
| US5892555A (en) * | 1995-06-30 | 1999-04-06 | Lg Semicon Co., Ld. | Video signal clamping circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH0583594A (ja) | アナログ−デジタル変換装置 | |
| JPH0322763A (ja) | クランプ回路 | |
| JP2522395B2 (ja) | 映像信号クランプ回路 | |
| US7061531B2 (en) | Solid state imaging device having timing signal generation circuit and clamping circuit | |
| EP0651565B1 (en) | Circuit for compensating the drift of the level of the direct current of a video signal | |
| JPH0323778A (ja) | 映像信号クランプ回路 | |
| JPH01226284A (ja) | 自動利得制御装置 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JPH0360579A (ja) | 映像信号クランプ回路 | |
| JPS63176070A (ja) | 映像信号クランプ装置 | |
| KR940011026B1 (ko) | 자동 이득 제어회로 | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| JPH01288105A (ja) | 入力信号のクランプ方法 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| KR940002571Y1 (ko) | 영상출력 오프셋 드리프트 보상회로 | |
| JPH03292064A (ja) | クランプ回路 | |
| JPH0783266B2 (ja) | オフセット補償回路 | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JPS59193619A (ja) | 画像処理回路 | |
| JPH02298115A (ja) | クロックデューティ比補正回路 | |
| JPS6057774A (ja) | クランプ回路 | |
| JPS6272278A (ja) | 同期信号分離装置 | |
| JPS62231523A (ja) | 直流レベルコントロ−ル回路 |