JPH0720109B2 - トークンパッシングバス方式を用いたネットワークシステム - Google Patents
トークンパッシングバス方式を用いたネットワークシステムInfo
- Publication number
- JPH0720109B2 JPH0720109B2 JP63225904A JP22590488A JPH0720109B2 JP H0720109 B2 JPH0720109 B2 JP H0720109B2 JP 63225904 A JP63225904 A JP 63225904A JP 22590488 A JP22590488 A JP 22590488A JP H0720109 B2 JPH0720109 B2 JP H0720109B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- common memory
- bus
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 [発明の目的] (発明の技術分野) 本発明は、ローカル・エリア・ネットワーク(以下、LA
Nと呼ぶ)上に接続されるコンピュータ,プログラマブ
ルコントローラ(PC)およびデジタル計装制御装置等の
機器相互間でデータの交換を行うプロセス制御システム
等に利用するネットワークシステムに係わる。特にIEEE
(米国電気電子技術者会議)802.4委員会で定めたトー
クンパッシングバスを利用して前記プロセス制御システ
ム等で生じる複数レベルの緊急度(優先度)に応じたデ
ータを有効に伝送可能とするデータ伝送方式に関する。
Nと呼ぶ)上に接続されるコンピュータ,プログラマブ
ルコントローラ(PC)およびデジタル計装制御装置等の
機器相互間でデータの交換を行うプロセス制御システム
等に利用するネットワークシステムに係わる。特にIEEE
(米国電気電子技術者会議)802.4委員会で定めたトー
クンパッシングバスを利用して前記プロセス制御システ
ム等で生じる複数レベルの緊急度(優先度)に応じたデ
ータを有効に伝送可能とするデータ伝送方式に関する。
(従来の技術) 近年、種々の分野でLANの適用が急速に進展している。
その中において工業用LANで注目されているのは米国ゼ
ネラルモーターズ社の提唱するMAP(Manufacturing Aut
omation Protocol)が上げられる。このMAPは、異なる
企業で製造される異なる機種のコンピュータやプログラ
マブル機器等をネットワークで接続し相互にデータの交
換を行うことを目指すものであって、ISO(国際標準化
機構)が標準化を進めているコンピュータ間通信手順OS
I(Open Systems Interconnection)をベースとしてい
る。このOSI階層モデルの各層では下位2層目のデータ
リンクのうちメディアアクセス制御サブレイアには前記
IEEE802.4委員会のトークンパッシングバスが使用され
ている。その他のLANとしてはバス形ネットワークとし
て各ノードが任意にデータを送信するCSMA/CD(Carrier
Sense Multiple Access/Collision Detection)型ネッ
トワークが使用されている。このCSMA/CD型ネットワー
クでは各機器により送信されたデータがネットワーク上
で衝突したとき、その衝突を検知し伝送路の空くのを待
って再び送信を試みる方式であるので、機器が増えると
伝送路の負荷が増大し伝送効率が急激に低下する問題が
生じる。
その中において工業用LANで注目されているのは米国ゼ
ネラルモーターズ社の提唱するMAP(Manufacturing Aut
omation Protocol)が上げられる。このMAPは、異なる
企業で製造される異なる機種のコンピュータやプログラ
マブル機器等をネットワークで接続し相互にデータの交
換を行うことを目指すものであって、ISO(国際標準化
機構)が標準化を進めているコンピュータ間通信手順OS
I(Open Systems Interconnection)をベースとしてい
る。このOSI階層モデルの各層では下位2層目のデータ
リンクのうちメディアアクセス制御サブレイアには前記
IEEE802.4委員会のトークンパッシングバスが使用され
ている。その他のLANとしてはバス形ネットワークとし
て各ノードが任意にデータを送信するCSMA/CD(Carrier
Sense Multiple Access/Collision Detection)型ネッ
トワークが使用されている。このCSMA/CD型ネットワー
クでは各機器により送信されたデータがネットワーク上
で衝突したとき、その衝突を検知し伝送路の空くのを待
って再び送信を試みる方式であるので、機器が増えると
伝送路の負荷が増大し伝送効率が急激に低下する問題が
生じる。
一方、トークンパッシングバス方式では、第12図に示す
如く共通伝送路L上に多数の伝送装置(以下、ノードと
呼ぶ)1−1〜1−nが接続され、トークンと呼ばれる
送信権が順次各ノードに受け渡される。トークンを受け
取ったノードでは予め設定された時間内でデータを送信
し、同一時刻では複数のノードが同時にデータを送信す
ることがない。従って、トークンパッシングバスは前記
CSMA/CD型ネットワークの欠点を改善することができる
データ伝送方式であると言える。
如く共通伝送路L上に多数の伝送装置(以下、ノードと
呼ぶ)1−1〜1−nが接続され、トークンと呼ばれる
送信権が順次各ノードに受け渡される。トークンを受け
取ったノードでは予め設定された時間内でデータを送信
し、同一時刻では複数のノードが同時にデータを送信す
ることがない。従って、トークンパッシングバスは前記
CSMA/CD型ネットワークの欠点を改善することができる
データ伝送方式であると言える。
以下、トークンパッシングバスについて具体的に説明す
る。このトークンパッシングバスは、予め各ノード1−
1〜1−nに対してアドレスが定められ、アドレスの大
きいノードから小さいノードへ順次トークンを受け渡し
ていく。従って、各ノード1−1〜1−nではトークン
を渡すべき次のノード(後続局)とトークンを受けるべ
きノード(先行局)のアドレスを記憶しており、このア
ドレスに基づいて順々にトークンの受け渡しを行う。こ
の結果、各ノード1−1〜1−nはあたかもリング上に
相互に接続された論理リングが構成される。従って、各
ノード1−1〜1−nでは常時トークンの受け渡しを監
視し、システムの稼働時にはトークンを受け渡したノー
ドが受け渡し先の送信状態を監視しトークンの喪失を検
出して論理リングの再構成を行う。また、システムのス
タート時あるいは複数のトークンの発生やトークンの受
け渡しの失敗等によりシステムの再立ち上げが必要な場
合、無信号検出タイマや各ノードに割り当てられたノー
ドアドレスに関するソーティングアルゴリズムに基づい
て競合処理を行うことにより、再度正常な論理リングが
構成される。更に、ノードの意識的な参加や離脱に関し
ても論理リングを維持する機能を備えている。
る。このトークンパッシングバスは、予め各ノード1−
1〜1−nに対してアドレスが定められ、アドレスの大
きいノードから小さいノードへ順次トークンを受け渡し
ていく。従って、各ノード1−1〜1−nではトークン
を渡すべき次のノード(後続局)とトークンを受けるべ
きノード(先行局)のアドレスを記憶しており、このア
ドレスに基づいて順々にトークンの受け渡しを行う。こ
の結果、各ノード1−1〜1−nはあたかもリング上に
相互に接続された論理リングが構成される。従って、各
ノード1−1〜1−nでは常時トークンの受け渡しを監
視し、システムの稼働時にはトークンを受け渡したノー
ドが受け渡し先の送信状態を監視しトークンの喪失を検
出して論理リングの再構成を行う。また、システムのス
タート時あるいは複数のトークンの発生やトークンの受
け渡しの失敗等によりシステムの再立ち上げが必要な場
合、無信号検出タイマや各ノードに割り当てられたノー
ドアドレスに関するソーティングアルゴリズムに基づい
て競合処理を行うことにより、再度正常な論理リングが
構成される。更に、ノードの意識的な参加や離脱に関し
ても論理リングを維持する機能を備えている。
ところで、トークンパッシングバスでは、各ノード1−
1〜1−nが送出すべきデータを希望する伝送優先度に
応じて4種類のアクセスレベルに割り付けられ、IEEE80
2.4が定めるトークンパッシングバス優先処理アルゴリ
ズムに基づいて優先処理が行われている。この処理では
4種類のアクセスレベル6,4,2,0においてレベル6を最
高優先度とし、4,2,0と優先度が低くなっていく。その
結果、送信待データに対しては4つの要求待行列を作る
ことができる。すなわち、トークンを受信すると、トー
クンパッシングバスで規定されたトークン保持時間値を
タイマ初期値としてトークン保持タイマにセットした
後、アクセスレベル6のデータを送信する。データ送信
後、送信待行列が空きか否か、トークン保持時間が終了
したか否かを調べ、送信すべきデータが無くなった場合
やトークン保持時間に達した場合には次のアクセスレベ
ル4へトークンが受け渡される。アクセスレベル4,2,0
のデータ送信では、トークンが論理リンク中を巡回する
のに要する時間を測定し、トークンが各アクセスレベル
に与えられた目標トークン巡回時間値に達するまでデー
タを送信できる。トークンが目標トークン巡回時間以上
経過して戻ってきた場合にはそのアクセスレベルのデー
タは送信することができない。この場合のトークンは下
位のアクセスレベルか次のノードへ渡される。つまり、
上記優先処理アルゴリズムにはトークン保持タイマおよ
び目標トークン巡回タイマが設けられ、最高優先度のア
クセスレベルのときにはトークン保持タイマにトークン
保持時間が初期時間値としてセットされ優先度が低いと
きにはトークン保持タイマに目標トークン巡回タイマの
残り時間が格納され、当該アクセスレベルのサービスの
ためにトークン巡回タイマに目標トークン巡回時間が再
格納される。
1〜1−nが送出すべきデータを希望する伝送優先度に
応じて4種類のアクセスレベルに割り付けられ、IEEE80
2.4が定めるトークンパッシングバス優先処理アルゴリ
ズムに基づいて優先処理が行われている。この処理では
4種類のアクセスレベル6,4,2,0においてレベル6を最
高優先度とし、4,2,0と優先度が低くなっていく。その
結果、送信待データに対しては4つの要求待行列を作る
ことができる。すなわち、トークンを受信すると、トー
クンパッシングバスで規定されたトークン保持時間値を
タイマ初期値としてトークン保持タイマにセットした
後、アクセスレベル6のデータを送信する。データ送信
後、送信待行列が空きか否か、トークン保持時間が終了
したか否かを調べ、送信すべきデータが無くなった場合
やトークン保持時間に達した場合には次のアクセスレベ
ル4へトークンが受け渡される。アクセスレベル4,2,0
のデータ送信では、トークンが論理リンク中を巡回する
のに要する時間を測定し、トークンが各アクセスレベル
に与えられた目標トークン巡回時間値に達するまでデー
タを送信できる。トークンが目標トークン巡回時間以上
経過して戻ってきた場合にはそのアクセスレベルのデー
タは送信することができない。この場合のトークンは下
位のアクセスレベルか次のノードへ渡される。つまり、
上記優先処理アルゴリズムにはトークン保持タイマおよ
び目標トークン巡回タイマが設けられ、最高優先度のア
クセスレベルのときにはトークン保持タイマにトークン
保持時間が初期時間値としてセットされ優先度が低いと
きにはトークン保持タイマに目標トークン巡回タイマの
残り時間が格納され、当該アクセスレベルのサービスの
ためにトークン巡回タイマに目標トークン巡回時間が再
格納される。
この場合、自局からの送信も自局の次のトークン時間に
影響する。トークン保持タイマに格納された残り時間が
正である場合はトークン保持タイマがタイムアウトする
か待行列が空になるまで待行列からデータを送信するこ
とができる。トークン保持タイマのタイムアウトか又は
待行列の空が発生すると、次のアクセスレベルのサービ
スを開始する。最低レベルのアクセスレベルへのサービ
スが終了すると、論理リング維持に必要な手続を行って
トークンを後続局へ渡す。
影響する。トークン保持タイマに格納された残り時間が
正である場合はトークン保持タイマがタイムアウトする
か待行列が空になるまで待行列からデータを送信するこ
とができる。トークン保持タイマのタイムアウトか又は
待行列の空が発生すると、次のアクセスレベルのサービ
スを開始する。最低レベルのアクセスレベルへのサービ
スが終了すると、論理リング維持に必要な手続を行って
トークンを後続局へ渡す。
このように各アクセスレベルは各ノード内で仮想的な副
局の如く動作し、トークンは各ノード内で最高優先度の
アクセスレベルから最低優先度のアクセスレベルへと全
部のアクセスレベル間をパスした後に後続局へ渡され
る。
局の如く動作し、トークンは各ノード内で最高優先度の
アクセスレベルから最低優先度のアクセスレベルへと全
部のアクセスレベル間をパスした後に後続局へ渡され
る。
トークンパッシングを用いたデータ伝送では、データ交
換しようとする相手ノードへコマンドデータを送信し、
相手ノードから応答データを受け取ることでデータ交換
が行われる。トークンパッシングバスを用いた代表的な
MAPの場合、工場フロア単位で種々のインテリジェント
機能を持つ機器を連係させて経済的な一貫した方法で通
信を行うことができる。そのうち、PC(Programmable C
ontroller),ロボットおよび計算機搭載形数値制御工
作機械(CNC)等の機器においては、トークンパッシン
グバスを経由して伝送されるデータは生産管理データ、
保守管理データが主体となる。
換しようとする相手ノードへコマンドデータを送信し、
相手ノードから応答データを受け取ることでデータ交換
が行われる。トークンパッシングバスを用いた代表的な
MAPの場合、工場フロア単位で種々のインテリジェント
機能を持つ機器を連係させて経済的な一貫した方法で通
信を行うことができる。そのうち、PC(Programmable C
ontroller),ロボットおよび計算機搭載形数値制御工
作機械(CNC)等の機器においては、トークンパッシン
グバスを経由して伝送されるデータは生産管理データ、
保守管理データが主体となる。
ところで、これらディスクリートパーツ志向の設備に対
する工場自動化(FA化)のためのネットワークへの適用
の進展とともに、FAとは異なった特色を持つ連続プロセ
ス制御システムにも拡大して、工場内におけるLANを統
一する方向の要求が出てきた。しかし、連続プロセス制
御においては、FAより遥かにリアルタイム(実時間)性
が問題となる。例えばFAでは上記PCなどに要求される伝
送機能の応答時間は数秒程度であれば充分であるが、連
続プロセス制御では数10msecのオーダが必要となってく
る。更に、本装置の適用分野となるコンピュータ、PCお
よびDCS(Distributed Control System)等をネットワ
ークに接続する分散制御型プロセス制御システムでは、
相互にデータ交換されるデータは数10msec単位のPC制御
周期毎に必要となる非常に緊急度の高いデータや数100m
sec単位のDCS操作,警報監視に必要なデータ、更に緊急
度の低い計装データ,バックグランド的に処理されるプ
ログラムダウンロードや生産管理,保守管理データ等が
ある。
する工場自動化(FA化)のためのネットワークへの適用
の進展とともに、FAとは異なった特色を持つ連続プロセ
ス制御システムにも拡大して、工場内におけるLANを統
一する方向の要求が出てきた。しかし、連続プロセス制
御においては、FAより遥かにリアルタイム(実時間)性
が問題となる。例えばFAでは上記PCなどに要求される伝
送機能の応答時間は数秒程度であれば充分であるが、連
続プロセス制御では数10msecのオーダが必要となってく
る。更に、本装置の適用分野となるコンピュータ、PCお
よびDCS(Distributed Control System)等をネットワ
ークに接続する分散制御型プロセス制御システムでは、
相互にデータ交換されるデータは数10msec単位のPC制御
周期毎に必要となる非常に緊急度の高いデータや数100m
sec単位のDCS操作,警報監視に必要なデータ、更に緊急
度の低い計装データ,バックグランド的に処理されるプ
ログラムダウンロードや生産管理,保守管理データ等が
ある。
そこで、上記LANの有力な標準となるべきトークンパッ
シングバスを用い、以上のようなコンピュータ、PC,DOS
等の機器を結合する要件を満たすLANを構築できれば、
トークンパッシングバスが元来持っている特徴、つまり
確定性,自己回復性,拡張性を生かすことができ、トー
クンパッシングバスの用途を更に一層拡大することがで
きる。
シングバスを用い、以上のようなコンピュータ、PC,DOS
等の機器を結合する要件を満たすLANを構築できれば、
トークンパッシングバスが元来持っている特徴、つまり
確定性,自己回復性,拡張性を生かすことができ、トー
クンパッシングバスの用途を更に一層拡大することがで
きる。
(発明が解決しようとする課題) しかし、以上述べたトークンパッシングバスにコンピュ
ータ、PCおよびDCS等の機器を結合させた場合、次のよ
うな問題が指摘される。すなわち、これら機器相互間で
交換されるデータには、上述した緊急度に応じた時間単
位の周期をもって常時発生するデータと、突発的な伝送
要求に応じて発生するデータと、がある。従って、各ノ
ード1−1〜1−nでは緊急度に応じた時間以内に各レ
ベルのデータを周期的に送信制御することが必要であ
り、かつ、各機器ではこれを受信し各周期毎にデータ内
容を取り込んで更新し利用できることが必要となってく
る。更に、送信出力されるデータは各レベルの優先度に
応じて下位のレベルのデータに優先してLAN上に送信出
力する必要があるが、現状のIEEE802.4トークンパッシ
ングバスでは以上のような要望を満足させることが難し
く、このことは上記多様な機器を持つプロセス制御シス
テムに適用することが困難なことである。
ータ、PCおよびDCS等の機器を結合させた場合、次のよ
うな問題が指摘される。すなわち、これら機器相互間で
交換されるデータには、上述した緊急度に応じた時間単
位の周期をもって常時発生するデータと、突発的な伝送
要求に応じて発生するデータと、がある。従って、各ノ
ード1−1〜1−nでは緊急度に応じた時間以内に各レ
ベルのデータを周期的に送信制御することが必要であ
り、かつ、各機器ではこれを受信し各周期毎にデータ内
容を取り込んで更新し利用できることが必要となってく
る。更に、送信出力されるデータは各レベルの優先度に
応じて下位のレベルのデータに優先してLAN上に送信出
力する必要があるが、現状のIEEE802.4トークンパッシ
ングバスでは以上のような要望を満足させることが難し
く、このことは上記多様な機器を持つプロセス制御シス
テムに適用することが困難なことである。
本発明は上記実情に鑑みてなされたもので、IEEE802.4
トークンパッシングバス又はこのバスと同様な方式のバ
スの本来有する機能を生かしつつ、複数レベルの緊急度
のデータおよび突発的なデータを効率的に伝送し得、か
かるデータを扱うプロセス制御システムに充分に適用し
得るデータ伝送方式を用いたネットワークシステムを提
供することを目的とする。
トークンパッシングバス又はこのバスと同様な方式のバ
スの本来有する機能を生かしつつ、複数レベルの緊急度
のデータおよび突発的なデータを効率的に伝送し得、か
かるデータを扱うプロセス制御システムに充分に適用し
得るデータ伝送方式を用いたネットワークシステムを提
供することを目的とする。
[発明の構成] (発明の課題を達成するための手段) トークンパッシングバス方式を用いたこの発明のネット
ワークシステムは、伝送路Lに接続されるものであっ
て、IEEE802.4標準のトークンパッシングバスまたはこ
のバスと機能上実質的に同等のバスの規格に基づくとこ
ろの優先処理アルゴリズムを実行する複数のノードと、
前記複数のノードそれぞれに含まれるものであって、相
互に同等もしくは対応するアドレス構成を持った複数の
コモンメモリ18と、前記複数のノードそれぞれに含まれ
るものであって、これらノード各々の前記コモンメモリ
18間で、前記伝送路Lを介して、前記優先処理アルゴリ
ズムに応じた優先レベル(“6,4,2")でもって、その記
憶内容(Dh,Dm,Dl)を通信する複数の通信手段110を備
えている。
ワークシステムは、伝送路Lに接続されるものであっ
て、IEEE802.4標準のトークンパッシングバスまたはこ
のバスと機能上実質的に同等のバスの規格に基づくとこ
ろの優先処理アルゴリズムを実行する複数のノードと、
前記複数のノードそれぞれに含まれるものであって、相
互に同等もしくは対応するアドレス構成を持った複数の
コモンメモリ18と、前記複数のノードそれぞれに含まれ
るものであって、これらノード各々の前記コモンメモリ
18間で、前記伝送路Lを介して、前記優先処理アルゴリ
ズムに応じた優先レベル(“6,4,2")でもって、その記
憶内容(Dh,Dm,Dl)を通信する複数の通信手段110を備
えている。
(作用) このような構成のネットワークシステムにおいて、各コ
モンメモリ18はいくつかの優先レベルに分類されたデー
タを記憶しており、1つのノードのコモンメモリ18から
自動的かつ周期的に読み出されたデータは、その優先レ
ベルに応じて、他のノードとたとえばマルチキャスト通
信される。これにより、全てのノードのコモンメモリ18
の記憶内容は、高優先レベルのデータほど頻繁な通信に
より短い周期で更新され、全ての優先レベルのデータ通
信を定期的に完了することにより、全てのコモンメモリ
は同じデータを共有できるようになる。
モンメモリ18はいくつかの優先レベルに分類されたデー
タを記憶しており、1つのノードのコモンメモリ18から
自動的かつ周期的に読み出されたデータは、その優先レ
ベルに応じて、他のノードとたとえばマルチキャスト通
信される。これにより、全てのノードのコモンメモリ18
の記憶内容は、高優先レベルのデータほど頻繁な通信に
より短い周期で更新され、全ての優先レベルのデータ通
信を定期的に完了することにより、全てのコモンメモリ
は同じデータを共有できるようになる。
このように伝送路Lに繋がった多数のコモンメモリ18の
集合体は、あたかも、伝送路Lを介したネットワーク上
に構築される仮想的な大容量のメモリバンクのように機
能する。一方、各コモンメモリ18に接続されるホスト機
器はメモリ18に直接、高速アクセスできる。すなわち、
これら各ホスト機器からみると、コモンメモリ18は、上
記仮想メモリバンクに対するキャッシュメモリの如く働
く。このため、各ホスト機器は、この発明に係るネット
ワークシステムの採用により、実質的に高速大容量メモ
リ(第1図の100)を所有したのと同じ効果を得ること
ができる。
集合体は、あたかも、伝送路Lを介したネットワーク上
に構築される仮想的な大容量のメモリバンクのように機
能する。一方、各コモンメモリ18に接続されるホスト機
器はメモリ18に直接、高速アクセスできる。すなわち、
これら各ホスト機器からみると、コモンメモリ18は、上
記仮想メモリバンクに対するキャッシュメモリの如く働
く。このため、各ホスト機器は、この発明に係るネット
ワークシステムの採用により、実質的に高速大容量メモ
リ(第1図の100)を所有したのと同じ効果を得ること
ができる。
(実施例) 以下、図面を参照してこの発明の一実施例に係るネット
ワークシステムを説明する。なお、この説明において、
全図に渡り類似あるいは共通の部分には類似あるいは共
通の参照符号を用いることで、重複説明を避けることに
する。
ワークシステムを説明する。なお、この説明において、
全図に渡り類似あるいは共通の部分には類似あるいは共
通の参照符号を用いることで、重複説明を避けることに
する。
この発明のネットワークシステムは第1図に示すような
構成を持ち、例えば第12図に示すようなトークンパッシ
ングバスを用いたバス型伝送路に適用できる。
構成を持ち、例えば第12図に示すようなトークンパッシ
ングバスを用いたバス型伝送路に適用できる。
第1図は前述したMAPプロトコルの発展形と言えるもの
で、同軸ケーブルあるいは光ファイバーの伝送路Lを介
したネットワーク上に多数の伝送装置すなわちノード1
−1〜1−nが結合される。各ノード1−1〜1−nに
はそれぞれ所定のホスト制御機器2−1〜2−nが接続
されている。
で、同軸ケーブルあるいは光ファイバーの伝送路Lを介
したネットワーク上に多数の伝送装置すなわちノード1
−1〜1−nが結合される。各ノード1−1〜1−nに
はそれぞれ所定のホスト制御機器2−1〜2−nが接続
されている。
各ノード1−1〜1−nはそれぞれ同等の構成を持つ。
すなわち各ノードは、インターフェイス20と、このイン
ターフェイス20を介して外部のホスト制御機器(2−1
〜2−n)に結合されるコモンメモリ18と、他のノード
のコモンメモリ18との通信を伝送路Lを介して行なう送
受信回路110と、インターフェイス20および送受信回路1
10の動作を制御するインターフェイス制御回路21とを備
えている。
すなわち各ノードは、インターフェイス20と、このイン
ターフェイス20を介して外部のホスト制御機器(2−1
〜2−n)に結合されるコモンメモリ18と、他のノード
のコモンメモリ18との通信を伝送路Lを介して行なう送
受信回路110と、インターフェイス20および送受信回路1
10の動作を制御するインターフェイス制御回路21とを備
えている。
各コモンメモリ18はいくつかの優先レベルに分類された
データを記憶しており、1つのノードのコモンメモリ18
から自動的かつ周期的に読み出されたデータは、その優
先レベルに応じて、他のノードとマルチキャスト通信さ
れる。これにより、全てのノードのコモンメモリ18の記
憶内容は、高優先レベルのデータほど頻繁な通信により
短い周期で更新され、全ての優先レベルのデータ通信を
定期的に完了することにより、全てのコモンメモリは同
じデータを共有することになる。
データを記憶しており、1つのノードのコモンメモリ18
から自動的かつ周期的に読み出されたデータは、その優
先レベルに応じて、他のノードとマルチキャスト通信さ
れる。これにより、全てのノードのコモンメモリ18の記
憶内容は、高優先レベルのデータほど頻繁な通信により
短い周期で更新され、全ての優先レベルのデータ通信を
定期的に完了することにより、全てのコモンメモリは同
じデータを共有することになる。
このように伝送路Lに繋がった多数のコモンメモリ18の
集合体は、あたかも、伝送路Lを介したネットワーク上
に構築される仮想的な大容量のメモリバンクのように機
能する。このような大容量の仮想メモリバンクを第1図
では共有メモリ100として破線で示している。
集合体は、あたかも、伝送路Lを介したネットワーク上
に構築される仮想的な大容量のメモリバンクのように機
能する。このような大容量の仮想メモリバンクを第1図
では共有メモリ100として破線で示している。
次に、第1図に示された各伝送装置(ノード)の具体例
について第2図を参照して説明する。同図において11は
前記IEEE802.4トークンパッシングバスを制御するトー
クンパッシングバス制御回路(TBC)である。このTBC11
は例えば米国モトローラ社のLSIのMC68824によって構成
できる。このLSIは第5図を参照して後述する優先処理
用アルコリズムに基づいて処理する機能をもっている。
について第2図を参照して説明する。同図において11は
前記IEEE802.4トークンパッシングバスを制御するトー
クンパッシングバス制御回路(TBC)である。このTBC11
は例えば米国モトローラ社のLSIのMC68824によって構成
できる。このLSIは第5図を参照して後述する優先処理
用アルコリズムに基づいて処理する機能をもっている。
なお、IEEE802.4のスペックを実現するものであれば、T
BC11はMC68824以外のどんなデバイス(LSI)でもよい。
BC11はMC68824以外のどんなデバイス(LSI)でもよい。
TBC11には伝送路Lへ信号の送受を行なうモデム12が接
続されている。このモデム12としては、例えば米コンコ
ルド通信社のCB型モデムを用いることができる。モデム
12による伝送路L上の伝送フレームの受信(Rx)完了ま
たは自局からの送信(Tx)完了は、送受信完了検出回路
14により検出される。なお、前記LSI(MC68824)は回路
14の機能を含んでいるので、このLSIを用いるときは回
路14を別途用意する必要はない。
続されている。このモデム12としては、例えば米コンコ
ルド通信社のCB型モデムを用いることができる。モデム
12による伝送路L上の伝送フレームの受信(Rx)完了ま
たは自局からの送信(Tx)完了は、送受信完了検出回路
14により検出される。なお、前記LSI(MC68824)は回路
14の機能を含んでいるので、このLSIを用いるときは回
路14を別途用意する必要はない。
TBC11の伝送動作はトークンパッシングバス用プロセサ1
3により制御される。このプロセサ13としては、例えば
米インテル社の80186型MPU(Micro Processing Unit)
を用いることができる。プロセサ13は送受信完了検出回
路14からの信号It,Irによってモデム12の送受信タイミ
ングを知る。また、プロセサ13は、発信器16の出力を動
作クロックとしてタイマ15により作られる所定の送信周
期(Tm,Tl)を受けている。プロセサ13はTBC11の動作状
態に応じて後述するインターフェイス制御回路21に割り
込み(INT−1)をかけ、またインターフェイス制御回
路21の動作状態に応じて割り込み(INT−2)を受け
る。
3により制御される。このプロセサ13としては、例えば
米インテル社の80186型MPU(Micro Processing Unit)
を用いることができる。プロセサ13は送受信完了検出回
路14からの信号It,Irによってモデム12の送受信タイミ
ングを知る。また、プロセサ13は、発信器16の出力を動
作クロックとしてタイマ15により作られる所定の送信周
期(Tm,Tl)を受けている。プロセサ13はTBC11の動作状
態に応じて後述するインターフェイス制御回路21に割り
込み(INT−1)をかけ、またインターフェイス制御回
路21の動作状態に応じて割り込み(INT−2)を受け
る。
モデム12で受信した伝送フレーム中のデータはデュアル
ポートメモリ17に一時格納される。この伝送フレーム中
のデータは複数のアクセスレベル(優先レベル)のデー
タに分類され、分類されたデータは各ノードで共通のア
ドレス構成を持つコモンメモリ18に格納される。なお、
突発的に発生する伝送要求により送信または受信された
伝送フレームは、送受信バッファメモリ19に一時格納さ
れる。デュアルポートメモリ17に格納された受信データ
の、コモンメモリ18または送受信バッファメモリ19への
転送は、DMA(Direct Memory Access)コントローラ22
によって行なわれる。
ポートメモリ17に一時格納される。この伝送フレーム中
のデータは複数のアクセスレベル(優先レベル)のデー
タに分類され、分類されたデータは各ノードで共通のア
ドレス構成を持つコモンメモリ18に格納される。なお、
突発的に発生する伝送要求により送信または受信された
伝送フレームは、送受信バッファメモリ19に一時格納さ
れる。デュアルポートメモリ17に格納された受信データ
の、コモンメモリ18または送受信バッファメモリ19への
転送は、DMA(Direct Memory Access)コントローラ22
によって行なわれる。
インターフェイス制御回路21はトークンパッシングバス
用プロセサ13の通信手順を制御するもので、例えば米イ
ンテル社の80186型MPU等で構成される。コモンメモリ18
等と外部機器(ホストコントローラ)2とを繋ぐインタ
ーフェイス回路20の動作は、このインターフェイス制御
回路21により制御される。
用プロセサ13の通信手順を制御するもので、例えば米イ
ンテル社の80186型MPU等で構成される。コモンメモリ18
等と外部機器(ホストコントローラ)2とを繋ぐインタ
ーフェイス回路20の動作は、このインターフェイス制御
回路21により制御される。
コモンメモリバススケジューラ23はトークンパッシング
バス制御回路11,DMA制御回路22,インターフェイス回路2
0およびインターフェイス制御回路21がコモンメモリ18
や送受信バッファメモリ19をアクセスする際にCバス
(コモンメモリバス)の使用権制御を行う機能(つまり
システムバスの時分割使用要求を調停する機能)を持っ
ている。このような機能を持つバスとしては、米インテ
ル社のマルチバスI,IIまたは米モトローラ社のVME BUS
がある。なお、トークンパッシングバス制御回路11,ト
ークンパッシングバス用プロセッサ13,タイマ回路15,デ
ュアルポートメモリ回路17およびDMA制御回路22は各ノ
ード内のTバス(トークンパッシングバスコントローラ
バス)に接続されている。
バス制御回路11,DMA制御回路22,インターフェイス回路2
0およびインターフェイス制御回路21がコモンメモリ18
や送受信バッファメモリ19をアクセスする際にCバス
(コモンメモリバス)の使用権制御を行う機能(つまり
システムバスの時分割使用要求を調停する機能)を持っ
ている。このような機能を持つバスとしては、米インテ
ル社のマルチバスI,IIまたは米モトローラ社のVME BUS
がある。なお、トークンパッシングバス制御回路11,ト
ークンパッシングバス用プロセッサ13,タイマ回路15,デ
ュアルポートメモリ回路17およびDMA制御回路22は各ノ
ード内のTバス(トークンパッシングバスコントローラ
バス)に接続されている。
第3図は第2図中のインターフェイス回路20およびコモ
ンメモリバススケジューラ23部分の構成を具体的に示す
ブロック図である。また第4A−4M図は第3図の回路動作
を示すタイミングチャートである。
ンメモリバススケジューラ23部分の構成を具体的に示す
ブロック図である。また第4A−4M図は第3図の回路動作
を示すタイミングチャートである。
ホストコントローラ2とインターフェイス回路20とは、
制御信号線、N1ビット(例えば20ビット)アドレスバ
ス、およびN2ビット(例えば16ビット)データバスによ
って結合される。このアドレスバス上のデータはラッチ
回路201にラッチされ、回路201にラッチされたデータは
3ステートバッファ202を介してCバスのアドレスバス
に送出される。
制御信号線、N1ビット(例えば20ビット)アドレスバ
ス、およびN2ビット(例えば16ビット)データバスによ
って結合される。このアドレスバス上のデータはラッチ
回路201にラッチされ、回路201にラッチされたデータは
3ステートバッファ202を介してCバスのアドレスバス
に送出される。
ホストコントローラ2からのデータバス上のデータはラ
ッチ回路203にラッチされ、回路203にラッチされたデー
タは3ステートバッファ204を介してCバスのデータバ
スに送出される。このCバスデータバスからのデータは
ラッチ回路205にラッチされ、回路205にラッチされたデ
ータは3ステートバッファ206を介してホストコントロ
ーラ2のデータバスに送出される。
ッチ回路203にラッチされ、回路203にラッチされたデー
タは3ステートバッファ204を介してCバスのデータバ
スに送出される。このCバスデータバスからのデータは
ラッチ回路205にラッチされ、回路205にラッチされたデ
ータは3ステートバッファ206を介してホストコントロ
ーラ2のデータバスに送出される。
ホストコントローラ2からのアドレスバス上のデータは
選択ロジック207に入力される。ロジック207は入力され
たデータが所定の内容であるときに、選択出力信号をAN
Dロジック208へ送る。ロジック208はこの選択出力信号
を受けると、ラッチ201および203へラッチ信号a1を送
る。
選択ロジック207に入力される。ロジック207は入力され
たデータが所定の内容であるときに、選択出力信号をAN
Dロジック208へ送る。ロジック208はこの選択出力信号
を受けると、ラッチ201および203へラッチ信号a1を送
る。
ANDロジック208は、ホストコントローラ2からの制御信
号線が読出し要求または書き込み要求を示していると
き、もう1つのANDロジック209に信号を送る。するとAN
Dロジック209はそのアクノレッジを制御信号線に返す。
号線が読出し要求または書き込み要求を示していると
き、もう1つのANDロジック209に信号を送る。するとAN
Dロジック209はそのアクノレッジを制御信号線に返す。
ANDロジック208は、制御信号線から読み書きの要求を受
けると、この要求の指令をゲート回路233に送る。ANDロ
ジック208はまた、コモンメモリバス使用要求I(第4A
−4D図)を、優先判定/論理調停回路231およびゲート
回路233に送る。
けると、この要求の指令をゲート回路233に送る。ANDロ
ジック208はまた、コモンメモリバス使用要求I(第4A
−4D図)を、優先判定/論理調停回路231およびゲート
回路233に送る。
これらの指令と、優先判定/論理調停回路231の出力お
よびメモリアクセスタイミング発生器232の出力信号II
(第4E−4G図)に基づき、ゲート回路233は、メモリア
ドレス出力許可指令b1(第4H図)と、書き込みデータ出
力許可指令b2(第4I図)と、読出しデータラッチ指令b3
(第4J図)と、読み書き完了指令b4(第4K図)とからな
る信号IIIを出力する。これらの指令b1,b2,b3,b4は、そ
れぞれ、バッファ202,バッファ204,ラッチ205,ANDロジ
ック209に送られる。ANDロジック209は、指令b4に応答
してバッファ206に導通指令a2を送る。
よびメモリアクセスタイミング発生器232の出力信号II
(第4E−4G図)に基づき、ゲート回路233は、メモリア
ドレス出力許可指令b1(第4H図)と、書き込みデータ出
力許可指令b2(第4I図)と、読出しデータラッチ指令b3
(第4J図)と、読み書き完了指令b4(第4K図)とからな
る信号IIIを出力する。これらの指令b1,b2,b3,b4は、そ
れぞれ、バッファ202,バッファ204,ラッチ205,ANDロジ
ック209に送られる。ANDロジック209は、指令b4に応答
してバッファ206に導通指令a2を送る。
なお、コモンメモリバス使用要求Iは4レベルの優先度
を持つ要求からなり、高優先度(要求I)の指令が優先
的に回路231から出力される。もし同じ優先度の指令が
同時に入力されたときは、回路231は所定の調停を行な
い入力指令を順に出力する。
を持つ要求からなり、高優先度(要求I)の指令が優先
的に回路231から出力される。もし同じ優先度の指令が
同時に入力されたときは、回路231は所定の調停を行な
い入力指令を順に出力する。
メモリアクセスタイミング発生器232は、第2図のDMAコ
ントローラ22からメモリアクセス信号を受けると、第4E
−4G図に示すような信号IIをライト/リード制御回路23
4に送る。回路234は、信号IIおよびANDロジック208から
の読み書き要求を受けると、チップセレクト信号CS(第
4L図)およびライトイネーブル信号WE(第4M図)をコモ
ンメモリ18に送る。コモンメモリ18は信号CSおよび信号
WEが入力されると、そのときのCバスが示すアドレスか
ら読み書きを行なう。
ントローラ22からメモリアクセス信号を受けると、第4E
−4G図に示すような信号IIをライト/リード制御回路23
4に送る。回路234は、信号IIおよびANDロジック208から
の読み書き要求を受けると、チップセレクト信号CS(第
4L図)およびライトイネーブル信号WE(第4M図)をコモ
ンメモリ18に送る。コモンメモリ18は信号CSおよび信号
WEが入力されると、そのときのCバスが示すアドレスか
ら読み書きを行なう。
第5図はこの発明で用いるトークンパッシングバスの優
先処理アルゴリズムを示すフローチャートである。この
アルゴリズムはIEEE802.4トークンパッシングバス優先
処理手順に基づいている。
先処理アルゴリズムを示すフローチャートである。この
アルゴリズムはIEEE802.4トークンパッシングバス優先
処理手順に基づいている。
IEEE802.4トークンパッシングバス優先処理アルゴリズ
ムは4つのアクセスレベル(6,4,2,0)を持つ。これら
のアクセスレベルのうちレベル6が最高優先度であり、
レベル4,レベル2,レベル0の順に優先度が低くなる。こ
のように4種のアクセスレベルを用いた結果、各ノード
では、送信待ちデータに対して4つの要求待ち行列が作
られる。すなわち、トークンを受信すると(ST10)トー
クンパッシングバスで規定されたトークン保持時間値を
タイマ初期値としてトークン保持タイマ15にセットし
(ST12)、アクセスレベル6(アクセスクラスj=6)
のデータを送信する(ST14)。データ送信後、送信待行
列が空きか否か、トークン保持時間が終了したか否かを
調べ(ST16)、送信すべきデータが無くなった場合又は
タイマ15のタイムカウントがトークン保持時間(Th)に
達した場合には次のアクセスレベル4(j=4)へトー
クンが受け渡される(ST18)。トークンが論理リンク中
を巡回するのに要する時間はタイマ15によって測定され
ており、トークンが各アクセスレベルに与えられた目標
トークン巡回時間値(Tm,Tl)に達するまで各アクセス
レベル4,2,0(j=4,2,0)のデータを送信できる(ST20
−ST32)。なお、トークンが目標トークン巡回時間以上
経過して戻ってきた場合には、そのアクセスレベルのデ
ータに対応する目標トークン巡回時間に達するまで送信
することができない。この場合のトークンは、下位のア
クセスレベルか次のノードへ渡される(ST34)。
ムは4つのアクセスレベル(6,4,2,0)を持つ。これら
のアクセスレベルのうちレベル6が最高優先度であり、
レベル4,レベル2,レベル0の順に優先度が低くなる。こ
のように4種のアクセスレベルを用いた結果、各ノード
では、送信待ちデータに対して4つの要求待ち行列が作
られる。すなわち、トークンを受信すると(ST10)トー
クンパッシングバスで規定されたトークン保持時間値を
タイマ初期値としてトークン保持タイマ15にセットし
(ST12)、アクセスレベル6(アクセスクラスj=6)
のデータを送信する(ST14)。データ送信後、送信待行
列が空きか否か、トークン保持時間が終了したか否かを
調べ(ST16)、送信すべきデータが無くなった場合又は
タイマ15のタイムカウントがトークン保持時間(Th)に
達した場合には次のアクセスレベル4(j=4)へトー
クンが受け渡される(ST18)。トークンが論理リンク中
を巡回するのに要する時間はタイマ15によって測定され
ており、トークンが各アクセスレベルに与えられた目標
トークン巡回時間値(Tm,Tl)に達するまで各アクセス
レベル4,2,0(j=4,2,0)のデータを送信できる(ST20
−ST32)。なお、トークンが目標トークン巡回時間以上
経過して戻ってきた場合には、そのアクセスレベルのデ
ータに対応する目標トークン巡回時間に達するまで送信
することができない。この場合のトークンは、下位のア
クセスレベルか次のノードへ渡される(ST34)。
第5図の優先処理アルゴリズムではトークン保持タイマ
および目標トークン巡回タイマが用いられる。最高優先
度のアクセスレベル(j=6)のときにはトークン保持
タイマにトークン保持時間(Th)が初期時間値としてセ
ットされる(ST12)。優先度が低いときにはトークン保
持タイマに目標トークン巡回タイマの残り時間が格納さ
れ、(ST22)、当該アクセスレベルのサービスのために
トークン巡回タイマに目標トークン巡回時間が再格納さ
れる(ST24)。この場合、自局からの送信も自局の次の
トークン時間に影響する。
および目標トークン巡回タイマが用いられる。最高優先
度のアクセスレベル(j=6)のときにはトークン保持
タイマにトークン保持時間(Th)が初期時間値としてセ
ットされる(ST12)。優先度が低いときにはトークン保
持タイマに目標トークン巡回タイマの残り時間が格納さ
れ、(ST22)、当該アクセスレベルのサービスのために
トークン巡回タイマに目標トークン巡回時間が再格納さ
れる(ST24)。この場合、自局からの送信も自局の次の
トークン時間に影響する。
トークン保持タイマに格納された残り時間が正である場
合はトークン保持タイマがタイムアウトするか待行列が
空になるまで(ST26のno)待行列からデータを送信する
(ST28)ことができる。トークン保持タイマのタイムア
ウトか又は待行列の空が発生すると(ST26のyes)、次
のアクセスレベルのサービスを開始する(ST32)。最低
レベル(j=0)のアクセスレベルへのサービスが終了
すると(ST30のyes)、論理リング維持に必要な手続を
行ってトークンを後続局へ渡す(ST34)。
合はトークン保持タイマがタイムアウトするか待行列が
空になるまで(ST26のno)待行列からデータを送信する
(ST28)ことができる。トークン保持タイマのタイムア
ウトか又は待行列の空が発生すると(ST26のyes)、次
のアクセスレベルのサービスを開始する(ST32)。最低
レベル(j=0)のアクセスレベルへのサービスが終了
すると(ST30のyes)、論理リング維持に必要な手続を
行ってトークンを後続局へ渡す(ST34)。
このように各アクセスレベル(j=6,4,2,0)は各ノー
ド(1−1〜1−n)内で仮想的な副局の如く動作し、
トークンは各ノード内で最高優先度のアクセスレベル
(j=6)から最低優先度のアクセスレベル(j=0)
へと全部のアクセスレベル間をパスした後に、後続局へ
渡される。
ド(1−1〜1−n)内で仮想的な副局の如く動作し、
トークンは各ノード内で最高優先度のアクセスレベル
(j=6)から最低優先度のアクセスレベル(j=0)
へと全部のアクセスレベル間をパスした後に、後続局へ
渡される。
上記説明ではアクセスレベルを4つ(6,4,2,0)とした
が、このレベルは3つ(6,4,2)としてもよい。ノード
1−1〜1−n間で更新されるデータは緊急度に応じて
例えば3つの優先レベル(6,4,2)のデータに分類記憶
される。これらレベル分けされたデータは全てのノード
1−1〜1−nで共通なアドレスを持つコモンメモリ18
上に一意のアドレスを有するデータとして割り付けられ
る。更に、各レベル(6,4,2)に対応して全ノード1−
1〜1−nに共通な所定のデータ更新周期を3種類(T
h,Tm,Tl)設定する。つまり、上記データの緊急度をト
ークンパッシングバスの機能として備わっている4種類
の伝送優先処理機能の各アクセスレベル6,4,2,0のうち
の上位3レベル6,4,2と関係づけ、各アクセスレベル
(6,4,2)毎に対応した時間周期(Th,Tm,Tl)でもって
データの伝送制御する。
が、このレベルは3つ(6,4,2)としてもよい。ノード
1−1〜1−n間で更新されるデータは緊急度に応じて
例えば3つの優先レベル(6,4,2)のデータに分類記憶
される。これらレベル分けされたデータは全てのノード
1−1〜1−nで共通なアドレスを持つコモンメモリ18
上に一意のアドレスを有するデータとして割り付けられ
る。更に、各レベル(6,4,2)に対応して全ノード1−
1〜1−nに共通な所定のデータ更新周期を3種類(T
h,Tm,Tl)設定する。つまり、上記データの緊急度をト
ークンパッシングバスの機能として備わっている4種類
の伝送優先処理機能の各アクセスレベル6,4,2,0のうち
の上位3レベル6,4,2と関係づけ、各アクセスレベル
(6,4,2)毎に対応した時間周期(Th,Tm,Tl)でもって
データの伝送制御する。
即ち、3つのアクセスレベル6,4,2に対応したデータをD
h,Dm,Dlとし、これらのレベルに対応する時間周期をTh,
Tm,Tlとすると、LAN上には第6図に示す伝送フレーム列
(1−1,1−2,…)に従って各レベルのデータが送信さ
れる。
h,Dm,Dlとし、これらのレベルに対応する時間周期をTh,
Tm,Tlとすると、LAN上には第6図に示す伝送フレーム列
(1−1,1−2,…)に従って各レベルのデータが送信さ
れる。
先ず、Th毎に必ずデータDhが伝送され、また時間Tm内で
はデータDmが優先的に伝送を割り当てられて伝送され
る。時間Tl内ではデータDmが優先され、伝送路に余裕が
出たとき(つまりビジーでなくなったとき)にデータDl
が送信される。第6図中、白枠部分はデータフレーム、
黒枠部分はトークンフレームを示す。
はデータDmが優先的に伝送を割り当てられて伝送され
る。時間Tl内ではデータDmが優先され、伝送路に余裕が
出たとき(つまりビジーでなくなったとき)にデータDl
が送信される。第6図中、白枠部分はデータフレーム、
黒枠部分はトークンフレームを示す。
なお、コモンメモリは全てのノードにハードウエアとし
て備えられる。そのメモリアドレスの構成は全てのノー
ドに対して共通とする。そして、各ノードは他のノード
から送信されたマルチキャスト通信フレームを同時に受
信しそのフレーム中に設定されているコモンメモリアド
レスデータに基づいて受信したデータを指定コモンメモ
リに格納することで各ノード、即ち、各ノードに接続さ
れた各機器から送信されたデータ内容をコモンメモリ上
に更新する。従って、この更新周期は各レベルで設定さ
れた時間周期毎に行われることになる。よって、各機器
はコモンメモリの所定のアドレスのデータをアクセスす
ることにより、LAN上でデータ交換されるデータを直ち
に読み出すことが可能であり、かつ、全てのノードでは
同一共通のデータを共有して何時でも容易に利用するこ
とができる。
て備えられる。そのメモリアドレスの構成は全てのノー
ドに対して共通とする。そして、各ノードは他のノード
から送信されたマルチキャスト通信フレームを同時に受
信しそのフレーム中に設定されているコモンメモリアド
レスデータに基づいて受信したデータを指定コモンメモ
リに格納することで各ノード、即ち、各ノードに接続さ
れた各機器から送信されたデータ内容をコモンメモリ上
に更新する。従って、この更新周期は各レベルで設定さ
れた時間周期毎に行われることになる。よって、各機器
はコモンメモリの所定のアドレスのデータをアクセスす
ることにより、LAN上でデータ交換されるデータを直ち
に読み出すことが可能であり、かつ、全てのノードでは
同一共通のデータを共有して何時でも容易に利用するこ
とができる。
次に、第1および第2図のように構成された装置の動作
を説明する。先ず、伝送路Lの各ノード1−1〜1−n
に接続されたホストコントローラ2,PC,DCS等の機器相互
間でデータ交換するデータを各々緊急度に応じてレベル
分けする。これらのレベルに応じて各ノードから所定の
時間(Th,Tm,Tl)でデータを送信出力するために、各ノ
ードのコモンメモリ18には第7A−7C図に示すようなデー
タ伝送制御指定テーブルが設けられている。このテーブ
ルには、レベル6,4,2ごとに、コモンメモリ18から読み
出すべきデータの格納されている先頭番地と送信ワード
数とが、必要に応じて複数設定されている。各先頭番地
と送信ワード数は1つの送信要求に対応する。
を説明する。先ず、伝送路Lの各ノード1−1〜1−n
に接続されたホストコントローラ2,PC,DCS等の機器相互
間でデータ交換するデータを各々緊急度に応じてレベル
分けする。これらのレベルに応じて各ノードから所定の
時間(Th,Tm,Tl)でデータを送信出力するために、各ノ
ードのコモンメモリ18には第7A−7C図に示すようなデー
タ伝送制御指定テーブルが設けられている。このテーブ
ルには、レベル6,4,2ごとに、コモンメモリ18から読み
出すべきデータの格納されている先頭番地と送信ワード
数とが、必要に応じて複数設定されている。各先頭番地
と送信ワード数は1つの送信要求に対応する。
各ノードの送信要求は第7A−7C図に示すようにレベル6
ではx個、レベル4ではy個、レベル2ではz個となっ
ている。また、コモンメモリ18のテーブルにはレベル6
に対してはトークン保持時間Thd、各レベル6,4,2に対し
ては送信周期Th,Tm,Tl、レベル4に対しては送信開始時
の送信フレーム数制限値mjが設定されている。
ではx個、レベル4ではy個、レベル2ではz個となっ
ている。また、コモンメモリ18のテーブルにはレベル6
に対してはトークン保持時間Thd、各レベル6,4,2に対し
ては送信周期Th,Tm,Tl、レベル4に対しては送信開始時
の送信フレーム数制限値mjが設定されている。
トークンパッシングバス用プロセッサ13は、前記各種の
時間(Th,Tm,Tl等)、フレーム数制限値(mj)等のデー
タをコモンメモリ18から読み出す。そして、トークン保
持時間Thdをトークンパッシングバス制御回路11に設定
し、送信周期Tm,Tlをタイマ回路15に設定して、タイマ
動作を開始させる。このタイマ15は送信周期Tm,Tl毎に
トークンパッシングバス用プロセッサ13に割り込み信号
を送ることになる。
時間(Th,Tm,Tl等)、フレーム数制限値(mj)等のデー
タをコモンメモリ18から読み出す。そして、トークン保
持時間Thdをトークンパッシングバス制御回路11に設定
し、送信周期Tm,Tlをタイマ回路15に設定して、タイマ
動作を開始させる。このタイマ15は送信周期Tm,Tl毎に
トークンパッシングバス用プロセッサ13に割り込み信号
を送ることになる。
一方、突発的なデータを含むデータ伝送時間については
次のように定められる。いま、各レベルに対応するデー
タDh,Dm,Dlを伝送するのに必要な時間、即ち、LAN上に
伝送フレームとして信号が乗る時間をTdh,Tdm,Tdlと
し、各レベルに対応して突発的に生じるデータの伝送に
必要な時間をTmh,Tmm,Tmlとし、かつ、LAN上のノード
数,ケーブル長などによる伝送路遅延時間,ノードの参
加,離脱シーケンスに要する時間およびノイズ等による
トークンパス失敗の回復に必要な時間等をTpd1,Tpd2,Tp
d3とする。すると、更新周期Th,Tm,Tlは次のように関係
付けることができる。
次のように定められる。いま、各レベルに対応するデー
タDh,Dm,Dlを伝送するのに必要な時間、即ち、LAN上に
伝送フレームとして信号が乗る時間をTdh,Tdm,Tdlと
し、各レベルに対応して突発的に生じるデータの伝送に
必要な時間をTmh,Tmm,Tmlとし、かつ、LAN上のノード
数,ケーブル長などによる伝送路遅延時間,ノードの参
加,離脱シーケンスに要する時間およびノイズ等による
トークンパス失敗の回復に必要な時間等をTpd1,Tpd2,Tp
d3とする。すると、更新周期Th,Tm,Tlは次のように関係
付けることができる。
Tm=m・Th(mは整数) ……(1) Tl=l・Th ……(2) Tl=l・(Tdh+Tmh) +{l・(Tdm+Tmm)/m} +(Tdl+Tml)+Tpdl ……(3) Tm=m・(Tdh+Tmh)+(Tdm+Tmm) +{m・(Tdl+Tml)/l}+Tpdl ……(4) Th=(Tdh+Tmh)+(Tdm+Tmm)/m +{(Tdl+Tml)/l}+Tpdl ……(5) 一方、各レベルに対応するデータDh,Dm,DlはLAN上のノ
ードにより各々分担して伝送される。即ち、各ノードで
は第7A−7C図に示すように、送信ワード数と送信すべき
データの格納されている先頭番地が指定され、各レベル
に対応して指定されたワード数に応じた伝送フレームが
準備されて伝送される。従って、前記時間Tdh,Tdm,Tdl
は、各ノードによりLAN上に送信出力される時間Tdh
(n),Tdm(n),Tdl(n)および送信ワード数により
定まる伝送時間Tw(wh・k),Tw(wm・k),Tw(wl・
k)とにより次のように関係づけられる。
ードにより各々分担して伝送される。即ち、各ノードで
は第7A−7C図に示すように、送信ワード数と送信すべき
データの格納されている先頭番地が指定され、各レベル
に対応して指定されたワード数に応じた伝送フレームが
準備されて伝送される。従って、前記時間Tdh,Tdm,Tdl
は、各ノードによりLAN上に送信出力される時間Tdh
(n),Tdm(n),Tdl(n)および送信ワード数により
定まる伝送時間Tw(wh・k),Tw(wm・k),Tw(wl・
k)とにより次のように関係づけられる。
となる。従って、 で表される。また、データDh,Dm,Dlの送信ワード数をWd
h,Wdm,Wdlとすると、次の関係が成立する。
h,Wdm,Wdlとすると、次の関係が成立する。
一方、トークンパッシングバスIEEE802.4の機能として
備わっている伝送優先処理機能で規定された各種のパラ
メータは各ノードにより次のように設定される。
備わっている伝送優先処理機能で規定された各種のパラ
メータは各ノードにより次のように設定される。
トークン保持時間 Th=Tdh(n)+Tmh(n) ……(15) レベル4目標トークン巡回時間 Ttr4=Th+T1* ……(16) レベル2目標トークン巡回時間 Ttr2=Th ……(17) レベル0目標トークン巡回時間 Trt0=Th ……(18) 従って(15)式のトークン保持時間Thにおいて、Tmh
(n)はレベル6で伝送することを許すところの突発的
に発生する伝送要求の時間を示している。実際的には許
可する伝送データ量とフレーム数により定まる時間とな
る。また、T1*は定常状態下で伝送されるレベル4での
伝送データ数から定まる時間である。
(n)はレベル6で伝送することを許すところの突発的
に発生する伝送要求の時間を示している。実際的には許
可する伝送データ量とフレーム数により定まる時間とな
る。また、T1*は定常状態下で伝送されるレベル4での
伝送データ数から定まる時間である。
そこで、本発明では、以上述べた時間パラメータ等を設
定し伝送制御を行うものである。即ち、トークンパッシ
ングバス用プロセッサ13はコモンメモリ18から読み出し
たトークン保持時間Tdh,送信時間Thに基づいてトークン
パッシングバス制御回路11に対し、トークン保持時間と
してTdh,レベル4目標トークン巡回時間としてTtr4=Th
+T1*、レベル2目標トークン巡回時間としてTtr2=T
h、レベル0目標トークン巡回時間としてTtr0=Thがそ
れぞれ設定される。T1*はフレーム数制限値mjから計算
される時間である。
定し伝送制御を行うものである。即ち、トークンパッシ
ングバス用プロセッサ13はコモンメモリ18から読み出し
たトークン保持時間Tdh,送信時間Thに基づいてトークン
パッシングバス制御回路11に対し、トークン保持時間と
してTdh,レベル4目標トークン巡回時間としてTtr4=Th
+T1*、レベル2目標トークン巡回時間としてTtr2=T
h、レベル0目標トークン巡回時間としてTtr0=Thがそ
れぞれ設定される。T1*はフレーム数制限値mjから計算
される時間である。
先ず、伝送状態が定常状態に達するまでの立ち上り状態
では、レベル6のデータ伝送要求に対して、トークンパ
ッシングバス用プロセッサ13により、全てのトークンパ
ッシングバス制御回路11の待行列にデータ要求が付け加
えられる。また、レベル4のデータ伝送要求に対して
は、フレーム数制限値mj数分だけのデータ要求が、トー
クンパッシングバス制御回路11の待行列に付加えられ
る。更に、レベル2,0の伝送要求は禁止される。
では、レベル6のデータ伝送要求に対して、トークンパ
ッシングバス用プロセッサ13により、全てのトークンパ
ッシングバス制御回路11の待行列にデータ要求が付け加
えられる。また、レベル4のデータ伝送要求に対して
は、フレーム数制限値mj数分だけのデータ要求が、トー
クンパッシングバス制御回路11の待行列に付加えられ
る。更に、レベル2,0の伝送要求は禁止される。
各ノードの伝送が一巡した時点、即ち、Th時間経過後の
状態から、レベル4のデータ伝送要求は全てトークンパ
ッシングバス制御回路11の待ち行列に付け加えられる。
また、レベル2および0のデータ伝送要求も全てトーク
ンパッシングバス制御回路11の待行列に付け加えられ
る。
状態から、レベル4のデータ伝送要求は全てトークンパ
ッシングバス制御回路11の待ち行列に付け加えられる。
また、レベル2および0のデータ伝送要求も全てトーク
ンパッシングバス制御回路11の待行列に付け加えられ
る。
第8A,8B図はトークンパッシングバス用プロセッサ13に
より制御される待行列の例である。即ち、第8A図は伝送
立ち上り時の送信要求と各レベルの待行列の例であり、
かかる送信待行列の制御は第8B図にしたがってプロセッ
サ13がソフト的に行うものである。そして、トークンパ
ッシングバス用プロセッサ13はタイマ回路15からのタイ
マ時間満了検出信号Tm,Tlを受けると、トークンパッシ
ングバス用プロセッサ13はレベル4,2の送信待行列に再
び全てのDm,Dlデータ伝送要求を付け加える。レベル6
のデータ伝送要求は、Th時間以内に必ず全てがその送信
待行列に付け加えられる。即ち、送受信完了検出回路14
によりレベル6のデータ送信完了を検出すると、再び伝
送要求がその待行列に付け加えられる。
より制御される待行列の例である。即ち、第8A図は伝送
立ち上り時の送信要求と各レベルの待行列の例であり、
かかる送信待行列の制御は第8B図にしたがってプロセッ
サ13がソフト的に行うものである。そして、トークンパ
ッシングバス用プロセッサ13はタイマ回路15からのタイ
マ時間満了検出信号Tm,Tlを受けると、トークンパッシ
ングバス用プロセッサ13はレベル4,2の送信待行列に再
び全てのDm,Dlデータ伝送要求を付け加える。レベル6
のデータ伝送要求は、Th時間以内に必ず全てがその送信
待行列に付け加えられる。即ち、送受信完了検出回路14
によりレベル6のデータ送信完了を検出すると、再び伝
送要求がその待行列に付け加えられる。
以上のようにして各ノードのレベル6データは時間周期
Th毎に必ず伝送される。時間Tm内にレベル4のデータが
優先的に伝送を割り当てられて伝送されるとともに、時
間Tl内の伝送路余裕に応じてレベル2のデータが伝送さ
れる。
Th毎に必ず伝送される。時間Tm内にレベル4のデータが
優先的に伝送を割り当てられて伝送されるとともに、時
間Tl内の伝送路余裕に応じてレベル2のデータが伝送さ
れる。
第6図は伝送路上の各ノードにより伝送されるデータフ
レーム列の一例を示すもので、また、第9図は1つのノ
ードから各レベルのデータがどのように伝送されるかの
一例を示している。この場合の伝送路上データフレーム
のフォーマットの一例は第10図に示している。
レーム列の一例を示すもので、また、第9図は1つのノ
ードから各レベルのデータがどのように伝送されるかの
一例を示している。この場合の伝送路上データフレーム
のフォーマットの一例は第10図に示している。
第10図中、PREはプリアンブルパターン、SDはスタート
デミリッタ、FCはフレーム制御、DAは相手ノードアドレ
ス、SAは送信ノードアドレス、DSAPは相手サービス・ア
クセス・ポイント、SSAPは送信サービス・アクセス・ポ
イント、Cはコマンド、LENはデータ語数、ADRはコモン
メモリ格納先頭番地、DATは送信データ、FCSはフレーム
・チェック・シーケンス、EDはエンドデミリッタであ
る。このFC中にデータフレームの送信されているレベル
の識別コードが含まれる。
デミリッタ、FCはフレーム制御、DAは相手ノードアドレ
ス、SAは送信ノードアドレス、DSAPは相手サービス・ア
クセス・ポイント、SSAPは送信サービス・アクセス・ポ
イント、Cはコマンド、LENはデータ語数、ADRはコモン
メモリ格納先頭番地、DATは送信データ、FCSはフレーム
・チェック・シーケンス、EDはエンドデミリッタであ
る。このFC中にデータフレームの送信されているレベル
の識別コードが含まれる。
DSAP,SSAPおよびCは本発明方式によるデータ伝送フレ
ームであることを指定する。また、LEN,ADRは第7A−7C
図の設定データに一致する。
ームであることを指定する。また、LEN,ADRは第7A−7C
図の設定データに一致する。
モデム12が伝送路L上のデータフレームを受信すると、
モデム12からの受信データはトークンパッシングバス制
御回路11を介してデュアルポートメモリ回路17に送ら
れ、ここに格納される。しかる後、送受信完了検出回路
14は、伝送フレームの受信完了を検出すると、受信完了
検出信号Irを出力する。トークンパッシングバス用プロ
セッサ13は、受信完了検出信号Irを受けると本発明に該
当するデータフレームか否かを判断する。該当する場合
にはフレーム中の格納すべきコモンメモリ番地を読み出
し、DMA制御回路22を用いて、受信データをデュアルポ
ートメモリ回路17からコモンメモリ18へ転送する。この
ようにして、受信データは各ノードのコモンメモリ18上
に指定した時間周期で格納され、メモリ18の内容は常に
最新状態に更新される。
モデム12からの受信データはトークンパッシングバス制
御回路11を介してデュアルポートメモリ回路17に送ら
れ、ここに格納される。しかる後、送受信完了検出回路
14は、伝送フレームの受信完了を検出すると、受信完了
検出信号Irを出力する。トークンパッシングバス用プロ
セッサ13は、受信完了検出信号Irを受けると本発明に該
当するデータフレームか否かを判断する。該当する場合
にはフレーム中の格納すべきコモンメモリ番地を読み出
し、DMA制御回路22を用いて、受信データをデュアルポ
ートメモリ回路17からコモンメモリ18へ転送する。この
ようにして、受信データは各ノードのコモンメモリ18上
に指定した時間周期で格納され、メモリ18の内容は常に
最新状態に更新される。
従って、以上のような実施例の構成によれば、各ノード
内にコモンメモリ18を設け、受信データが各ノードのコ
モンメモリ上に指定した時間周期で格納されるので、各
ノードに接続された機器は伝送動作とは無関係にコモン
メモリ18上で更新されている最新データを読み出して使
用できる。また、コモンメモリ18にデータを書込むだけ
で伝送動作を意識することなしに各ノード間でデータの
交換が可能である。また、デュアルポートメモリ回路17
を設け、ここに受信データフレームを一時的に格納す
る。そして、受信フレームの内容判定後に、最新のデー
タ格納場所であるコモンメモリ18の所定番地にデュアル
ポートメモリ17の内容を格納する。コモンメモリ18への
格納はCバス側からデータを読み出してDMA転送、か
つ、Tバス側からは受信データの格納と内容の判定を行
えることで、TバスおよびCバスの転送能力を有効に利
用することが可能である。
内にコモンメモリ18を設け、受信データが各ノードのコ
モンメモリ上に指定した時間周期で格納されるので、各
ノードに接続された機器は伝送動作とは無関係にコモン
メモリ18上で更新されている最新データを読み出して使
用できる。また、コモンメモリ18にデータを書込むだけ
で伝送動作を意識することなしに各ノード間でデータの
交換が可能である。また、デュアルポートメモリ回路17
を設け、ここに受信データフレームを一時的に格納す
る。そして、受信フレームの内容判定後に、最新のデー
タ格納場所であるコモンメモリ18の所定番地にデュアル
ポートメモリ17の内容を格納する。コモンメモリ18への
格納はCバス側からデータを読み出してDMA転送、か
つ、Tバス側からは受信データの格納と内容の判定を行
えることで、TバスおよびCバスの転送能力を有効に利
用することが可能である。
伝送速度が10Mdpsの場合、16ビット毎にデータの転送が
必要であり、これは1.6μsecの時間に相当する。受信動
作はトークンパッシングバス用制御回路11を用いて一定
のアルゴリズムにより連続的に処理し、比較的時間のか
かる複雑な手順処理等についてはインターフェイス制御
回路21を用いて行うことにより、伝送処理の負担の分散
化および小型で安価に実現することができる。
必要であり、これは1.6μsecの時間に相当する。受信動
作はトークンパッシングバス用制御回路11を用いて一定
のアルゴリズムにより連続的に処理し、比較的時間のか
かる複雑な手順処理等についてはインターフェイス制御
回路21を用いて行うことにより、伝送処理の負担の分散
化および小型で安価に実現することができる。
なお、上記実施例では共通伝送路Lに第12図に示すよう
な同軸ケーブルを用いたが、例えば第11図に示すように
光ファイバケーブル31および光スターカプラ32を伝送路
Lに利用してもよい。光ファイバケーブル31はそれぞれ
2芯の光ファイバ芯線を含んでおり、各ノード1−1〜
1−nからの送信信号は光ファイバケーブル31を経由し
て光スターカプラ32に至り、ここで分岐されて各々のノ
ードへ至る。第11図のトポロジは物理的にはスター型で
あるが、論理的にはバス型として取扱うことができる。
な同軸ケーブルを用いたが、例えば第11図に示すように
光ファイバケーブル31および光スターカプラ32を伝送路
Lに利用してもよい。光ファイバケーブル31はそれぞれ
2芯の光ファイバ芯線を含んでおり、各ノード1−1〜
1−nからの送信信号は光ファイバケーブル31を経由し
て光スターカプラ32に至り、ここで分岐されて各々のノ
ードへ至る。第11図のトポロジは物理的にはスター型で
あるが、論理的にはバス型として取扱うことができる。
また、上記実施例では各ノードの送信要求の待行列への
再設定タイミングを、自局の送信完了を検出した後とし
たが、全てのノードが常にデータを受信しているので自
局ノードの次のノードの受信を検出した時点でも送信要
求待行列の再設定を行うことができる。また、本願実施
例では伝送フレームの構成は相手ノードアドレスDAとし
てマルチキャストアドレスとし、これを各ノードに設定
することになるが、本発明方式を用いないノードと伝送
路上に本願の2図のような装置を混在させても何ら問題
なく伝送が可能である。また、受信データフレームは全
てコモンメモリ18に格納するが、全てのノードが受信デ
ータを必要とするものでない。このようなノードに対し
てはデュアルポートメモリ回路17に格納された時点でフ
レーム中に含まれるコモンメモリ格納番地を判定し、そ
のノードにとって必要でないデータの場合にはコモンメ
モリ18への転送を中止する。従って、コモンメモリ18の
容量は必要量のみでよく、ハードウエアの削減が可能と
なり、ノードをより安価に実現できる。さらに、上記実
施例では3レベルのデータに分割したが、IEEE802.4の
レベルに対応させることで3レエル以外のデータの緊急
度の分割も可能である。
再設定タイミングを、自局の送信完了を検出した後とし
たが、全てのノードが常にデータを受信しているので自
局ノードの次のノードの受信を検出した時点でも送信要
求待行列の再設定を行うことができる。また、本願実施
例では伝送フレームの構成は相手ノードアドレスDAとし
てマルチキャストアドレスとし、これを各ノードに設定
することになるが、本発明方式を用いないノードと伝送
路上に本願の2図のような装置を混在させても何ら問題
なく伝送が可能である。また、受信データフレームは全
てコモンメモリ18に格納するが、全てのノードが受信デ
ータを必要とするものでない。このようなノードに対し
てはデュアルポートメモリ回路17に格納された時点でフ
レーム中に含まれるコモンメモリ格納番地を判定し、そ
のノードにとって必要でないデータの場合にはコモンメ
モリ18への転送を中止する。従って、コモンメモリ18の
容量は必要量のみでよく、ハードウエアの削減が可能と
なり、ノードをより安価に実現できる。さらに、上記実
施例では3レベルのデータに分割したが、IEEE802.4の
レベルに対応させることで3レエル以外のデータの緊急
度の分割も可能である。
[発明の効果] 以上詳記したように本発明によれば、プロセス制御シス
テムのLANに接続されるコンピュータ、PCおよびDCS等の
機器相互間で交換するデータとして、緊急度に応じた時
間単位の周期で常に発生するデータと突発的な伝送要求
に応じて発生するデータとに分けるとともに、最も高い
レベルに突発的データを振り分けて伝送するので、突発
的データを確実に伝送することができる。
テムのLANに接続されるコンピュータ、PCおよびDCS等の
機器相互間で交換するデータとして、緊急度に応じた時
間単位の周期で常に発生するデータと突発的な伝送要求
に応じて発生するデータとに分けるとともに、最も高い
レベルに突発的データを振り分けて伝送するので、突発
的データを確実に伝送することができる。
また、各ノードでは緊急度に応じた時間以内に各レベル
のデータを周期的に送信制御することができる。各機器
ではこれを受信し各周期毎にデータ内容を取込んで更新
するので、常に最新のデータを利用できる。
のデータを周期的に送信制御することができる。各機器
ではこれを受信し各周期毎にデータ内容を取込んで更新
するので、常に最新のデータを利用できる。
また、全てのノードは各ノードの送信したマルチキャス
ト通信フレームを同時に受信しそのフレーム中に設定さ
れたコモンメモリアドレスデータから受信データを指定
されたコモンメモリに格納することにより、各ノードに
接続された各機器から送信されたデータ内容をコモンメ
モリ上で容易に更新することができる。この更新周期は
各レベルで設定した時間周期毎に行われることになる。
従って、各ノードに接続された機器はコモンメモリの所
定のアドレスのデータをアクセスすることにより、LAN
上でデータ交換されるデータを直ちに読み出すことがで
き、かつ、全てのノードでは同一共通のデータを共有す
ることにより何時でも容易にデータを利用することがで
きる。
ト通信フレームを同時に受信しそのフレーム中に設定さ
れたコモンメモリアドレスデータから受信データを指定
されたコモンメモリに格納することにより、各ノードに
接続された各機器から送信されたデータ内容をコモンメ
モリ上で容易に更新することができる。この更新周期は
各レベルで設定した時間周期毎に行われることになる。
従って、各ノードに接続された機器はコモンメモリの所
定のアドレスのデータをアクセスすることにより、LAN
上でデータ交換されるデータを直ちに読み出すことがで
き、かつ、全てのノードでは同一共通のデータを共有す
ることにより何時でも容易にデータを利用することがで
きる。
従って、本発明装置はIEEE802.4トークンパッシングバ
スが本来有する機能を生かしつつ、安価、かつ、小型に
プロセス制御システムに適用することができる。
スが本来有する機能を生かしつつ、安価、かつ、小型に
プロセス制御システムに適用することができる。
第1図はこの発明のネットワークシステムの概要を示す
図、第2図は第1図中の各ノードの構成を示すブロック
図、第3図は第2図中のインターフェイス回路およびコ
モンメモリバススケジューラ部分の構成を具体的に示す
ブロック図、第4図は第3図の回路動作を説明するタイ
ミングチャート、第5図はこの発明で用いるトークンパ
ッシングバスの優先処理アルゴリズムを説明するフロー
チャート、第6図は第1図の各ノードからネットワーク
の伝送路(L)上に送出されるデータの伝送フレーム列
を示す図、第7A〜7C図は第2図のコモンメモリ中に設定
されるデータ伝送制御指定テーブルの例を示す図、第8A
〜8B図は第2図の構成で用いられる送信要求と送信待行
列との関係を説明する図、第9図は第1図の各ノードか
ら伝送路(L)上へ各優先レベルのデータフレームがど
のように送出されるのかを説明する伝送例を示す図、第
10図は第1図の各ノードから伝送路(L)上へ送出され
るところの各優先レベルのデータフレームのフォーマッ
トを示す図、第11図は第1図のネットワークシステムの
変形例を示す図、第12図は一般的に用いられるバス型伝
送システムの概略構成図である。 L……バス型伝送路、1−1〜1−n……ノード(伝送
装置)、2−1〜2−n……ホスト制御機器、110……
送受信回路(送受信手段)、100……共有メモリ(仮想
メモリバンク)、11……トークンパッシングバス制御回
路、12……モデム、13……トークンパッシングバス用プ
ロセサ、14……送受信完了検出回路、15……タイマ、16
……発信器、17……デュアルポートメモリ、18……コモ
ンメモリ、19……送受信バッファメモリ、20……インタ
ーフェイス、21……インターフェイス制御回路、22……
DMAコントローラ、23……コモンメモリバススケジュー
ラ。
図、第2図は第1図中の各ノードの構成を示すブロック
図、第3図は第2図中のインターフェイス回路およびコ
モンメモリバススケジューラ部分の構成を具体的に示す
ブロック図、第4図は第3図の回路動作を説明するタイ
ミングチャート、第5図はこの発明で用いるトークンパ
ッシングバスの優先処理アルゴリズムを説明するフロー
チャート、第6図は第1図の各ノードからネットワーク
の伝送路(L)上に送出されるデータの伝送フレーム列
を示す図、第7A〜7C図は第2図のコモンメモリ中に設定
されるデータ伝送制御指定テーブルの例を示す図、第8A
〜8B図は第2図の構成で用いられる送信要求と送信待行
列との関係を説明する図、第9図は第1図の各ノードか
ら伝送路(L)上へ各優先レベルのデータフレームがど
のように送出されるのかを説明する伝送例を示す図、第
10図は第1図の各ノードから伝送路(L)上へ送出され
るところの各優先レベルのデータフレームのフォーマッ
トを示す図、第11図は第1図のネットワークシステムの
変形例を示す図、第12図は一般的に用いられるバス型伝
送システムの概略構成図である。 L……バス型伝送路、1−1〜1−n……ノード(伝送
装置)、2−1〜2−n……ホスト制御機器、110……
送受信回路(送受信手段)、100……共有メモリ(仮想
メモリバンク)、11……トークンパッシングバス制御回
路、12……モデム、13……トークンパッシングバス用プ
ロセサ、14……送受信完了検出回路、15……タイマ、16
……発信器、17……デュアルポートメモリ、18……コモ
ンメモリ、19……送受信バッファメモリ、20……インタ
ーフェイス、21……インターフェイス制御回路、22……
DMAコントローラ、23……コモンメモリバススケジュー
ラ。
Claims (10)
- 【請求項1】以下の構成を備えることを特徴とするトー
クンパッシングバス方式を用いたネットワークシステム a)バス型伝送路と、 b)この伝送路に接続された複数のノードと、 c)前記複数ノードそれぞれに設けられ、複数の優先レ
ベルのそれぞれに対応した記憶領域を有するコモンメモ
リと、 d)前記複数ノードそれぞれに設けられ、これらノード
各々の前記コモンメモリ間で前記伝送路を介してデータ
の送受信を行なう送受信手段と、 e)前記複数ノードそれぞれに設けられ、 データを受信する場合は受信したデータをそのデータ毎
に設定されている優先レベルに対応した前記コモンメモ
リの記憶領域に記憶し、 トークンを受信した場合は先ず高優先レベルのデータか
らレベル毎に応じて定められている所定時間内で前記コ
モンメモリに記憶されている該レベルのデータを前記送
受信手段を介して順次送信し、 前記コモンメモリに該レベルのデータが無くなるか前記
所定時間を経過した場合には次なるレベルのデータを同
様に送信し、 最低優先レベルのデータの送信を終了した場合には他の
ノードへ前記トークンを受け渡すように構成した制御手
段。 - 【請求項2】前記制御手段が、前記伝送路を介して各々
の前記コモンメモリ間で行なわれる前記コモンメモリの
記憶データの送受信を、前記優先レベルが高いほど短い
周期でもって反復する手段を含むことを特徴とする請求
項1に記載のネットワークシステム。 - 【請求項3】前記複数のノードにそれぞれ接続されるも
のであって所定の処理機能を持つ複数の制御機器と、前
記複数のノードにそれぞれ接続されるものであって前記
コモンメモリと前記制御機器との間で前記コモンメモリ
の記憶内容を送受する複数のインターフェイス手段とを
さらに備えたことを特徴とする請求項1または請求項2
に記載のネットワークシステム。 - 【請求項4】前記複数のノードおのおのが、前記コモン
メモリと前記インターフェイス手段との間で前記コモン
メモリの記憶内容を伝送するコモンメモリバスと、前記
コモンメモリおよび前記インターフェイス手段に結合さ
れ前記インターフェイス手段が前記コモンメモリにアク
セスする際に前記コモンメモリバスの使用要求を調停す
る調停手段とを含むことを特徴とする請求項3に記載の
ネットワークシステム。 - 【請求項5】前記複数のノードおのおのが、前記制御手
段に接続されるトークンパッシングバス用の制御バス
と、前記伝送路から前記制御手段が受信した情報および
前記コモンメモリの記憶内容を前記制御バスと前記コモ
ンメモリバスとの間で交換する交換手段とを含むことを
特徴とする請求項4に記載のネットワークシステム。 - 【請求項6】前記複数のノードおのおのが、前記交換手
段から出力される情報および前記コモンメモリから出力
される記憶内容を一時記憶するバッファメモリを含むこ
とを特徴とする請求項5に記載のネットワークシステ
ム。 - 【請求項7】前記複数のノードおのおのが、前記バッフ
ァメモリ、前記交換手段および前記コモンメモリの間の
情報交換を制御するDMAコントローラを含むことを特徴
とする請求項6に記載のネットワークシステム。 - 【請求項8】前記制御手段が、前記優先レベルのうち高
優先レベルに対しては所定の第1送信周期を設定し、前
記優先レベルのうち中優先レベルに対しては前記第1送
信周期よりも長い所定の第2送信周期を設定し、前記優
先レベルのうち低優先レベルに対しては前記第2送信周
期よりも長い所定の第3送信周期を設定する設定手段
と、前記優先レベルに対応した前記第1ないし第3送信
周期の周期でもって前記コモンメモリの記憶内容を前記
伝送路へ送出する送出手段とを含むことを特徴とする請
求項1ないし請求項7のいずれか1項に記載のネットワ
ークシステム。 - 【請求項9】前記送出手段が、前記コモンメモリの記憶
内容の情報を含む伝送フレームの送受を他のノードと行
なうモデムと、前記優先レベルの高低に応じた前記制御
手段の制御動作を前記第1ないし第3送信周期に対応さ
せて実行するトークンパッシングバスコントローラとを
含むことを特徴とする請求項8に記載のネットワークシ
ステム。 - 【請求項10】前記複数の優先レベルに対応した数の前
記コモンメモリの記憶領域に、前記優先レベルに対応し
た送信待ちデータ行列が形成されることを特徴とする請
求項1ないし請求項9のいずれか1項に記載のネットワ
ークシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63225904A JPH0720109B2 (ja) | 1987-09-09 | 1988-09-09 | トークンパッシングバス方式を用いたネットワークシステム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-225516 | 1987-09-09 | ||
JP22551687 | 1987-09-09 | ||
JP63225904A JPH0720109B2 (ja) | 1987-09-09 | 1988-09-09 | トークンパッシングバス方式を用いたネットワークシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01157143A JPH01157143A (ja) | 1989-06-20 |
JPH0720109B2 true JPH0720109B2 (ja) | 1995-03-06 |
Family
ID=26526688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63225904A Expired - Lifetime JPH0720109B2 (ja) | 1987-09-09 | 1988-09-09 | トークンパッシングバス方式を用いたネットワークシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0720109B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2728760B2 (ja) * | 1990-02-13 | 1998-03-18 | 株式会社東芝 | データ伝送装置並びに受信データ処理方法 |
JP4919192B2 (ja) * | 2007-08-22 | 2012-04-18 | 国立大学法人名古屋大学 | 送信装置、送信方法及び通信システム |
CN111552662B (zh) * | 2020-04-23 | 2023-04-07 | 中北大学 | 基于线性光纤令牌总线的片上网络表单化存储***及方法 |
-
1988
- 1988-09-09 JP JP63225904A patent/JPH0720109B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01157143A (ja) | 1989-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4930121A (en) | Network system using token-passing bus with multiple priority levels | |
JP3729237B2 (ja) | ノード及びノード内のデータ処理方法 | |
US5247626A (en) | Fddi controller having flexible buffer management | |
KR100210250B1 (ko) | 데이타 전송 시스템 | |
US4888726A (en) | Distributed processing in a cluster of industrial controls linked by a communications network | |
US7519076B2 (en) | Method and node for using a communication network in parallel for real-time applications and non-real-time applications | |
US5043981A (en) | Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO | |
US5535336A (en) | Apparatus and method for enabling a network interface to dynamically assign an address to a connected computer and to establish a virtual circuit with another network interface | |
US10193705B2 (en) | Method, communication network, and control unit for the cyclical transmission of data | |
JP2523882B2 (ja) | デ―タ伝送装置 | |
JPH04245746A (ja) | インテリジェント通信網インタフェース回路 | |
JPH03235544A (ja) | データ伝送装置並びに受信データ処理方法 | |
US5119374A (en) | Method of and system for implementing multiple levels of asynchronous priority in FDDI networks | |
JPH05204835A (ja) | コンピュータのバスを周辺装置の制御器に接続するための汎用装置 | |
US5442631A (en) | Communication control device | |
JPH09168018A (ja) | デジタルデータの伝送方法、伝送装置及び伝送システム | |
JPH0720109B2 (ja) | トークンパッシングバス方式を用いたネットワークシステム | |
JP3387464B2 (ja) | 通信制御システムとその制御方法 | |
JP2000224208A (ja) | パケット転送制御装置及びパケット転送方法 | |
KR100288158B1 (ko) | 표준 엘에이엔을 이용하는 필드버스 통신 시스템 및 통신 제어방법 | |
JP2611388B2 (ja) | データ処理装置 | |
JP2003304271A (ja) | 異種ネットワーク間の相互接続装置 | |
Wang et al. | A Nerve-Like Systolic Message Bus System | |
JPH0292043A (ja) | データ受信方式 | |
JPS6395750A (ja) | デ−タ伝送制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |