JP3077992B2 - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JP3077992B2 JP3077992B2 JP02116732A JP11673290A JP3077992B2 JP 3077992 B2 JP3077992 B2 JP 3077992B2 JP 02116732 A JP02116732 A JP 02116732A JP 11673290 A JP11673290 A JP 11673290A JP 3077992 B2 JP3077992 B2 JP 3077992B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- transmission
- address
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は複数の計算機、制御装置間で、間断なくデー
タの情報交換を行なうデータ伝送装置に係り、特にマイ
クロプロセッサの受信データ処理の負担を軽減して伝送
路の高速化への対応を容易に行ない得るようにしたデー
タ伝送装置に関する。
タの情報交換を行なうデータ伝送装置に係り、特にマイ
クロプロセッサの受信データ処理の負担を軽減して伝送
路の高速化への対応を容易に行ない得るようにしたデー
タ伝送装置に関する。
(従来の技術) 一般に、プロセス制御用伝送システムにおいては、伝
送路に接続される機器同志は相互に応答性の高いデータ
交換を必要とする。このため、伝送装置を意識せずにア
クセスできる仮想共有メモリ(以下、コモンメモリと称
する)による情報交換方式が採用されている。そして、
この情報交換方式としては、例えば“特公平1−8501
号”に、その基本的な原理が示されている。
送路に接続される機器同志は相互に応答性の高いデータ
交換を必要とする。このため、伝送装置を意識せずにア
クセスできる仮想共有メモリ(以下、コモンメモリと称
する)による情報交換方式が採用されている。そして、
この情報交換方式としては、例えば“特公平1−8501
号”に、その基本的な原理が示されている。
第5図は、この種のプロセス制御システムに適用され
るLANシステムの構成例を示す図である。第5図におい
て、各制御機器(以下、ノードと称する)101−10nは、
共通伝送路Lにより相互接続されている。なお、第5図
では、ループ形ネットワーク構成となっているが、ネッ
トワークの形態は各ノードをバス状に接続するバス形ネ
ットワーク、スター状に接続するスター形ネットワーク
等、特に限定されるものではない。すなわち、共通伝送
路Lを複数のノードが時分割使用する場合に、各ノード
へ伝送路使用権を与える制御方式(メディアクセス制御
方式)が、トークンパッシング方式相当を有するネット
ワークシステムでありさえすればよい。本発明に関わる
プロセス制御システムに適用されるネットワークシステ
ムは、上述のトークンパッシング方式をメディアクセス
制御に用いるものであり、ネットワークの形態には特に
制限されない。
るLANシステムの構成例を示す図である。第5図におい
て、各制御機器(以下、ノードと称する)101−10nは、
共通伝送路Lにより相互接続されている。なお、第5図
では、ループ形ネットワーク構成となっているが、ネッ
トワークの形態は各ノードをバス状に接続するバス形ネ
ットワーク、スター状に接続するスター形ネットワーク
等、特に限定されるものではない。すなわち、共通伝送
路Lを複数のノードが時分割使用する場合に、各ノード
へ伝送路使用権を与える制御方式(メディアクセス制御
方式)が、トークンパッシング方式相当を有するネット
ワークシステムでありさえすればよい。本発明に関わる
プロセス制御システムに適用されるネットワークシステ
ムは、上述のトークンパッシング方式をメディアクセス
制御に用いるものであり、ネットワークの形態には特に
制限されない。
第5図において、各ノード101−10nには、コモンメモ
リCMが備えられており、ノード間で伝送されるデータ
は、コモンメモリCM上にシステム共通の一意のメモリア
ドレスとして割り付けられる。各ノードでは、順番に周
期的に自分の出力データDT1−DTnを他のノードへ同報、
または群同報伝送する(スキャン伝送)。ここで、ある
ノードがトークン(伝送権)を獲得すると、そのノード
の出力データを送信し始める。その他の全てのノード
は、このデータフレームを受信すると、コモンメモリCM
の該当するメモリアドレスへ格納する。
リCMが備えられており、ノード間で伝送されるデータ
は、コモンメモリCM上にシステム共通の一意のメモリア
ドレスとして割り付けられる。各ノードでは、順番に周
期的に自分の出力データDT1−DTnを他のノードへ同報、
または群同報伝送する(スキャン伝送)。ここで、ある
ノードがトークン(伝送権)を獲得すると、そのノード
の出力データを送信し始める。その他の全てのノード
は、このデータフレームを受信すると、コモンメモリCM
の該当するメモリアドレスへ格納する。
第6図は、上述した方式により各ノードで伝送される
データフレームの形式の一例を示す図であり、また第7
図は、上述した方式によるネットワークシステムを実現
する従来技術によるハードウェア構成の一例を示す図で
ある。
データフレームの形式の一例を示す図であり、また第7
図は、上述した方式によるネットワークシステムを実現
する従来技術によるハードウェア構成の一例を示す図で
ある。
以下、第6図に示すデータフレームフォーマットと、
第7図に示すハードウェア構成例を中心にして、従来方
式による受信データ処理について詳細に説明する。
第7図に示すハードウェア構成例を中心にして、従来方
式による受信データ処理について詳細に説明する。
第7図において、伝送路1には伝送路接続部2を介し
て、送受信制御回路3が引き込み線4により接続されて
いる。ここで、伝送路1としては、電気ケーブル、光ケ
ーブルのいずれであっても構わない。また、内部には、
送受信制御回路3に指令を与えるマイクロプロセッサ
8、送信データおよび高速スキャン受信データ(第1優
先度のスキャンデータ、本従来例では優先度を2クラス
として、それぞれ高速、低速とする)を格納する第1の
メモリM1、低速スキャン受信データおよび制御情報を格
納する第2のメモリM2、デュアルポートメモリからなる
1伝送周期中に受信する全てのデータを格納するバッフ
ァメモリRB、第2のメモリM2へのアドレスを与える第2
のメモリアドレスレジスト6、外部インタフェース7、
外部のアドレスM1,M2の実アドレスに変換するアドレス
変換メモリAm、フレームの誤り制御を行なうための受信
ポインタ制御部9が備えられている。ここで、第1のメ
モリM1と第2のメモリM2とにより、コモンメモリが構成
されている。なお、図中Gはゲート、aはアドレスバ
ス、dはデータバスをそれぞれ示している。
て、送受信制御回路3が引き込み線4により接続されて
いる。ここで、伝送路1としては、電気ケーブル、光ケ
ーブルのいずれであっても構わない。また、内部には、
送受信制御回路3に指令を与えるマイクロプロセッサ
8、送信データおよび高速スキャン受信データ(第1優
先度のスキャンデータ、本従来例では優先度を2クラス
として、それぞれ高速、低速とする)を格納する第1の
メモリM1、低速スキャン受信データおよび制御情報を格
納する第2のメモリM2、デュアルポートメモリからなる
1伝送周期中に受信する全てのデータを格納するバッフ
ァメモリRB、第2のメモリM2へのアドレスを与える第2
のメモリアドレスレジスト6、外部インタフェース7、
外部のアドレスM1,M2の実アドレスに変換するアドレス
変換メモリAm、フレームの誤り制御を行なうための受信
ポインタ制御部9が備えられている。ここで、第1のメ
モリM1と第2のメモリM2とにより、コモンメモリが構成
されている。なお、図中Gはゲート、aはアドレスバ
ス、dはデータバスをそれぞれ示している。
送受信制御回路3は、伝送路1からトークンフレーム
を受信すると送信権を得て、第6図に示す形式に従うデ
ータフレームを送信する。また、送受信制御回路3内に
はトークンローテーションタイマがあり、トークンフレ
ームが到着したときのトークンローテーションタイマの
値に従って、トークンローテーションタイマの値に余裕
がない時には高速スキャンデータのみを送信し、トーク
ンローテーションタイマの値に余裕がある時には高速ス
キャンデータと低速スキャンデータとを送信する。この
場合、第6図のFCによって、高速スキャンと低速スキャ
ンとが区別される。
を受信すると送信権を得て、第6図に示す形式に従うデ
ータフレームを送信する。また、送受信制御回路3内に
はトークンローテーションタイマがあり、トークンフレ
ームが到着したときのトークンローテーションタイマの
値に従って、トークンローテーションタイマの値に余裕
がない時には高速スキャンデータのみを送信し、トーク
ンローテーションタイマの値に余裕がある時には高速ス
キャンデータと低速スキャンデータとを送信する。この
場合、第6図のFCによって、高速スキャンと低速スキャ
ンとが区別される。
また、送受信制御回路3は、伝送路1からデータフレ
ームを受信すると、バッファメモリRBおよび第1のメモ
リM1へ受信データを書き込む。そして、受信したデータ
は、マイクロプロセッサ8により処理される。第10図
は、バッファメモリRB上に受信データが格納された状態
を示す図である。
ームを受信すると、バッファメモリRBおよび第1のメモ
リM1へ受信データを書き込む。そして、受信したデータ
は、マイクロプロセッサ8により処理される。第10図
は、バッファメモリRB上に受信データが格納された状態
を示す図である。
一方、マイクロプロセッサ8は、第10図に示すバッフ
ァメモリRB内の各受信フレームのSTSを調べ、その結果
受信誤りがあった場合には、そのフレームを無視して次
のフレーム処理へ移行する。また、各受信フレームのST
Sが正常である場合には、FCにより高速スキャンデータ
か低速スキャンデータかの区別を行なう。そして、低速
スキャンデータは、フレーム中のADRSを転送先コモンメ
モリアドレスをして、WNワード数分のデータをバッファ
メモリRBから第2のメモリM2へ転送する。なお、高速ス
キャンデータの受信処理に関しては、次に第1のメモリ
M1のバッファ制御について述べた後に別途説明する。
ァメモリRB内の各受信フレームのSTSを調べ、その結果
受信誤りがあった場合には、そのフレームを無視して次
のフレーム処理へ移行する。また、各受信フレームのST
Sが正常である場合には、FCにより高速スキャンデータ
か低速スキャンデータかの区別を行なう。そして、低速
スキャンデータは、フレーム中のADRSを転送先コモンメ
モリアドレスをして、WNワード数分のデータをバッファ
メモリRBから第2のメモリM2へ転送する。なお、高速ス
キャンデータの受信処理に関しては、次に第1のメモリ
M1のバッファ制御について述べた後に別途説明する。
さて、伝送スピードが高くなると、受信したデータフ
レームをマイクロプロセッサ8が処理する速度よりも、
送受信制御回路3がメモリに書き込む速度の方が大きく
なり、バッファメモリRBで受信したデータについて全て
メモリ転送行なうと、受信制御できなくなる可能性が生
じる。そこで、トラフィックの大きな高速スキャンデー
タは、メモリ転送を行なわない方法を採用するのが望ま
しい。このため、第1のメモリM1内に、バッファメモリ
RBと同一サイズの受信ブロックを3個確保し、1スキャ
ン伝送周期、すなわち自ノードが送信を終了してトーク
ンを放出してから、トークンが一巡して自ノードに戻
り、次にトークンを放出するまでの期間毎にブロックを
切り替え、外部インタフェース7から逐次最新の高速ス
キャンデータを参照できるように、マイクロプロセッサ
8によりアドレス変換メモリAmを更新することにしてい
る。そして、この3個のブロックを切り替えるアルゴリ
ズムを実現するために、受信ポインタ制御部に、次に示
すような3種類のポインタを用意する。
レームをマイクロプロセッサ8が処理する速度よりも、
送受信制御回路3がメモリに書き込む速度の方が大きく
なり、バッファメモリRBで受信したデータについて全て
メモリ転送行なうと、受信制御できなくなる可能性が生
じる。そこで、トラフィックの大きな高速スキャンデー
タは、メモリ転送を行なわない方法を採用するのが望ま
しい。このため、第1のメモリM1内に、バッファメモリ
RBと同一サイズの受信ブロックを3個確保し、1スキャ
ン伝送周期、すなわち自ノードが送信を終了してトーク
ンを放出してから、トークンが一巡して自ノードに戻
り、次にトークンを放出するまでの期間毎にブロックを
切り替え、外部インタフェース7から逐次最新の高速ス
キャンデータを参照できるように、マイクロプロセッサ
8によりアドレス変換メモリAmを更新することにしてい
る。そして、この3個のブロックを切り替えるアルゴリ
ズムを実現するために、受信ポインタ制御部に、次に示
すような3種類のポインタを用意する。
P1:受信データを実際に格納するブロックを指すポイ
ンタ P2:過去に受信したブロックの中で、受信したデータ
フレームが全て有効である最新のブロックを指すポイン
タ P3:次のスキャン伝送周期において受信データを格納
するブロックを指すポインタ これら3種類のポインタは、第8図に示すように制御
する。第8図中、※印のあるところは、受信したデータ
フレーム中に誤りのあるフレームがあることを示す。従
って、※印の次の1スキャン伝送周期中にはP2を更新せ
ずに、外部インタフェースから正しいデータが読めるよ
うにしておく。
ンタ P2:過去に受信したブロックの中で、受信したデータ
フレームが全て有効である最新のブロックを指すポイン
タ P3:次のスキャン伝送周期において受信データを格納
するブロックを指すポインタ これら3種類のポインタは、第8図に示すように制御
する。第8図中、※印のあるところは、受信したデータ
フレーム中に誤りのあるフレームがあることを示す。従
って、※印の次の1スキャン伝送周期中にはP2を更新せ
ずに、外部インタフェースから正しいデータが読めるよ
うにしておく。
第12図は、ポインタ変更の様子を状態遷移で示す図で
ある。また、第9図および第11図は、外部インタフェー
ス7からみたコモンメモリが実際のコモンメモリアドレ
スに変換される過程を示す図である。第11図において、
外部インタフェース7からみた受信バッファ中のデータ
は、受信バッファ・ブロック1、ブロック2、ブロック
3のいずれかの中に存在する。また、第11図において、
,,……,はフレームを示す。第11図では、7フ
レームまでマイクロプロセッサ8による受信処理が完了
したところを示すものであり、4フレームは受信誤りが
あったので、ポインタP2の指すブロック中のデータを指
すようにしている。
ある。また、第9図および第11図は、外部インタフェー
ス7からみたコモンメモリが実際のコモンメモリアドレ
スに変換される過程を示す図である。第11図において、
外部インタフェース7からみた受信バッファ中のデータ
は、受信バッファ・ブロック1、ブロック2、ブロック
3のいずれかの中に存在する。また、第11図において、
,,……,はフレームを示す。第11図では、7フ
レームまでマイクロプロセッサ8による受信処理が完了
したところを示すものであり、4フレームは受信誤りが
あったので、ポインタP2の指すブロック中のデータを指
すようにしている。
しかしながら、上述したように、マイクロプロセッサ
8により第1優先度のスキャン受信データを処理する
と、アドレス変換メモリAmの更新に時間がかかってマイ
クロプロセッサ8の負担が非常に重くなり、結果として
伝送路の高速化に容易に対応できなくなる。
8により第1優先度のスキャン受信データを処理する
と、アドレス変換メモリAmの更新に時間がかかってマイ
クロプロセッサ8の負担が非常に重くなり、結果として
伝送路の高速化に容易に対応できなくなる。
(発明が解決しようとする課題) 以上のように従来では、アドレス変換メモリの更新処
理をマイクロプロセッサ8により行なっていることか
ら、マイクロプロセッサの負担が重くなり、伝送路の高
速化に容易に対応できないという問題があった。
理をマイクロプロセッサ8により行なっていることか
ら、マイクロプロセッサの負担が重くなり、伝送路の高
速化に容易に対応できないという問題があった。
本発明の目的は、アドレス変換メモリの更新処理をマ
イクロプロセッサで行なわないようにし、マイクロプロ
セッサの受信データ処理の負担を軽減して伝送路の高速
化への対応を容易に行なうことが可能な極めて信頼性の
高いデータ伝送装置を提供することにある。
イクロプロセッサで行なわないようにし、マイクロプロ
セッサの受信データ処理の負担を軽減して伝送路の高速
化への対応を容易に行なうことが可能な極めて信頼性の
高いデータ伝送装置を提供することにある。
[発明の構成] (課題を解決するための手段) 上記の目的を達成するために本発明では、トークンの
受渡しを基本として複数の伝送優先順位を設けたスキャ
ン伝送を行なう送受信制御回路と、送受信制御回路を伝
送路に接続する送受信接続部と、伝送データを格納する
コモンメモリと、1伝送周期中に受信する全てのデータ
を格納するバッファメモリと、伝送データの処理および
送受信制御回路を制御するマイクロプロセッサと、外部
インタフェースと、外部インタフェースからコモンメモ
リ中の適切なデータにアクセスできるようにするアドレ
ス変換メモリとからなり、コモンメモリを、送信データ
と第1優先度のスキャン受信データを格納する第1のメ
モリ、および第2優先度以下のスキャン受信データを格
納する第2のメモリとに分割し、バッファメモリ中の第
2優先度以下のスキャン受信データのみを第2のメモリ
へ転送し、第1優先度のスキャン受信データは第1のメ
モリで直接受信してアドレス変換メモリを制御すること
により、外部インタフェースからのアクセスを行なうよ
うにしたデータ伝送装置において、 第1のメモリ中の第1優先度のスキャンデータ格納領
域を2つのブロックに分割し、データ受信が開始される
と受信データフレームの優先度を監視して、それが第1
優先度であれば先頭コモンメモリ・アドレスを、アドレ
ス変換メモリにより対応する第1のメモリの物理アドレ
スと0または1のブロック番号に変換し、かつ当該ブロ
ック番号を反転して書き込みアドレスとしてスキャンデ
ータのみを第1のメモリに格納し、また受信データフレ
ームにエラーがあった時はアドレス変換メモリを更新せ
ず、受信データフレームにエラーがなかった時のみ先頭
コモンメモリ・アドレスに対応するブロック番号を反転
させるように前記アドレス変換メモリのブロックビット
を更新して第1優先度のスキャンデータ受信制御を行な
う第1のメモリアドレス発生・制御回路を備えて構成し
ている。
受渡しを基本として複数の伝送優先順位を設けたスキャ
ン伝送を行なう送受信制御回路と、送受信制御回路を伝
送路に接続する送受信接続部と、伝送データを格納する
コモンメモリと、1伝送周期中に受信する全てのデータ
を格納するバッファメモリと、伝送データの処理および
送受信制御回路を制御するマイクロプロセッサと、外部
インタフェースと、外部インタフェースからコモンメモ
リ中の適切なデータにアクセスできるようにするアドレ
ス変換メモリとからなり、コモンメモリを、送信データ
と第1優先度のスキャン受信データを格納する第1のメ
モリ、および第2優先度以下のスキャン受信データを格
納する第2のメモリとに分割し、バッファメモリ中の第
2優先度以下のスキャン受信データのみを第2のメモリ
へ転送し、第1優先度のスキャン受信データは第1のメ
モリで直接受信してアドレス変換メモリを制御すること
により、外部インタフェースからのアクセスを行なうよ
うにしたデータ伝送装置において、 第1のメモリ中の第1優先度のスキャンデータ格納領
域を2つのブロックに分割し、データ受信が開始される
と受信データフレームの優先度を監視して、それが第1
優先度であれば先頭コモンメモリ・アドレスを、アドレ
ス変換メモリにより対応する第1のメモリの物理アドレ
スと0または1のブロック番号に変換し、かつ当該ブロ
ック番号を反転して書き込みアドレスとしてスキャンデ
ータのみを第1のメモリに格納し、また受信データフレ
ームにエラーがあった時はアドレス変換メモリを更新せ
ず、受信データフレームにエラーがなかった時のみ先頭
コモンメモリ・アドレスに対応するブロック番号を反転
させるように前記アドレス変換メモリのブロックビット
を更新して第1優先度のスキャンデータ受信制御を行な
う第1のメモリアドレス発生・制御回路を備えて構成し
ている。
(作 用) 従って、本発明のデータ伝送装置においては、以上の
ような第1のメモリアドレス発生・制御回路を備えたこ
とにより、このバッファメモリ第1のメモリアドレス発
生・制御回路によって第1優先度のスキャン受信データ
を監視し、その監視結果に応じてアドレス変換メモリの
更新が自動的に行なわれる。これにより、ホストコンピ
ュータから外部インタフェースを通して正しい受信デー
タをアクセスできることを目的に、第1優先度のスキャ
ンデータ受信制御をマイクロプロセッサ(ソフトウェ
ア)の負担なしに速やかに行なって送受信処理を効率よ
く行なうことが可能となり、伝送路の高速化へ容易に対
応することができる。
ような第1のメモリアドレス発生・制御回路を備えたこ
とにより、このバッファメモリ第1のメモリアドレス発
生・制御回路によって第1優先度のスキャン受信データ
を監視し、その監視結果に応じてアドレス変換メモリの
更新が自動的に行なわれる。これにより、ホストコンピ
ュータから外部インタフェースを通して正しい受信デー
タをアクセスできることを目的に、第1優先度のスキャ
ンデータ受信制御をマイクロプロセッサ(ソフトウェ
ア)の負担なしに速やかに行なって送受信処理を効率よ
く行なうことが可能となり、伝送路の高速化へ容易に対
応することができる。
(実施例) 以下、本発明の一実施例について図面を参照して説明
する。
する。
第1図は、本発明によるデータ伝送装置の構成例を示
すブロック図である。なお、第1図において第7図と同
一部分には同一符号を付してその詳しい説明を省略し、
ここでは異なる部分についてのみ述べる。
すブロック図である。なお、第1図において第7図と同
一部分には同一符号を付してその詳しい説明を省略し、
ここでは異なる部分についてのみ述べる。
すなわち、本実施例のデータ伝送装置は、第7図にお
ける第1のメモリM1中の第1優先度のスキャンデータ格
納領域を2つのブロックに分割している。さらに、第7
図における受信ポインタ制御部9を省略し、これに代え
て、データ受信が開始されると受信データフレームの優
先度を監視して、それが第1優先度であれば先頭コモン
メモリ・アドレスを、アドレス変換メモリAmにより対応
する第1のメモリM1の物理アドレスと0または1のブロ
ック番号に変換し、かつこのブロック番号を反転して書
き込みアドレスとしてスキャンデータのみを第1のメモ
リM1に格納し、また受信データフレームにエラーがあっ
た時はアドレス変換メモリAmを更新せず、受信データフ
レームにエラーがなかった時のみ先頭コモンメモリ・ア
ドレスに対応するブロック番号を反転させるようにアド
レス変換メモリAmのブロックビットを更新して第1優先
度のスキャンデータ受信制御を行なう第1のメモリアド
レス発生・制御回路5を備えて構成している。
ける第1のメモリM1中の第1優先度のスキャンデータ格
納領域を2つのブロックに分割している。さらに、第7
図における受信ポインタ制御部9を省略し、これに代え
て、データ受信が開始されると受信データフレームの優
先度を監視して、それが第1優先度であれば先頭コモン
メモリ・アドレスを、アドレス変換メモリAmにより対応
する第1のメモリM1の物理アドレスと0または1のブロ
ック番号に変換し、かつこのブロック番号を反転して書
き込みアドレスとしてスキャンデータのみを第1のメモ
リM1に格納し、また受信データフレームにエラーがあっ
た時はアドレス変換メモリAmを更新せず、受信データフ
レームにエラーがなかった時のみ先頭コモンメモリ・ア
ドレスに対応するブロック番号を反転させるようにアド
レス変換メモリAmのブロックビットを更新して第1優先
度のスキャンデータ受信制御を行なう第1のメモリアド
レス発生・制御回路5を備えて構成している。
第2図は、第1のメモリアドレス発生・制御回路5の
構成例を示すブロック図である。第2図において、11は
状態フリップフロップ、12はデコーダ、13はアドレスラ
ッチ、14はアドレスマルチプレクサ、15は第1メモリア
ドレスゲート、16はアドレス変換メモリデータバスゲー
ト、17はアドレス変換メモリアドレスバスゲートをそれ
ぞれしめしている。また、RACK18はリードストローブ信
号、BRCVFRM19は受信開始を表わす入力信号、WACK21は
ライトストローブ信号、ERCVFRM22は受信フレーム中に
誤りがあったことを示す入力信号、CLK23はクロック信
号をそれぞれ示している。さらに、27は送受信制御回路
アドレスバス、28は送受信制御回路データバス、29は第
1のメモリアドレスバス、30はアドレス変換メモリデー
タバス、31はアドレス変換メモリアドレスバスをそれぞ
れ示している。
構成例を示すブロック図である。第2図において、11は
状態フリップフロップ、12はデコーダ、13はアドレスラ
ッチ、14はアドレスマルチプレクサ、15は第1メモリア
ドレスゲート、16はアドレス変換メモリデータバスゲー
ト、17はアドレス変換メモリアドレスバスゲートをそれ
ぞれしめしている。また、RACK18はリードストローブ信
号、BRCVFRM19は受信開始を表わす入力信号、WACK21は
ライトストローブ信号、ERCVFRM22は受信フレーム中に
誤りがあったことを示す入力信号、CLK23はクロック信
号をそれぞれ示している。さらに、27は送受信制御回路
アドレスバス、28は送受信制御回路データバス、29は第
1のメモリアドレスバス、30はアドレス変換メモリデー
タバス、31はアドレス変換メモリアドレスバスをそれぞ
れ示している。
なお、第3図は高速受信データブロックを示す図であ
り、1個の高速スキャンデータフレームに対応する格納
領域が、ブロック0とブロック1の2箇所に設けること
を示している。
り、1個の高速スキャンデータフレームに対応する格納
領域が、ブロック0とブロック1の2箇所に設けること
を示している。
すなわち、本実施例の特徴は、第1のメモリアドレス
発生回路5が、誤りのない高速スキャンデータ(第1優
先度のスキャンデータ、本実施例では優先度を2クラス
として、高速、低速とする)のフレーム・アドレスを受
信すると、アドレス変換メモリAmを更新するようにした
点にある。
発生回路5が、誤りのない高速スキャンデータ(第1優
先度のスキャンデータ、本実施例では優先度を2クラス
として、高速、低速とする)のフレーム・アドレスを受
信すると、アドレス変換メモリAmを更新するようにした
点にある。
次に、以上のように構成したデータ伝送装置の作用に
ついて説明する。
ついて説明する。
第1図において、伝送路1を通して受信されたデータ
は、送受信制御回路3から第1のメモリM1に入るデータ
バスdに出力される。第1のメモリアドレス発生・制御
回路5は、データバスd上のFC8ビットの値を監視し
て、高速スキャンデータフレームを示すFC値であるかど
うか判別する。その結果、FCの値が高速スキャンデータ
フレームを示すFC値でない時には、受信したデータはバ
ッファメモリRBのみに書き込み、第1のメモリM1には書
き込まれない。
は、送受信制御回路3から第1のメモリM1に入るデータ
バスdに出力される。第1のメモリアドレス発生・制御
回路5は、データバスd上のFC8ビットの値を監視し
て、高速スキャンデータフレームを示すFC値であるかど
うか判別する。その結果、FCの値が高速スキャンデータ
フレームを示すFC値でない時には、受信したデータはバ
ッファメモリRBのみに書き込み、第1のメモリM1には書
き込まれない。
一方、FCの値が高速スキャンデータフレームを示すFC
値である時には、コモンメモリアドレスADRSの受信待ち
に入る。そして、コモンメモリアドレスADRSがデータバ
スd上に現れると、第1のメモリM1アドレス発生・制御
回路5は、アドレス変換メモリAmからADRSに対応した書
き込みアドレスを読み出し、これを第1のメモリM1への
アドレスとする。ただし、ブロック番号に相当するビッ
トは反転させる。これは、ブロック番号に相当するビッ
トを反転させないと、それまでに受信した最新の有効デ
ータを破壊してしまうからである。また、スキャンデー
タ部がデータバスd上に現れる前に、第1のメモリM1へ
入力するアドレスの値が定まるので、データ受信1サイ
クル毎にアドレスおよびストローブ信号を発生させて、
第1のメモリM1へデータを書き込む。スキャンデータ部
を出力終了すると、送受信制御回路3は受信データにCR
C(cyclic redundancy check)エラーが生じたかどう
かを通知するデータを出力する。そして、このデータが
“0"の時には、有効データを受信したことを意味するの
で、第1のメモリアドレス発生・制御回路5はブロック
番号のみを反転させてアドレス変換メモリAmを更新す
る。また、データが“1"の時には、受信したデータに誤
りがあるので、次に同じコモンメモリアドレスADRSへの
受信データが到着した時に再度同じブロックへ格納する
ように、アドレス変換メモリAmは更新されない。第4図
は、第1のメモリアドレス発生・制御回路5の状態遷移
を示す図である。
値である時には、コモンメモリアドレスADRSの受信待ち
に入る。そして、コモンメモリアドレスADRSがデータバ
スd上に現れると、第1のメモリM1アドレス発生・制御
回路5は、アドレス変換メモリAmからADRSに対応した書
き込みアドレスを読み出し、これを第1のメモリM1への
アドレスとする。ただし、ブロック番号に相当するビッ
トは反転させる。これは、ブロック番号に相当するビッ
トを反転させないと、それまでに受信した最新の有効デ
ータを破壊してしまうからである。また、スキャンデー
タ部がデータバスd上に現れる前に、第1のメモリM1へ
入力するアドレスの値が定まるので、データ受信1サイ
クル毎にアドレスおよびストローブ信号を発生させて、
第1のメモリM1へデータを書き込む。スキャンデータ部
を出力終了すると、送受信制御回路3は受信データにCR
C(cyclic redundancy check)エラーが生じたかどう
かを通知するデータを出力する。そして、このデータが
“0"の時には、有効データを受信したことを意味するの
で、第1のメモリアドレス発生・制御回路5はブロック
番号のみを反転させてアドレス変換メモリAmを更新す
る。また、データが“1"の時には、受信したデータに誤
りがあるので、次に同じコモンメモリアドレスADRSへの
受信データが到着した時に再度同じブロックへ格納する
ように、アドレス変換メモリAmは更新されない。第4図
は、第1のメモリアドレス発生・制御回路5の状態遷移
を示す図である。
以上のようにして、第1優先順位のスキャン受信デー
タを、マイクロプロセッサ8を介さずに、第1のメモリ
アドレス発生・制御回路5によって受信制御することが
できる。これにより、マイクロプロセッサ8は第1優先
順位のスキャン受信データ処理の負荷が軽くなり、送受
信処理を効率よく行なえることになる。
タを、マイクロプロセッサ8を介さずに、第1のメモリ
アドレス発生・制御回路5によって受信制御することが
できる。これにより、マイクロプロセッサ8は第1優先
順位のスキャン受信データ処理の負荷が軽くなり、送受
信処理を効率よく行なえることになる。
上述したように、本実施例のデータ伝送装置は、第1
のメモリM1中の第1優先度のスキャンデータ格納領域を
2つのブロックに分割し、さらにデータ受信が開始され
ると受信データフレームの優先度を監視して、それが第
1優先度であれば先頭コモンメモリ・アドレスを、アド
レス変換メモリAmにより対応する第1のメモリM1の物理
アドレスと0または1のブロック番号に変換し、かつこ
のブロック番号を反転して書き込みアドレスとしてスキ
ャンデータのみを第1のメモリM1に格納し、また受信デ
ータフレームにエラーがあった時はアドレス変換メモリ
Amを更新せず、受信データフレームにエラーがなかった
時のみ先頭コモンメモリ・アドレスに対応するブロック
番号を反転させるようにアドレス変換メモリAmのブロッ
クビットを更新して第1優先度のスキャンデータ受信制
御を行なう第1のメモリアドレス発生・制御回路5を備
えて構成したものである。
のメモリM1中の第1優先度のスキャンデータ格納領域を
2つのブロックに分割し、さらにデータ受信が開始され
ると受信データフレームの優先度を監視して、それが第
1優先度であれば先頭コモンメモリ・アドレスを、アド
レス変換メモリAmにより対応する第1のメモリM1の物理
アドレスと0または1のブロック番号に変換し、かつこ
のブロック番号を反転して書き込みアドレスとしてスキ
ャンデータのみを第1のメモリM1に格納し、また受信デ
ータフレームにエラーがあった時はアドレス変換メモリ
Amを更新せず、受信データフレームにエラーがなかった
時のみ先頭コモンメモリ・アドレスに対応するブロック
番号を反転させるようにアドレス変換メモリAmのブロッ
クビットを更新して第1優先度のスキャンデータ受信制
御を行なう第1のメモリアドレス発生・制御回路5を備
えて構成したものである。
従って、第1のメモリアドレス発生・制御回路5によ
って第1優先度のスキャン受信データを監視し、バッフ
ァメモリRBに書き込まれた受信データを読み取って受信
エラーがあったかどうかに応じて、アドレス変換メモリ
Amの更新を自動的に行なうことができる。これにより、
バッファメモリRBに書き込まれた受信データを読み取
り、かつ受信エラーがあったかどうかに応じて、アドレ
ス変換メモリAmの更新を行なうという処理を、マイクロ
プロセッサ8で行なう必要がなくなり、マイクロプロセ
ッサ8の受信データ処理の負担を著しく軽減して、送受
信処理を極めて効率よく行なうことが可能となる。ま
た、マイクロプロセッサ8の負担を軽減できる分だけ、
マイクロプロセッサ8とホストコンピュータとの情報交
換をより一層頻繁に行なうことができ、送受信処理をよ
り一層効率よく行なうことが可能となる。これにより、
伝送路の高速化への対応を容易に行なうことができる。
って第1優先度のスキャン受信データを監視し、バッフ
ァメモリRBに書き込まれた受信データを読み取って受信
エラーがあったかどうかに応じて、アドレス変換メモリ
Amの更新を自動的に行なうことができる。これにより、
バッファメモリRBに書き込まれた受信データを読み取
り、かつ受信エラーがあったかどうかに応じて、アドレ
ス変換メモリAmの更新を行なうという処理を、マイクロ
プロセッサ8で行なう必要がなくなり、マイクロプロセ
ッサ8の受信データ処理の負担を著しく軽減して、送受
信処理を極めて効率よく行なうことが可能となる。ま
た、マイクロプロセッサ8の負担を軽減できる分だけ、
マイクロプロセッサ8とホストコンピュータとの情報交
換をより一層頻繁に行なうことができ、送受信処理をよ
り一層効率よく行なうことが可能となる。これにより、
伝送路の高速化への対応を容易に行なうことができる。
尚、本発明は上記実施例に限定されるものではなく、
例えばコモンメモリアドレスの変換を行なわずに、ブロ
ック番号の切り替えだけで受信制御するようにしてもよ
い。
例えばコモンメモリアドレスの変換を行なわずに、ブロ
ック番号の切り替えだけで受信制御するようにしてもよ
い。
[発明の効果] 以上説明したように本発明によれば、第1のメモリア
ドレス発生・制御回路を備え、第1優先度のスキャン受
信データを監視してアドレス変換メモリの更新を自動的
に行なうようにしたので、アドレス変換メモリの更新処
理をマイクロプロセッサで行なう必要がなくなり、マイ
クロプロセッサの受信データ処理の負担を著しく軽減し
て伝送路の高速化への対応を容易に行なうことが可能な
極めて信頼性の高いデータ伝送装置が提供できる。
ドレス発生・制御回路を備え、第1優先度のスキャン受
信データを監視してアドレス変換メモリの更新を自動的
に行なうようにしたので、アドレス変換メモリの更新処
理をマイクロプロセッサで行なう必要がなくなり、マイ
クロプロセッサの受信データ処理の負担を著しく軽減し
て伝送路の高速化への対応を容易に行なうことが可能な
極めて信頼性の高いデータ伝送装置が提供できる。
第1図は本発明によるデータ伝送装置の一実施例を示す
ブロック図、第2図は同実施例における第1のメモリア
ドレス発生・制御回路の構成例を示すブロック図、第3
図は同実施例における高速受信データブロックを示す
図、第4図は同実施例における第1のメモリアドレス発
生・制御回路の状態遷移を示す図、第5図はスキャン伝
送を説明するための図、第6図はフレームフォーマット
の一例を示す図、第7図は従来のデータ伝送装置の構成
例を示すブロック図、第8図は受信バッファブロックの
選択方法を説明するための図、第9図は外部インタフェ
ースと実際のコモンメモリとの対応を示す図、第10図は
バッファメモリのデータ格納状態の一例を示す図、第11
図は従来の高速スキャンデータの処理状態を示す図、第
12図は受信制御ポインタの状態遷移を示す図である。
ブロック図、第2図は同実施例における第1のメモリア
ドレス発生・制御回路の構成例を示すブロック図、第3
図は同実施例における高速受信データブロックを示す
図、第4図は同実施例における第1のメモリアドレス発
生・制御回路の状態遷移を示す図、第5図はスキャン伝
送を説明するための図、第6図はフレームフォーマット
の一例を示す図、第7図は従来のデータ伝送装置の構成
例を示すブロック図、第8図は受信バッファブロックの
選択方法を説明するための図、第9図は外部インタフェ
ースと実際のコモンメモリとの対応を示す図、第10図は
バッファメモリのデータ格納状態の一例を示す図、第11
図は従来の高速スキャンデータの処理状態を示す図、第
12図は受信制御ポインタの状態遷移を示す図である。
Claims (1)
- 【請求項1】トークンの受渡しを基本として複数の伝送
優先順位を設けたスキャン伝送を行なう送受信制御回路
と、前記送受信制御回路を伝送路に接続する送受信接続
部と、伝送データを格納するコモンメモリと、1伝送周
期中に受信する全てのデータを格納するバッファメモリ
と、前記伝送データの処理および前記送受信制御回路を
制御するマイクロプロセッサと、外部インタフェース
と、前記外部インタフェースからコモンメモリ中の適切
なデータにアクセスできるようにするアドレス変換メモ
リとからなり、 前記コモンメモリを、送信データと第1優先度のスキャ
ン受信データを格納する第1のメモリ、および第2優先
度以下のスキャン受信データを格納する第2のメモリと
に分割し、前記バッファメモリ中の第2優先度以下のス
キャン受信データのみを前記第2のメモリへ転送し、前
記第1優先度のスキャン受信データは前記第1のメモリ
で直接受信してアドレス変換メモリを制御することによ
り、前記外部インタフェースからのアクセスを行なうよ
うにしたデータ伝送装置において、 前記第1のメモリ中の第1優先度のスキャンデータ格納
領域を2つのブロックに分割し、 データ受信が開始されると受信データフレームの優先度
を監視して、それが第1優先度であれば先頭コモンメモ
リ・アドレスを、前記アドレス変換メモリにより対応す
る第1のメモリの物理アドレスと0または1のブロック
番号に変換し、かつ当該ブロック番号を反転して書き込
みアドレスとしてスキャンデータのみを前記第1のメモ
リに格納し、また前記受信データフレームにエラーがあ
った時は前記アドレス変換メモリを更新せず、受信デー
タフレームにエラーがなかった時のみ前記先頭コモンメ
モリ・アドレスに対応するブロック番号を反転させるよ
うに前記アドレス変換メモリのブロックビットを更新し
て第1優先度のスキャンデータ受信制御を行なう第1の
メモリアドレス発生・制御回路を備えて成ることを特徴
とするデータ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02116732A JP3077992B2 (ja) | 1990-05-08 | 1990-05-08 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02116732A JP3077992B2 (ja) | 1990-05-08 | 1990-05-08 | データ伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0414340A JPH0414340A (ja) | 1992-01-20 |
JP3077992B2 true JP3077992B2 (ja) | 2000-08-21 |
Family
ID=14694422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02116732A Expired - Fee Related JP3077992B2 (ja) | 1990-05-08 | 1990-05-08 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3077992B2 (ja) |
-
1990
- 1990-05-08 JP JP02116732A patent/JP3077992B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0414340A (ja) | 1992-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2728760B2 (ja) | データ伝送装置並びに受信データ処理方法 | |
US8484390B2 (en) | Message handler and method for controlling access to data of a message memory of a communications module | |
JP3687990B2 (ja) | メモリアクセス機構 | |
JP2001119415A (ja) | データ転送制御装置及び電子機器 | |
JPH04246745A (ja) | 情報処理装置及びその方法 | |
JPH0650863B2 (ja) | 直接データ転送のためのインターフエース | |
JP3075809B2 (ja) | データ伝送システムにおける受信データ転送制御装置 | |
JP3169856B2 (ja) | マルチノード情報処理システム | |
JP3077992B2 (ja) | データ伝送装置 | |
JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
JPH10116224A (ja) | 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機 | |
JPH06274463A (ja) | データ通信システム | |
JPH07271654A (ja) | コントローラ | |
JPH025666A (ja) | 伝送ライン走査方法 | |
JP3265026B2 (ja) | 入出力データ交換方式 | |
JP2687716B2 (ja) | 情報処理装置 | |
JPH04282938A (ja) | 通信制御装置 | |
JP2728759B2 (ja) | データ伝送装置 | |
JP2000347712A (ja) | プログラマブルコントローラ | |
JPH09269890A (ja) | エンディアン変換方式 | |
JPH0448306B2 (ja) | ||
JPH024020B2 (ja) | ||
SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
JPH04330541A (ja) | 共通データ転送システム | |
JPH036768A (ja) | リング状階層化マルチプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |