JPH05121577A - 高電流用密封パツケージ - Google Patents
高電流用密封パツケージInfo
- Publication number
- JPH05121577A JPH05121577A JP17738091A JP17738091A JPH05121577A JP H05121577 A JPH05121577 A JP H05121577A JP 17738091 A JP17738091 A JP 17738091A JP 17738091 A JP17738091 A JP 17738091A JP H05121577 A JPH05121577 A JP H05121577A
- Authority
- JP
- Japan
- Prior art keywords
- package
- header
- electronic device
- ceramic
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 材料の熱膨張係数がよく整合され、しかも熱
放散性のよい、電子部品パッケージの実現。パッケージ
に密封された電子デバイスへの接続の高電流許容性と、
パッケージ内部での電気絶縁を実現すること。軽量で外
形の小さいパッケージで、これらを達成すること。 【構成】 デバイス用パッケージは、実質的に平らな上
面を有するヘッダを具え、デバイスを載せて取り付ける
ための絶縁ディスクが、ヘッダの上面に固定される。上
部および下部でそれぞれ大きい直径と小さい直径をも
ち、直径間の段差を有する胴体が、その下端で、絶縁デ
ィスクを囲むようにヘッダ上面に結合されている。胴体
上部の内側にセラミック上蓋があり、段差に突き当たっ
て、そこに結合される。
放散性のよい、電子部品パッケージの実現。パッケージ
に密封された電子デバイスへの接続の高電流許容性と、
パッケージ内部での電気絶縁を実現すること。軽量で外
形の小さいパッケージで、これらを達成すること。 【構成】 デバイス用パッケージは、実質的に平らな上
面を有するヘッダを具え、デバイスを載せて取り付ける
ための絶縁ディスクが、ヘッダの上面に固定される。上
部および下部でそれぞれ大きい直径と小さい直径をも
ち、直径間の段差を有する胴体が、その下端で、絶縁デ
ィスクを囲むようにヘッダ上面に結合されている。胴体
上部の内側にセラミック上蓋があり、段差に突き当たっ
て、そこに結合される。
Description
【0001】
【産業上の利用分野】本発明は全般的には電子部品のパ
ッケージに関連しており、特に電子デバイスと回路を密
封するパッケージに関するものである。
ッケージに関連しており、特に電子デバイスと回路を密
封するパッケージに関するものである。
【0002】
【発明の背景】半導体チップ、電力用半導体チップ等の
ような電子部品(以下、デバイスと言う)を封入するた
めにパッケージを用いることは、業界でよく知られてい
る。
ような電子部品(以下、デバイスと言う)を封入するた
めにパッケージを用いることは、業界でよく知られてい
る。
【0003】封入されたデバイスへの接続を可能にした
密封デバイスは、業界で広く用いられている。大規模集
積回路あるいはハイブリッド回路のためのこの種の密封
パッケージ構成は、例えば、1978年2月28日Ga
tes,Jrに発行された米国特許4,076,955
号に開示されている。集積回路ウェーファのようなデバ
イスはベースに取り付けられ、デバイスを囲む封着リン
グ封入体がベースに密封される。封着リングはウェーフ
ァより高さが大きい。デバイスの上方で、封着リングの
上に形成される封入域に、上蓋が密封される。パッケー
ジ上を覆う、密封されるべき区域に、種々の上蓋を固定
するには、ろう付けが用いられる。デバイスへの接続の
ためには、通常のワイヤ結線の放射状リードが示されて
いる。
密封デバイスは、業界で広く用いられている。大規模集
積回路あるいはハイブリッド回路のためのこの種の密封
パッケージ構成は、例えば、1978年2月28日Ga
tes,Jrに発行された米国特許4,076,955
号に開示されている。集積回路ウェーファのようなデバ
イスはベースに取り付けられ、デバイスを囲む封着リン
グ封入体がベースに密封される。封着リングはウェーフ
ァより高さが大きい。デバイスの上方で、封着リングの
上に形成される封入域に、上蓋が密封される。パッケー
ジ上を覆う、密封されるべき区域に、種々の上蓋を固定
するには、ろう付けが用いられる。デバイスへの接続の
ためには、通常のワイヤ結線の放射状リードが示されて
いる。
【0004】高電力用の集積回路の密封パッケージは、
1982年7月6日Braunに発行された米国特許
4,398,621号に開示されている。この特許は、
多層セラミック部材の表面に取り付けられ、デバイスの
縁の近くの導電性端子にワイヤ結線された集積回路を示
している。入力/出力ピンはセラミック上蓋の外面に設
けられている。このパッケージは、内側にくぼみを持つ
セラミック台を具え、その上に集積回路が取り付けられ
ている。複数の導電性タブが集積回路の周囲に配されて
おり、それに一端が連結されたワイヤを介してセラミッ
ク台の平らな面の上の接続パッドへ接続を行うようにな
っている。入力および出力ピンを設けるためにこのパッ
ドをセラミック上蓋の外面にある導電性突起に接続する
には、金属化された線が用いられている。入力および出
力ピンをこの突起に対し密封するためにはろう付けが用
いられ、台と被覆部材を互いに密封するにはハンダ再溶
融(reflow)を利用する。基板とピンの間を、対
応するパッドを介して電気的に接続するためにも、ハン
ダ再溶融が用いられる。
1982年7月6日Braunに発行された米国特許
4,398,621号に開示されている。この特許は、
多層セラミック部材の表面に取り付けられ、デバイスの
縁の近くの導電性端子にワイヤ結線された集積回路を示
している。入力/出力ピンはセラミック上蓋の外面に設
けられている。このパッケージは、内側にくぼみを持つ
セラミック台を具え、その上に集積回路が取り付けられ
ている。複数の導電性タブが集積回路の周囲に配されて
おり、それに一端が連結されたワイヤを介してセラミッ
ク台の平らな面の上の接続パッドへ接続を行うようにな
っている。入力および出力ピンを設けるためにこのパッ
ドをセラミック上蓋の外面にある導電性突起に接続する
には、金属化された線が用いられている。入力および出
力ピンをこの突起に対し密封するためにはろう付けが用
いられ、台と被覆部材を互いに密封するにはハンダ再溶
融(reflow)を利用する。基板とピンの間を、対
応するパッドを介して電気的に接続するためにも、ハン
ダ再溶融が用いられる。
【0005】電力デバイスを封入するパッケージの設計
上考慮すべき重要なことは、この種のパッケージで隣合
う部分に用いられる異種の材料の温度膨張係数の差であ
る。この差により生ずる問題は、可能な限り一致した温
度係数を持つ材料を用いることによって軽減される。そ
れ故、例えば、1987年2月24日Yermanらに
発行された米国特許4,646,129号は、密封パッ
ケージの誘電プレートに近い温度係数をもつガスケット
を具える密封パッケージを開示している。誘電体プレー
トの下にトランジスタ電極がある。これらの電極への電
気的連絡は、誘電体プレートの上側から、導電性貫通孔
を経て接続される、対応したリードにより、なされる。
上考慮すべき重要なことは、この種のパッケージで隣合
う部分に用いられる異種の材料の温度膨張係数の差であ
る。この差により生ずる問題は、可能な限り一致した温
度係数を持つ材料を用いることによって軽減される。そ
れ故、例えば、1987年2月24日Yermanらに
発行された米国特許4,646,129号は、密封パッ
ケージの誘電プレートに近い温度係数をもつガスケット
を具える密封パッケージを開示している。誘電体プレー
トの下にトランジスタ電極がある。これらの電極への電
気的連絡は、誘電体プレートの上側から、導電性貫通孔
を経て接続される、対応したリードにより、なされる。
【0006】1987年3月17日にマツシタ等に発行
された米国特許4,651,192号には、半導体集積
回路デバイスのためのセラミックパッケージが開示され
ている。このパッケージは、セラミック材料で作られた
絶縁基板を具え、その上に一つあるいは複数の集積回路
が取り付けられる。アルミナセラミックキャップが、ろ
う付けガラス層を介してセラミック基板に接合され、密
封パッケージを形成する。パッケージへの電気的接続を
行うための端子がキャップと基板の間に挟みこまれ、そ
れによりターミナルの内側端末が集積回路に電気的に接
続され、ターミナルの他端は信号および電力の接続のた
めパッケージの外側に位置する。極めて近い熱膨張係数
を得るよう、使用する特別なセラミック材料が具体的に
述べられている。
された米国特許4,651,192号には、半導体集積
回路デバイスのためのセラミックパッケージが開示され
ている。このパッケージは、セラミック材料で作られた
絶縁基板を具え、その上に一つあるいは複数の集積回路
が取り付けられる。アルミナセラミックキャップが、ろ
う付けガラス層を介してセラミック基板に接合され、密
封パッケージを形成する。パッケージへの電気的接続を
行うための端子がキャップと基板の間に挟みこまれ、そ
れによりターミナルの内側端末が集積回路に電気的に接
続され、ターミナルの他端は信号および電力の接続のた
めパッケージの外側に位置する。極めて近い熱膨張係数
を得るよう、使用する特別なセラミック材料が具体的に
述べられている。
【0007】他にもいろいろなパッケージの構成が開示
されていて、例えば、米国特許2,990,501号
(1961年6月27日、Cornelisonら)、
米国特許4,514,587号(1985年4月30
日、Van Dyk Soerewyn)および米国特
許4,560,826号(1985年12月24日、B
urnsら)がある。Cornelisonらの特許で
は、下部に皿形の金属ヘッダ集合体と、電気リードとを
具えるハウジングを用い、リードの一部はハウジングの
外側にあり、一部は内側にあって、半導体素子に電気的
接続を行うようにすることを開示している。リードを金
属ヘッダと電気的絶縁するために、絶縁材料がヘッダ集
合体の下部に充填されている。リードのハウジング外部
に突き出た部分は、基板の印刷回路のパッドに電気的接
続するため、鳩目にハンダ付けされる。Corneli
sonらの特許は、下部の金属殻を、ハウジングと結合
するための金属リングで囲まれた、セラミックまたはガ
ラスの盤(disc)で作ってもよいとも、述べてい
る。Van Dyk Soerewynの特許は、内部
に取り付けた集積回路集合体のまわりの筒状の収容部分
の中に封入容器を具えている、山高帽状の電力半導体パ
ッケージを開示している。Burnsらの特許は集積回
路(IC)用の密封パッケージを開示している。このパ
ッケージは、基板上へのIC(集積回路)の取付けを含
み、ICへの全ての電気接続が、基板の頭部に偏って行
われている。基板の他方の面には、パッケージへの信号
および電力接続を行うために、反対側の面のリードに電
気的に接続されたリードを有する。関連して、内部と外
部のリードを電気的に互いに接続するための台座(pede
stal)を具えている。集積回路を取り付ける区域の周囲
には、封着リングが設けられ、セラミックキャップに、
その下縁の回りの封着スカートを介して封着するように
なっている。
されていて、例えば、米国特許2,990,501号
(1961年6月27日、Cornelisonら)、
米国特許4,514,587号(1985年4月30
日、Van Dyk Soerewyn)および米国特
許4,560,826号(1985年12月24日、B
urnsら)がある。Cornelisonらの特許で
は、下部に皿形の金属ヘッダ集合体と、電気リードとを
具えるハウジングを用い、リードの一部はハウジングの
外側にあり、一部は内側にあって、半導体素子に電気的
接続を行うようにすることを開示している。リードを金
属ヘッダと電気的絶縁するために、絶縁材料がヘッダ集
合体の下部に充填されている。リードのハウジング外部
に突き出た部分は、基板の印刷回路のパッドに電気的接
続するため、鳩目にハンダ付けされる。Corneli
sonらの特許は、下部の金属殻を、ハウジングと結合
するための金属リングで囲まれた、セラミックまたはガ
ラスの盤(disc)で作ってもよいとも、述べてい
る。Van Dyk Soerewynの特許は、内部
に取り付けた集積回路集合体のまわりの筒状の収容部分
の中に封入容器を具えている、山高帽状の電力半導体パ
ッケージを開示している。Burnsらの特許は集積回
路(IC)用の密封パッケージを開示している。このパ
ッケージは、基板上へのIC(集積回路)の取付けを含
み、ICへの全ての電気接続が、基板の頭部に偏って行
われている。基板の他方の面には、パッケージへの信号
および電力接続を行うために、反対側の面のリードに電
気的に接続されたリードを有する。関連して、内部と外
部のリードを電気的に互いに接続するための台座(pede
stal)を具えている。集積回路を取り付ける区域の周囲
には、封着リングが設けられ、セラミックキャップに、
その下縁の回りの封着スカートを介して封着するように
なっている。
【0008】
【発明が解決しようとする課題】パッケージ内のICチ
ップのようなデバイスと、外部回路の間の接続を行うた
めに、例えばアルミニウムワイヤ結線を使用すると、チ
ップ上の金属化もアルミニウムが好ましいことになり、
このような制約は望ましくないことが、今や認識され
る。さらに、ワイヤ結線の使用は、結線中に比較的大き
い漂遊インダクタンスを生じがちである。この点で、平
紐を用いる接続が好ましいこと、デバイスへの上面接続
が望ましいことも、認識される。しかし、このような要
求を満たすに際して、パッケージの外形を低く保ち、そ
して可能な限り従来通りの製造過程が適用できること
も、望まれる。
ップのようなデバイスと、外部回路の間の接続を行うた
めに、例えばアルミニウムワイヤ結線を使用すると、チ
ップ上の金属化もアルミニウムが好ましいことになり、
このような制約は望ましくないことが、今や認識され
る。さらに、ワイヤ結線の使用は、結線中に比較的大き
い漂遊インダクタンスを生じがちである。この点で、平
紐を用いる接続が好ましいこと、デバイスへの上面接続
が望ましいことも、認識される。しかし、このような要
求を満たすに際して、パッケージの外形を低く保ち、そ
して可能な限り従来通りの製造過程が適用できること
も、望まれる。
【0009】本発明の目的は、材料の熱膨張係数がよく
整合され、しかも熱放散性のよい、電子部品パッケージ
を実現することにある。
整合され、しかも熱放散性のよい、電子部品パッケージ
を実現することにある。
【0010】本発明の他の目的は、パッケージに密封さ
れた電子部品(以下、電子デバイスまたはデバイスと言
う)への接続の高電流許容性を実現することにある。
れた電子部品(以下、電子デバイスまたはデバイスと言
う)への接続の高電流許容性を実現することにある。
【0011】本発明のさらに他の目的は、パッケージ内
部での電気絶縁を実現することにある。
部での電気絶縁を実現することにある。
【0012】本発明の別の目的は、前記各目的を、軽量
で外形の小さいパッケージで達成することである。
で外形の小さいパッケージで達成することである。
【0013】
【課題を解決するための手段】本発明の一つの実施態様
において、デバイスパッケージは実質的に平らな上面を
有するヘッダを具える。ヘッダの上面には、デバイスを
その上に取り付けるための絶縁ディスク(盤)が固定さ
れる。上部および下部が各々大きな直径と小さな直径を
もつ胴体が、それらの間に段差を有し、下端は、絶縁デ
ィスクを囲むように、ヘッダの上面に結合する。胴体の
上部にはセラミックの蓋が上記の段差に突き当たって、
そこに取付けられる。
において、デバイスパッケージは実質的に平らな上面を
有するヘッダを具える。ヘッダの上面には、デバイスを
その上に取り付けるための絶縁ディスク(盤)が固定さ
れる。上部および下部が各々大きな直径と小さな直径を
もつ胴体が、それらの間に段差を有し、下端は、絶縁デ
ィスクを囲むように、ヘッダの上面に結合する。胴体の
上部にはセラミックの蓋が上記の段差に突き当たって、
そこに取付けられる。
【0014】発明の他の実施態様によると、電子デバイ
スを密封するためのパッケージは、設置面(mount
ing surface)に取り付け易い下面と、実質
的に平らな上面をもつ、金属製ヘッダを具える。絶縁デ
ィスクはヘッダの上面に固定され、電子デバイスをその
上に固定できるようになっている。胴体は、ほぼ筒状の
上部および下部がそれぞれ大きな直径と小さな直径にな
っており、その間に直径方向の(円周に沿った)段差を
有し、胴体の下端は、絶縁ディスクを胴体下部に収容す
るように、ヘッダの上面に接する。胴体の上部の内部に
は、セラミック製上蓋が、直径方向の段差に突き当たる
ように、配される。
スを密封するためのパッケージは、設置面(mount
ing surface)に取り付け易い下面と、実質
的に平らな上面をもつ、金属製ヘッダを具える。絶縁デ
ィスクはヘッダの上面に固定され、電子デバイスをその
上に固定できるようになっている。胴体は、ほぼ筒状の
上部および下部がそれぞれ大きな直径と小さな直径にな
っており、その間に直径方向の(円周に沿った)段差を
有し、胴体の下端は、絶縁ディスクを胴体下部に収容す
るように、ヘッダの上面に接する。胴体の上部の内部に
は、セラミック製上蓋が、直径方向の段差に突き当たる
ように、配される。
【0015】発明の他の実施態様によると、ヘッダ上面
に固定される絶縁ディスクの上には、電子デバイスのた
めのリード接続を取り付けるように、導電性パターンが
形成される。セラミック上蓋は、胴体の上部の内部に、
直径方向の段差に突き当たるように、気密に取付けら
れ、この上蓋は、電子デバイスの接続導線を貫通させる
ための、孔のパターンを有する。
に固定される絶縁ディスクの上には、電子デバイスのた
めのリード接続を取り付けるように、導電性パターンが
形成される。セラミック上蓋は、胴体の上部の内部に、
直径方向の段差に突き当たるように、気密に取付けら
れ、この上蓋は、電子デバイスの接続導線を貫通させる
ための、孔のパターンを有する。
【0016】本発明のさらに他の実施態様による、電子
デバイスを密封するパッケージは、絶縁ディスク上に電
子デバイスが装着されている。
デバイスを密封するパッケージは、絶縁ディスク上に電
子デバイスが装着されている。
【0017】
【実施例】以下における実施例に関する詳細な説明か
ら、本発明は一層充分に理解されるであろう。図1に示
すように、金属製ヘッダ2すなわち台座部は、ほぼ平ら
な上面4と、設置面に取り付けるのに適した下面とを、
有している。ネジ、リベット、等で結合するため、孔6
が設けられている。セラミック絶縁ディスク8はヘッダ
2の上面4に取り付けられている。セラミック絶縁ディ
スク8には、電力デバイスチップのような電子デバイス
または回路を取り付けるために、電導性パターン10,
10’,10''がその上に形成され、そしてこの電導性
パターンを経てデバイスへの電気的接続を行うためのい
ろいろのリード線を具える。本実施例では、デバイス
は、シリコン半導体基板(die)12中に形成された
パワートランジスタである。半導体基板12の電極への
接続は、低インダクタンス、高電流容量、望ましい物理
的堅牢性のために、平リードで行われる。従って、ドレ
ーンリード14は、電導性パターン10に直接に取り付
けられ、半導体基板12のドレーン電極に電気的に接触
させるようにしてある。ソースリード16は電導性パタ
ーン10’に取り付けられ、ソース紐18を経てソース
電極に接触するようになっている。ソース紐18はソー
スリード16から基板上のソース接続パッドに跨がって
いる。ソース紐18をソース接続パッドにハンダ付けす
るためには、ニッケルメッキ銅と金の間でろう付けが容
易にできるように、基板の接続パッドの上に金の球を載
せておくことが望ましい。
ら、本発明は一層充分に理解されるであろう。図1に示
すように、金属製ヘッダ2すなわち台座部は、ほぼ平ら
な上面4と、設置面に取り付けるのに適した下面とを、
有している。ネジ、リベット、等で結合するため、孔6
が設けられている。セラミック絶縁ディスク8はヘッダ
2の上面4に取り付けられている。セラミック絶縁ディ
スク8には、電力デバイスチップのような電子デバイス
または回路を取り付けるために、電導性パターン10,
10’,10''がその上に形成され、そしてこの電導性
パターンを経てデバイスへの電気的接続を行うためのい
ろいろのリード線を具える。本実施例では、デバイス
は、シリコン半導体基板(die)12中に形成された
パワートランジスタである。半導体基板12の電極への
接続は、低インダクタンス、高電流容量、望ましい物理
的堅牢性のために、平リードで行われる。従って、ドレ
ーンリード14は、電導性パターン10に直接に取り付
けられ、半導体基板12のドレーン電極に電気的に接触
させるようにしてある。ソースリード16は電導性パタ
ーン10’に取り付けられ、ソース紐18を経てソース
電極に接触するようになっている。ソース紐18はソー
スリード16から基板上のソース接続パッドに跨がって
いる。ソース紐18をソース接続パッドにハンダ付けす
るためには、ニッケルメッキ銅と金の間でろう付けが容
易にできるように、基板の接続パッドの上に金の球を載
せておくことが望ましい。
【0018】作動に際して、主な導電路電流はリード1
4とソースリード16に流れ、従って高電流下でも電圧
降下の少ない実効断面をもち、低インダクタンスを有す
る。しかし、金属化パターン10’での電圧降下も含め
ると、幾分かの電圧降下は止むを得ないであろう。この
ような電圧降下によって生ずる電気的フィードバックの
望ましくない効果を避けることは時として重要であり、
その意味で、ソース回路中で、電圧降下のソースリード
で起こる部分を含まない点へ接続するように、検出リー
ドまたはケルビンリード20として別のソースリードが
設けられる。半導体基板12のゲート電極に流す必要の
ある電流は、主力であるソース/ドレーン電流に比べて
ずっと小さく、従ってゲートリード22と基板上のゲー
ト電極接触子との間はアルミニウム結線ワイヤ24で接
続すれば充分である。
4とソースリード16に流れ、従って高電流下でも電圧
降下の少ない実効断面をもち、低インダクタンスを有す
る。しかし、金属化パターン10’での電圧降下も含め
ると、幾分かの電圧降下は止むを得ないであろう。この
ような電圧降下によって生ずる電気的フィードバックの
望ましくない効果を避けることは時として重要であり、
その意味で、ソース回路中で、電圧降下のソースリード
で起こる部分を含まない点へ接続するように、検出リー
ドまたはケルビンリード20として別のソースリードが
設けられる。半導体基板12のゲート電極に流す必要の
ある電流は、主力であるソース/ドレーン電流に比べて
ずっと小さく、従ってゲートリード22と基板上のゲー
ト電極接触子との間はアルミニウム結線ワイヤ24で接
続すれば充分である。
【0019】おおむね筒状の金属製胴体部26は、その
下端でヘッダ2の上面4に結合される。胴体部26の下
端の開口部は、セラミック絶縁ディスク8の回りにぴっ
たりはまる直径になっている。胴体部26は、下部28
がほぼ筒状であり、上部は肩部29の所でその周囲に段
差をなし、胴体部26の上端の開口径は、下部の開口径
よりも大きい。胴体部26の上端の開口部は、胴体部2
6の肩部29に突き当てられるセラミック上蓋30の回
りにぴったり嵌まるような直径になっている。セラミッ
ク上蓋30の中には、開口、すなわちリード通路32,
34,36,38があり、ドレーンリード14,ソース
リード16,ケルビンリード20,ゲートリード22
が、外部回路への接続ができるように、セラミック上蓋
30の上面を通り抜けて、さらに突き出るようになって
いる。
下端でヘッダ2の上面4に結合される。胴体部26の下
端の開口部は、セラミック絶縁ディスク8の回りにぴっ
たりはまる直径になっている。胴体部26は、下部28
がほぼ筒状であり、上部は肩部29の所でその周囲に段
差をなし、胴体部26の上端の開口径は、下部の開口径
よりも大きい。胴体部26の上端の開口部は、胴体部2
6の肩部29に突き当てられるセラミック上蓋30の回
りにぴったり嵌まるような直径になっている。セラミッ
ク上蓋30の中には、開口、すなわちリード通路32,
34,36,38があり、ドレーンリード14,ソース
リード16,ケルビンリード20,ゲートリード22
が、外部回路への接続ができるように、セラミック上蓋
30の上面を通り抜けて、さらに突き出るようになって
いる。
【0020】図2は、各部分の配置をさらに明らかに
し、胴体部26の肩部29を図解するために役立つであ
ろう。
し、胴体部26の肩部29を図解するために役立つであ
ろう。
【0021】本例において色々な材料の選択が可能であ
るが、ヘッダ2は全体の厚さが0.05インチ程度の、銅
−モリブデン−銅または銅−インバール−銅の積層(cl
ad)のような積層体(clad)で構成されるのが好まし
い。こうすれば、高い熱電導率ばかりでなく、取付けの
機械的強度も得られる。熱膨張係数の良好の整合は、熱
的反復(thermal cycling)により起こ
り得る疲労型破壊に対する抵抗をもたらす。
るが、ヘッダ2は全体の厚さが0.05インチ程度の、銅
−モリブデン−銅または銅−インバール−銅の積層(cl
ad)のような積層体(clad)で構成されるのが好まし
い。こうすれば、高い熱電導率ばかりでなく、取付けの
機械的強度も得られる。熱膨張係数の良好の整合は、熱
的反復(thermal cycling)により起こ
り得る疲労型破壊に対する抵抗をもたらす。
【0022】セラミック絶縁ディスク8は、厚さ約0.0
30インチの酸化ベリリウムで作られることが好まし
く、各面で厚さ約0.010インチの銅と直接に接合され
る。そして、上面の銅層はエッチされ、電導性パターン
10,10’,10”を形成する。材料のこの組合せに
より高い熱伝導性と高い破壊電圧が得られる。熱膨張係
数は1℃当たり8×10-6(8ppm )程度である。
30インチの酸化ベリリウムで作られることが好まし
く、各面で厚さ約0.010インチの銅と直接に接合され
る。そして、上面の銅層はエッチされ、電導性パターン
10,10’,10”を形成する。材料のこの組合せに
より高い熱伝導性と高い破壊電圧が得られる。熱膨張係
数は1℃当たり8×10-6(8ppm )程度である。
【0023】胴体部26は厚さ0.030インチの102
0番鋼で、打抜き孔明け(stamp, coin and pierce)工程
を用いて製作するのが好ましい。この方法で1℃当たり
約12×10-6の熱膨張係数を有する、安価で軽量な構
造が得られる。
0番鋼で、打抜き孔明け(stamp, coin and pierce)工程
を用いて製作するのが好ましい。この方法で1℃当たり
約12×10-6の熱膨張係数を有する、安価で軽量な構
造が得られる。
【0024】ドレーンリード14,ソースリード16,
ケルビンリード20,ゲートリード22,平紐リード1
8は、0.025インチのCDA102銅から切り出し、
成形される。この材料は成形容易であり、低いコストで
高電流容量を与える。熱膨張係数は1℃当たり約16×
10-6である。
ケルビンリード20,ゲートリード22,平紐リード1
8は、0.025インチのCDA102銅から切り出し、
成形される。この材料は成形容易であり、低いコストで
高電流容量を与える。熱膨張係数は1℃当たり約16×
10-6である。
【0025】セラミック上蓋30は、圧縮及び焼結した
Forsterite(登録商標)で構成されるのが好
ましい。上蓋30の外周とリード通路32,34,3
6,38だけは、モリブデン酸リチウムで金属化され、
ろう付け可能にするため、ニッケルめっきされる。これ
により、セラミック上蓋30の非金属化部分は、リード
間の電気的絶縁を与える。Forsteriteは1℃
当たり約16×10-6の熱膨張係数を示す。
Forsterite(登録商標)で構成されるのが好
ましい。上蓋30の外周とリード通路32,34,3
6,38だけは、モリブデン酸リチウムで金属化され、
ろう付け可能にするため、ニッケルめっきされる。これ
により、セラミック上蓋30の非金属化部分は、リード
間の電気的絶縁を与える。Forsteriteは1℃
当たり約16×10-6の熱膨張係数を示す。
【0026】パッケージの組立に際しては、ヘッダ2,
セラミック絶縁ディスク8,胴体部26,ドレーンリー
ド14,ソースリード16,ケルビンリード20,ゲー
トリード22を、組み合わせ、固定し、銀/銅ろう付け
合金を用いてろう付けする。組立体は、防蝕とろう付け
性のため、無電解ニッケルめっきされる。
セラミック絶縁ディスク8,胴体部26,ドレーンリー
ド14,ソースリード16,ケルビンリード20,ゲー
トリード22を、組み合わせ、固定し、銀/銅ろう付け
合金を用いてろう付けする。組立体は、防蝕とろう付け
性のため、無電解ニッケルめっきされる。
【0027】次いで、シリコン基板12およびソース紐
18がろう付け合金素材を用いてパッケージ中に取付け
られ、水素・窒素形成ガス雰囲気中で再融解される。
18がろう付け合金素材を用いてパッケージ中に取付け
られ、水素・窒素形成ガス雰囲気中で再融解される。
【0028】ゲート結線ワイヤ24はゲートリード22
から基板12上のゲート電極接触パッドへ、5ミル(0.
005インチ)のアルミニウムワイヤを、超音波で接合
するのが好ましい。
から基板12上のゲート電極接触パッドへ、5ミル(0.
005インチ)のアルミニウムワイヤを、超音波で接合
するのが好ましい。
【0029】セラミック上蓋30をドレーンリード1
4,ソースリード16,ケルビンリード20,ゲートリ
ード22を通り越して、胴体部26へ滑り込ませる。ハ
ンダ付けワイヤ素材が置かれ、形成ガス雰囲気中で再融
解(reflow)し、上蓋30の回りと、ドレーンリ
ード14,ソースリード16,ケルビンリード20,ゲ
ートリード22との密封を構成するハンダ付けが施され
る。
4,ソースリード16,ケルビンリード20,ゲートリ
ード22を通り越して、胴体部26へ滑り込ませる。ハ
ンダ付けワイヤ素材が置かれ、形成ガス雰囲気中で再融
解(reflow)し、上蓋30の回りと、ドレーンリ
ード14,ソースリード16,ケルビンリード20,ゲ
ートリード22との密封を構成するハンダ付けが施され
る。
【0030】図3は、組立済パッケージの例を示す。組
立後の外形の高さは、典型としては0.25インチより低
く、重量は25g未満である。電流容量は100アンペ
ア程度で、破壊電圧(voltage breakdo
wn)は1000V程度である。
立後の外形の高さは、典型としては0.25インチより低
く、重量は25g未満である。電流容量は100アンペ
ア程度で、破壊電圧(voltage breakdo
wn)は1000V程度である。
【0031】実施例により本発明を説明したが、発明の
精神と範囲から逸脱しない、そして前述の特許請求範囲
によって包含されるような、種々の変更が、当業者にと
っては自明である。
精神と範囲から逸脱しない、そして前述の特許請求範囲
によって包含されるような、種々の変更が、当業者にと
っては自明である。
【図1】図1は本発明の一実施例の、等角投影による分
解全体図である。
解全体図である。
【図2】図2は図1の実施例の側面の分解図である。
【図3】図3は、本発明の実施例の等角投影による、外
観図である。
観図である。
2 ヘッダ 4 上面 6 孔 8 セラミック絶縁ディスク 10,10’,10'' 電導性パターン 12 シリコン基板、半導体基板 14 ドレーンリード 16 ソースリード 18 ソース紐 20 ケルビンリード 22 ゲートリード 24 ゲート結線ワイヤ 26 胴体部 28 胴体部下部 29 胴体部肩部 30 セラミック上蓋 32,34,36,38 リード通路
Claims (14)
- 【請求項1】 デバイス用パッケージであって、 実質的に平らな上面を有するヘッダと前記デバイスをそ
の上に取り付けるための、前記ヘッダの前記上面に固定
された絶縁ディスクと、 それぞれ大きい直径と小さい直径をもつ上部および下部
と、それらの直径の間の移行領域とを有する胴体を有
し、 前記胴体の上縁は、前記ディスクを囲むように前記ヘッ
ダの前記上面に結合されており、 前記胴体の上部に、前記移行領域に突き当たり、且つ前
記胴体に外郭で結合するセラミック上蓋を有することを
特徴とする、 デバイス用パッケージ。 - 【請求項2】 前記ディスクが、前記上面の少なくとも
一部に形成された導電性パターンを有する、請求項1の
デバイス用パッケージ。 - 【請求項3】 前記導電性パターンの複数部分に結合さ
れた導電性リードを有する、請求項2のデバイス用パッ
ケージ。 - 【請求項4】 前記セラミック上蓋が、貫通した開口を
有し、前記リードが該開口を通過する、請求項3のデバ
イス用パッケージ。 - 【請求項5】 前記セラミック上蓋が、金属被覆された
外郭を有し、 前記開口が金属被覆された縁を有し、 前記胴体、前記セラミック上蓋、および前記リードは連
結されて、各々密封封着部を形成する、 請求項4のデバイス用パッケージ。 - 【請求項6】 電子デバイスを密封するためのパッケー
ジであって、 設置面に取り付けるのに適した下面と、実質的に平らな
上面とを有する、金属ヘッダと、 前記ヘッダの前記上面に固定され、選ばれた部分が金属
被覆され、この金属被覆部分に結合された接続リードが
その上に固定された、絶縁ディスクと、 全体的に筒状であり、それぞれ大きい直径と小さい直径
をもつ上部および下部と、それらの間に肩部を形成する
外郭の段差とを有する、胴体と、 前記胴体の前記上部に、前記外郭の段差に突き当たるよ
うに結合され、かつ貫通孔を有する、セラミック上蓋と
を有し、 前記胴体の下縁は、前記胴体の前記下部の内部で前記絶
縁ディスクを囲むように、前記ヘッダの前記上面に結合
され、 前記接続リードは、前記貫通孔を通過し、前記セラミッ
ク上蓋は外郭が金属被覆されており、前記貫通孔は縁が
金属被覆されていることを特徴とする、 電子デバイス密封用パッケージ。 - 【請求項7】 前記胴体が前記ヘッダおよび前記上蓋に
密封して結合され、前記上蓋が前記接続リードに密封し
て結合され、それにより密封された領域が前記胴体内に
形成された、請求項6の電子デバイス密封用パッケー
ジ。 - 【請求項8】 前記胴体が前記ヘッダおよび前記上蓋に
ろう付けされ、前記接続リードが前記上蓋にハンダ付け
されている、請求項7の電子デバイス密封用パッケー
ジ。 - 【請求項9】 前記ヘッダが銅から成り、前記絶縁ディ
スクが酸化ベリリウムから成り、前記胴体が鋼から成
り、前記上蓋が圧縮、焼結されたForsterite
から成る、請求項8の電子デバイス密封用パッケージ。 - 【請求項10】 前記金属被覆された外郭と、縁に金属
被覆された前記孔が、モリブデン酸リチウムを用いて金
属被覆された、請求項9の電子デバイス密封用パッケー
ジ。 - 【請求項11】 電子デバイスを密封するためのパッケ
ージであって、 設置面に取り付けるのに適した実質的に平らな下面と、
実質的に平らな上面とを有する、銅から成る金属ヘッダ
と、 酸化ベリリウムで成り、前記ヘッダの前記上面にろう付
けで固定され、上面に前記電子デバイスを取り付けるた
めに銅の導電性パターンが形成され、前記電子デバイス
のための接続リードを有し、下面が銅被覆されている、
絶縁ディスクと、 全体的に筒状の、それぞれ大きい直径と小さい内径をも
つ上部および下部と、それらの間に外郭の段差とを有す
る、鋼の胴体と、 外郭がモリブデン酸リチウムで表面処理されており、こ
の外郭において前記胴体に、それと密封されるように、
ハンダ付けで結合され、前記胴体の前記上部の内部にお
いて、前記外郭の段差に突き当たるようにされた、圧縮
し焼結されたForsterite等で成る、セラミッ
ク上蓋とを有し、 前記接続リードは前記導電性パターンにろう付けされ、 前記胴体の下縁は、前記ヘッダの前記上面に、それと密
封されるように、かつ前記胴体の前記下部の内部に前記
絶縁ディスクを囲みそして収容するように、ろう付けで
結合され、 前記セラミック上蓋は、前記電子デバイスの前記接続リ
ードを通過させるための孔のパターンを有し、これらの
孔は縁がモリブデン酸リチウムで表面処理され、かつ前
記セラミック上蓋に、それと密封されるようにハンダ付
けされていることを特徴とする、 電子デバイス密封用パッケージ。 - 【請求項12】 前記ヘッダが、銅、モリブデン、銅の
積層体である、請求項11の電子デバイス密封用パッケ
ージ。 - 【請求項13】 前記ヘッダが、銅、インバール、銅の
積層体である、請求項11の電子デバイス密封用パッケ
ージ。 - 【請求項14】 前記絶縁ディスク上の前記導電性パタ
ーンの上に取り付けられた電子デバイスを具える、請求
項11の電子デバイス密封パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17738091A JPH05121577A (ja) | 1991-06-21 | 1991-06-21 | 高電流用密封パツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17738091A JPH05121577A (ja) | 1991-06-21 | 1991-06-21 | 高電流用密封パツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05121577A true JPH05121577A (ja) | 1993-05-18 |
Family
ID=16029932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17738091A Pending JPH05121577A (ja) | 1991-06-21 | 1991-06-21 | 高電流用密封パツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05121577A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6756667B2 (en) | 1998-05-15 | 2004-06-29 | Kabushiki Kaisha Toshiba | Hermetically sealed semiconductor power module and large scale module comprising the same |
CN114883284A (zh) * | 2022-03-25 | 2022-08-09 | 清华大学 | 碳化硅芯片的耐高温封装结构及其制备方法 |
CN114883283A (zh) * | 2022-03-25 | 2022-08-09 | 清华大学 | 高压碳化硅芯片的封装结构及其制备方法 |
-
1991
- 1991-06-21 JP JP17738091A patent/JPH05121577A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6756667B2 (en) | 1998-05-15 | 2004-06-29 | Kabushiki Kaisha Toshiba | Hermetically sealed semiconductor power module and large scale module comprising the same |
US6967402B2 (en) | 1998-05-15 | 2005-11-22 | Kabushiki Kaisha Toshiba | Hermetically sealed semiconductor power module and large scale module comprising the same |
CN114883284A (zh) * | 2022-03-25 | 2022-08-09 | 清华大学 | 碳化硅芯片的耐高温封装结构及其制备方法 |
CN114883283A (zh) * | 2022-03-25 | 2022-08-09 | 清华大学 | 高压碳化硅芯片的封装结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0544915B1 (en) | Package structure of semiconductor device and manufacturing method therefor | |
US6165820A (en) | Package for electronic devices | |
US6724071B2 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
US5293301A (en) | Semiconductor device and lead frame used therein | |
US6552417B2 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
US5075759A (en) | Surface mounting semiconductor device and method | |
JP3009788B2 (ja) | 集積回路用パッケージ | |
JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
JP4886104B2 (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
EP0517967B1 (en) | High current hermetic package | |
KR900007301B1 (ko) | 반도체패키지 | |
JP3305477B2 (ja) | 半導体装置とその製造方法及びその実装構造と実装方法 | |
US4396971A (en) | LSI Chip package and method | |
JPH0752759B2 (ja) | パツケ−ジ | |
JPH05121577A (ja) | 高電流用密封パツケージ | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
EP0116289A2 (en) | Power semiconductor module and package | |
JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
JPH11251497A (ja) | 電子回路モジュール | |
JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
JP3440136B2 (ja) | 集合電子部品 |