JPH03211856A - Method for inspecting shifted amount of semiconductor device manufacturing data - Google Patents
Method for inspecting shifted amount of semiconductor device manufacturing dataInfo
- Publication number
- JPH03211856A JPH03211856A JP784290A JP784290A JPH03211856A JP H03211856 A JPH03211856 A JP H03211856A JP 784290 A JP784290 A JP 784290A JP 784290 A JP784290 A JP 784290A JP H03211856 A JPH03211856 A JP H03211856A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing data
- pattern
- semiconductor device
- shift amount
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 11
- 238000007689 inspection Methods 0.000 claims abstract description 23
- 238000013461 design Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 description 13
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造工程においてコンピュータ支援設計に
よって設計されたレイアウトデータから製造データを作
成する場合のデータのシフト量を検査する方法に関し、
シフト量の検査に用いることが可能な検査パターンを製
造データ中に作成しておき、この検査パターンのシフト
量を検査することにより、簡単且つ容易にシフ１−（ｊ
ｔの検査を行うことが可能となる半導体装置製造データ
のシフト量の検査方法の堤を目的とし、
論理記号を用いる設計によって形成された論理回路図を
用いてレイアウト設計図を作成し、該レイアウト設計図
からパターンを形成する製造データにおいて、該製造デ
ータにおけるパターンのシフト量を検査する場合の基準
となる検査パターンを、前記製造データの一部に形成す
るよう構成する。[Detailed Description of the Invention] [Summary] This invention relates to a method for inspecting the shift amount of data when manufacturing data is created from layout data designed by computer-aided design in the manufacturing process of semiconductor devices. By creating an inspection pattern in the manufacturing data that allows for the shift 1-(j
With the aim of developing a method for testing the shift amount of semiconductor device manufacturing data that makes it possible to test t, a layout design drawing is created using a logic circuit diagram formed by a design using logic symbols, and the layout is In manufacturing data for forming a pattern from a design drawing, an inspection pattern that serves as a reference when inspecting the shift amount of a pattern in the manufacturing data is formed as a part of the manufacturing data.
本発明は、半導体装置の製造方法に係り、特に半導体装
置の製造工程においてコンピュータ支援設計によって設
計されたレイアウトデータから製造データを作成する場
合のデータのシフｌ−１を検査する方法に関するもので
ある。The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of inspecting data shift l-1 when manufacturing data is created from layout data designed by computer-aided design in the manufacturing process of a semiconductor device. .
一般的に半導体装置の製造においては、設計工程と製造
工程とは分離されており、製造側では製造データのシフ
ト量の充分な検査を行うことができないのが現状である
。Generally, in the manufacture of semiconductor devices, the design process and the manufacturing process are separated, and the current situation is that the manufacturing side cannot sufficiently inspect the shift amount of manufacturing data.
以上のような状況から製造側において製造データのシフ
ト量の充分な検査を行うことができる半導体装置製造デ
ータのシフト量の検査方法が要望されている。Under the above circumstances, there is a need for a method for testing the shift amount of semiconductor device manufacturing data, which allows the manufacturing side to sufficiently test the shift amount of manufacturing data.
従来の半導体装置製造データのシフト量の検査方法を第
４図により説明する。A conventional method for inspecting the shift amount of semiconductor device manufacturing data will be explained with reference to FIG.
従来の半導体装置製造データにシフト量を付加して形成
した素子形成部のパターン１１を第４図に示す。FIG. 4 shows a pattern 11 of an element forming portion formed by adding a shift amount to conventional semiconductor device manufacturing data.
このように半導体装置製造データにシフト量を付加した
場合には、製造過程においては基本的にはシフト量の検
査を行うことができないので、万一付加するシフト量に
誤りがあっても、殆どの場合このデータによってマスク
を作成した後にこのマスクによって始めてシフト量の誤
りを発見している。When a shift amount is added to semiconductor device manufacturing data in this way, it is basically impossible to inspect the shift amount during the manufacturing process, so even if there is an error in the added shift amount, it will rarely be detected. In this case, an error in the shift amount is discovered only after a mask is created using this data.
以上説明した従来の半導体装置製造データのシフｉｔの
検査方法においては、半導体装置の製造段階で用いられ
ているデータのシフト処理結果の検査を行う方法には適
当なものがなく、製造過程においては基本的にはシフト
量の検査を行うことができないので、殆どの場合このデ
ータによってマスクを作成した後にこのマスクによって
始めてシフトｆｊｔの誤りを発見しているという問題点
があった。In the conventional semiconductor device manufacturing data shift inspection method described above, there is no suitable method for inspecting the data shift processing results used in the semiconductor device manufacturing stage, and Basically, it is not possible to inspect the shift amount, so in most cases there is a problem in that errors in shift fjt are discovered only after a mask is created using this data.
本発明は以上のような状況から、シフトｍの検査に用い
ることが可能な検査パターンを製造データ中に作成して
おき、この検査パターンのシフト量を検査することによ
り、簡単且つ容易にシフト量の検査を行うことが可能と
なる半導体装置製造データのシフト量の検査方法の提供
を目的としたものである。In view of the above-mentioned circumstances, the present invention creates an inspection pattern in the manufacturing data that can be used to inspect shift m, and by inspecting the shift amount of this inspection pattern, the shift amount can be easily and easily determined. It is an object of the present invention to provide a method for inspecting the shift amount of semiconductor device manufacturing data, which makes it possible to inspect the shift amount of semiconductor device manufacturing data.
本発明の半導体装置製造データのシフト量の検査方法は
、論理記号を用いる設計によって形成された論理回路図
を用いてレイアウト設計図を作成し、このレイアウト設
計図からパターンを形成する製造データにおいて、この
製造データにおけるパターンのシフト量を検査する場合
の基準となる検査パターンを、この製造データの一部に
形成するよう構成する。The method for inspecting the shift amount of semiconductor device manufacturing data according to the present invention involves creating a layout design drawing using a logic circuit diagram formed by a design using logic symbols, and manufacturing data in which a pattern is formed from this layout design drawing. A test pattern, which serves as a reference when inspecting the shift amount of a pattern in this manufacturing data, is formed as a part of this manufacturing data.
即ら本発明においては、論理記号を用いる設計によって
形成された論理回路図を用いてレイアウト設計図を作成
し、このレイアウト設計図からパターンを形成する製造
データの一部分に、この製造データにおけるパターンの
シフｌ−ｌを検査する場合の基準となる検査パターンを
この製造データの一部に形成するので、シフト量を付加
して形成したパターン内の検査パターンの寸法を測定し
、基準となる検査パターンの寸法と比較することによっ
て付加したシフト量を検査することが可能となる。That is, in the present invention, a layout design drawing is created using a logic circuit diagram formed by a design using logic symbols, and a part of the manufacturing data for forming a pattern from this layout design drawing includes information about the pattern in this manufacturing data. Since the inspection pattern that will be the reference when inspecting the shift l-l is formed as a part of this manufacturing data, the dimensions of the inspection pattern within the pattern that was formed by adding the shift amount are measured, and the inspection pattern that will be the reference is It becomes possible to inspect the added shift amount by comparing with the dimensions of .
以下第１図〜第３図により本発明の一実施例について詳
細に説明する。An embodiment of the present invention will be described in detail below with reference to FIGS. 1 to 3.
第１図に示す本発明による一実施例により形成したパタ
ーンは、素子形成部のパターンｌと隅部に形成した検査
パターン２とからなり、この検査パターン２は第２図に
示すような１μｍ口のパターンである。The pattern formed according to the embodiment of the present invention shown in FIG. 1 consists of a pattern 1 of the element forming part and an inspection pattern 2 formed at the corner, and this inspection pattern 2 has a 1 μm opening as shown in FIG. This is the pattern.
このような素子形成部のパターン１と検査パターン２と
を形成する製造データに０．５μ麟のシフト量を付加し
てパターンを形成した場合には第３図に示すようなシフ
ト量が付加された検査パターン１２が形成される。When patterns are formed by adding a shift amount of 0.5 μm to the manufacturing data for forming pattern 1 and inspection pattern 2 of the element forming part, the shift amount as shown in FIG. 3 is added. A test pattern 12 is formed.
この場合のシフト量は本実施例においては検査パターン
２が１μｍ口であるから、検査パターン１２０寸法を測
定してその寸法が１．５μｍ口ならば０．５μｍのシフ
ト量が付加されていることを確認することが可能となる
。In this case, since the test pattern 2 has a width of 1 μm in this embodiment, if the dimension of the test pattern 120 is measured and the dimension is 1.5 μm, a shift amount of 0.5 μm is added. It becomes possible to confirm.
このように素子形成部のパターン１の一部に検査パター
ン２を形成しておくことにより、半導体装置製造データ
のシフト量の検査を簡単且つ容易に行うことが可能であ
る。By forming the test pattern 2 in a part of the pattern 1 of the element forming portion in this way, it is possible to simply and easily test the shift amount of the semiconductor device manufacturing data.
以上の説明から明らかなように本発明によれば、極めて
簡単な検査パターンを素子形成部のパターンの一部に設
け、製造データにシフト量を付加して形成した検査パタ
ーンの寸法を測定することにより、シフト量を簡単且つ
容易に検査することが可能となる利点があり、著しい経
済的及び、信十ｎ性向上の効果が期待できる半導体装置
製造データのシフト量の検査方法の提供が可能である。As is clear from the above description, according to the present invention, an extremely simple test pattern is provided in a part of the pattern of the element forming part, and the dimensions of the test pattern formed by adding a shift amount to the manufacturing data are measured. Accordingly, it is possible to provide a method for testing the shift amount of semiconductor device manufacturing data, which has the advantage that the shift amount can be inspected simply and easily, and can be expected to have significant economical and reliability improvement effects. be.
第１図は本発明による一実施例により形成したパターン
を示す図、
第２図は本発明による一実施例の検査パターンの形状を
示す図、
第３図本発明による一実施例のシフ
パターンを示す図、
第４図は従来のパターンを示す図、
である。
図において、
■は素子形成部のパターン、
２は検査パターン、
１２は検査パターン、
を示す。
トした検査
９区
！Ｊ！ぺ
衿！FIG. 1 is a diagram showing a pattern formed according to an embodiment of the present invention. FIG. 2 is a diagram showing the shape of an inspection pattern according to an embodiment of the present invention. FIG. 3 is a diagram showing a shift pattern according to an embodiment of the present invention. FIG. 4 is a diagram showing a conventional pattern. In the figure, (2) indicates a pattern of an element forming portion, 2 indicates an inspection pattern, and 12 indicates an inspection pattern. Tested in 9th district! J! Pe collar!
Claims (1)
用いてレイアウト設計図を作成し、該レイアウト設計図
からパターンを形成する製造データにおいて、 該製造データにおけるパターンのシフト量を検査する場
合の基準となる検査パターン（２）を、前記製造データ
の一部に形成することを特徴とする半導体装置製造デー
タのシフト量の検査方法。[Claims] A layout design drawing is created using a logic circuit diagram formed by a design using logic symbols, and in manufacturing data for forming a pattern from the layout design drawing, the shift amount of the pattern in the manufacturing data is calculated. A method for inspecting a shift amount of semiconductor device manufacturing data, characterized in that an inspection pattern (2) serving as a reference for inspection is formed in a part of the manufacturing data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP784290A JPH03211856A (en) | 1990-01-17 | 1990-01-17 | Method for inspecting shifted amount of semiconductor device manufacturing data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP784290A JPH03211856A (en) | 1990-01-17 | 1990-01-17 | Method for inspecting shifted amount of semiconductor device manufacturing data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211856A true JPH03211856A (en) | 1991-09-17 |
Family
ID=11676866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP784290A Pending JPH03211856A (en) | 1990-01-17 | 1990-01-17 | Method for inspecting shifted amount of semiconductor device manufacturing data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211856A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041817A (en) | 2011-08-12 | 2014-04-04 | 미쓰비시 마테리알 가부시키가이샤 | Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module |
-
1990
- 1990-01-17 JP JP784290A patent/JPH03211856A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041817A (en) | 2011-08-12 | 2014-04-04 | 미쓰비시 마테리알 가부시키가이샤 | Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5865734B2 (en) | Area classification apparatus, program therefor, board inspection apparatus, and area classification method | |
| JP2007243132A (en) | Chip id addition method in semiconductor integrated circuit | |
| JPH03211856A (en) | Method for inspecting shifted amount of semiconductor device manufacturing data | |
| JPH07261372A (en) | Pattern verifying method and verifying device | |
| JP3575512B2 (en) | Pattern inspection method and apparatus | |
| WO2007043470A1 (en) | Transfer product, transfer product fabricating method, and transfer product arrangement position identifying method | |
| US7171035B2 (en) | Alignment mark for e-beam inspection of a semiconductor wafer | |
| JP2858551B2 (en) | Wiring inspection data creation method | |
| JPS6156865B2 (en) | ||
| JP2002124447A (en) | Margin detection method for lithography condition and manufacturing method of semiconductor device | |
| JPS5819551Y2 (en) | photo mask | |
| JPS6232783B2 (en) | ||
| JP2009236697A (en) | Method and device for inspecting photomask | |
| KR20050066889A (en) | Mark system and estimating method for overlay alignment and mask alignment | |
| JPS5919318A (en) | Method for inspection of positional deviation of transfer pattern and transfer pattern mask | |
| JP3200880B2 (en) | Combination structure of semiconductor device | |
| JPH04171448A (en) | Photomask | |
| JPS6252849B2 (en) | ||
| JP2004213030A (en) | Mask defect inspecting method | |
| JP2003197756A (en) | Semiconductor integrated circuit | |
| JPS59151156A (en) | Mask designing sheet | |
| JPS63159854A (en) | Photomask | |
| JPS6017747A (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPH01218037A (en) | Inspection of semiconductor wafer | |
| JPS63155686A (en) | Wiring board and manufacture of the same |