JPH03211760A - 入出力用ピンの補修接続法 - Google Patents

入出力用ピンの補修接続法

Info

Publication number
JPH03211760A
JPH03211760A JP611190A JP611190A JPH03211760A JP H03211760 A JPH03211760 A JP H03211760A JP 611190 A JP611190 A JP 611190A JP 611190 A JP611190 A JP 611190A JP H03211760 A JPH03211760 A JP H03211760A
Authority
JP
Japan
Prior art keywords
pin
repair
input
electrically insulating
output pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP611190A
Other languages
English (en)
Other versions
JP2796394B2 (ja
Inventor
Hiroyuki Kojima
小嶋 弘行
Toshio Hatsuda
初田 俊雄
Shoji Sakata
坂田 荘司
Tatsuji Sakamoto
坂本 達事
Fumiyuki Kobayashi
小林 二三幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006111A priority Critical patent/JP2796394B2/ja
Publication of JPH03211760A publication Critical patent/JPH03211760A/ja
Application granted granted Critical
Publication of JP2796394B2 publication Critical patent/JP2796394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体パッケージ、具体的にはLSIチップを
高密度に集積したモジュールのためのパッケージ実装に
好適な半導体パッケージの入出力用ピンの補修接続法に
関する。
〔従来の技術〕
半導体デバイスの製造技術における微小化と単−装置上
の素子数の増加という傾向に伴って、これらのデバイス
間の信号接続、及び、供給電源などの外部信号の接続に
ついても微小化される。このため信号接続の短小化、信
頼性向上と同時に不良素子交換の容易な入出力用ピンに
よる接続構造の半導体パッケージを提供する必要性があ
る。
例えば、特公昭58−73139号公報に示される高密
度半導体装置では、半導体装置の基板に取付けられた外
部リードの入出力ピンとプリント基板のスルーホールに
固定されたボス1〜が、各々、双方向コネクタの上、下
のソケットに挿入されて、半導体装置の外部リードとプ
リント基板との電気的接続が図られている。
半導体装置の外部リードとして多数の入出力ピンによる
ピングリッドアレイ構造は、プリント基板への容易で確
実な装着を可能にしているが、この多数の入出力ピンが
一本でも脱落、あるいは。
曲がりが生じた時、装着は不可能となる。
〔発明が解決しようとする課題〕
上記従来技術に見られるように、チップ間の信号接続や
外部との信号接続に入出力ピン接続を行って実装距離の
微小化が求められる。しかし、チップレベルの高集積化
とともに多数のチップを単一基板に搭載するモジュール
レベルでの高密度化の傾向があり、当然のことながら、
入出力ピンの数は膨大となり、製造過程等で生じる人出
力ピンの曲がり、基板パッドからの脱落等入出力ピンの
破損は皆無とは言い難い。この点、従来技術における半
導体装置の入出力ピンである外部リートについても、人
出力ピンの補修手段が必要とされる。
本発明の目的は、多数の人出力ピンを効率的に接続する
ことができ、入出力ピンの曲がり、脱落等の破損に対し
て、破損入出力ピンの修復を可能にし、ピングリッドア
レイを成立させる入出力用ピンの補修接続法を提供する
ことにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明に係る半導体装置は
、一個あるいは複数個の半導体チップを搭載された配線
基板とこの基板に外部リードとして多数の入出力ピンを
備え、前記配線基板の入出力ピンと接続されて配線基板
間の信号あるいは外部電源との接続を図るコネクタ及び
プリント基板からなる半導体装置において、前記配線基
板の既設の健全な人出力ピンに係留してなる電気絶縁性
の部材に補修用の入出力ピンを固定し、配線基板の既設
パッドに前記入出力ピンを接続して構成したものである
〔作用〕
多数の半導体チップを搭載した配線基板表面には金属パ
ッドがあり、入出力ピンはこのパッドにろう付けされる
。補修が必要とされる入出力ピンの破損形態は、ピング
リッドのアライメントをずらすピンの曲がり、ピンの脱
落が考えられる。この時、金属パッドも使用に耐えなく
なることから、元のパッド位置でのはんだ付けによるピ
ン修復は困難となる。
従って、補修ピンをあらかじめろう付けした電気絶縁性
の支持体の弾性変形を利用して補修ピンは、元のパッド
位置の配線層メタライズ部に、直接、押し付は接続され
る。補修ピンの支持板は。
補修ピン位置近傍の健全ピンに固定出来る。または、補
修ピンの支持板は、入出力ピンが挿入接続されるコネク
タ板によって抑圧固定することも可能である。
ピンアレイの挿通孔とのマツチング、すなわち、位置ず
れが許容されない完全なアライメントが要求されるため
、元のパッド位置に接続されて設けられた補修パッドを
利用することが出来る。すなわち、ワイヤとピン部から
なるワイヤ付きピン型コンセントを用い、ワイヤの一端
を補修パッドにろう付けすることにより、ワイヤのフレ
キシビリティで、ピンアライメントを保つピン挿通によ
り接続を図ることが出来る。
[実施例] 以下、本発明の実施例を図面により具体的に説明する。
第1図ないし第3図は、本発明の一実施例の入出力用ピ
ンの補修接続法を示す構成図である。第1図は接続構造
の全体構成、第2図は、補修ピン近傍の詳細を示す斜視
図、第3図は、第2図の1−1部の断面図である。
一個あるいは複数個の半導体チップが電気的に接続され
てセラミックス配線基板2の上表面に搭載されている。
配線基板2の上部には、半導体チップを封止する封止キ
ャップ1が設けられ、単一のモジュールが構成される。
一方、半導体チップを外部回路に接続するため、配線基
板2の表面層及び内層回路配線10を電気的に導通した
金属パッド8が配線基板2の裏面に設けられ、金属バッ
ド8には入出力ピン7がろう接合8aされている。
他方、内層配線をもつプリント基板6において多数のス
ルーホールを設け、コネクタピン5aを挿通しはんだ接
合され、コネクタ5が配置される。
コネクタ5の開口部に入出力ピン7が挿通、接触される
ことにより、モジュール内部、あるいは、モジュール間
の外部信号伝送が図られる。
そして、第2図及び第3図を用いて、補修ピン4の接続
法について説明する。補修ピン4の位置の入出力ピンの
補修は以下のように行う。あらかじめ電気絶縁性の支持
板3にプリント基板6で実施されるのと同じ要領で、ス
ルーホールを設け。
金属ラント部4bがメツキされ、ここに補修用の入出力
ピン4が挿通され、はんだにより接合固定されている。
そして、電気絶縁性の支持板3は、補修ピン4に隣接す
る入出力ピン7aに挿通され、補修ピン4が内層配線1
0に押し付け、支持板3が弾性変形する程度に押し付け
た状態で、入出力ピン7aのろう付は部8aに、はんだ
ろう8bによりろう付けし、支持板3を入出力ピン7a
に固定する。はんだろう8bは元のろう材8aより融点
の低いろう材であっても良い。
第4図は、さらに他の実施例を示したもので、補修ピン
の取付は状態を示す断面図である。補修ピン4の電気絶
縁性の支持板3への取付は固定は前述の実施例と同様に
行う。そして、支持板3には、補修ピン4の近傍の入出
力ピン7aを挿通してなる位置決め用の孔が設けられて
いる。支持板3が入出力ピン7aを挿通して、補修ピン
4が内層配線10に位置決めされ、コネクタ5に、補修
ピンを含めすべての入出力ピンが挿入される。この時、
入出力ピン7aとコネクタ5のコンタクト9との接触圧
により、支持板3が固定され、補修ピン4の金属パッド
、あるいは、内部配線部への押付は接続が図られる。
第5図は、さらに他の実施例を示したもので、補修ピン
の取付は状態を示す断面図である。あらかじめ、配線基
板2の裏面には、本来の金属パッド8と導通した補修用
パッド11が設けられている。一方、補修ピン4のヘッ
ド部にワイヤ4cが取付けられており、ワイヤ4cの他
端が、補修布線のルーティングと同じ要領で、補修用パ
ッド11にボンディング接合する。その後、コネクタ5
のコンタクト9に補修ピン4をワイヤ4cの伸長性を利
用して挿通し、他の入出力ピンをコネクタ5に挿入する
第6図及び第7図は、各々、他の実施例を示す斜視図で
ある。
第6図に示す実施例では、補修ピン4の支持部材が十字
形状をなし、補修ピン4に隣接する健全な入出力ピン7
aを用い、四本の入出力ピンに支持部材を係留して固定
する。
第7図に示す実施例では、補修ピン4の支持部材3の固
定を、隣接する二本の入出力ピンに係留して固定する。
〔発明の効果〕 本発明によれば、入出力ピンの曲がり、脱落等の破損に
対して、破損入出力ピンの修復を効率的に行うことが出
来、ピングリッドアレイが成立する。結果的に、ピン付
は作業性の向上が図られ、信号接続を極小化する入出力
ピン接続構造が得られ、高性能で、信頼度の高い半導体
パッケージを提供することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例の接続構造の斜視図、第2図
は、補修ピン近傍の詳細を示す斜視図、第3図は、第2
図の1−に矢視断面図、第4図は。 他の補修接続法の実施例を示す断面図、第5図は、本発
明のさらに他の実施例に係る断面図、第6図及び第7図
は、各々、本発明のさらに他の実施例を示す要部斜視図
である。 1・・・封止キャップ、2・・配線基板、3・・・補修
ピン固定部材、4・・・補修ピン、5・・・コネクタ、
6・・・プリント基板、7・・・入出力ピン、8・・・
金属パッド、9・・・コネクタコンタクト、10・・・
内層配線、11栗 図 第 図 図 0 築 団 不 第 図

Claims (1)

  1. 【特許請求の範囲】 1、一個あるいは複数個の半導体チップが電気的に接続
    されて搭載された配線基板と前記配線基板に外部リード
    として多数の入出力ピンを備え、前記配線基板の前記入
    出力ピンと接続されて前記配線基板間の信号あるいは外
    部電源との接続を図るコネクタ及びプリント基板からな
    る半導体装置において、 前記配線基板の既設の前記入出力ピンに係留してなる電
    気絶縁性の部材に補修用入出力ピンを固定し、前記配線
    基板の既設パッドに前記補修用入出力ピンの接続を図る
    ことを特徴とする入出力用ピンの補修接続法。
JP2006111A 1990-01-17 1990-01-17 入出力用ピンの補修接続法 Expired - Fee Related JP2796394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111A JP2796394B2 (ja) 1990-01-17 1990-01-17 入出力用ピンの補修接続法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111A JP2796394B2 (ja) 1990-01-17 1990-01-17 入出力用ピンの補修接続法

Publications (2)

Publication Number Publication Date
JPH03211760A true JPH03211760A (ja) 1991-09-17
JP2796394B2 JP2796394B2 (ja) 1998-09-10

Family

ID=11629394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111A Expired - Fee Related JP2796394B2 (ja) 1990-01-17 1990-01-17 入出力用ピンの補修接続法

Country Status (1)

Country Link
JP (1) JP2796394B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536802A2 (en) * 1991-10-11 1993-04-14 Nec Corporation Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226048U (ja) * 1985-07-31 1987-02-17
JPH01211878A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd I/oピンの修復方法
JPH0346780A (ja) * 1989-07-12 1991-02-28 Fujitsu Ltd I/oピンの修復方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226048U (ja) * 1985-07-31 1987-02-17
JPH01211878A (ja) * 1988-02-19 1989-08-25 Fujitsu Ltd I/oピンの修復方法
JPH0346780A (ja) * 1989-07-12 1991-02-28 Fujitsu Ltd I/oピンの修復方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536802A2 (en) * 1991-10-11 1993-04-14 Nec Corporation Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board
JPH05102382A (ja) * 1991-10-11 1993-04-23 Nec Corp I/oピンの修理構造および修理方法

Also Published As

Publication number Publication date
JP2796394B2 (ja) 1998-09-10

Similar Documents

Publication Publication Date Title
US5481435A (en) Adaptor assembly for adding functionality to a pin grid receptacle on a circuit board
US5481436A (en) Multi-level assemblies and methods for interconnecting integrated circuits
US5936843A (en) Printed wiring board with mounted circuit element using a terminal density conversion board
US5343366A (en) Packages for stacked integrated circuit chip cubes
US5561594A (en) Circuit connection in an electrical assembly
KR100390595B1 (ko) 반도체다이들을시험하기위한방법및장치
US5914614A (en) High density cantilevered probe for electronic devices
KR101171842B1 (ko) 초미세 피치의 적층을 갖는 마이크로전자 조립체
US6862190B2 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
US5983492A (en) Low profile socket for microelectronic components and method for making the same
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
JP4308608B2 (ja) 半導体装置
US4706165A (en) Multilayer circuit board
US6880245B2 (en) Method for fabricating a structure for making contact with an IC device
US4674811A (en) Apparatus for connecting pin grid array devices to printed wiring boards
WO2000005936A1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
JP2000236156A (ja) 光モジュールの回路基板への取付
JP3309099B2 (ja) 回路基板と表面実装型lsiとの接続方法
US6038135A (en) Wiring board and semiconductor device
JPH03211760A (ja) 入出力用ピンの補修接続法
EP0171783A2 (en) Module board and module using the same and method of treating them
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
JP3055496B2 (ja) 半導体装置の実装構造
JP4512407B2 (ja) 半導体装置の動作テスト方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees