JPH03205573A - 半導体検査装置及び半導体検査方法 - Google Patents
半導体検査装置及び半導体検査方法Info
- Publication number
- JPH03205573A JPH03205573A JP1344027A JP34402789A JPH03205573A JP H03205573 A JPH03205573 A JP H03205573A JP 1344027 A JP1344027 A JP 1344027A JP 34402789 A JP34402789 A JP 34402789A JP H03205573 A JPH03205573 A JP H03205573A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- defective
- semiconductor chip
- circuit element
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000002950 deficient Effects 0.000 claims abstract description 77
- 239000002245 particle Substances 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 230000007547 defect Effects 0.000 claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 3
- 238000012360 testing method Methods 0.000 claims description 17
- 238000007689 inspection Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 13
- 238000005498 polishing Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000282414 Homo sapiens Species 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Sampling And Sample Adjustment (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明はLSI等の半導体装置の不良原因を調査する際
に使用される半導体検査装置及び半導体検査方法に関す
る。
に使用される半導体検査装置及び半導体検査方法に関す
る。
〈従来の技術〉
従来、LSI等の半導体装置の不良原因を調査するにあ
たっては、次に述べるような方法が採られている。まず
、電気不良の半導体装置を破断させて内部の半導体チッ
プを露出させた後、半導体テスタを用いて半導体装置を
電気的に検査し、この検査結果をプリントアウトする。
たっては、次に述べるような方法が採られている。まず
、電気不良の半導体装置を破断させて内部の半導体チッ
プを露出させた後、半導体テスタを用いて半導体装置を
電気的に検査し、この検査結果をプリントアウトする。
プリントアウトされたものを見れば、半導体チソプにお
ける回路上の不良箇所が判るので、別に用意したレイア
ウト設計時の設計図面を参照して、半導体チップ上の不
良箇所(以下、不良アドレスとする)を見つけ出す。そ
の後、第6図(a)に示すように半導体装置のパンケー
ジから取り出して半導体チップ10′をダイシングマシ
ン等を用いて切り出し、中央部に不良アドレス2lを有
する試料チップ片20を得る。そして試料チップ片20
の裏面を第6図(b)に示すように平面研磨装置を用い
て研磨し、試料チップ片20を50μm程度にまで薄く
する。なお、第6図(b)では平面研磨装置でも研磨台
26のみが示されている。これ以上、試料チップ片20
を薄くすると壊れてしまう虞れがあるので、最終的には
別に用意された荷電粒子ビーム加工装置を使用する。
ける回路上の不良箇所が判るので、別に用意したレイア
ウト設計時の設計図面を参照して、半導体チップ上の不
良箇所(以下、不良アドレスとする)を見つけ出す。そ
の後、第6図(a)に示すように半導体装置のパンケー
ジから取り出して半導体チップ10′をダイシングマシ
ン等を用いて切り出し、中央部に不良アドレス2lを有
する試料チップ片20を得る。そして試料チップ片20
の裏面を第6図(b)に示すように平面研磨装置を用い
て研磨し、試料チップ片20を50μm程度にまで薄く
する。なお、第6図(b)では平面研磨装置でも研磨台
26のみが示されている。これ以上、試料チップ片20
を薄くすると壊れてしまう虞れがあるので、最終的には
別に用意された荷電粒子ビーム加工装置を使用する。
この過程を第6図(C) (d)を参照して説明すると
、研磨された試料チンプ片20を所謂メソシュである試
料支持台27に取り付けた後、これを荷電粒子ビーム加
工装置にセットして動作させる。すると、試ギ4支持台
27とともに試料チノプ片20が回転し、と同時に、荷
電粒子ビームが試料支持台27の中央部に形威された九
穴271を介して試料チノプ片20の裏面に対して15
゜程度の浅い角度で照射され、これにより試料チップ片
20の裏面中央部が山形に薄片化される。そして試料チ
ップ片20の中央部を500人程度にまで薄<シ、これ
を別に用意された透過型電子顕微鏡を用いて試料チップ
片20の不良アドレスにおける結晶欠陥等を観察し、半
導体装置の不良原因を調査する。
、研磨された試料チンプ片20を所謂メソシュである試
料支持台27に取り付けた後、これを荷電粒子ビーム加
工装置にセットして動作させる。すると、試ギ4支持台
27とともに試料チノプ片20が回転し、と同時に、荷
電粒子ビームが試料支持台27の中央部に形威された九
穴271を介して試料チノプ片20の裏面に対して15
゜程度の浅い角度で照射され、これにより試料チップ片
20の裏面中央部が山形に薄片化される。そして試料チ
ップ片20の中央部を500人程度にまで薄<シ、これ
を別に用意された透過型電子顕微鏡を用いて試料チップ
片20の不良アドレスにおける結晶欠陥等を観察し、半
導体装置の不良原因を調査する。
〈発明が解決しようとする課題〉
しかしながら、上記従来例による場合には、次に述べる
ような種々の欠点が指摘されている。
ような種々の欠点が指摘されている。
まず、半導体テスタによって半導体チップ10゛におけ
る回路上の不良箇所が判ったとしても、半導体チノプ1
0゛ の物理的な位置(不良アドレス21)を設計図を
見比べながら特定せねばならず、この作業が非常に煩わ
しく、熟練した者であっても間違いが多いという欠点が
ある。
る回路上の不良箇所が判ったとしても、半導体チノプ1
0゛ の物理的な位置(不良アドレス21)を設計図を
見比べながら特定せねばならず、この作業が非常に煩わ
しく、熟練した者であっても間違いが多いという欠点が
ある。
また、半導体チソ110゛ の不良アドレス21が判っ
たとしても、切り出しの方式上、透過型電子顕微鏡で観
察されることになる試料チップ片20の中央部と不良ア
ドレス21の部分とが一致しないことが多いという欠点
がある。半導体チップ10’ に繰り返しパターンが形
或されている場合には、特に大きな問題となり、結果と
して、半導体装置の不良原因の正確な調査を行う上で非
常に大きな支障となっている。
たとしても、切り出しの方式上、透過型電子顕微鏡で観
察されることになる試料チップ片20の中央部と不良ア
ドレス21の部分とが一致しないことが多いという欠点
がある。半導体チップ10’ に繰り返しパターンが形
或されている場合には、特に大きな問題となり、結果と
して、半導体装置の不良原因の正確な調査を行う上で非
常に大きな支障となっている。
本発明は上記事情に鑑みて創案されたものであり、その
目的とするところは、半導体チップの不良アドレスを自
動的に求めることができ、その後の工程において、半導
体チップの不良アドレスを誤らないようにし得る半導体
検査装置及び半導体検査方法を提供することにある。
目的とするところは、半導体チップの不良アドレスを自
動的に求めることができ、その後の工程において、半導
体チップの不良アドレスを誤らないようにし得る半導体
検査装置及び半導体検査方法を提供することにある。
〈課題を解決するための手段〉
本発明の第1請求項にかかる半導体検査装置は、半導体
チップに荷電粒子ビームを照射して得られた二次電子の
検出データに基づいて当該半導体チップの拡大画像を表
示出力する装置であって、前記半導体チップの電気的特
性を測定し、当該測定結果に基づき不良の回路素子を求
める半導体テス夕と、前記半導体チップを構或する回路
素子とその配置位置との関係を与えるレイアウトパター
ンのテーブルデータが予め格納されており、当該テーブ
ルデータに基づき前記半導体テスタにより求められた不
良の回路素子に対応する配置位置のデータを求める不良
箇所算出部とを具備しており、前記不良箇所算出部によ
り求められた配置位置のデータに基づき前記半導体チッ
プの不良の回路素子から所定間隔を離れた位置に向けて
、当該不良の回路素子の位置を示すための刻印が施され
るに必要なエネルギーを有する荷電粒子ビームを照射す
るよ゛うにしてある。
チップに荷電粒子ビームを照射して得られた二次電子の
検出データに基づいて当該半導体チップの拡大画像を表
示出力する装置であって、前記半導体チップの電気的特
性を測定し、当該測定結果に基づき不良の回路素子を求
める半導体テス夕と、前記半導体チップを構或する回路
素子とその配置位置との関係を与えるレイアウトパター
ンのテーブルデータが予め格納されており、当該テーブ
ルデータに基づき前記半導体テスタにより求められた不
良の回路素子に対応する配置位置のデータを求める不良
箇所算出部とを具備しており、前記不良箇所算出部によ
り求められた配置位置のデータに基づき前記半導体チッ
プの不良の回路素子から所定間隔を離れた位置に向けて
、当該不良の回路素子の位置を示すための刻印が施され
るに必要なエネルギーを有する荷電粒子ビームを照射す
るよ゛うにしてある。
本発明にかかる第2請求項にかかる半導体検査方法は、
請求項1記載の半導体検査装置を用いて半導体チップに
刻印を施した後、透過型電子顕微鏡を用いて、前記刻印
を目印に前記半導体チップ上の不良の回路素子を特定し
、当該回路素子の不良原因を調査する。
請求項1記載の半導体検査装置を用いて半導体チップに
刻印を施した後、透過型電子顕微鏡を用いて、前記刻印
を目印に前記半導体チップ上の不良の回路素子を特定し
、当該回路素子の不良原因を調査する。
〈作用〉
半導体検査装置にセントされた半導体チ・ノブと半導体
テスタとを電気接続し、半導体テスタにより半導体チノ
プの電気的測定を行い、半導体チップの中から不良の回
路素子を求める。この不良の回路素子のデータは不良箇
所算出部に導入され、ここで予め格納されたレイアウト
パターンのテーブルデータに基づいて当該不良回路素子
に対応する配置位置のデータが求められる。このデータ
に基づいて半導体チップの不良の回路素子から所定間隔
を離れた位置に向けて、半導体チップの表面に刻印加工
するに見合ったエネルギーを有する荷電粒子ビームを照
射させる。すると、半導体チップの表面には不良の回路
素子の位置を示すための刻印が施される。また必要な場
合にはこの刻印を含む半導体チップの拡大画像を表示出
力する。
テスタとを電気接続し、半導体テスタにより半導体チノ
プの電気的測定を行い、半導体チップの中から不良の回
路素子を求める。この不良の回路素子のデータは不良箇
所算出部に導入され、ここで予め格納されたレイアウト
パターンのテーブルデータに基づいて当該不良回路素子
に対応する配置位置のデータが求められる。このデータ
に基づいて半導体チップの不良の回路素子から所定間隔
を離れた位置に向けて、半導体チップの表面に刻印加工
するに見合ったエネルギーを有する荷電粒子ビームを照
射させる。すると、半導体チップの表面には不良の回路
素子の位置を示すための刻印が施される。また必要な場
合にはこの刻印を含む半導体チップの拡大画像を表示出
力する。
そして、刻印の施された半導体チップを透過型電子顕微
鏡にセットし、刻印を目印に半導体チップ上の不良の回
路素子を特定し、当該回路素子の不良原因を調査する。
鏡にセットし、刻印を目印に半導体チップ上の不良の回
路素子を特定し、当該回路素子の不良原因を調査する。
く実施例〉
以下、本発明にかかる半導体検査装置及び半導体検査方
法の一実施例を図面を参照して説明する。
法の一実施例を図面を参照して説明する。
第1図は半導体検査装置の構或図、第2図は半導体検査
装置の表示出力図で、刻印が施された半導体チップの拡
大画像を示す図、第3図は半導体チップから試料チップ
片が切り出される様子を示す説明図、第4図は研磨機に
より試料チップ片が研磨されている様子を示す説明図、
第5図(a)は荷電粒子ビーム加工装置により試料チッ
プ片が薄片化されている様子を示す説明図、第5図(b
)は試料チップ片の破断面を併せて示す第5図(a)に
対応する図である。
装置の表示出力図で、刻印が施された半導体チップの拡
大画像を示す図、第3図は半導体チップから試料チップ
片が切り出される様子を示す説明図、第4図は研磨機に
より試料チップ片が研磨されている様子を示す説明図、
第5図(a)は荷電粒子ビーム加工装置により試料チッ
プ片が薄片化されている様子を示す説明図、第5図(b
)は試料チップ片の破断面を併せて示す第5図(a)に
対応する図である。
まず、第1図を参照して半導体検査装置の概略構或につ
いて説明する。
いて説明する。
図中16は装置本体内を所定の真空状態にする真空排気
装置であり、装置本体の内底部には、半導体装置10を
X−Y平面自由自在に移動させるXYステージ1が設け
られている。図中2はX−Yステージ制御装置である。
装置であり、装置本体の内底部には、半導体装置10を
X−Y平面自由自在に移動させるXYステージ1が設け
られている。図中2はX−Yステージ制御装置である。
半導体装置10はX−Yステージ1上に設けられたソケ
ソト9に接続可能であって、接続された状態でLSIテ
スタ5(半導体テスタに相当する)によって半導体装置
10の回路上の不良箇所が検査されるようになっている
(詳しいことについては後述する)。
ソト9に接続可能であって、接続された状態でLSIテ
スタ5(半導体テスタに相当する)によって半導体装置
10の回路上の不良箇所が検査されるようになっている
(詳しいことについては後述する)。
なお、半導体装置10は図示されていないがそのパッケ
ージの上部が予め破断加工され、これで内部の半導体チ
ップ10’ が露出するようになっている。
ージの上部が予め破断加工され、これで内部の半導体チ
ップ10’ が露出するようになっている。
一方、装置本体の上方部にはX−Yステージ1に向けて
発せられる荷電粒子ビームl8を生或するビーム生戊部
11が設けられている。ビーム生或部1lとX−Yステ
ージ1との間には、上から順に、アバチャ−12、走査
コイル3、アバチャーl2、ビームレンズl4、ビーム
非点収差補正用レンズ15が夫々配設されている。即ち
、ビーム生成部11にて生或された荷電粒子ビーム18
は、上記したレンズ光学系によってエネルギーが与えら
れるとともに収束・走査され、半導体チップ10’ に
照射されるようになっている。なお、荷電粒子ビーム1
8を走査するタイ≧ングは、後述する表示装置8から出
力する同期信号に基づき走査制御装置3゛により制御さ
れるようになっている。
発せられる荷電粒子ビームl8を生或するビーム生戊部
11が設けられている。ビーム生或部1lとX−Yステ
ージ1との間には、上から順に、アバチャ−12、走査
コイル3、アバチャーl2、ビームレンズl4、ビーム
非点収差補正用レンズ15が夫々配設されている。即ち
、ビーム生成部11にて生或された荷電粒子ビーム18
は、上記したレンズ光学系によってエネルギーが与えら
れるとともに収束・走査され、半導体チップ10’ に
照射されるようになっている。なお、荷電粒子ビーム1
8を走査するタイ≧ングは、後述する表示装置8から出
力する同期信号に基づき走査制御装置3゛により制御さ
れるようになっている。
所定エネルギーを有する荷電粒子ビームl8が半導体チ
ップ10’ に照射されると、この被照射部から二次電
子が発生する。この二次電子はX−Yステージlの近傍
に配置された二次電子検出器7で検出される。この二次
電子検出器7の出力信号は二次電子信号増幅器7゛を介
して表示装置8に逐次導入され、ここで半導体チップ1
0′ の拡大画像が表示出力されるようになっている。
ップ10’ に照射されると、この被照射部から二次電
子が発生する。この二次電子はX−Yステージlの近傍
に配置された二次電子検出器7で検出される。この二次
電子検出器7の出力信号は二次電子信号増幅器7゛を介
して表示装置8に逐次導入され、ここで半導体チップ1
0′ の拡大画像が表示出力されるようになっている。
次に、LSIテスタ5について説明する。これには、半
導体装置10の電気的特性に関するデータが予め用意さ
れており、半導体装置10に電源供給させた状態で所定
動作を行わせ、回路上の不良箇所を検査するようになっ
ている。半導体装置10が例えばダイナミックメモリで
あるとすれば、全てのアドレスに対して所定データを書
込んだ後に、書き込まれたデータをアドレス順に逐次読
み出し、読み出されたデータが相違するならば、そのア
ドレスに相当する回路素子部を不良であると判定するの
である。LSIテスタ5から出力される半導体装置10
の回路上の不良箇所に関するデータは、所定のタイミン
グでコンピュータ4に導かれるようになっている。
導体装置10の電気的特性に関するデータが予め用意さ
れており、半導体装置10に電源供給させた状態で所定
動作を行わせ、回路上の不良箇所を検査するようになっ
ている。半導体装置10が例えばダイナミックメモリで
あるとすれば、全てのアドレスに対して所定データを書
込んだ後に、書き込まれたデータをアドレス順に逐次読
み出し、読み出されたデータが相違するならば、そのア
ドレスに相当する回路素子部を不良であると判定するの
である。LSIテスタ5から出力される半導体装置10
の回路上の不良箇所に関するデータは、所定のタイミン
グでコンピュータ4に導かれるようになっている。
コンピュータ4は装置の全体を制御するに必要なプログ
ラムが予め用意されており、データ転送用ネットワーク
l7を通じてLSIテスタ5、表示装置8、X−Yステ
ージ制御装置l6、走査制御装置3゛等を所定動作させ
るための命令を個別に与えるようになっている。またコ
ンピュータ4には、大容量の外部メモリとしてフロッピ
ィディスク等ノテータヘース6が装備されている。この
データベース6には、半導体チップ10゛ を構成する
回路素子とその配置位置との関係を与えるレイアウトパ
ターンのテーブルデータが格納されている。つまりデー
タベース6に格納されている個々のデータは、半導体チ
ンブ10′ に形或された回路素子ごとの座標データで
あり、これは、半導体チップ10”上に複数個設けられ
た所謂アライメントマークを基準点として設定されたX
’−Y’座標系で表示されている。なお、コンピュータ
4のソフトウエアには、不良箇所算出部としての機能が
含められるようになっている。
ラムが予め用意されており、データ転送用ネットワーク
l7を通じてLSIテスタ5、表示装置8、X−Yステ
ージ制御装置l6、走査制御装置3゛等を所定動作させ
るための命令を個別に与えるようになっている。またコ
ンピュータ4には、大容量の外部メモリとしてフロッピ
ィディスク等ノテータヘース6が装備されている。この
データベース6には、半導体チップ10゛ を構成する
回路素子とその配置位置との関係を与えるレイアウトパ
ターンのテーブルデータが格納されている。つまりデー
タベース6に格納されている個々のデータは、半導体チ
ンブ10′ に形或された回路素子ごとの座標データで
あり、これは、半導体チップ10”上に複数個設けられ
た所謂アライメントマークを基準点として設定されたX
’−Y’座標系で表示されている。なお、コンピュータ
4のソフトウエアには、不良箇所算出部としての機能が
含められるようになっている。
次に、上記のように構成された半導体検査装置の動作説
明を行い、併せてコンピュータ4の機能について説明す
る。
明を行い、併せてコンピュータ4の機能について説明す
る。
まず、半導体チップ10゛ が露出した半導体装置IO
をコネクタ9に接続し、LSIテスタ5を動作させる。
をコネクタ9に接続し、LSIテスタ5を動作させる。
すると、LSIテスタ5から半導体装置10の回路上の
不良箇所に関するデータがコンピュータ4を介してデー
タベース6に取り込まれる。
不良箇所に関するデータがコンピュータ4を介してデー
タベース6に取り込まれる。
データベース6に取り込まれたデータは、上記したよう
に半導体チップ10’ における不良の回路素子に関す
るもので、データベース6のテーブルデータにより変換
させて、当該回路素子に対応する座標データを求める(
コンピュータ4のこの機能は不良箇所算出部に相当する
)。この座標データは、半導体チンプ10’ の不良箇
所、即ち、不良アトレス21(第2図参照)を与えるデ
ータとなり、その後、データヘース6の所定アドレスに
一旦格納させる。
に半導体チップ10’ における不良の回路素子に関す
るもので、データベース6のテーブルデータにより変換
させて、当該回路素子に対応する座標データを求める(
コンピュータ4のこの機能は不良箇所算出部に相当する
)。この座標データは、半導体チンプ10’ の不良箇
所、即ち、不良アトレス21(第2図参照)を与えるデ
ータとなり、その後、データヘース6の所定アドレスに
一旦格納させる。
ところで、半導体装置10の集積度をみるとX−Yステ
ージ1の送り精度は0.1 μm以下にする必要がある
が、半導体装置10のX−Yステージlへの取付方式上
、X−Yステージ1に対する半導体装置10の位置決め
精度が問題となる。そこで、半導体チップ10’の中で
も上記したアライメントマークを拡大表示させ、このア
ライメントマークと表示画面上に同時に表示させたX−
Y座標系の基準点とを一致させるべく、X−Yステージ
1を動作させる。すると、半導体装置10とコネクタ9
との接続状態に関係なく、X−Yステージ1側のXY座
標系と半導体チップ10”側のX’−Y’座標系とが一
致することになる。
ージ1の送り精度は0.1 μm以下にする必要がある
が、半導体装置10のX−Yステージlへの取付方式上
、X−Yステージ1に対する半導体装置10の位置決め
精度が問題となる。そこで、半導体チップ10’の中で
も上記したアライメントマークを拡大表示させ、このア
ライメントマークと表示画面上に同時に表示させたX−
Y座標系の基準点とを一致させるべく、X−Yステージ
1を動作させる。すると、半導体装置10とコネクタ9
との接続状態に関係なく、X−Yステージ1側のXY座
標系と半導体チップ10”側のX’−Y’座標系とが一
致することになる。
その後、データベース6に格納された不良アドレス21
の座標データに基づいてX−Yステージlを動作させる
と、表示装置8の表示画面中に半導体チ・ノプ10’
でも不良アドレス21の部分が入る。
の座標データに基づいてX−Yステージlを動作させる
と、表示装置8の表示画面中に半導体チ・ノプ10’
でも不良アドレス21の部分が入る。
第2図は半導体チノプ10゛ の中でも不良アドレス2
1の近傍部分の表示装置8による拡大画像が示されてい
る。なお、図中22は半導体チンプ10’ 上に格子状
に付けられた回路パターン、23は表示装置8例の基準
点(後述する刻印加工上の基準点と一致する)である。
1の近傍部分の表示装置8による拡大画像が示されてい
る。なお、図中22は半導体チンプ10’ 上に格子状
に付けられた回路パターン、23は表示装置8例の基準
点(後述する刻印加工上の基準点と一致する)である。
そして、図中示すように半導体千ップ10’ 上の不良
アドレス21の部分から所定間隔離れた位置に合計4個
の刻印24a〜24dを施すべく以下の処理が行われる
。
アドレス21の部分から所定間隔離れた位置に合計4個
の刻印24a〜24dを施すべく以下の処理が行われる
。
まず、データベース6に記憶されている不良アドレス2
1の座標データをもとに刻印24a〜24dを施すべき
位置の座標データを算出する。この算出にあたっては、
予めデータヘース6に格納されている不良アドレス2l
と刻印24a〜24dとの位置関係を与えるパターンデ
ータを読み出して行われる。
1の座標データをもとに刻印24a〜24dを施すべき
位置の座標データを算出する。この算出にあたっては、
予めデータヘース6に格納されている不良アドレス2l
と刻印24a〜24dとの位置関係を与えるパターンデ
ータを読み出して行われる。
この座標データが算出されると、これをもとにビーム生
戒部11、走査制御装置3゛等を動作させて、所定エネ
ルギーを有する荷電粒子ビーム18を半導体チノプ10
’ に走査照射させる。すると、荷電粒子ビーム18の
照射により穴が掘られて所望位置に刻印24a〜24d
が施される。
戒部11、走査制御装置3゛等を動作させて、所定エネ
ルギーを有する荷電粒子ビーム18を半導体チノプ10
’ に走査照射させる。すると、荷電粒子ビーム18の
照射により穴が掘られて所望位置に刻印24a〜24d
が施される。
ここで刻印24a〜24dの形状等について説明する。
刻印24a〜24dの大きさ及びこれと不良アドレス2
1との距離については、刻印24a〜24dと不良アド
レス2lの部分とが表示装置8の画面上に入り、且つ両
者が明確に判ることを考慮して設定されている。刻印2
4a〜24dの大きさを2〜3μm角以上にするならば
、40倍程度の実態顕微鏡でも刻印24a〜24dを観
察することが可能となる。また、刻印24a〜24dは
不良アドレス21の位置が明確に判るような形状とされ
ており、その全体形状は非対象にされている。なお、刻
印24a〜24dのパターンは複数用意されており、不
良部分の形状にあわせて適宜選択できるようになってい
る。
1との距離については、刻印24a〜24dと不良アド
レス2lの部分とが表示装置8の画面上に入り、且つ両
者が明確に判ることを考慮して設定されている。刻印2
4a〜24dの大きさを2〜3μm角以上にするならば
、40倍程度の実態顕微鏡でも刻印24a〜24dを観
察することが可能となる。また、刻印24a〜24dは
不良アドレス21の位置が明確に判るような形状とされ
ており、その全体形状は非対象にされている。なお、刻
印24a〜24dのパターンは複数用意されており、不
良部分の形状にあわせて適宜選択できるようになってい
る。
更に、刻印24a〜24dの深さについては、後述する
薄片化工程を考慮に入れ、半導体チップ10゛の半導体
基板にまで達するに必要な値に設定されている。ただ、
不良原因が半導体基板ではなく電極部分等の浅い部分に
あるならば、刻印24a〜24dの深さは半導体基板に
まで達する必要はない。
薄片化工程を考慮に入れ、半導体チップ10゛の半導体
基板にまで達するに必要な値に設定されている。ただ、
不良原因が半導体基板ではなく電極部分等の浅い部分に
あるならば、刻印24a〜24dの深さは半導体基板に
まで達する必要はない。
なお、ビーム生或部1lにて生威される荷電粒子ビーム
としては、ここではガリウムイオンビームが採用されて
いる。このビーム径は画像表示を行う場合には良好な像
を得るために500人以下に設定されている。そして刻
印加工に切り換える場合には、加工速度を高める意味で
その電流値を上記の場合に比べて高く設定することもで
きる。この場合のビーム径はその電流値を高めることに
より2000〜3000人程度にしても差し支えない。
としては、ここではガリウムイオンビームが採用されて
いる。このビーム径は画像表示を行う場合には良好な像
を得るために500人以下に設定されている。そして刻
印加工に切り換える場合には、加工速度を高める意味で
その電流値を上記の場合に比べて高く設定することもで
きる。この場合のビーム径はその電流値を高めることに
より2000〜3000人程度にしても差し支えない。
上記した刻印加工が終了したならば、表示装置8を動作
させて、刻印24a〜24dと不良アドレス21の部分
との位置関係が正確に合っているか否かその拡大画像に
より確認する。
させて、刻印24a〜24dと不良アドレス21の部分
との位置関係が正確に合っているか否かその拡大画像に
より確認する。
この確認が終了したならば、半導体装置10を半導体検
査装置から取り出し、次に、図外の透過型電子顕微鏡の
ための試料作戊に移る。
査装置から取り出し、次に、図外の透過型電子顕微鏡の
ための試料作戊に移る。
まず、半導体装置IOのパッケージから半導体チップ1
0゛ を取り出し、図外のダイシングマシンを用いて第
3図に示すように半導体チップ10゛ を小さく切断し
て試料チップ片20を得る。試料チ7プ片20の寸法は
透過型電子顕微鏡の試料として適当な大きさ、ここでは
1 . 5mm角程度にする。この際、ダイシングマシ
ンに付属の実態顕微鏡を用いて、不良アドレス21の部
分が試料チップ片20の中央にくるように正確に切り出
す。このセンター出しは透過型電子顕微鏡での観察精度
に大きく関わるので慎重に行う必要がある。
0゛ を取り出し、図外のダイシングマシンを用いて第
3図に示すように半導体チップ10゛ を小さく切断し
て試料チップ片20を得る。試料チ7プ片20の寸法は
透過型電子顕微鏡の試料として適当な大きさ、ここでは
1 . 5mm角程度にする。この際、ダイシングマシ
ンに付属の実態顕微鏡を用いて、不良アドレス21の部
分が試料チップ片20の中央にくるように正確に切り出
す。このセンター出しは透過型電子顕微鏡での観察精度
に大きく関わるので慎重に行う必要がある。
次に、半導体チップ10゛ から切断された試料チソプ
片20をダイシングマシンから取り出し、薬品を用いて
試料チップ片20における電極等の表面形或層を剥離処
理する。剥離に使用される薬品は試料チップ片20の半
導体基板に影響を及ぼさないものを使用する。ただ、不
良原因が半導体基板ではなく電極部分の浅い部分にある
ならば、電極部分が最も表面となるように剥離作業を行
う。
片20をダイシングマシンから取り出し、薬品を用いて
試料チップ片20における電極等の表面形或層を剥離処
理する。剥離に使用される薬品は試料チップ片20の半
導体基板に影響を及ぼさないものを使用する。ただ、不
良原因が半導体基板ではなく電極部分の浅い部分にある
ならば、電極部分が最も表面となるように剥離作業を行
う。
この剥離作業が終了したならば、剥離処理された試料チ
ップ片20を回転研磨機を用いて50μm以下に研磨し
、更に鏡面研磨する。第4図は研磨機を用いて試料チッ
プ片20の裏面が研磨されている様子を示したもので、
研磨台26の他は図示省略されている。また、精度の高
い研磨を行う場合には、くぼみ状(ディンプル)の機械
研磨を行うことがある。この場合、不良アドレス2lの
裏面部分が一番薄くなるようにくぼみの中心と不良アド
レス21の中心とが一致するようにして、試料チップ片
20を10μm以下にまで研磨し、更に鏡面研磨する。
ップ片20を回転研磨機を用いて50μm以下に研磨し
、更に鏡面研磨する。第4図は研磨機を用いて試料チッ
プ片20の裏面が研磨されている様子を示したもので、
研磨台26の他は図示省略されている。また、精度の高
い研磨を行う場合には、くぼみ状(ディンプル)の機械
研磨を行うことがある。この場合、不良アドレス2lの
裏面部分が一番薄くなるようにくぼみの中心と不良アド
レス21の中心とが一致するようにして、試料チップ片
20を10μm以下にまで研磨し、更に鏡面研磨する。
このくぼみ状研磨による場合には、刻印24a〜24d
の深さを10μm程度に設定すると、研磨の過程で試料
チップ片20の裏面から刻印24a〜24dが透けてみ
えるので、くぼみの中心と不良アドレス21の中心とが
ずれていた場合でも途中で加工位置の修正を行うことが
できるというメリノトがある。
の深さを10μm程度に設定すると、研磨の過程で試料
チップ片20の裏面から刻印24a〜24dが透けてみ
えるので、くぼみの中心と不良アドレス21の中心とが
ずれていた場合でも途中で加工位置の修正を行うことが
できるというメリノトがある。
この研磨が終了すれば、最終的な試料チップ片20の薄
片化加工を別の荷電粒子ビーム加工装置を用いて行う。
片化加工を別の荷電粒子ビーム加工装置を用いて行う。
まず、鏡面研磨が行われた試料チップ片20を第5図に
示す試料支持仮27(メンシュ)に固定した後、これを
荷電粒子ビーム加工装置にセントする。そして荷電粒子
ビーム加工装置を動作させると、試料支持板27ととも
に試料チノプ片20が回転し、と同時に、荷電粒子ビー
ムが試料支持板27の中央に形或されている丸穴271
を介して試料チ・ノブ片20の裏面側中心部に向けて照
射し、これで試料チップ片20の裏面部が山形状に削ら
れるようになっている。このような方法で試料チップ片
20の不良アドレス21の中心部を50人程度にまで薄
片化する。
示す試料支持仮27(メンシュ)に固定した後、これを
荷電粒子ビーム加工装置にセントする。そして荷電粒子
ビーム加工装置を動作させると、試料支持板27ととも
に試料チノプ片20が回転し、と同時に、荷電粒子ビー
ムが試料支持板27の中央に形或されている丸穴271
を介して試料チ・ノブ片20の裏面側中心部に向けて照
射し、これで試料チップ片20の裏面部が山形状に削ら
れるようになっている。このような方法で試料チップ片
20の不良アドレス21の中心部を50人程度にまで薄
片化する。
なお、この荷電粒子ビーム加工装置では、加工速度をあ
げるために比較的太めのアルゴンイオンビームが使用さ
れており、その試料チップ片20の裏面に対する入射角
は10度から15度程度に設定されている。
げるために比較的太めのアルゴンイオンビームが使用さ
れており、その試料チップ片20の裏面に対する入射角
は10度から15度程度に設定されている。
この薄片化加工が終了すれば、荷電粒子ビーム加工装置
から試料チンブ片20を試料支持板27とともに取り出
し、図外の透過型電子顕微鏡にセットする。そして透過
型電子顕微鏡により、試料チップ片20の拡大画像を表
示出力する。このときの画面中には刻印24a〜24d
がはっきりと写し出され、これを目印に不良アドレス2
1の部分を誤りなく特定することがてき、この拡大画像
により半導体装置10の不良原因を調査する。
から試料チンブ片20を試料支持板27とともに取り出
し、図外の透過型電子顕微鏡にセットする。そして透過
型電子顕微鏡により、試料チップ片20の拡大画像を表
示出力する。このときの画面中には刻印24a〜24d
がはっきりと写し出され、これを目印に不良アドレス2
1の部分を誤りなく特定することがてき、この拡大画像
により半導体装置10の不良原因を調査する。
このような手順で半導体装置10の不良原因を調査する
にあたり、半導体検査装置を使用すると、次のようなメ
リットを得られる。
にあたり、半導体検査装置を使用すると、次のようなメ
リットを得られる。
つまり荷電粒子ビーム加工装置を用いて試料チップ片2
0の中でも50人程度にまで薄片化された部分が不良ア
ドレス2lの部分とずれた場合であっても、このことが
透過型電子顕微鏡により試料チップ片20の画像を拡大
表示させた段階で刻印24a〜24dの目印により判る
ので、結果として、誤ったアドレスの部分を調査するい
うことが無くなる。
0の中でも50人程度にまで薄片化された部分が不良ア
ドレス2lの部分とずれた場合であっても、このことが
透過型電子顕微鏡により試料チップ片20の画像を拡大
表示させた段階で刻印24a〜24dの目印により判る
ので、結果として、誤ったアドレスの部分を調査するい
うことが無くなる。
更にその上で、透過型電子顕微鏡の構或上、試料チップ
片20が裏返しになっても画像が得られるので、不良ア
ドレス21の部分を間違えてしまうおそれがあるが、刻
印24a〜24dの全体形状は非対象となっているので
、同様に刻印24a〜24dを見ると、試料チップ片2
0が裏返しになっていることが判る。従って、半導体装
置10の半導体チップ10’上において電気的に不良で
ある箇所の直接的な拡大画像を透過型電子顕微鏡によっ
て表示出力することができるので、半導体装置10の不
良原因を正確に調査する上で非常に大きな意義がある。
片20が裏返しになっても画像が得られるので、不良ア
ドレス21の部分を間違えてしまうおそれがあるが、刻
印24a〜24dの全体形状は非対象となっているので
、同様に刻印24a〜24dを見ると、試料チップ片2
0が裏返しになっていることが判る。従って、半導体装
置10の半導体チップ10’上において電気的に不良で
ある箇所の直接的な拡大画像を透過型電子顕微鏡によっ
て表示出力することができるので、半導体装置10の不
良原因を正確に調査する上で非常に大きな意義がある。
なお、本発明にかかる半導体検査装置は上記実施例に限
定されず、半導体チップに対して荷電粒子ビームを下方
から照射する所謂倒立型の形態を採っても良い。かかる
形態による場合には、半導体チップとLSIテスタとを
接続するソケットを下向きに取りつけることができ、更
にその上にテスタヘッドを備え付けることができるので
、電気配線を極力短くできノイズの低減化を図ることが
でき、半導体チップの高精度な電気的な検査を行う上で
大きなメリットがある。
定されず、半導体チップに対して荷電粒子ビームを下方
から照射する所謂倒立型の形態を採っても良い。かかる
形態による場合には、半導体チップとLSIテスタとを
接続するソケットを下向きに取りつけることができ、更
にその上にテスタヘッドを備え付けることができるので
、電気配線を極力短くできノイズの低減化を図ることが
でき、半導体チップの高精度な電気的な検査を行う上で
大きなメリットがある。
く発明の効果〉
以上、本発明にかかる半導体検査装置による場合には、
半導体テスタにより求められた半導体チップの不良の回
路素子に対応する配置位置のデータが不良箇所算出部に
よって求められるようになっているので、半導体チップ
の不良アドレスの部分を自動的に求めることができる。
半導体テスタにより求められた半導体チップの不良の回
路素子に対応する配置位置のデータが不良箇所算出部に
よって求められるようになっているので、半導体チップ
の不良アドレスの部分を自動的に求めることができる。
それ故、従来のように煩わしい作業を必要とせず、正確
な不良アドレスを求めることができる。更にその上で、
荷電粒子ビームの照射により半導体チップの不良アドレ
スを示す刻印が施されるようになっな構或となっている
ので、その後の工程においても半導体チップの不良アド
レスを誤りなく特定することができる。
な不良アドレスを求めることができる。更にその上で、
荷電粒子ビームの照射により半導体チップの不良アドレ
スを示す刻印が施されるようになっな構或となっている
ので、その後の工程においても半導体チップの不良アド
レスを誤りなく特定することができる。
一方、本発明にかかる半導体検査方法による場合には、
透過型電子顕微鏡を用いて観察するにあたり、半導体チ
ップ上の刻印を目印にしてその不良アドレスの部分を誤
りなく特定することができるので、不良アドレスの部分
の状態を直接に観察することができる。
透過型電子顕微鏡を用いて観察するにあたり、半導体チ
ップ上の刻印を目印にしてその不良アドレスの部分を誤
りなく特定することができるので、不良アドレスの部分
の状態を直接に観察することができる。
従って、半導体装置の不良原因を正確に調査する上で非
常に大きなメリットがある。
常に大きなメリットがある。
以下、本発明にかかる半導体検査装置及び半導体検査方
法の一実施例を図面を参照して説明する。 第1図は半導体検査装置の構或図、第2図は半導体検査
装置の表示出力図で、刻印が施された半導体チップの拡
大画像を示す図、第3図は半導体チップから試料チンブ
片が切り出される様子を示す説明図、第4図は研磨機に
より試料チップ片が研磨されている様子を示す説明図、
第5図(a)は荷電粒子ビーム加工装置により試料チッ
プ片が薄片化されている様子を示す説明図、第5図(b
)は試料チップ片の破断面を併せて示す第5図(a)に
対応する図である。第6図は従来の半導体検査装置を説
明するための図であって、(a)は第3図に対応する図
、(b)は第4図に対応する図、(C)、(d)は第5
図(a)、(b)にそれぞれ対応する図である。 10’ 18・ 4 ・ 5 ・ 24a ・・・半導体チップ ・・荷電粒子ビーム ・・コンピュータ ・・LSIテスタ 〜24d ・・・刻印
法の一実施例を図面を参照して説明する。 第1図は半導体検査装置の構或図、第2図は半導体検査
装置の表示出力図で、刻印が施された半導体チップの拡
大画像を示す図、第3図は半導体チップから試料チンブ
片が切り出される様子を示す説明図、第4図は研磨機に
より試料チップ片が研磨されている様子を示す説明図、
第5図(a)は荷電粒子ビーム加工装置により試料チッ
プ片が薄片化されている様子を示す説明図、第5図(b
)は試料チップ片の破断面を併せて示す第5図(a)に
対応する図である。第6図は従来の半導体検査装置を説
明するための図であって、(a)は第3図に対応する図
、(b)は第4図に対応する図、(C)、(d)は第5
図(a)、(b)にそれぞれ対応する図である。 10’ 18・ 4 ・ 5 ・ 24a ・・・半導体チップ ・・荷電粒子ビーム ・・コンピュータ ・・LSIテスタ 〜24d ・・・刻印
Claims (2)
- (1)半導体チップに荷電粒子ビームを照射して得られ
た二次電子の検出データに基づいて当該半導体チップの
拡大画像を表示出力する半導体検査装置において、前記
半導体チップの電気的特性を測定し、当該測定結果に基
づき不良の回路素子を求める半導体テスタと、前記半導
体チップを構成する回路素子とその配置位置との関係を
与えるレイアウトパターンのテーブルデータが予め格納
されており、当該テーブルデータに基づき前記半導体テ
スタにより求められた不良の回路素子に対応する配置位
置のデータを求める不良箇所算出部とを具備しており、
前記不良箇所算出部により求められた配置位置のデータ
に基づき前記半導体チップの不良の回路素子から所定間
隔を離れた位置に向けて、当該不良の回路素子の位置を
示すための刻印が施されるに必要なエネルギーを有する
荷電粒子ビームを照射するようにしてあることを特徴と
する半導体検査装置。 - (2)請求項1記載の半導体検査装置を用いて半導体チ
ップに刻印を施した後、透過型電子顕微鏡を用いて、前
記刻印を目印に前記半導体チップ上の不良の回路素子を
特定し、当該回路素子の不良原因を調査することを特徴
とする半導体検査方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1344027A JPH0750153B2 (ja) | 1989-12-29 | 1989-12-29 | 半導体検査装置及び半導体検査方法 |
US07/633,307 US5089774A (en) | 1989-12-26 | 1990-12-24 | Apparatus and a method for checking a semiconductor |
EP90125541A EP0435271B1 (en) | 1989-12-26 | 1990-12-27 | An apparatus and a method for checking a semiconductor |
DE69030647T DE69030647T2 (de) | 1989-12-26 | 1990-12-27 | Vorrichtung und Verfahren zur Untersuchung eines Halbleiters |
US07/676,438 US5132507A (en) | 1989-12-26 | 1991-03-28 | Apparatus and a method for checking a semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1344027A JPH0750153B2 (ja) | 1989-12-29 | 1989-12-29 | 半導体検査装置及び半導体検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03205573A true JPH03205573A (ja) | 1991-09-09 |
JPH0750153B2 JPH0750153B2 (ja) | 1995-05-31 |
Family
ID=18366093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1344027A Expired - Fee Related JPH0750153B2 (ja) | 1989-12-26 | 1989-12-29 | 半導体検査装置及び半導体検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0750153B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100388690B1 (ko) * | 1999-11-05 | 2003-06-25 | 파브 솔루션 가부시키가이샤 | 반도체장치 테스터 |
US6809534B2 (en) | 2000-05-30 | 2004-10-26 | Fab Solutions, Inc. | Semiconductor device test method and semiconductor device tester |
US6842663B2 (en) | 2001-03-01 | 2005-01-11 | Fab Solutions, Inc. | Production managing system of semiconductor device |
US6850079B2 (en) | 2002-01-17 | 2005-02-01 | Fab Solutions, Inc. | Film thickness measuring apparatus and a method for measuring a thickness of a film |
US6897440B1 (en) | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
JP2005203383A (ja) * | 2005-04-04 | 2005-07-28 | Hitachi Ltd | 微小試料加工観察方法及び装置 |
US6943043B2 (en) | 2001-03-02 | 2005-09-13 | Fab Solutions, Inc. | Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device |
-
1989
- 1989-12-29 JP JP1344027A patent/JPH0750153B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6940296B2 (en) | 1998-11-30 | 2005-09-06 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US7232994B2 (en) | 1998-11-30 | 2007-06-19 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US6982418B2 (en) | 1998-11-30 | 2006-01-03 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US6967327B2 (en) | 1998-11-30 | 2005-11-22 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
US6897440B1 (en) | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
US7385195B2 (en) | 1999-11-05 | 2008-06-10 | Topcon Corporation | Semiconductor device tester |
KR100388690B1 (ko) * | 1999-11-05 | 2003-06-25 | 파브 솔루션 가부시키가이샤 | 반도체장치 테스터 |
US6975125B2 (en) | 1999-11-05 | 2005-12-13 | Fab Solutions, Inc. | Semiconductor device tester |
US6946857B2 (en) | 1999-11-05 | 2005-09-20 | Fab Solutions, Inc. | Semiconductor device tester |
US6914444B2 (en) | 2000-05-30 | 2005-07-05 | Fab Solutions, Inc. | Semiconductor device test method and semiconductor device tester |
US6900645B2 (en) | 2000-05-30 | 2005-05-31 | Fab Solutions, Inc. | Semiconductor device test method and semiconductor device tester |
US7550982B2 (en) | 2000-05-30 | 2009-06-23 | Topcon Corporation | Semiconductor device test method for comparing a first area with a second area |
US7420379B2 (en) | 2000-05-30 | 2008-09-02 | Topcon Corporation | Semiconductor device test method and semiconductor device tester |
US6809534B2 (en) | 2000-05-30 | 2004-10-26 | Fab Solutions, Inc. | Semiconductor device test method and semiconductor device tester |
US7049834B2 (en) | 2000-05-30 | 2006-05-23 | Fab Solutions, Inc | Semiconductor device test method and semiconductor device tester |
US6842663B2 (en) | 2001-03-01 | 2005-01-11 | Fab Solutions, Inc. | Production managing system of semiconductor device |
US7321805B2 (en) | 2001-03-01 | 2008-01-22 | Fab Solutions, Inc. | Production managing system of semiconductor device |
US6943043B2 (en) | 2001-03-02 | 2005-09-13 | Fab Solutions, Inc. | Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device |
US7700380B2 (en) | 2001-03-02 | 2010-04-20 | Topcon Corporation | Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device |
US7795593B2 (en) | 2001-03-02 | 2010-09-14 | Topcon Corporation | Surface contamination analyzer for semiconductor wafers |
US7002361B2 (en) | 2002-01-17 | 2006-02-21 | Fab Solutions, Inc. | Film thickness measuring apparatus and a method for measuring a thickness of a film |
US6850079B2 (en) | 2002-01-17 | 2005-02-01 | Fab Solutions, Inc. | Film thickness measuring apparatus and a method for measuring a thickness of a film |
JP2005203383A (ja) * | 2005-04-04 | 2005-07-28 | Hitachi Ltd | 微小試料加工観察方法及び装置 |
JP4507952B2 (ja) * | 2005-04-04 | 2010-07-21 | 株式会社日立製作所 | 微小試料加工観察方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0750153B2 (ja) | 1995-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5089774A (en) | Apparatus and a method for checking a semiconductor | |
US4706019A (en) | Electron beam test probe system for analyzing integrated circuits | |
JP4740405B2 (ja) | 位置合わせ方法及びプログラム記録媒体 | |
JP5602415B2 (ja) | 不明瞭な表示を有するプロービングアプリケーションにおけるデバイスパッドに対するプローブチップのアライメント | |
US7700916B2 (en) | Logical CAD navigation for device characteristics evaluation system | |
JP3843671B2 (ja) | 半導体デバイスパターンの検査装置及びその欠陥検査・不良解析方法 | |
JPH03205573A (ja) | 半導体検査装置及び半導体検査方法 | |
JP6244307B2 (ja) | 表面下欠陥検査用のサンプル作製のためのシステム及び方法 | |
US7682844B2 (en) | Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method | |
JP4091060B2 (ja) | ウエハ検査加工装置およびウエハ検査加工方法 | |
JPH11330186A (ja) | ウエハ検査装置 | |
JP3867402B2 (ja) | 半導体デバイス検査分析方法 | |
JPH04305954A (ja) | 製造プロセスを試験する装置と方法 | |
JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
JP3383574B2 (ja) | プロセス管理システム及び集束イオンビーム装置 | |
JP2008261692A (ja) | 基板検査システム及び基板検査方法 | |
JP2008014899A (ja) | 試料作製方法 | |
KR100694580B1 (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
CN114088982A (zh) | 一种用于scm截面样品无损定位的方法及*** | |
JP2970855B2 (ja) | 半導体記憶装置の検査方法 | |
JPH09139406A (ja) | 電子顕微鏡システム | |
JPH05231998A (ja) | 電子顕微鏡観察用試料の作製方法 | |
JP2013246001A (ja) | 荷電粒子線装置及び試料作成方法 | |
JP2009110978A (ja) | イオンビーム装置 | |
JP2003066115A (ja) | 半導体装置の故障解析方法および故障解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |