JP2008261692A - 基板検査システム及び基板検査方法 - Google Patents
基板検査システム及び基板検査方法 Download PDFInfo
- Publication number
- JP2008261692A JP2008261692A JP2007103864A JP2007103864A JP2008261692A JP 2008261692 A JP2008261692 A JP 2008261692A JP 2007103864 A JP2007103864 A JP 2007103864A JP 2007103864 A JP2007103864 A JP 2007103864A JP 2008261692 A JP2008261692 A JP 2008261692A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- substrate
- inspected
- result
- macro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】基板検査システムでは、ダイ2が複数配置されたウェハ1の表面を目視により概略的に検査して表面不良箇所を検査するマクロ検査部20と、前記マクロ検査部20の表面検査結果に基づき、前記ウェハ1の表面を第1の撮像装置42により詳細に検査して表面不良箇所を検査するミクロ検査部40と、前記マクロ検査部20の表面検査結果と前記ミクロ検査部40の表面検査結果とを所定のダイレイアウト上に記憶するシステムPC50内の記憶装置と、前記記憶装置の記憶結果と、前記ウェハ1に対する他の欠陥検査装置62による欠陥検査結果と、前記ウェハ1に対する電気特性の不良箇所の測定結果とを解析して重ね合わせて前記不良箇所に対するマーキングデータ及び/又はインクレスデータを出力するデータ解析装置63とを有している。
【選択図】図1
Description
図1は、本発明の実施例1を示す基板検査システムの概略の構成図である。及び、図2は、図1中の制御部(例えば、システム・パーソナルコンピュータ(以下「システムPC」という。)を示す概略の構成図である。
図3は、図1の基板検査システムを用いた基板検査方法を示す処理工程図である。図4(a)〜(c)は、図1のウェハ位置出し部30の処理を示す図である。図5(a)〜(c)は、図1のシステムPC50におけるダイレイアウト作成方法を示す図である。更に、図6(a)〜(d)は、図5の処理工程の説明図である。
先ず、ウェハキャリア10から取り出したウェハ1に対して、ウェハ位置出し部30によりオリフラ部1aの位置出しを行い、ミクロステージ41にウェハ1をロードする。更に、ミクロステージ41に対するウェハ1の回転角度成分Θを補正する(図3のステップP1)。
先ず、対象となるシステムPC50の補助記憶装置55に登録されているレシピを読み出す(ステップP11)。
本実施例1の基板検査システムによれば、オペレータによる目視検査にて発見されたウェハ1上の不良ダイ位置をシステムPC50上のウェハダイレイアウトのダイ2の位置にリンクさせる機能を持ち、オペレータが容易に不良チップ位置を不良ダイ情報として出力する構成になっている。そのため、本来目視外観検査において不良個所の観察時のウェハ1上のダイ座標とシステムPC50上のダイ座標及び不良個所の座標を一致させてデータベースに変換することと、同時に不良個所の画像を取り込むことにより、複数工程の不良ダイを重ね合わせて電気特性で異常と判断できないような異常も合わせてマーキングできる。
本発明は、上記実施例に限定されず、例えば、基板検査システムの構成を図示以外の構成に変更したり、それに応じて、基板検査方法の処理内容を図示以外の処理手順に変更する等、数種々の利用形態や変形が可能である。
10 ウェハキャリア
20 マクロ検査部
21 マクロステージ
22 落射照明器
30 ウェハ位置出し部
40 ミクロ検査部
41 ミクロステージ
42,43 撮像装置
50 システムPC
60 欠陥解析装置
61 画像取り込み装置
62 欠陥検査装置
63 デー解析装置
64 電気特性測定装置
70 マーキング装置
Claims (8)
- 電子機器が形成されたダイが複数配置された被検査基板の表面を目視により検査して表面不良箇所を検査するマクロ検査部と、
前記マクロ検査部の表面検査結果に基づき、前記被検査基板の表面を第1の撮像装置により検査して表面不良箇所を検査するミクロ検査部と、
前記マクロ検査部の表面検査結果と前記ミクロ検査部の表面検査結果とを所定のダイレイアウト上に記憶する記憶装置と、
前記記憶装置の記憶結果と、前記被検査基板に対する他の欠陥検査装置による欠陥検査結果と、前記被検査基板に対する電気特性の不良箇所の測定結果とを解析して重ね合わせて前記不良箇所に対するマーキングデータ及び/又はインクレスデータを出力するデータ解析装置と、
を有することを特徴とする基板検査システム。 - 請求項1記載の基板検査システムは、更に、
前記マクロ検査部は、前記被検査基板の裏面を目視により検査して裏面不良箇所を検査する機能を有し、
前記ミクロ検査部は、前記第1の撮像装置と同一の光軸上に配置された第2の撮像装置を有し、前記マクロ検査部の裏面検査結果に基づき、前記被検査基板の裏面を前記第2の撮像装置により検査して裏面不良箇所を検査する機能を有し、
前記記憶装置は、前記マクロ検査部の表裏検査結果と前記ミクロ検査部の表裏検査結果とを前記所定のダイレイアウト上に記憶する機能を有し、
前記データ解析装置は、前記記憶装置の記憶結果と、前記被検査基板に対する前記他の欠陥検査装置による欠陥検査結果と、前記被検査基板に対する前記電気特性の不良箇所の測定結果とを解析して重ね合わせて前記不良箇所に対するマーキングデータ及び/又はインクレスデータを出力する機能を有することを特徴とする基板検査システム。 - 請求項1又は2記載の基板検査システムは、更に、
前記マーキングデータに基づき、前記被検査基板における前記不良箇所のダイにマーキングを行うマーキング装置を有することを特徴とする基板検査システム。 - 前記被検査基板は、半導体ウェハであることを特徴とする請求項1〜3のいずれか1項に記載の基板検査システム。
- 電子機器が形成されたダイが複数配置された被検査基板の表面を目視により検査して表面不良箇所を検査するマクロ検査処理と、
前記マクロ検査処理後の前記被検査基板に対する位置合わせを行い、前記マクロ検査処理の表面検査結果に基づき、前記被検査基板の表面を第1の撮像装置により検査して表面不良箇所を検査するミクロ検査処理と、
前記マクロ検査処理の表面検査結果と前記ミクロ検査処理の表面検査結果とを所定のダイレイアウト上に記憶する記憶処理と、
前記記憶処理の記憶結果と、前記被検査基板に対する他の欠陥検査結果と、前記被検査基板に対する電気特性の不良箇所の測定結果とを解析して重ね合わせて前記不良箇所に対するマーキングデータ及び/又はインクレスデータを出力するデータ解析処理と、
を有することを特徴とする基板検査方法。 - 請求項5記載の基板検査方法は、更に、
前記マクロ検査処理は、前記被検査基板の裏面に対して裏面不良箇所を検査する処理を行い、
前記ミクロ検査処理は、前記第1の撮像装置と同一の光軸上に配置された第2の撮像装置を使用し、前記マクロ検査処理の裏面検査結果に基づき、前記被検査基板の裏面に対して裏面不良箇所を検査する処理を行い、
前記記憶処理は、前記マクロ検査処理の表裏検査結果と前記ミクロ検査処理の表裏検査結果とを前記所定のダイレイアウト上に記憶し、
前記データ解析処理は、前記記憶処理の記憶結果と、前記被検査基板に対する前記他の欠陥検査結果と、前記被検査基板に対する前記電気特性の不良箇所の測定結果とを解析して重ね合わせて前記不良箇所に対するマーキングデータ及び/又はインクレスデータを出力することを特徴とする基板検査方法。 - 請求項5又は6記載の基板検査方法は、更に、
前記マーキングデータに基づき、前記被検査基板における前記不良箇所のダイにマーキングを行うことを特徴とする基板検査方法。 - 前記被検査基板は、半導体ウェハであることを特徴とする請求項5〜7のいずれか1項に記載の基板検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103864A JP2008261692A (ja) | 2007-04-11 | 2007-04-11 | 基板検査システム及び基板検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103864A JP2008261692A (ja) | 2007-04-11 | 2007-04-11 | 基板検査システム及び基板検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008261692A true JP2008261692A (ja) | 2008-10-30 |
Family
ID=39984284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007103864A Pending JP2008261692A (ja) | 2007-04-11 | 2007-04-11 | 基板検査システム及び基板検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008261692A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534713A (ja) * | 2012-08-07 | 2015-12-03 | エクセリタス テクノロジーズ シンガポール プライヴェート リミテッド | Smtセンサデバイスのためのパネル化プロセス |
WO2018032018A1 (en) * | 2016-08-12 | 2018-02-15 | Texas Instruments Incorporated | System and method for electronic die inking after automatic visual defect inspection |
WO2019102875A1 (ja) * | 2017-11-24 | 2019-05-31 | 浜松ホトニクス株式会社 | ウェハの検査方法、及びウェハ |
CN111406228A (zh) * | 2017-11-24 | 2020-07-10 | 浜松光子学株式会社 | 电气检查方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03180046A (ja) * | 1989-12-08 | 1991-08-06 | Sharp Corp | 半導体素子観察装置 |
JP2000035319A (ja) * | 1999-05-31 | 2000-02-02 | Olympus Optical Co Ltd | 外観検査装置 |
JP2004012365A (ja) * | 2002-06-10 | 2004-01-15 | Nikon Corp | 基板検査システムおよび基板検査方法 |
JP2006128504A (ja) * | 2004-10-29 | 2006-05-18 | Oki Electric Ind Co Ltd | 欠陥解析装置 |
-
2007
- 2007-04-11 JP JP2007103864A patent/JP2008261692A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03180046A (ja) * | 1989-12-08 | 1991-08-06 | Sharp Corp | 半導体素子観察装置 |
JP2000035319A (ja) * | 1999-05-31 | 2000-02-02 | Olympus Optical Co Ltd | 外観検査装置 |
JP2004012365A (ja) * | 2002-06-10 | 2004-01-15 | Nikon Corp | 基板検査システムおよび基板検査方法 |
JP2006128504A (ja) * | 2004-10-29 | 2006-05-18 | Oki Electric Ind Co Ltd | 欠陥解析装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534713A (ja) * | 2012-08-07 | 2015-12-03 | エクセリタス テクノロジーズ シンガポール プライヴェート リミテッド | Smtセンサデバイスのためのパネル化プロセス |
WO2018032018A1 (en) * | 2016-08-12 | 2018-02-15 | Texas Instruments Incorporated | System and method for electronic die inking after automatic visual defect inspection |
US10902576B2 (en) | 2016-08-12 | 2021-01-26 | Texas Instruments Incorporated | System and method for electronic die inking after automatic visual defect inspection |
WO2019102875A1 (ja) * | 2017-11-24 | 2019-05-31 | 浜松ホトニクス株式会社 | ウェハの検査方法、及びウェハ |
JP2019095669A (ja) * | 2017-11-24 | 2019-06-20 | 浜松ホトニクス株式会社 | ウェハの検査方法、及びウェハ |
CN111406228A (zh) * | 2017-11-24 | 2020-07-10 | 浜松光子学株式会社 | 电气检查方法 |
CN111480105A (zh) * | 2017-11-24 | 2020-07-31 | 浜松光子学株式会社 | 晶圆的检查方法及晶圆 |
CN111480105B (zh) * | 2017-11-24 | 2022-05-31 | 浜松光子学株式会社 | 晶圆的检查方法及晶圆 |
TWI791683B (zh) * | 2017-11-24 | 2023-02-11 | 日商濱松赫德尼古斯股份有限公司 | 晶圓之檢查方法及晶圓 |
US11624902B2 (en) | 2017-11-24 | 2023-04-11 | Hamamatsu Photonics K.K. | Wafer inspection method and wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6799130B2 (en) | Inspection method and its apparatus, inspection system | |
JP5444092B2 (ja) | 検査方法およびその装置 | |
JP5021503B2 (ja) | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム | |
JP2008041940A (ja) | Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 | |
US20150146967A1 (en) | Pattern evaluation device and pattern evaluation method | |
JP2011524635A5 (ja) | ||
TW201517192A (zh) | 晶片對資料庫的影像檢測方法 | |
US6724005B2 (en) | Substrate defect inspection method and substrate defect inspection system | |
JP2010127748A (ja) | 欠陥レビュー装置及び欠陥レビュー方法 | |
JP6158226B2 (ja) | 荷電粒子線装置及びその欠陥分析方法 | |
WO2010098004A1 (ja) | 欠陥観察方法および欠陥観察装置 | |
JP5018868B2 (ja) | 試料の観察方法およびその装置 | |
JP2008261692A (ja) | 基板検査システム及び基板検査方法 | |
JP2010165876A (ja) | 欠陥関連付け装置、基板検査システム、および欠陥関連付け方法 | |
JP4842782B2 (ja) | 欠陥レビュー方法および装置 | |
TW202101628A (zh) | 半導體應用之參考影像的生成 | |
US8526708B2 (en) | Measurement of critical dimensions of semiconductor wafers | |
JP2010091360A (ja) | 画像検査方法および画像検査装置 | |
US20130283227A1 (en) | Pattern review tool, recipe making tool, and method of making recipe | |
TWI433246B (zh) | 半導體積體電路之缺陷複查裝置 | |
JP2000249658A (ja) | 検査装置 | |
JP2012190935A (ja) | チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法 | |
JP5469704B2 (ja) | 欠陥解析装置、欠陥解析方法および欠陥解析プログラム | |
TWM585899U (zh) | 用於檢測半導體裝置之缺陷之系統 | |
JP2012004219A (ja) | 半導体装置の検査方法及び、半導体装置の検査システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |