JPH0319559B2 - - Google Patents
Info
- Publication number
- JPH0319559B2 JPH0319559B2 JP54116027A JP11602779A JPH0319559B2 JP H0319559 B2 JPH0319559 B2 JP H0319559B2 JP 54116027 A JP54116027 A JP 54116027A JP 11602779 A JP11602779 A JP 11602779A JP H0319559 B2 JPH0319559 B2 JP H0319559B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- signal
- code
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000015654 memory Effects 0.000 description 52
- 238000006243 chemical reaction Methods 0.000 description 46
- 239000011295 pitch Substances 0.000 description 23
- 230000006870 function Effects 0.000 description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 17
- 238000007405 data analysis Methods 0.000 description 14
- 230000004044 response Effects 0.000 description 13
- 238000012360 testing method Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000006386 memory function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 210000002784 stomach Anatomy 0.000 description 2
- 235000021419 vinegar Nutrition 0.000 description 2
- 239000000052 vinegar Substances 0.000 description 2
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003864 performance function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
この発明は、異なる鍵盤あるいは鍵域を用いて
メロデイ演奏と和音演奏(伴奏)を行なう電子楽
器において、メロデイ音の音域に関連づけて和音
(伴奏音)と同じ音名の音を自動的に発音するよ
うにした電子楽器の改良に関する。 上鍵盤でメロデイを演奏し、下鍵盤で和音(伴
奏)を演奏し、下鍵盤での演奏和音と同一音名で
かつ上鍵盤のメロデイ音の演奏音域に関連した音
域の音をメロデイ音に自動的に添えて発音するよ
うにした電子楽器は、特公昭53−17895号公報に
よつて知られている。例えば、下鍵盤で和音の3
鍵を押圧し、上鍵盤でメロデイ音の1鍵を押圧す
ると、上記従来の電子楽器では、ただ単に本来の
メロデイ音とメロデイ音色の和音の合計4音が同
時に発音されてしまい、単調で不自然な感じが
し、面白味に欠ける面があつた。 この発明は上述の点に鑑みてなされたもので、
メロデイ音に添えて自動的に発音される和音(伴
奏音)の各々を時間的にずらして順次発音するこ
とにより、より自然な感じでメロデイ追従和音
(伴奏音)が発音されるようにし、自動演奏効果
を高めることを目的とする。この目的のためにこ
の発明では第1の鍵盤部分と第2の鍵盤部分とを
有する鍵盤部と、前記鍵盤部での鍵の押下にもと
づいて音名を表わすノートコードとオクターブ音
域を表わすオクターブコードとを含むキーコード
を発生するキーコード発生手段と、前記第2の鍵
盤部分に関するキーコードの各ノートコードに、
前記第1の鍵盤部分に関するキーコードのオクタ
ーブコードに関係するオクターブコードを付加し
て、複数のキーコードを形成する自動音キーコー
ド形成手段と、前記自動音キーコード形成手段で
形成された複数のキーコードに対応する複数の音
を、発音開始時点のみをそれぞれ所定の微小時間
だけ順次ずらして同時に発生する楽音発生手段と
を具えて構成される。 ここで、上記微小時間とは例えば2ms乃至
16ms程度に設定される。 以下この発明を添付図面の実施例にもとづいて
詳細に説明しよう。 (実施例の全体構成説明) 第1図において、鍵盤部10は上鍵盤、下鍵
盤、ペダル鍵盤を具えており、キーコーダ11は
鍵盤部10における各鍵のオン・オフ状態を検出
し、押圧鍵を表わす複数ビツトのキー情報(キー
コードN1〜B3)を時分割的に出力する。フアン
クシヨンスイツチ部12は、自動ベースコードあ
るいは自動アルベジヨ等各種演奏機能の選択スイ
ツチ類を具えている。キーコーダ11ではフアン
クシヨンスイツチ部12における各種スイツチの
オン・オフ状態も検出しこれらのスイツチの状態
を表わす信号を出力する。また、キーコーダ11
は自動ベースコード演奏用の処理回路を内包して
おり、フアンクシヨンスイツチ部12によつて自
動ベースコード演奏が選択された場合は、鍵盤部
10における押鍵状態にもとづいて自動ベース用
あるいは自動コード(和音)用のキーコードN1
〜B3を適宜発生する。第1図におけるフアンク
シヨンスイツチ部12のブロツク内には自動ベー
スコード用(ABC)のシングルフインガー機能
選択スイツチSF−SW、自動アルペジヨ選択スイ
ツチARP−SW、メモリ機能選択スイツチM−
SWが例示されている。 キーコーダ11として特願昭50−99152号(特
開昭52−23324号)(発明の名称「キーコーダ」)
あるいは特願昭52−109750号(特開昭54−43014
号)(発明の名称「キーコードデータ発生装置」)
の明細書中に記載されたような形式のものを採用
すると好都合である。そのように構成されたキー
コーダ11は、鍵盤部10の各鍵を時間位置で区
別するのではなく、複数ビツトのキーコード
(N1〜B3)によつて区別し、鍵盤部10で押圧さ
れた鍵を表わすキーコードN1〜B3(あるいは自動
ベースコード演奏のために自動的に発生したキー
コード)のみを時分割的に出力する。キーコーダ
11からの1つのキーコードN1〜B3の送出時間
幅は例えば48μs程度である。 キーコードN1〜B3は音名を表わすノートコー
ドN1,N2,N3,N4とオクターブ音域を表わす
オクターブコードB1,B2,B3とから成る7ビツ
トのデータである。ノートコードN1〜N4の内容
と音名との関係の一例を第1表に示す。
メロデイ演奏と和音演奏(伴奏)を行なう電子楽
器において、メロデイ音の音域に関連づけて和音
(伴奏音)と同じ音名の音を自動的に発音するよ
うにした電子楽器の改良に関する。 上鍵盤でメロデイを演奏し、下鍵盤で和音(伴
奏)を演奏し、下鍵盤での演奏和音と同一音名で
かつ上鍵盤のメロデイ音の演奏音域に関連した音
域の音をメロデイ音に自動的に添えて発音するよ
うにした電子楽器は、特公昭53−17895号公報に
よつて知られている。例えば、下鍵盤で和音の3
鍵を押圧し、上鍵盤でメロデイ音の1鍵を押圧す
ると、上記従来の電子楽器では、ただ単に本来の
メロデイ音とメロデイ音色の和音の合計4音が同
時に発音されてしまい、単調で不自然な感じが
し、面白味に欠ける面があつた。 この発明は上述の点に鑑みてなされたもので、
メロデイ音に添えて自動的に発音される和音(伴
奏音)の各々を時間的にずらして順次発音するこ
とにより、より自然な感じでメロデイ追従和音
(伴奏音)が発音されるようにし、自動演奏効果
を高めることを目的とする。この目的のためにこ
の発明では第1の鍵盤部分と第2の鍵盤部分とを
有する鍵盤部と、前記鍵盤部での鍵の押下にもと
づいて音名を表わすノートコードとオクターブ音
域を表わすオクターブコードとを含むキーコード
を発生するキーコード発生手段と、前記第2の鍵
盤部分に関するキーコードの各ノートコードに、
前記第1の鍵盤部分に関するキーコードのオクタ
ーブコードに関係するオクターブコードを付加し
て、複数のキーコードを形成する自動音キーコー
ド形成手段と、前記自動音キーコード形成手段で
形成された複数のキーコードに対応する複数の音
を、発音開始時点のみをそれぞれ所定の微小時間
だけ順次ずらして同時に発生する楽音発生手段と
を具えて構成される。 ここで、上記微小時間とは例えば2ms乃至
16ms程度に設定される。 以下この発明を添付図面の実施例にもとづいて
詳細に説明しよう。 (実施例の全体構成説明) 第1図において、鍵盤部10は上鍵盤、下鍵
盤、ペダル鍵盤を具えており、キーコーダ11は
鍵盤部10における各鍵のオン・オフ状態を検出
し、押圧鍵を表わす複数ビツトのキー情報(キー
コードN1〜B3)を時分割的に出力する。フアン
クシヨンスイツチ部12は、自動ベースコードあ
るいは自動アルベジヨ等各種演奏機能の選択スイ
ツチ類を具えている。キーコーダ11ではフアン
クシヨンスイツチ部12における各種スイツチの
オン・オフ状態も検出しこれらのスイツチの状態
を表わす信号を出力する。また、キーコーダ11
は自動ベースコード演奏用の処理回路を内包して
おり、フアンクシヨンスイツチ部12によつて自
動ベースコード演奏が選択された場合は、鍵盤部
10における押鍵状態にもとづいて自動ベース用
あるいは自動コード(和音)用のキーコードN1
〜B3を適宜発生する。第1図におけるフアンク
シヨンスイツチ部12のブロツク内には自動ベー
スコード用(ABC)のシングルフインガー機能
選択スイツチSF−SW、自動アルペジヨ選択スイ
ツチARP−SW、メモリ機能選択スイツチM−
SWが例示されている。 キーコーダ11として特願昭50−99152号(特
開昭52−23324号)(発明の名称「キーコーダ」)
あるいは特願昭52−109750号(特開昭54−43014
号)(発明の名称「キーコードデータ発生装置」)
の明細書中に記載されたような形式のものを採用
すると好都合である。そのように構成されたキー
コーダ11は、鍵盤部10の各鍵を時間位置で区
別するのではなく、複数ビツトのキーコード
(N1〜B3)によつて区別し、鍵盤部10で押圧さ
れた鍵を表わすキーコードN1〜B3(あるいは自動
ベースコード演奏のために自動的に発生したキー
コード)のみを時分割的に出力する。キーコーダ
11からの1つのキーコードN1〜B3の送出時間
幅は例えば48μs程度である。 キーコードN1〜B3は音名を表わすノートコー
ドN1,N2,N3,N4とオクターブ音域を表わす
オクターブコードB1,B2,B3とから成る7ビツ
トのデータである。ノートコードN1〜N4の内容
と音名との関係の一例を第1表に示す。
【表】
オクターブコードB1〜B3の内容とオクターブ
音域との関係の一例を下記第2表に示す。
音域との関係の一例を下記第2表に示す。
【表】
キーコーダ11からは、キーコードN1〜B3に
同期してそのキーコードN1〜B3が表わす鍵の所
属する鍵盤を表わす鍵盤信号U,L,Pが48μs幅
で出力される。信号Uは上鍵盤、信号Lは下鍵
盤、信号Pはペダル鍵盤を表わす。 押圧鍵のキーコードN1〜B3及びその鍵盤信号
UまたはLまたはPは適当な時間間隔で繰返しキ
ーコーダ11から発生される。そして、離鍵され
るとそのキーコードN1〜B3はもう発生されなく
なる。今まで発生されていたキーコードN1〜B3
のうちどのキーコードに関する鍵が離鍵されたの
かということを調べるために、キーオフ検査信号
Xがキーコーダ11から定期的に発生される。こ
のキーオフ検査信号Xの発生時間幅は1キーコー
ド送出時間と同じ48μsであり、この信号Xが発生
されているときキーコードN1〜B3及び鍵盤信号
U,L,Pは発生されない。また、キーオフ検査
信号Xの発生間隔は例えば5ms程度であり、デイ
ジタルシステムにとつては比較的長い時間である
が人間の聴感覚にとつては時間差を感じさせない
程度の短い時間である。チヤンネルプロセツサ1
3においては、今まで供給されていたキーコード
N1〜B3がキーオフ検査信号Xの1発生間隔の間
に1度も供給されなくなつたことを条件にそのキ
ーコードN1〜B3に関する鍵が離鍵されたことを
判断するようになつている。 この実施例において、キーコーダ11は上述の
ような鍵に関する情報(N1〜N3,U,L,P,
X)を送出するばかりでなく、楽音制御用あるい
は各種機能選択用のスイツチ類によつて選択され
たデータも送出するようになつている。スイツチ
ARP−SWのオン操作によつて自動アルペジヨ演
奏が選択されている場合は自動アルペジヨ選択信
号ARPが送出される。この信号ARPの時間幅は
1キーコード送出時間と同じ48μsである。この自
動アルペジヨ選択信号ARPが送出されていると
き、鍵に関する情報類(N1〜B3,U,L,P,
X)は送出されないようになつている。自動アル
ペジヨ選択信号ARPは前記キーオフ検査信号X
と同様に繰返し発生されるようになつており、そ
の繰返し周期は1ms乃至5ms程度である。この自
動アルペジヨ選択信号ARPが与えられていると
き、チヤンネルプロセツサ13は自動アルペジヨ
音の割当てのために利用されるようになつている
が、その詳細は特に説明しない。 また、キーコーダ11からは、押圧鍵に関する
情報をその鍵の離鍵後の記憶して楽音発生のため
に使用すべきことを表わすメモリ信号MMが演奏
者によるスイツチM−SWの操作に応じて発生さ
れる。 スイツチSF−SWのオン操作によつて自動ベー
スコードのシングルフインガー機能が選択されて
いる場合は、キーコーダ11においては下鍵盤に
よつて押鍵指定された根音とペダル鍵盤の白鍵ま
たは黒鍵の押圧によつて指定された和音種類(メ
ジヤ,マイナ,セブンス等)とにもとづいて従音
(根音に対して3度または5度等の所定音程をも
つ音)のキーコードN1〜B3を自動的に形成し、
このキーコードN1〜B3と共に下鍵盤信号Lを送
出する。すなわち自動ベースコード演奏における
コード音(和音)は下鍵盤の音として取扱われ
る。 キーコーダ11の出力はチヤンネルプロセツサ
13に供給される。チヤンネルプロセツサ13は
キーコーダ11から供給されるキーコードN1〜
B3を特定数の発音チヤンネルのいずれかに割当
てる。発音チヤンネル数は例えば16であり、その
内訳は上鍵盤音の専用チヤンネルが7チヤンネ
ル、下鍵盤音の専用チヤンネルが7チヤンネル、
ペダル鍵盤音の専用チヤンネルが1チヤンネル、
自動アルペジヨ音の専用チヤンネルが1チヤンネ
ルである。キーコードN1〜B3は、同時に送出さ
れる鍵盤信号U,L,Pの内容に応じて該当鍵盤
の専用チヤンネルのいずれかに割当てられる。
尚、チヤンネルプロセツサ3は自動アルペジヨ回
路(図示せず)を内包しており、下鍵盤専用チヤ
ンネルに割当てられているキーコードN1〜B3を
所定の順番で1つづつ選択し、選択したキーコー
ドN1〜B3を自動アルペジヨ音のキーコードとし
て自動アルペジヨ専用チヤンネルに割当てる。こ
の自動アルペジヨ専用チヤンネルへの割当て操作
は自動アルペジヨ選択信号ARPが与えられたと
きに行なわれる。チヤンネルプロセツサ13にお
いては、各発音チヤンネルの処理時間が時分割的
に形成されている。各チヤンネル時間の関係を第
2図aに示す。第2図aにおいてタイムスロツト
中に示された数字はチヤンネル番号を表わす。第
2図bは下鍵盤専用チヤンネルの7つのタイムス
ロツトを示すもの、第2図cは下鍵盤専用チヤン
ネルの7つのタイムスロツトを示すもの、第2図
dはペダル鍵盤専用チヤンネルのタイムスロツト
を示すもの、第2図eは自動アルペジヨ専用チヤ
ンネルのタイムスロツトを示すものである。 チヤンネルプロセツサ13の出力側にはデータ
多重化回路(図示せず)が設けらており、各チヤ
ンネル(第2図参照)に割当てられたキーコード
N1〜B3等を4ビツトのデータKC1,KC2,KC
3,KC4に多重化して出力する。多重化された
データKC1〜KC4の1サイクル分の状態の一例
を第3図に示す。データKC1〜KC4の1サイク
ル分の状態の一例を第3図に示す。データKC1
〜KC4の1サイクル分のタイムスロツトは合計
48であり、基準データ“1111”が発生するタイム
スロツトを「1」として各タイムスロツト「1〜
48」が繰返される。1タイムスロツトの時間幅は
1μsである。第3図の「鍵盤」の欄に示されてい
る「U」は上鍵盤、「L」は下鍵盤、「P」はペダ
ル鍵盤、「ARP」は自動アルペジヨの音が夫々専
用に割当てられるチヤンネルであることを示して
いる。また、「チヤンネル」の欄に示した数字は、
キーコードN1〜N4,B1〜B3が割当てられている
チヤンネル(第2図に対応)を示している。多重
化されたデータKC1〜KC4においては1つのチ
ヤンネルにつき3つのタイムスロツトが割当てら
れており、各チヤンネルの2番目のタイムスロツ
ト「2」,「5」,「8」…においてはデータKC1,
KC2,KC3としてオクターブコードB1,B2,
B3が送出され、データKC4としてキーオン信号
KO1が送出される。また3番目のタイムスロツト
「3」,「6」,「9」…においてはデータKC1〜
KC4としてノートコードN1〜N4が送出される。
キーオン信号KO1は当該チヤンネルに割当てられ
た鍵が押圧中であるか(“1”)あるいは離鍵され
ているか(“0”)を表わす信号である。前述のよ
うにキーオフ検査信号Xを利用して離鍵を判断
し、キーオン信号KO1を“0”にする。尚、メモ
リ機能選択信号MMが与えられている場合は下鍵
盤(L)のキーコードN1〜B3に対応するキーオ
ン信号KO1は離鍵によつて“0”とならず“1”
を持続し、あたかも鍵が押され続けているかのよ
うに処理され、発音が持続される。自動アルペジ
ヨ音のためのキーオン信号KO3(第3図のタイム
スロツト47参照)は、鍵の押圧・離鍵に対応す
るキーオン信号KO1とは若干異なり、アルペジヨ
の発音タイミングのときに所定時間の間だけ
“1”となる信号である。尚、C音のノートコー
ドN4,N3,N2,N1は“1111”であるがタイム
スロツト「1」の基準データとの混同を防ぐため
に、データKC1〜KC4として出力する場合は
“1100”に変更される。チヤンネルプロセツサ13
としては特願昭52−93992号(特開昭54−28614
号)明細書に開示されたチヤンネルプロセツサを
利用すると好都合である。 チヤンネルプロセツサ13から出力された多重
化されたキーコード等のデータKC1〜KC4は自
動音挿入制御部14を経由して楽音発生部15に
至る。自動音挿入制御部14は自動音キーコード
形成回路16と再割当て回路17とを含んでい
る。自動音キーコード形成回路16は、下鍵盤の
押圧鍵のキーコードN1〜B3を上鍵盤の押圧鍵の
音域(音高)に関連してオクターブ変更して新た
なキーコード(自動音のためのキーコード)を形
成すると共に、更に必要に応じて上鍵盤の最高押
圧鍵の1オクターブ下の音を表わすキーコードを
新たに形成する。再割当て回路17は、自動音キ
ーコード形成回路16で新たに形成したキーコー
ドを上鍵盤のキーコードと見なし、本来上鍵盤で
押鍵されているキーコードと共に上鍵盤専用チヤ
ンネルに割当てし直す。再割当て回路17にて上
鍵盤専用チヤンネルに割当てられたキーコード
(上鍵盤押圧鍵及び自動音のキーコード)はセレ
クタ18を介して楽音発生部15に供給され、該
楽音発生部15内に設けられている上鍵盤専用の
楽音発生チヤンネルにて上鍵盤押鍵音及びこの発
明に係る自動音が発生される。他方、下鍵盤専用
チヤンネル及びペダル鍵盤専用チヤンネル及び自
動アルペジヨ専用チヤンネルに割当てられたキー
コードN1〜B3等のデータKC1〜KC4はチヤン
ネルプロセツサ13からライン19、セレクタ1
8を介して楽音発生部15に至り、該データKC
1〜KC4にもとづいて対応する各チヤンネルか
ら楽音が発生される。 自動音キーコード形成回路16では主に次の4
つの処理を行なう。 上鍵盤の最高押圧鍵の1オクターブ下の鍵を
表わすキーコードUKHD*を必要に応じて形
成する。 下鍵盤の押圧鍵のキーコードを上鍵盤の最低
押圧鍵の下1オクターブ以内に入るようにオク
ターブ変更して新たなキーコードUKCD*を
形成する。 新たなキーコードUKCD*に対応する鍵が
上鍵盤の最低押圧鍵と同じかまたは半音下また
は全音下の音程関係にある場合はそのキーコー
ドUKCD*の形成を禁止する。 新たなキーコードUKCD*に対応する鍵が
上鍵盤の最高押圧鍵の1オクターブ下の鍵
(UKHD*)と半音または全音の音程関係にあ
る場合はそのキーコードUKCD*の形成を禁
止する。 上記及びの処理においてキーコード
UKCD*の形成を禁止するようにした理由は、
音程の近接した音が自動的に発生されることによ
り音が不鮮明になることを防ぐためである。 チヤンネルプロセツサ13から自動音挿入制御
部14に供給されたデータKC1〜KC4は多重デ
ータ分析回路20に加わると共にライン19を介
してセレクタ18の一方入力(B)に加わる。多重デ
ータ分析回路20は多重化されたデータKC1〜
KC4の中からキーコード(ノートコードN1〜
N4とオクターブコードB1〜B3)とキーオン信号
KO1を各チヤンネル別にとり出し、かつデータ
KC1〜KC4のタイムスロツト「1」に含まれる
基準データ“1111”に対応して基準パルスSYを
とり出す。多重データ分析回路20から出力され
たキーコードN1〜B3とキーオン信号KO1は自動
音キーコード形成回路16に供給され、基準パル
スSYはタイミング信号発生回路21に供給され
る。タイミング信号発生回路21は自動音キーコ
ード形成回路16及び再割当て回路17の動作を
制御する各種タイミング信号を基準パルスSYに
もとづいて発生する。 自動音キーコード形成回路16において、多重
データ分析回路20から与えられたキーコード
N1〜B3は上鍵盤データゲート22及び上鍵盤最
高音ラツチ回路23に分配され、キーコードN1
〜B3及びキーオン信号KO1は上鍵盤最低音ラツ
チ回路24及び下鍵盤データゲート25に分配さ
れる。上鍵盤データゲート22では上鍵盤専用チ
ヤンネル(第2図,第3図参照)に割当てられて
いるキーコードN1〜B3のみを選択出力する。こ
のゲート22から選択出力された上鍵盤押圧鍵の
キーコードをUKDで示す。 上鍵盤最高音ラツチ回路23では、上鍵盤にお
ける最高押圧鍵を検出し、その最高押圧鍵を表わ
すキーコードUKHDを記憶し、出力する。上鍵
盤の最高押圧鍵のキーコードUKHDは上鍵盤最
高音オクターブ変換回路26に加わり、該キーコ
ードUKHDのオクターブコードB1〜B3の値が1
減算されて1オクターブ下に変換され、上鍵盤最
高押圧鍵の1オクターブ下の鍵を表わすキーコー
ドUKHD*が得られる。このキーコードUKHD
*は最高音変換データゲート27を介してオア回
路群28に供給される。従つて、上鍵盤最高音ラ
ツチ回路23の系列では前記の処理が行われ
る。尚、スイツチ29は、上鍵盤最高音1オクタ
ーブ下発音機能を選択する場合オンとし、選択し
ない場合はオフとする。スイツチ29をオフにす
ると回路23からキーコードUKHDは発生され
ない。 上鍵盤最低音ラツチ回路24では、上鍵盤にお
ける最低押圧鍵を検出し、その最低押圧鍵を表わ
すキーコードUKLDを記憶し、出力する。この
上鍵盤最低押圧鍵のキーコードUKLDはオクタ
ーブコード(B1〜B3)の部分ULOCとノートコ
ード(N1〜N4)の部分ULNCに分離されて
LK/UKデータ変換回路30に供給される。 下鍵盤データゲート25では、下鍵盤専用チヤ
ンネル(第2図、第3図参照)に割当てられてい
る。キーコードN1〜B3とキーオン信号KO1を選
択出力する。この下鍵盤データゲート25が選択
された下鍵盤のキーコードLKDのうちノートコ
ード(N1〜N4)の部分LKNCがLK/UKデータ
変換回路30及びLK/UKデータ変換禁止制御
回路31に供給される。LK/UKデータ変換回
路30は前記の処理を行なう回路であり、上鍵
盤最低押圧鍵のノートコードULNCと下鍵盤押
圧鍵のノートコードLKNCを比較し、ULNC>
LKNCのときは下鍵盤押圧鍵のノートコード
LKNCに上鍵盤最低押圧鍵のオクターブコード
ULOCを付加して新たなキーコードUKCD*と
して出力し、ULNC≦LKNCのときは上鍵盤最
低押圧鍵のオクターブコードULOCを1オクター
ブ分下げたオクターブコード(ULOC−1)を下
鍵盤押圧鍵のノートコードLKNCに付加して新
たなキーコードUKCD*として出力する。上述
の処理によつて、下鍵盤押圧鍵のキーコードを上
鍵盤最低押圧鍵の下1オクターブ以内に入るよう
にオクターブ変更した新たなキーコードUKCD
*が得られる。 LK/UKデータ変換禁止制御回路31は、前
記及びの処理を行なう回路であり、上鍵盤最
低押圧鍵のノートコードULNCと下鍵盤押圧鍵
のノートコードLKNCとを比較して下鍵盤押圧
鍵に対応する音名が上鍵盤最低押圧鍵に対応する
音名と同じかまたは半音下または全音下の音程関
係にある場合イネーブル信号ENBを“0”にし
てその下鍵盤押圧鍵のノートコードLKNCに対
応するキーコードUKCD*がLK/UKデータ変
換回路30から出力されるのを禁止すると共に、
上鍵盤最高押圧鍵のノートコードUNHCと下鍵
盤押圧鍵のノートコードLKNCとを比較して下
鍵盤押圧鍵に対応する音名が上鍵盤最高押圧鍵に
対応する音名の半音下または全音下の音程関係に
ある場合はイネーブル信号ENBを“0”にして
そのノートコードLKNCに対応するキーコード
UKCD*が回路30から出力されるのを禁止す
る。また、上鍵盤で鍵が押圧されていないとき上
鍵盤最低音ラツチ回路24から出力される上鍵盤
オールオフ信号UKOFFが“1”となり、この信
号UKOFFにもとづいて回路31からのイネーブ
ル信号ENBが“0”となり、キーコードUKCD
*を禁止する。下鍵盤で鍵が押圧されていない場
合は下鍵盤データゲート25から出力される下鍵
盤キーオン信号LKONが“0”であり、この信
号LKONが“0”のときも回路31の出力ENB
は“0”となり、キーコードUKCD*を禁止す
る。 LK/UKデータ変換回路30に付属して設け
られている遅延制御回路32は回路30で形成さ
れた新たなキーコードUKCD*を時間的にずら
して出力させる制御を行なう。すなわち、下鍵盤
で複数の鍵が押圧されている場合LK/UKデー
タ変換回路30ではこれらの鍵のオクターブを変
更して自動音のキーコードUKCD*を夫々形成
するようになつているが、遅延制御回路32では
各下鍵盤押圧鍵に対応するキーコードUKCD*
を時間的にずらして出力させ、その結果、自動音
(一般に和音)の各構成音の出始めが順次遅延さ
れる特殊な演奏効果が得られる。 LK/UKデータ変換回路30から出力された
キーコードUKCD*はLK/UK変換データゲー
ト33を介してオア回路群28に供給される。ゲ
ート22,27,33はタイミング信号発生回路
21から与えらたる各々のゲート制御用タイミン
グ信号にもとづいて夫々時間をずらして(時分割
で)導通制御されるようになつており、上鍵盤押
圧鍵のキーコードUKD及び上鍵盤最高押圧鍵の
1オクターブ下のキーコードUKCD*及び下鍵
盤押圧鍵をオクターブ変換した新たなキーコード
UKCD*は時分割的に(同時に重なることなく)
オア回路群28を通過して再割当て回路17に入
力される。 再割当て回路17では、上鍵盤押圧鍵のキーコ
ードUKDと自動音のキーコードUKCD*,
UKHD*を上鍵盤専用チヤンネルに再割当てす
る。割当て準備回路34は、オア回路群28から
供給されるキーコードUKD,UKHD*,UKCD
*の1キーコード分の時間幅を割当て処理に適し
た適宜の時間幅(例えば48μs程度)に整形する。
詳しくは、時分割的に供給されるキーコード
UKD,UKHD*,UKCD*を一旦記憶し、記憶
したキーコードを割当て処理に適した適宜の時間
幅で順次出力する。 キーコード記憶回路35は16チヤンネルの各々
に対応する16の記憶位置を具えており、上鍵盤専
用チヤンネルに割当てられたキーコードが対応す
る記憶位置に記憶される。比較回路36は割当て
準備回路34から出力されるキーコードUKD,
UKHD*,UKCD*(これらを符号UKCで示
す)とキーコード記憶回路35に記憶している割
当て済みのキーコードUKC*とを比較し、両者
が一致したとき一致信号EQを生じる。割当て制
御部37は、割当て準備回路34から出力される
キーコードUKCが未だどのチヤンネルにも割当
てられていないことを条件に、上鍵盤専用チヤン
ネルのうちの空白チヤンネル(キーコードUKC
*が記憶されていないチヤンネル)あるいはトラ
ンケートすべきチヤンネルに対応してロード信号
LDを発生する。キーコード記憶回路35ではロ
ード信号LDが与えられたチヤンネル(上鍵盤専
用チヤンネル)に対応する記憶位置に回路34か
らのキーコードUKCを記憶する。また、割当て
制御部37においては、上鍵盤専用の各チヤンネ
ルに割当てられた鍵が押圧中であるか否かを表わ
すキーオン信号KO1*を発生する。尚、離鍵を検
出するために、キーコーダ11から発生されるキ
ーオフ検査信号Xが割当て準備回路34及び割当
て制御部37に供給される。割当て準備回路34
では信号Xが発生している間キーコードUKCの
出力を中断し、その間に割当て制御部37では離
鍵(それまで自動音キーコード形成回路16から
出力されていたキーコードUKD,UKHD*,
UKCD*と同じものが出力されなくなつたこと)
を検出するための処理を行なう。トランケート回
路38は、最も古く(早く)離鍵されたキーコー
ドが割当てられている上鍵盤専用チヤンネルを検
出するための回路であり、検出したチヤンネル
(トランケートすべきチヤンネル)に対応してト
ランケートチヤンネル指定信号TRを発生する。
割当て制御部37では、トランケートチヤンネル
指定信号TRが指定するチヤンネル(上鍵盤専用
チヤンネルのいずれか)に対応して前記のロード
信号LDを発生する。 キーコード記憶回路35に記憶したキーコード
UKC*(上鍵盤専用チヤンネルに再割当て済み
のキーコード)とそれに対応するキーオン信号
KO1*はデータ多重回路39に供給される。デー
タ多重回路39では、各上鍵盤専用チヤンネルの
キーコードUKC*とキーオン信号KO1を第3図
に示すようにタイムスロツト4から24の間で4
ビツトのデータKC1*〜KC4*に多重化する。
データ多重回路39から出力される上鍵盤専用チ
ヤンネル(タイムスロツト4〜24)の多重化デ
ータKC1*〜KC4はC音データ変換回路40を
介してセレクタ18の一方入力(A)に供給され
る。C音データ変換回路40は多重化データKC
1*〜KC4*に含まれるノートコードN4〜N1
がC音のもの(“1111”)である場合これを
“1100”に変更し、タイムスロツト「1」の基準
データとの混同を防ぐ。セレクタ18には選択制
御信号としてタイミング信号発生回路21からタ
イムスロツト4から24に対応するタイミング信
号Y4−24が入力されている。この信号Y4−
24が“1”のとき(つまり多重化データKC1
〜KC4あるいはKC1*〜KC4*のタイムスロ
ツト4から24までの間)、再割当て回路17か
らセレクタ18の入力(A)に加わる上鍵盤専用チヤ
ンネルに割当てられた音(上鍵盤押鍵音及び自動
音)に関するデータKC1*〜KC4*が該セレク
タ18で選択され、楽音発生部15に至る。信号
Y4−24が“0”のときはセレクタ18の入力
(B)に加わるチヤンネルプロセツサ13からの多重
化データKC1〜KC4(基準データ、ペタル鍵盤
専用チヤンネル、下鍵盤専用チヤンネル、自動ア
ルペジヨ専用チヤンネルに関するデータ)が選択
される。 (実施例各部の詳細説明) 多重データ分析 多重データ分析回路20及びタイミング信号発
生回路21の詳細例は第4図に示されている。チ
ヤンネルプロセツサ13から供給されたデータ
KC1〜KC4は多重データ分析回路20内のアン
ド回路41に入力されると共に、データKC1は
オア回路42を経てゲート回路48及び遅延フリ
ツプフロツプ44に、データKC2はオア回路4
3を経てゲート回路48及び遅延フリツプフロツ
プ45に、データKC3及びKC4はゲート回路4
8と遅延フリツプフロツプ46及び47に、夫々
入力される。 データKC1〜KC4をすべて入力したアンド回
路41は基準データ“1111”を検出するためのも
のである。多重データKC1〜KC4のタイムスロ
ツト「1〜48」を第5図aに示す。このタイムス
ロツトは第3図のタイムスロツトに対応してい
る。参考のため、遅延フリツプフロツプ44〜4
7等を駆動するクロツクパルスφを第5図bに示
す。クロツクパルスφの周期はデータKC1〜KC
4の1タイムスロツトと同じ(例えば1μs)であ
る。クロツクパルスφとして実際は2相クロツク
パルスが用いられる。第3図から明らかなよう
に、データKC1〜KC4のタイムスロツト「1」
において基準データ“1111”が送出されるように
なつているので、アンド回路41の出力が“1”
となつたときがタイムスロツト「1」である。ア
ンド回路41の出力“1”は基準パルスSY(第5
図c参照)としてタイミング信号発生回路21に
供給される。 タイミング信号発生回路21では基準パルス
SYにもとづいて第5図d,e,g〜nに示す
種々の制御用タイミング信号を発生する。第5図
dに示す信号3Y1はタイムスロツト「1」,
「4」,「7」…に対応して3ビツトタイム(1ビ
ツトタイムは1タイムスロツト)周期で発生し、
信号3Y2はタイムスロツト「2」,「5」,「8」
…に対応して3ビツトタイム周期で発生し、信号
3Y3はタイムスロツト「3」,「6」,「9」…に
対応して3ビツトタイム周期で発生する。第5図
eに示す48個のパルスY1〜Y48は各タイムス
ロツト「1〜48」に対応して夫々48ビツトタイム
周期で発生する。 第4図において、ラツチ回路49はキーコード
N1〜B3及びキーオン信号KO1に対応する8個の
ラツチ位置を有しており、ストローク入力(S)
には前記信号3Y3が加わり、データ入力(D)
にはゲート回路48の出力が加わる。ゲート回路
48のゲート制御入力には遅延フリツプフロツプ
47の出力が加わる。 ラツチ回路49は、データKC1〜KC4として
3ビツトタイムの間に時分割的に供給される1チ
ヤンネル分のキーコードN1〜N4,B1〜B3,及び
キーオン信号KO1を信号3Y3のタイミングで同
時にラツチするためのものである。そのため、デ
ータKC1〜KC4とこれらを遅延フリツプフロツ
プ44〜47で適宜ずらしたものをゲート回路4
8を介してラツチ回路49の各ラツチ位置のデー
タ入力端(D)に入力するようにしている。 第3図と第5図から判るように、信号3Y3は
データKC1〜KC4としてノートコードN1〜N4
が供給されるタイムスロツト「3」,「6」,「9」
…に同期して発生される。そこで、ノートコード
N1〜N4の各ビツトに対応するラツチ位置にはデ
ータKC1〜KC4の各ビツトを直接入力する。同
じチヤンネルのオクターブコードB1〜B3及びキ
ーオン信号KO1はノートコードN1〜N4の1ビツ
トタイム前のタイムスロツトにおいてデータKC
1〜KC4の形で供給される。そこで、データKC
1〜KC4の各ビツトを遅延フリツプフロツプ4
4,45,46,47で1ビツトタイム遅延した
ものを、オクターブコードB1〜B3及びキーオン
信号KO1に夫々対応するラツチ位置に入力する。 従つて、ラツチ制御用の信号3Y3が発生した
とき、ラツチ回路49のデータ入力側には同じチ
ヤンネルのノートコードN1〜N4,オクターブコ
ードB1〜B3,キーオン信号KO1が同時に供給さ
れているので、これらキー情報N1〜N4,B1〜
B3,KO1が同時にラツチされる。ラツチ回路4
9の記憶内容は信号3Y3に従つて3ビツトタイ
ム毎に書替えられる。データKC1〜KC4のチヤ
ンネルも3ビツトタイム毎に変化する(第3図参
照)ので、ラツチ回路49の記憶内容は3ビツト
タイム毎に逐次別のチヤンネルのキーコードN1
〜N4,B1〜B3及びキーオン信号KO1に書替えら
れる。 信号3Y3が発生したとき遅延フリツプフロツ
プ47から出力されるのはキーオン信号KO1であ
る。このキーオン信号KO1がゲート回路48を導
通制御するようになつているため、キーオン信号
KO1が“1”(すなわち押鍵中)にキーコードN1
〜B3及びキーオン信号KO1のみがゲート回路4
8を通過してラツチ回路49でラツチされる。キ
ーオン信号KO1が“0”(すなわち離鍵中)の場
合はゲート回路48が遮断されて、信号3Y3の
タイミングでラツチ回路49にオール“0”のデ
ータがラツチされる。従つて、ラツチ回路49の
出力N1〜B3,KO1の状態は、押鍵中のチヤンネ
ルに関してはその押圧鍵を表わす内容となるが、
離鍵中のチヤンネルに関してはオール“0”とな
る。このようにラツチ回路49に押圧中のキーコ
ードN1〜B3のみをラツチするようにした理由は、
後段の再割当て回路17においてキーオフ検査信
号Xにもとづく離鍵検出処理を行ない得るように
するためである。すなわち、離鍵されたものに関
連するキーコード(UKD,UKHD*,UKCD
*)を再割当て回路17に供給しないようにして
いる。 第5図fはラツチ回路49から出力されるキー
コードN1〜B3及びキーオン信号KO1のチヤンネ
ルを示すもので、「P」はペダル鍵盤のチヤンネ
ル、「U4」から「U6」までの「U」は上鍵盤専
用チヤンネル、その次の数字はチヤンネル名、
「L9」から「L11」までの「L」は下鍵盤専用チ
ヤンネル、その次の数字はチヤンネル名、を夫々
表わす。列えば、タイムスロツト「3」において
発生されたラツチ制御用信号3Y3によつてペダ
ル鍵盤の押圧鍵のキーコード類N1〜N4,B1〜
B3,KO1がラツチ回路49に読み込まれ、これ
がタイムスロツト「3」から「5」までの間、該
ラツチ回路49から出力され続ける。次のタイム
スロツト「6」において発生されたラツチ制御用
信号3Y3によつて上鍵盤専用の第4チヤンネル
(U4)に割当てられている上鍵盤押圧鍵のキー
コード類N1〜N4,B1〜B3,KO1がラツチ回路4
9に読み込まれ、タイムスロツト「6」から
「8」までの間、該ラツチ回路49から出力され
続ける。以後、第5図fに示す通りに、ラツチ回
路49から出力されるキーコード類N1〜B3,
KO1のチヤンネルが変化する。 遅延フリツプフロツプ44〜47の前段階に設
けられているオア回路42,43アンド回路5
0、インバータ51,52から成る回路は、C音
のノートコードN1〜N4を本来の値“1111”に戻
すための回路である。前述のように、基準データ
“1111”との混同を避けるためにC音のノートコ
ードN4〜N1は“1100”という値に変更されて供
給されるので、下位のデータKC1及びKC2をイ
ンバータ51及び52で反転した信号及び上位の
データKC3,KC4を5入力型のアンド回路50
に入力し、C音の変更コード“1100”が到来した
ことを該アンド回路50で検出する。このアンド
回路50の残りの入力には前記信号3Y3が加わ
つており、ノートコードN1〜N4が供給されるタ
イムスロツトにおいてのみ上述の検出動作が可能
になるようになつている。C音の変更コード
“1100”が検出されると、アンド回路50の出力
は“1”となり、これがオア回路42,43を経
由してラツチ回路49のノートコードN1,N2に
対応するラツチ位置に入力される。 タイミング信号発生回路21からは第5図g〜
nに示すような信号UKT〜YUKが発生される。
信号UKTはラツチ回路49から上鍵盤専用チヤ
ンネルU4〜U6のキーコードN1〜B3が出力さ
れるタイミングに対応して発生する。信号UKT
1は上鍵盤専用チヤンネルの最初のチヤンネルU
4のキーコードN1〜B3がラツチ回路49から出
力されるタイミングに対応して発生する。信号
LKTは下鍵盤専用チヤンネルL9〜L11のキ
ーコードN1〜B3がラツチ回路9から出力される
タイミングに対応している。信号PKTはペダル
鍵盤専用チヤンネル(P)のキーコードN1〜B3
がラツチ回路49から出力されるタイミング(す
なわち最初の上鍵盤専用チヤンネルU4の直前)
に対応している。これらの信号UKT〜PKTは主
に自動音キーコード形成回路16で利用される。
信号H1は、多重データKC1〜KC4の1送出サ
イクル(48ビツトタイム)のうち最初の16ビツト
タイムに対応して発生し、信号H2は2番目の16
ビツトタイム(タイムスロツト17から32)に
対応して発生し、信号H3は3番目の16ビツトタ
イム(タイムスロツト33から48)に対応して
発生する。信号YUKは、チヤンネルプロセツサ
13(第1図)における上鍵盤専用チヤンネル
3,4,6,7,10,13,16の時分割タイ
ムスロツト(第2図b参照)に対応して発生す
る。これらの信号H1〜H3YUKは主に再割当
て回路17で利用される。 自動音キーコード形成回路 ラツチ回路49(第4図)から出力されたキー
コードN1〜N4,B1〜B3及びキーオン信号KO1は
第6図に詳細を示す自動音キーコード形成回路1
6に供給される。第6図において、上鍵盤データ
ゲート22はゲート53とこのゲート53にイネ
ーブル信号(EN)を供給するオア回路54とか
ら成る。オア回路54にはタイミング信号発生回
路21(第4図)から信号Y7,Y10,Y1
3,Y16,Y19,Y22,Y25が入力され
る。第5図に示したように、信号Y1〜Y48は
多重データKC1〜KC4のタイムスロツト「1」
〜「48」に対応して発生する。従つて、信号Y
7,Y10……Y25によつてゲート53はタイ
ムスロツト「7」,「10」,「13」,「16」,「19」,
「22」,「25」(第5図a参照)において導通され
る。そのとき、第5図fに示すように、丁度、上
鍵盤のチヤンネルU4,U7,U10,U13,
U16,U3,U6のキーコードN1〜B3がラツ
チ回路49から出力されているので、ゲート53
では上鍵盤専用チヤンネルのキーコードN1〜B3
のみが飛び飛びに(2タイムスロツト分の間隔を
空けて3タイムスロツト毎に)選択導出される。
ゲート53すなわち上鍵盤データゲート22から
出力される上鍵盤押圧鍵のキーコードUKDのタ
イミングを第5図oに示す。 例えば、上鍵盤でE5とA#5の鍵が押圧さ
れ、下鍵盤でC3,E3,G3の鍵が押圧され、
ペダル鍵盤でC1の鍵が押圧され、これらの鍵が
夫々チヤンネルU13,U7,L2,L9,L
5,Pに割当てられたとすると、第7図bに示す
タイミングで各押圧鍵C1〜G3のキーコード
N1〜B3がラツチ回路49から出力される。第7
図aは第5図aと同様に多重データKC1〜KC4
のタイムスロツトを示している。この場合、第7
図cに示すように、信号Y10とY16(タイム
スロツト10と16)のタイミングでA#5とE
5のキーコードN1〜B3が上鍵盤押圧鍵キーコー
ドUKDとしてゲート53で選択出力される。 上鍵盤最高音ラツチ回路23は比較回路55と
一時記憶回路56及びゲート57を含んでいる。
第4図のラツチ回路49から供給されたキーコー
ドN1〜B3は比較回路55のA入力及び一時記憶
回路56に入力される。一時記憶回路56には上
鍵盤最高押圧鍵のキーコードUKHDが記憶され
る。比較回路55のB入力には一時記憶回路56
の出力が加わる。比較回路55は両入力A,Bの
関係がA>Bのときつまりラツチ回路49から与
えられるキーコードN1〜B3が記憶回路56に記
憶したキーコードUKHDよりも大きいとき(す
なわち高音であるとき)“1”を出力する。この
比較回路55の出力はアンド回路58,オア回路
59,アンド回路60を介して一時記憶回路56
の読込み制御入力Lに加わる。アンド回路58の
他の入力にはタイミング信号発生回路21から発
生された上鍵盤専用チヤンネルU4〜U6のタイ
ミングを表わす信号UKT(第5図g)が入力され
る。アンド回路60の他の入力には信号3Y1
(第5図d)が入力される。従つて、ラツチ回路
49から時分割的に供給されるキーコードN1〜
B3が記憶回路56に現在記憶している最高押圧
鍵のキーコードUKHDよりも大きい(高音であ
る)場合、それが上鍵盤のものである(UKTが
“1”)ことを条件に、信号3Y1のタイミング
で、そのラツチ回路49から与えられたキーコー
ドN1〜B3を記憶回路56に読込み、最高音キー
コードUKHDの記憶を書替える。一時記憶回路
56に記憶した上鍵盤最高押圧鍵のキーコード
UKHDはゲート57を介して出力される。ゲー
ト57のイネーブル入力(EN)にはスイツチ2
9からの信号が加わる。このスイツチ29がオフ
のときはゲート57が遮断され、上鍵盤最高音ラ
ツチ回路23からキーコードUKHDは出力され
ない。上鍵盤最高押圧鍵の1オクターブ下の音を
自動的に発音させる場合はスイツチ29をオンに
し、ゲート57を導通し、キーコードUKHDを
回路23から出力する。 オア回路59の他の入力には信号UKT1(第
5図h)が与えられる。この信号UKT1は上鍵
盤専用チヤンネルの最初のチヤンネルU4に対応
しており、この最初のチヤンネルU4においては
比較回路55の比較出力にかかわりなく強制的に
当該チヤンネルU4に割当てられているキーコー
ドN1〜B3を一時記憶回路56に記憶する。以後、
順に各チヤンネルU4〜U6のキーコードの大小
が比較され、上鍵盤の最後のチヤンネルU6との
比較を終えたときに一時記憶回路56に記憶され
ているキーコードが真の上鍵盤最高押圧鍵のキー
コードUKHDである。第7図の例の場合は、同
図dに示すように上鍵盤最高押圧鍵のキーコード
UKHDが発生する。つまり、最初のチヤンネル
U4ではキーコードN1〜B3が割当てられていな
いからタイムスロツト7,8,9においてキーコ
ードUKHDは“0”であり、次のチヤンネルU
7に割当てられているA#5のキーコードが記憶
回路56にまず記憶される。次にこのA#5とE
5を比較するとA#5の方が高いので、記憶回路
56の記憶は変わらず、最高音としてA#5のキ
ーコードUKHDが最終的に得られる。 上鍵盤最高音オクターブ変換回路26はオクタ
ーブコードB1〜B3から1を減算する減算器61
から成る。ゲート57から出力された上鍵盤最高
押圧鍵のキーコードUKHDのうちノートコード
N1〜N4は何の変更も加えられずに回路26を通
過するが、オクターブコードB1〜B3は減算器6
1に入力され、その値が1減算される。減算器6
1から出力されたオクターブコードB1〜B3*は、
変更されなかつたノートコードN1〜N4と共に上
鍵盤最高押圧鍵の1オクターブ下の音を表わすキ
ーコードUKHD*となり、最高音変換データゲ
ート27のゲート62に入力される。ゲート62
のイネーブル入力ENにはタイミング信号発生回
路21から信号Y1(第5図e)が与えられる。
この信号Y1はタイムスロツト「1」に対応して
おり、このとき上鍵盤最高音ラツチ回路23にお
ける上鍵盤専用チヤンネルU4〜U6のキーコー
ドの順次比較は終了しており、真の上鍵盤最高押
圧鍵のキーコードUKHD*がゲート27,62
から出力される。このキーコードUKHD*がゲ
ート27から出力されるタイミングを第5図pに
示す。また、第7図の例の場合は同図eに示すよ
うに、キーコードUKHD*としてA#5のキー
コードがゲート27,62から出力される。 上鍵盤最低音ラツチ回路24は比較回路63と
一時記憶回路64を含んでいる。一時記憶回路6
4は上鍵盤最低押圧鍵のキーコードUKLDを記
憶するもので、その出力が比較回路63のB入力
に加えられる。ラツチ回路49(第4図)から供
給されたキーコードN1〜B3は比較回路63のA
入力及び一時記憶回路64に入力される。また、
ラツチ回路49から供給されるキーオン信号KO1
はアンド回路65に入力される。比較回路63は
両入力A,Bの関係がA<Bのときつまりラツチ
回路49から与えられるキーコードN1〜B3が記
憶回路64に記憶したキーコードUKLDよりも
小さいとき(すなわちより低音であるとき)“1”
を出力する。この比較回路63の出力はアンド回
路65,66を介して一時記憶回路64の読込み
制御入力Lに加わる。アンド回路65の残りの入
力には上鍵盤専用チヤンネルU4〜U6のタイミ
ングを表わす信号UKT(第5図g)が入力され
る。アンド回路66の他の入力には信号3Y1
(第5図d)が入力される。 信号UKTをアンド回路65に入力した理由は
上鍵盤に関する比較結果のみを選択するためであ
る。キーオン信号KO1をアンド回路65に入力し
た理由は、鍵押圧中のキーコードに関する比較結
果のみを選択するためである。例えばA入力がオ
ール“0”の場合、A<Bが成立して比較回路6
3から出力“1”が発生されるが、キーオン信号
KO1は“0”であるため一時記憶回路64に読込
み制御入力Lは与えられない。 一時記憶回路64はプリセツト入力PSを有し
ており、アンド回路67から信号“1”が与えら
れた場合、その記憶キーコードUKLDを最大値
(オール“1”)にプリセツトする。アンド回路6
7には信号PKT(第5図j)と信号3Y1(第5
図d)が入力されており、上鍵盤専用チヤンネル
U4〜U6(第5図f)のキーコードN1〜B3が
供給される直前において一時記憶回路64にオー
ル“1”がセツトされる。このため、上鍵盤専用
チヤンネルU4〜U6の区間において押鍵中のキ
ーコードN1〜B3が最初に現われたとき比較回路
63におけるA<Bの比較が成立しかつアンド回
路65の条件も成立してその最初の上鍵盤のキー
コードN1〜B3が一時記憶回路64に記憶される。
以後、順に各チヤンネルU4〜U6のキーコード
の大小が比較され、より小さい(低音の)キーコ
ードN1〜B3が一時記憶回路64に記憶される。
従つて、上鍵盤の最後のチヤンネルU6との比較
を終えたときに一時記憶回路64に記憶されてい
るキーコードが真の上鍵盤最低押圧鍵のキーコー
ドUKLDであり、ひき続く下鍵盤専用チヤンネ
ルL9〜L11の区間(第5図f)においては真
の上鍵盤最低押圧鍵のキーコードUKLDが回路
24から出力される。 第7図の例の場合は、同図fに示すように上鍵
盤最低押圧鍵のキーコードUKLDが発生する。
つまり、最初のキーコードA#5が現われるまで
はキーコードUKLDの内容はオール“1”であ
り、次に最初のキーコードA#5が記憶され、更
にE5のキーコードが到来したとき比較回路63
のA<Bが成立してE5のキーコードが真のキー
コードUKLDとして記憶される。 上鍵盤で全く鍵が押圧されていない場合は、ア
ンド回路65の条件が成立することはなく、一時
記憶回路64の内容は常にオール“1”である。
一時記憶回路64の出力キーコードUKLDの全
ビツトを入力したアンド回路68はキーコード
UKLDの内容がオール“1”であること(つま
り上鍵盤で鍵が押圧されていないこと)を検出す
る回路であり、上鍵盤オールオフ信号UKOFFを
発生する。 下鍵盤データゲート25は、信号LKT(第5図
i参照)によつて導通制御されるゲート69を含
んでおり、下鍵盤専用チヤンネルL9〜L11に
割当てられているキーコードN1〜B3とキーオン
信号KO1のみを選択出力する。下鍵盤データゲー
ト25で選択された上鍵盤押圧鍵のキーコード
LKDのうちオクターブコードB1〜B3は全く利用
されず、ノートコードN1〜N4(LKNC)だけが
LK/UKデータ変換回路30及びLK/UKデー
タ変換禁止制御回路31に供給される。 LK/UKデータ変換回路30において、回路
24から与えられる上鍵盤最低押圧鍵キーコード
UKLDのオクターブコードB1〜B3の部分ULOC
はオクターブダウン用の減算器70及びセレクタ
71のA入力に加わる。また、最低音キーコード
UKLDのノートコードN1〜N4の部分ULNCは比
較回路72のA入力に加わる。比較回路72のB
入力は下鍵盤データゲート25から下鍵盤押圧鍵
のノートコードLKNCが与えられる。セレクタ
71のB入力には減算器70の出力が与えられ
る。減算器70はオクターブコードULOCの値か
ら1減算し、1オクターブ下の値ULOC−1を得
る。セレクタ71の選択制御入力には比較回路7
2の出力が与えられる。比較回路72はA>Bの
とき出力“1”を生じ、セレクタ71のA入力
(つまりULOC)を選択させる。A>B以外のと
きつまりA≦Bのときは比較回路72の出力は
“0”であり、セレクタ71のB入力(つまり
ULOC−1)を選択させる。 比較回路72は、下鍵盤押圧鍵のノートコード
LKNCが表わす音名が上鍵盤最低押圧鍵のノー
トコードULNCが表わす音名よりも低いか否か
を判定する。下鍵盤押圧鍵の音名が上鍵盤最低押
圧鍵の音名よりも低いとき、つまりULNC>
LKNCのとき、比較回路72ではA>Bが成立
し、セレクタ71では上鍵盤最低押圧鍵のオクタ
ーブコードULOCをそのまま選択出力する。セレ
クタ71から選択出力されたオクターブコード
B1〜B3は下鍵盤押圧鍵のノートコードLKNCの
組合わさつて新たなキーコードUKCD1を構成
する。下鍵盤押圧鍵の音名が上鍵盤最低押圧鍵の
音名と同じかそれよりも高い場合、つまり
ULNC≦LKNCのとき、セレクタ71では上鍵
盤最低押圧鍵のオクターブの1オクターブ下のオ
クターブコードULOC−1を選択出力する。尚、
12の音名の高低関係は第1表のノートコードの大
小関係に示すように、C#を最低、Cを最高とし
ている。 以上のようにして、上鍵盤最低押圧鍵の下1オ
クターブ以内に入るように、下鍵盤押圧鍵のオク
ターブを変更して新たなキーコードUKCD1が
形成される。このキーコードUKCD1はゲート
73に入力される。ゲート73のイネーブル入力
(EN)にはLK/UKデータ変換禁止制御回路3
1からのイネーブル信号ENBが入力される。 LK/UKデータ変換禁止制御回路31におい
て、比較回路74,75,76の一方入力には上
鍵盤最低押圧鍵のノートコードULNCが夫々入
力され、比較回路77,78の一方入力は上鍵盤
最高押圧鍵のノートコードUHNCが夫々入力さ
れる。比較回路74の他の入力には下鍵盤押圧鍵
のノートコードLKNCがゲート69から与えら
れる。この下鍵盤押圧鍵のノートコードLKNC
は半音上変換回路79及び全音上変換回路80に
入力される。半音上変換回路79はノートコード
LKNCの値をそのノートコードLKNCが表わす
音名の半音上の音名に対応する値に変換する。全
音上変換回路80はノートコードLKNCの値を
そのノートコードLKNCが表わす音名の全音上
の音名に対応する値に変換する。 第1表で示したようにノートコードN1〜N4
には10進数「4」,「8」,「12」,「16(0)」に対
応
するものが欠落しているので、或る音名の半音上
の音程関係にある音名のノートコードを得る場
合、元の音名(回路79の入力)がD#、F#、
A、またはCの場合はそのノートコードに2を加
算し、それ以外の音名の場合は1を加算すればよ
い。また、或る音名の全音上の音程関係にある音
名のノートコードを得る場合は、元の音名(回路
80の入力)がC#、E、GまたはA#の場合は
そのノートコードに2を加算し、それ以外の音名
の場合は3を加算すればよい。半音上変換回路7
9及び全音上変換回路80は、入力されたノート
コード(LKNC)に対して所定の半音上または
全音上のノートコードを出力するようにしたリー
ドオンリイメモリによつても構成することができ
る。 半音上変換回路79から出力された下鍵盤押圧
鍵の半音上のノートコードLKNC(C)は比較回
路75及び77の他の入力に加わる。全音上変換
回路80から出力された下鍵盤押圧鍵の全音上の
ノートコードLKNC(W)は比較回路76及び7
8の他の入力に加わる。比較回路74乃至78は
両入力が一致したとき一致出力EQが“1”とな
り、該一致出力EQがノア回路81に入力される。
ノア回路82のいずれかの入力が“1”となる
と、イネーブル信号ENBが“0”となり、ゲー
ト73を遮断する。 比較回路74は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵のノートコード
LKNCが一致したときイネーブル信号ENBを
“0”にしてゲート73を遮断し、キーコード
UKCD1を禁止するためのものである。このと
き比較回路72の出力(A>B)は“0”であ
り、1オクターブ下のオクターブコードULOC−
1がセレクタ71で選択されている。従つて、新
たに形成されたキーコードUKCD1は上鍵盤最
低押圧鍵の1オクターブ下の同一音名の音を表わ
しており、このキーコードUKCD1が比較回路
74の働きによつてゲート73で阻止される。 比較回路75は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC(C)とが一致したとき、キーコード
UKCD1を禁止するためのものである。このと
き、下鍵盤押圧鍵の音名(LKNC)は上鍵盤最
低押圧鍵の音名(ULNC)の半音下の音程関係
にある。従つて、新たに形成されたキーコード
UKCD1が上鍵盤最低押圧鍵の半音下の音を表
わしている場合、そのキーコードUKCD1はゲ
ート73で阻止される。 比較回路76は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC(W)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最低押圧鍵の音名(ULNC)
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD1が上鍵盤最低押圧鍵
の全音下の音を表わしている場合もそのキーコー
ドUKCD1はゲート73で阻止される。 比較回路77は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC(C)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最高押圧鍵の音名(UHNC)
の半音下の音程関係にあり、新たに形成されたキ
ーコードUKCD1も上鍵盤最高押圧鍵の半音下
の音名である。この場合も、一致出力EQにもと
づいてイネーブル信号ENBが“0”になるので、
キーコードUKCD1が阻止される。 比較回路78は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC(W)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最高押圧鍵の音名(UHNC)
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD1が上鍵盤最高押圧鍵
の全音下の音程関係にあり、該キーコード
UKCD1はゲート73で阻止される。 上鍵盤最低押圧鍵と同じ音名あるいは半音下あ
るいは全音下のキーコードUKCD1(すなわち
自動音)を禁止した理由は、音程の近い複数音を
同時に発音することにより音が不鮮明になること
を防ぐためである。上鍵盤最高押圧鍵の半音下あ
るいは全音下の音名のキーコードUKCD1を禁
止した理由は、上鍵盤最低押圧鍵の1オクターブ
下の音(UKHD*)を発生する場合にこの
UKHD*の音とキーコードUKCD1にもとずく
音との音程が近くなり、そのままでは発生音が不
鮮明になるからである。上鍵盤最高押圧鍵の1オ
クターブ下の音を自動的に発生する機能を選択し
ない場合、すなわちスイツチ29がオフの場合、
上鍵盤最高押圧鍵のキーコードUKHD(従つてノ
ートコードUHNCも)も発生されないので、比
較回路77,78から下鍵盤のノートコード
LKNCに対応して一致出力EQが生じることはな
く、上鍵盤最高押圧鍵の半音下または全音下のキ
ーコードUKCD1が禁止されることはない。 尚、この例では上鍵盤最低押圧鍵よりも自動音
(UKCD1)が高くなることはないが、もし高く
なることがあるように回路変更した場合は上鍵盤
最低押圧鍵の半音上あるいは全音上の自動音
(UKCD1)も禁止するように禁止制御回路31
を構成することができる。ところで、上鍵盤最高
押圧鍵の1オクターブ下の音よりもキーコード
UKCD1にもとづく自動音が高くなることはこ
の実施例においても起り得る。そのため、上鍵盤
最高押圧鍵の半音上あるいは全音上の音名に対応
するキーコードUKCD1も禁止するように禁止
制御回路31を構成してもよい。 ノア回路81には比較回路74〜78の出力
EQのほかに上鍵盤最低音ラツチ回路24からの
上鍵盤オールオフ信号UKOFF及び下鍵盤データ
ゲート25で選択された下鍵盤のキーオン信号
LKONをインバータ82で反転した信号が入力
される。従つて、上鍵盤で全く鍵が押圧されてい
ない場合(UKOFFが“1”)あるいは下鍵盤の
キーコード(N1〜B3)がラツチ回路49(第
4図)から出力されていないとき(LKONが
“0”)もイネーブル信号ENBが“0”となり、
ゲート73が遮断される。 LK/UKデータ変換回路30において、ゲー
ト73で選択出力されたキーコード(UKCD2)
はゲート83に入力される。ゲート83は遅延制
御回路32からの信号によつて制御される。自動
音を遅延発音する機能を施さない場合は遅延制御
回路32は働かず、ゲート83は常に導通状態と
なる。すなわち、第8図に詳細を示す遅延制御回
路32において遅延機能選択スイツチ84がオフ
の場合、遅延制御信号DLYは“0”であり、第
6図のゲート83に付属するインバータ85で該
信号DLYが反転されてオア回路86を介してゲ
ート83の制御入力に常に“1”が加わり、ゲー
ト83が常に導通する。 まず、遅延機能を施さない場合について説明す
る。その場合、ゲート73で選択出力されたキー
コードUKCD2は常にゲート83を通過し、自
動音のキーコード(UKCD*)としてLK/UK
変換データゲート33に加わる。LK/UK変換
データゲート33はオア回路88の出力によつて
制御されるゲート87を含んでいる。オア回路8
8にはタイミング信号発生回路21からの信号Y
28,Y31,Y34,Y37,Y40,Y4
3,Y46(第5図e参照)が入力される。これ
らの信号Y28〜Y46は第4図のラツチ回路4
9から各下鍵盤専用チヤンネルL9〜L11のキ
ーコードN1〜B3が送出されるタイミング(第
5図f参照)に対応している。各下鍵盤専用チヤ
ンネルL9〜L11のキーコード(LKD)をオ
クターブ変更して得られた自動音のためのキーコ
ードUKCD*が前記信号Y28〜Y46に対応
して3タイムスロツト毎に時分割的にゲート87
から出力される。ゲート87,33から出力され
るキーコードUKCD*のタイミングを第5図q
に示す。 ここで、第7図の例におけるLK/UKデータ
変換回路30及びLK/UK変換データゲート3
3の各種信号の状態を同図g〜kに示す。下鍵盤
データゲート25においてはチヤンネルL9,L
2,L5に割当てられている下鍵盤押圧鍵E3,
C3,G3が下鍵盤押圧鍵キーコードLKDとし
て第7図gに示すように選択される。この例の場
合上鍵盤最低押圧鍵のキーコードUKLDとして
E5がラツチ回路24の一時記憶回路64に記憶
されている(第7図f)。下鍵盤押圧鍵E3,C
3,G3の音名E,C,Gは上鍵盤最低押圧鍵の
音名Eと同じもしくはEより高い(第1表参照)
ので、セレクタ71では減算器70から出力され
る上鍵盤最低押圧鍵E5のオクターブコード(B
3,B2,B1=“011”)を1オクターブ下げた
オクターブコードULOC−1(B3,B2,B1
=“010”)を選択する。従つて、ゲート73の入
力側に与えられるキーコードUKCD1のオクタ
ーブコードB3,B2,B1はすべて“010”で
あり、第7図hに示すようにキーコードUKCD
1としてE4,C5,G4が得られる(第2表参
照)。また、下鍵盤押圧鍵E3と上鍵盤最低押圧
鍵E5が同一音名であるので、E4のキーコード
UKCD1に対応してイネーブル信号ENBが“0”
となるが、C及びGとEは全音程以上離れている
のでC5及びG4のキーコードUKCD1に対応
してイネーブル信号ENBは“1”となる(第7
図i)。従つてゲート73から出力されるキーコ
ードUKCD2は第7図jに示すようにC5とG
4だけであり、E4は禁止される。このC5とG
4のキーコードUKCD2は信号Y37とY40
のタイミングでゲート33で選択され、第7図k
に示すように自動音のキーコードUKCD*とし
てC5とG4がゲート33から出力される。 上鍵盤データゲート22から出力される上鍵盤
押圧鍵のキーコードUKD、最高音変換データゲ
ート27から出力される上鍵盤最高押圧鍵の1オ
クターブ下のキーコードUKHD*、及びLK/
UK変換データゲート33から出力されるキーコ
ードUKCD*はオア回路群28で1組のキーコ
ードバス89(キーコードN1〜B3に対応する
7ビツトのラインから成る)に多重化される。第
5図o,p,qあるいは第7図c,e,kに示す
ように各キーコードUKD,UKHD*,UKCD*
のタイミングは3ビツトタイムづつずれているの
で異なるキーコードが重り合うことはない。 次に、遅延機能を施す場合について述べる。遅
延機能を施す場合は第8図の遅延機能選択スイツ
チ84をオンにし、遅延制御信号DLYを“1”
にする。信号DLYが“1”になると、第6図の
インバータ85の出力は“0”となり、アンド回
路90が動作可能となる。アンド回路90の他の
入力には遅延制御回路32からデイレイゲート信
号DLGが与えられており、ゲート83はこのデ
イレイゲート信号DLGによつて制御される。第
6図のLK/UKデータ変換回路30において、
ゲート73からゲート83に与えられるキーコー
ドUKCD2は7入力型のオア回路91にも入力
される。ゲート73から何らかのキーコード
UKCD2,N1〜B3が出力されたときオア回
路91の出力が“1”となり、これが自動音キー
オン信号AKONとして遅延制御回路32に入力
される。 第8図に示す遅延制御回路32において、キー
オン信号AKONはラツチ回路92〜98のデー
タ入力Dに夫々入力される。各ラツチ回路92〜
98のストローブ入力SにはキーコードUKCD
2の出力タイミングに対応する信号Y28,Y3
1,Y34,Y37,Y40,Y43,Y46が
各別に加わる。下鍵盤押圧鍵のキーコードLKD
にもとづいて形成される自動音のキーコード
UKCD2は、第5図fに示す下鍵盤専用チヤン
ネルL9〜L11のタイミングに対応して発生す
る。信号Y28,Y31・…Y46もこの下鍵盤
専用の個々のチヤンネルL9,L12,…L11
のタイミングに対応して発生するので、各チヤン
ネルL9〜L11の下鍵盤キーコードLKDにも
とづいて形成されたキーコードUKCD2(最大
で7個)に対応するキーオン信号AKONの各々
は各ラツチ回路92〜95の各々に確実にラツチ
される。時分割的に発生したキーオン信号
AKONはこのラツチ回路92,98において直
流化される。従つてラツチ回路92〜98の出力
をみると、発生中の自動音(UKCD2)に対応
するものが持続的に“1”となつており、その他
は“0”である。第7図の例では、チヤンネルL
2とL5に対応してC5とG4のキーコード
UKCD2が発生されるので、キーオン信号
AKONは同図に示すように発生される。従つ
てその場合、信号Y37,Y40に対応してラツ
チ回路95及び96にキーオンAKONがラツチ
される。 各ラツチ回路92〜98に対応してセツト−リ
セツト型のフリツプフロツプ99〜105が設け
られている。また、ラツチ回路92〜98の出力
は微分回路106〜112に夫々入力される。微
分回路106〜112に夫々入力される。微分回
路106のみ詳細を示したが他の回路107〜1
12も同一構成であり、ラツチ回路92〜98の
出力が“0”から“1”に立上つたときに1μs幅
のパルスを出力する。各微分回路106〜112
の出力はオア回路113に加えられる。キーコー
ドUKCD2が新たに発生された場合、ラツチ回
路(92〜98のいずれか1つ)の出力は“0”
から“1”に立上る。これにもとづいて対応する
微分回路(106〜112のうち1つ)から
“1”パルスが発生され、オア回路113から出
力される。従つてオア回路113の出力は新たに
キーコードUKCD2が発生されたこと(ニユー
キーオンNKON)を表わしている。オア回路1
13の出力“1”はアンド回路114〜120に
加えられる。アンド回路114〜120の他の入
力にはラツチ回路92〜98の出力をインバータ
で反転した信号が与えられ、各アンド回路114
〜120の出力はフリツプフロツプ99〜105
のリセツト入力(R)に与えられる。従つて、ニ
ユーキーオンNKONのとき、キーオン信号
AKONを記憶していないラツチ回路(92〜9
8のうち出力が“0”のもの)に対応するフリツ
プフロツプ99〜105がリセツトされる。 フリツプフロツプ99〜105のセツトは、以
下に述べるように、キーオン信号AKONを記憶
しているラツチ回路92〜98に対応するものだ
けに関して、時間的にずらして順番に行なわれ
る。アンド回路121〜127、オア回路128
〜132、インバータ133〜138,146〜
152及び遅延フリツプフロツプ139〜145
によつてフリツプフロツプ99〜105のセツト
制御のために優先回路が構成されている。優先順
位最上位がフリツプフロツプ99であり、以下1
00,101,102,103,104,105
の順である。アンド回路121〜127のいずれ
かから信号“1”が出力されたとき、それに対応
するアンド回路153〜159を介してフリツプ
フロツプ99〜105のセツト入力(S)に信号
“1”が与えられる。アンド回路122〜127
にはそれよりも優先順位が上位のアンド回路12
1〜126の出力がオア回路128〜132及び
インバータ133〜138を介して入力されてお
り、アンド回路121〜126の出力が“1”
(セツト信号)のときそれよりも下位のアンド回
路122〜127をすべて動作不能としている。
アンド回路121〜127をすべて動作不能とし
ている。アンド回路121〜127の他の入力に
はラツチ回路92〜98の出力及び自己に対応す
るフリツプフロツプ99〜105の出力(Q)を
遅延フリツプフロツプ139〜145で遅延し更
にインバータ146〜152で反転した信号が加
えられる。従つて、或るフリツプフロツプ99〜
105が一旦セツトされると、そのフリツプフロ
ツプに対応するアンド回路121〜127は動作
不能となり、それよりも下位のアンド回路122
〜127のうちラツチ回路93〜98の出力が
“1”となつているものの中で最優先のものが動
作可能となる。こうして、優先順位に従つて順番
にアンド回路121〜127からセツト信号が発
生される。 アンド回路153〜159の他の入力には、発
振器160の発振パルスを微分回路161で整形
したタイミングパルスTPが入力される。発振器
160は2ms乃至16ms程度の範囲で周波数調整
可能な比較的遅いクロツクパルスを発振する。微
分回路161では、発振器160から発振したパ
ルスをその立上り近辺においてタイミング信号Y
1(第5図e)に同期して1度だけ選択し、タイ
ミングパルスTPを得る。従つてタイミングパル
スTPは発振器160の発振出力と同じ周期をも
ち、かつ、信号Y1と同じパルス幅(1μs)のパ
ルスである。 アンド回路121〜127のいずれか1つから
出力されているセツト信号はタイミングパルス
TPが発生したときに、対応するアンド回路15
3〜159を介してフリツプフロツプ99〜10
5のセツト入力(S)に供給される。従つて、或
るフリツプフロツプ99〜105がセツトされた
ときからそれよりも下位のフリツプフロツプ10
0〜105が次にセツトされるまでにはタイミン
グパルスTPの周期に等しい2乃至16ms程度の時
間遅れがある。このフリツプフロツプ99〜10
5のセツトタイミングの時間遅れによつて、自動
音用のキーコードUKCD*を時間的にずられて
順番に発生し、複数の自動音(和音)の発音開始
時点を順次ずらす効果が得られる。尚、一旦セツ
トされたフリツプフロツプ99〜105は次にリ
セツトされるまでセツト状態が保持される。 フリツプフロツプ99〜105のセツト出力
(Q)はアンド回路162〜168に夫々入力さ
れる。アンド回路162〜168の他の入力に
は、夫々に対応するラツチ回路92〜98に入力
されているのと同じ信号Y28,Y31,Y34
…Y46が各別に入力される。これらのアンド回
路162〜168は各フリツプフロツプ99〜1
05の出力を元の時分割タイミング(第5図fに
示す下鍵盤専用チヤンネルL9〜L11のタイミ
ング)に戻すための回路であり、これらの出力が
オア回路169を介してデイレイゲート信号
DLGとして第6図のアンド回路90に供給され
る。LK/UKデータ変換回路30のゲート83
はこのデイレイゲート信号DLGのタイミングで
導通制御される。 第7図の場合を例にして、遅延制御回路32の
動作を示すと第9図のようになる。第7図jに示
すキーコー、UKCD2に対応して第7図に示
すように発生される自動キーオン信号AKONを、
タイムスケールを縮少して示すと第9図aのよう
になるる。下鍵盤専用チヤンネルL2とL5のタ
イミングに対応して発生したキーオン信号
AKONは信号Y37とY40にもとづいてラツ
チ回路95及び96に夫々ラツチされる。それま
でのラツチ回路95,96の内容が“0”であつ
た場合は第9図bに示すようにニユーキーオン信
号NKONがオア回路113から発生される。 ラツチ回路95と96は95の方が優先するの
で、初めはアンド回路124から信号“1”が出
力され、アンド回路125はオア回路130及び
インバータ136を介して動作不能にされてい
る。第9図cに示すようにタイミングパルスTP
が発生すると、アンド回路124からの信号
“1”によつてアンド回路156が“1”を出力
し、フリツプフロツプ102がセツトされる。以
後、フリツプフロツプ102は第9図dに示すよ
うにセツト状態となる。タイミング信号Y37に
従つてフリツプフロツプ102の出力(Q)がア
ンド回路165で選択され、第9図fに示すよう
にデイレイゲート信号DLGが得られる。初めは
信号Y37に対応するデイレイゲート信号DLG
しか得られないので、ゲート33(第6図)から
出力される自動音用のキーコードUKCD*は第
9図gに示すようにC5に対応するものだけであ
る。フリツプフロツプ102がセツトされたこと
により、遅延フリツプフロツプ142、インバー
タ149を介してアンド回路124が動作不能と
なり、今度はラツチ回路96に対応するアンド回
路125が動作可能となる。 それから数ms経過すると、再びタイミングパ
ルスTPが発生する。今度はアンド回路125か
らのセツト信号がアンド回路157を介してフリ
ツプフロツプ103に与えられ、第9図eに示す
ように該フリツプフロツプ103がセツトされ
る。以後は、タイミング信号Y37,Y40に従
つてフリツプフロツプ102,103の出力Qが
アンド回路165,166で選択され、第9図f
に示すように信号Y37,Y40に対応して2つ
のデイレイゲート信号DLGが発生され、同図g
に示すようにC5とG4のキーコードUKCD*
がゲート33(第6図)から出力される。以上の
ようにして、自動音C5,G4が1音づつ順番に
遅延されて発音される。この遅延時間は第8図の
発振器160の発振周期を調整することにより可
変される。 尚、第7図の例では、自動音キーコード形成回
路16(第6図)の動作を理解し易くするため
に、上鍵盤で2つの鍵(A#5とE5)が押圧さ
れているものとしている。しかしこれは特殊な例
であつて、一般的には上鍵盤はメロデイ演奏に使
用され、下鍵盤は和音演奏に使用されるので、上
鍵盤では同時には1鍵しか押圧されない。上鍵盤
で1鍵しか押圧されていない場合は、最高押圧鍵
(UKHD)と最低押圧鍵(UKLD)は同じ鍵であ
る。 再割当て回路 第10図は再割当て回路17における割当て準
備回路34、キーコード記憶回路35、比較回路
36及び割当て制御部37の詳細例を示すもので
ある。第6図に示すオア回路群28からキーコー
ドバス89を介して第10図の割当て準備回路3
4内のゲート170に与えられるキーコード
UKD,UKHD*,UKCD*のタイミングは、第
5図o,p,qを多重化した状態であり、第11
図aに示すようになつている。すなわち個々のキ
ーコードの時間幅は1タイムスロツトの幅(1μs)
であり、それらが48タイムスロツト(48μs)の間
で1通り時分割的に供給され、その時分割供給が
48タイムスロツト毎に繰返される。割当て準備回
路34では、バス89に与えられる1μs幅のキー
コードUKD,UKHD*,UKCD*の幅を後段の
割当て処理に適した48μsに近い時間幅に拡大整形
する。 バス89に与えられたキーコードUKD,
UKHD*,UKCD*はゲート170、オア回路
群171を介して16ステージ/7ビツトのシフト
レジスタ172に記憶される。シフトレジスタ1
72への記憶は次のようにして制御される。クロ
ツクパルスφによつて1μs毎にシフト駆動される
シフトレジスタ172の出力はオア回路173に
加えられる。オア回路173の出力はアンド回路
174に加えられる。アンド回路174の他の入
力には48タイムスロツトの初めの16タイムスロツ
ト(16μs)に対応する信号H1(第5図k参照)
が入力されている。シフトレジスタ172の全16
ステージに全くキーコードが記憶されていない場
合は信号H1の発生中アンド回路174の条件は
1度も成立しない。 アンド回路174の出力はオア回路175を介し
て遅延フリツプフロツプ176に入力される。遅
延フリツプフロツプ176の出力はアンド回路1
77、オア回路175を介して自己保持される
が、アンド回路177の他の入力には信号Y48
(第5図e)を反転した信号Y48が入力されて
いるので、48タイムスロツトの終わりで自己保持
が解除される。シフトレジスタ172の内容が空
のときは前述のようにアンド回路174から1度
も信号“1”が発生されないので、遅延フリツプ
フロツプ176の出力は常に“0”である。 遅延フリツプフロツプ176の出力はインバー
タ178で反転され、アンド回路179に入力さ
れる。最終タイムスロツト「48」(信号Y48
のタイミング)でインバータ178の出力が
“1”の場合は、シフトレジスタ172にキーコ
ードが全く記憶されていないこと(ノーキーコー
ドNOKC)を表わしている。アンド回路179
の他の入力には信号Y48が入力されており、フ
リツプフロツプ180がリセツト状態のときにノ
ーキーコード信号NOKCが“1”であれば信号
Y48のタイミングでアンド回路179から
“1”が出力され、フリツプフロツプ180がセ
ツトされる。ノーキーコード信号NOKC、アン
ド回路179から出力されるセツト信号SET及
びフリツプフロツプ180の状態の一例を第12
図a,b,cに示す。 フリツプフロツプ180の出力Qは遅延フリツ
プフロツプ181で1μs遅延され、ロード信号
LOAD(第12図d参照)としてゲート170の
イネーブル入力(EN)に供給される。また、ロ
ード信号LOADはオア回路182を介してゲー
ト183のイネーブル入力(EN)に加えられ
る。更に、遅延フリツプフロツプ181の出力
(LOAD)はアンド回路184に加えられる。ア
ンド回路184の他の入力には信号Y48が加え
られており、フリツプフロツプ180がセツトさ
れた状態で48μs経過すると次の信号Y48のタイ
ミングでアンド回路184の条件が成立し、リセ
ツト信号RESET(第12図e)が発生される。
尚、リセツトのときはインバータ185を介して
アンド回路179が不動作とされ、リセツト信号
が優先するようになつている。従つて、フリツプ
フロツプ180は48μsの間だけセツト状態とな
り、ロード信号LOADも48μsの間だけ発生する。 ロード信号LOADが発生しているときはゲー
ト170と183が共に導通する。ゲート183
にはシフトレジスタ172の最終ステージの出力
が与えられ、該ゲート183からオア回路群17
1を介してシフトレジスタ172の最初のステー
ジに帰還されるようになつている。従つて、ロー
ド信号LOADの発生中は、シフトレジスタ17
2の記憶の自己保持とバス89からのキーコード
の読込みとが一緒に行なわれる。第11図aに示
すようにバス89に現われるキーコード(UKD,
UKHD*,UKCD*)は2ビツトタイムの間隔
を空けて飛び飛びに現われるので、ゲート170
と183を同時に導通することにより異なるデー
タが重なる不都合は生じない。ロード信号
LOADが発生している48μs(Y1からY48まで
のタイミング)の期間におけるシフトレジスタ1
72への入力データの状態を第11図bに示す。
尚、第11図aの各キーコードを区別するために
各キーコードに対して1〜15の参照番号を付し
た。まず、最初の16μs(第5図kに示す信号H1
のタイミング)では、参照番号1〜5のキーコー
ドがバス89、ゲート170を介してシフトレジ
スタ172に入力される。次の16μs(第5図に
示す信号H2のタイミング)では、参照番号6〜
10のキーコードがバス89、ゲート170を介
してシフトレジスタ172に入力され、その合間
に先にシフトレジスタ172に記憶された参照番
号1〜5のキーコードがゲート183を介して帰
還入力される。最後の16μs(第5図mに示す信号
H3のタイミング)では、参照番号11〜15の
キーコードがバス89、ゲート170を介してシ
フトレジスタ172に入力され、その合間に先に
シフトレジスタ172に記憶された参照番号1〜
10のキーコードがゲート183を介して帰還入
力される。こうして、ロード信号LOADの発生
中にバス89に現われたキーコード(UKD,
UKHD*,UKCD*)(最大で15個)がすべてシ
フトレジスタ172に記憶される。 シフトレジスタ172に記憶されたキーコード
が最終ステージから出力されるときオア回路17
3の出力は“1”となり、このオア回路173の
出力“1”が信号H1の発生時にアンド回路17
4から出力される。最初にシフトレジスタ172
に3個のキーコードが記憶されたものとして、ア
ンド回路174の出力の一例を第12図fに示
す。 アンド回路174の出力はアンド回路186に
加わる。アンド回路186の他の入力にはフリツ
プフロツプ187の出力Qとキーオフ検査信号X
を反転した信号Xが加えられる。フリツプフロツ
プ187は信号Y48によつて定期的にセツトさ
れるので初めはセツト状態となつている。またキ
ーコーダ11(第1図)からキーオン検査信号X
が発生されていない通常の状態では信号Xは
“1”である。従つて、アンド回路174から最
初に信号“1”が出力されたときアンド回路17
4から最初に信号“1”が出力されたときアンド
回路186の条件が成立し、データラツチパルス
DL(第12図h)が1個発生される。データラツ
チパルスDLはラツチ回路188のストロープ入
力Sに加わり、このときシフトレジスタ172か
ら該ラツチ回路188に入力されている1つのキ
ーコードをラツチする。同時に、データラツチパ
ルスDLのタイミングでインバータ189の出力
が“0”になり、記憶保持用のゲート183が一
時遮断され、ラツチ回路188にラツチされたキ
ーコードのシフトレジスタ172での記憶をクリ
アする。また、データラツチパルスDLは遅延フ
リツプフロツプ190を介してフリツプフロツプ
187のリセツト入力Rに加わり、フリツプフロ
ツプ187の出力Qを直ちに“0”にする(第1
2図g)。これによりアンド回路186が動作不
能となり、結局、48μsの間でその初めの部分(信
号H1の期間)において1度だけデータラツチパ
ルスDLが発生される。 ラツチ回路188にラツチしたキーコードが1
つシフトレジスタ172で消去されたので、次の
信号H1のタイミングでは第12図fに示すよう
に2個のパルスがアンド回路174から発生され
る。そして、前述と同様にデータラツチパルス
DLが発生され、ラツチ回路188に別のキーコ
ードがラツチされ、そのキーコードの記憶がシフ
トレジスタ172でクリアされる。更に次の信号
H1のタイミングではアンド回路174の出力パ
ルスは1個となり、このパルスに対応してデータ
ラツチパルスDLが発生され、ラツチ回路188
の記憶キーコードが書替えられ、該キーコードの
記憶がシフトレジスタ172でクリアされる。こ
うしてシフトレジスタ172の記憶が空になるま
で、約48μs毎にデータラツチパルスDLが発生さ
れる。シフトレジスタ172の記憶が空になる
と、前述と同様に、ロード信号LOADが48μsの
間発生し、キーコードバス89のキーコード
(UKD,UKHD*,UKCD*)が再びシフトレ
ジスタ172にとり込まれる。ラツチ回路188
から出力されるキーコードUKCの一例を第12
図iに示す。各キーコード(A#5,C5,G
4)がほぼ信号Y48から次のY48にかけて約
48μsの時間幅に拡大整形されていることが同図か
ら理解できる。尚、最後にラツチされたキーコー
ドG4は次のデータラツチパルスDLが発生する
までラツチされ続けるが、この点に問題は生じ
ず、要するに割当て処理に必要な最小時間(この
例では信号H2からH3にかけての約32μs)が確
保されれば、それよりも長くなつてもさしつかえ
ない。 ところで、後段における割当て処理において離
鍵検出を行なうために、キーオフ検査信号Xの反
転信号Xがアンド回路186に入力され、更にラ
ツチ回路188の内容がこのキーオフ検査信号X
によつてクリアされるようになつている。これに
より、キーオフ検査信号Xの発生時にはラツチ回
路188の出力はすべて“0”となり、キーコー
ドUKCが送出されない状態となる。また、アン
ド回路186が不動作となることによりデータラ
ツチパルスDLも発生されることはない。 時間幅が拡大整形されたキーコードUKCはキ
ーコード記憶回路35のセレクタ191のA入力
及び比較回路36の比較器192のA入力とオア
回路193に入力される。キーコード記憶回路3
5、比較回路36、割当て制御部37及び第13
図に詳細を示すトランケート回路38から成る回
路は、割当て準備回路34から供給されるキーコ
ードUKCを7個の上鍵盤専用チヤンネル(第2
図bに示す時分割タイミング)に適宜割当てるた
めの回路である。これらの割当て用の回路35〜
38は、公知の特願昭52−93992号(特開昭54−
28614号)(発明の名称「電子楽器」)の明細書中
に示された「発音割当て回路部」と同一の技術思
想にもとづいて構成されているので、その詳細動
作は公知の上記明細書より容易に理解できるであ
ろう。従つて本明細書中では簡単に説明する。 キーコード記憶回路35はセレクタ191と1
6ステージ/7ビツトのシフトレジスタ194を
含んでおり、上鍵盤専用の各チヤンネルに割当て
られたキーコードはこのシフトレジスタ194に
記憶される。シフトレジスタ194の出力はセレ
クタ191のB入力に加わり、シフトレジスタ1
94に戻されて記憶保持される。割当て制御部3
7からロード信号LDが与えられたときセレクタ
191のA入力を選択し、B入力を禁止する。通
常は電源投入時にのみ発生されるイニシヤルクリ
ア信号ICが“0”であり、ノア回路195の出
力が“1”となつてセレクタ191のB入力を選
択し、シフトレジスタ194の記憶を保持する。 シフトレジスタ194の出力は比較器192の
B入力に加えられる。比較器192はA=Bのと
き出力“1”を生じる。A=Bとは、割当て準備
回路34から供給されたキーコードUKCが既に
キーコード記憶回路35に記憶されていることを
意味する。アンド回路196には比較器192の
出力、オア回路193の出力、上鍵盤専用チヤン
ネルの時分割タイミング(第2図b)を表わす信
号YUK(第5図n)が入力される。何らかのキー
コードUKCが与えられている場合、オア回路1
93の出力KONは“1”である。従つて、比較
器192の一致検出出力(A=B)が上鍵盤専用
チヤンネルのものであり、かつ「0」でないキー
コードUKCにもとづいて発生された場合はアン
ド回路196から一致信号EQが発生される。尚、
シフトレジスタ194はクロツクパルスφにもと
づいてシフトされているため、キーコードUKC
と全チヤンネルの割当て済みキーコード(UKC
*)との比較は、遅くとも信号H3(第5図m)
が発生する前に完了する。 一致信号EQ及びキーコード検出信号KONはア
ンド回路197に入力される。アンド回路197
の他の入力にはキーオンメモリとしてのシフトレ
ジスタ198からのキーオン信号KO1*が入力
される。或る上鍵盤専用チヤンネルのタイムスロ
ツトにおいてアンド回路197の条件が成立した
場合は、今供給されているキーコードUKCがそ
のチヤンネルに既に割当てられていることを意味
している。従つて、そのような場合はロード信号
LDを発生しない。アンド回路197の出力はオ
ア回路198、アンド回路199を介して遅延フ
リツプフロツプ200に記憶される。アンド回路
197の出力“1”は遅延フリツプフロツプ20
0に一旦記憶されると、信号Y48のタイミング
でその反転信号Y48によつてアンド回路199
が不動作となるまで記憶される。従つて、その場
合、インバータ201を介してアンド回路20
2,203が不動作となり、ロード信号LDが発
生されない。 今供給されているキーコードUKCがまだ上鍵
盤専用チヤンネルのどのチヤンネルにも割当てら
れていない場合はアンド回路197の出力は常に
“0”であり、インバータ201の出力は“1”
である。従つてアンド回路202の条件が成立
し、信号H3の発生期間(第5図m)に対応し
て、かつすでに離鍵されたチヤンネル(KO1*
が“0”)であつてかつトランケートすべき上鍵
盤専用チヤンネルに対応してアンド回路203か
ら1発のロード信号LDが発生される。トランケ
ートすべきチヤンネルは第13図に示すトランケ
ート回路38から与えられるトランケートチヤン
ネル指定信号TRによつて指定される。この信号
TRは、既に割当てられている上鍵盤音(自動音
も含む)のうち最も古く離鍵された音(自動音は
現実には鍵の操作に直接対応していないがキーオ
ン信号KO1*が“0”となることにより離鍵と
見なされる)の割当てチヤンネル時間に同期して
発生される。このトランケートチヤンネル指定信
号TRがアンド回路204を介してアンド回路2
03に入力され、同回路203から単一の上鍵盤
専用チヤンネル時間に対応してロード信号LDを
発生させる。このロード信号LDはオア回路20
5、アンド回路206を介して遅延フリツプフロ
ツプ207に記憶され、インバータ208を介し
てアンド回路204更には203を不動作にす
る。従つて、ロード信号LDは1つの上鍵盤専用
チヤンネル時間に対応して1度しか発生されな
い。 このロード信号LDに従つて、キーコードUKC
をシフトレジスタ194に記憶させ、かつオア回
路209を介してシフトレジスタ198に“1”
(キーオン信号KO1*)を記憶させる。こうし
て、適当な上鍵盤チヤンネルにキーコードUKC
が割当てられる。キーオンメモリとしてのシフト
レジスタ198の記憶はアンド回路210を介し
て保持されるが、アンド回路211からキーオフ
検出信号KOFが出力されたときクリアされる。 ロード信号LDはオア回路212を介してキー
オン一時メモリとしてのシフトレジスタ213に
記憶される。このシフトレジスタ213の記憶
は、キーオフ検査信号Xの発生毎に一旦クリアさ
れる。つまりアンド回路214にキーオフ検査信
号Xと信号H2が入力され、キーオフ検査信号X
の発生時におけるアンド回路214からの出力
“1”によつてインバータ215及びアンド回路
216を介してシフトレジスタ213の自己保持
ループが遮断され、該レジスタ213の全16ステ
ージの記憶がすべて一旦クリアされる。その後、
次のキーオフ検査信号Xが発生する前に、割当て
済みのキーコードUKC*と同じキーコードUKC
が到来すると、アンド回路197の出力が“1”
となり、アンド回路217、オア回路212を介
してシフトレジスタ213に“1”が記憶され
る。これはそのキーコードUKCに係る鍵が依然
として押圧中であることを意味する。しかし、離
鍵されたものとして扱われるキーコードに関して
は、同じキーコードUKCが供給されないので、
そのキーコードが割当てられたチヤンネルに対応
するシフトレジスタ213の記憶はクリアされた
ままである。従つて、その場合、次のキーオフ検
査信号Xが発生しことき、当該チヤンネルに対応
するシフトレジスタ213の出力は“0”であ
り、インバータ218の出力が“1”となつてア
ンド回路211が動作可能となる。アンド回路2
11の他の入力にはシフトレジスタ198からの
キーオン信号KO1*及びアンド回路214の出
力が加わつており、キーオフにもかかわらず未だ
キーオンの取扱い(KO1*が“1”)となつてい
ることを条件に該アンド回路211からキーオフ
検出信号KOFを発生する。 このキーオフ検出信号KOFはオア回路219
を介してキーオフメモリとしてのシフトレジスタ
220に入力される。シフトレジスタ220のキ
ーオフ記憶信号KOFMはアンド回路221を介
して記憶保持されるが、当該チヤンネルに対応し
てロード信号LDが発生したときにインバータ2
22からの信号によりクリアされる。尚、キーオ
フ検出信号KOFが発生したとき、その直前まで
当該チヤンネルのキーオフ記憶が“0”であつた
ことを条件にアンド回路223からニユーキーオ
フ信号NKFが発生される。 第13図に示すトランケート回路38におい
て、第10図の割当て制御部37から供給された
キーオン記憶信号KOFMはゲート224のイネ
ーブル入力EN及びアンド回路225に入力さ
れ、ニユーキーオフ信号NKにはアンド回路22
6に入力される。4ビツトの加算器227、ゲー
ト224、16ステージ/4ビツトのシフトレジス
タ228から成るカウンタは、上鍵盤専用の各チ
ヤンネルに割当てられた鍵の離鍵後において離鍵
された他の鍵の離鍵回数を各チヤンネル別に時分
割的に計数するためのものである。従つて、シフ
トレジスタ228において最大値を保有している
チヤンネルに割当てられた鍵が最も古く離鍵され
たものであるということができる。尚、電源投入
時において、シフトレジスタ228の全16ステー
ジはイニシヤルクリア信号ICにもとづいて最小
値“0001”にブリセツトされる。これは初めは全
チヤンネルにおいてトランケートチヤンネル指定
信号TRが発生し得るようにするためである。 ニユーキーオフ信号NKFは、或る鍵の離鍵時
においてその鍵が割当てられた上鍵盤専用のチヤ
ンネル時間に同期して1度だけ発生される。従つ
て、加算器227及びシフトレジスタ228から
成るカウンタにおいてこのニユーキーオフ信号
NKFの数を計数することにより、離鍵回数を計
数することができる。アンド回路226,22
9、オア回路230を介してニユーキーオフ信号
NKFを遅延フリツプフロツプ231に記憶する。
アンド回路225では、或る鍵が離鍵されたとき
(遅延フリツプフロツプ231の出力が“1”)、
上鍵盤専用チヤンネル(YUKが“1”)に割当て
られている鍵のうち離鍵中のもの(KOFMが
“1”)に対応して“1”を出力する。このアンド
回路225の出力が加算器227に供給される。 1ステージ/4ビツトのシフトレジスタ233
及びセレクタ232はシフトレジスタ228の記
憶計数値のうち最大値を記憶するものである。シ
フトレジスタ233の出力はセレクタ232のB
入力を介して自己保持される。シフトレジスタ2
33の出力はゲート234を介して上鍵盤専用チ
ヤンネルのタイミングYUKで比較器235に入
力される。比較器235はシフトレジスタ233
に記憶した最大値とシフトレジスタ228から出
力される各チヤンネルの計数値とが一致したとき
(A=B)、そのチヤンネルのタイミングに対応し
てトランケートチヤンネル指定信号TRを発生す
る。シフトレジスタ233の記憶よりもシフトレ
ジスタ228の出力の方が大きい場合(A>B)、
比較器235からアンド回路236に信号“1”
が与えられ、セレクタ232のA入力を介してシ
フトレジスタ228の出力がシフトレジスタ23
3に記憶される。このシフトレジスタ233の最
大計数値の記憶書替えは、信号H2が発生してい
るときに上鍵盤専用チヤンネルのタイミング
YUKでのみ行なわれる。一方、シフトレジスタ
233の記憶保持はノア回路237の出力“1”
によつて行なわれる。つまり、アンド回路236
の出力が“0”のときはノア回路237の出力は
“1”であり、セレクタ232のB入力を介して
シフトレジスタ233の最大値記憶が自己保持さ
れる。ノア回路237には信号Y48が入力され
ており、1処理サイクルの終りでシフトレジスタ
233の自己保持が解除される。以上から、有効
なトランケートチヤンネル指定信号TRは信号H
3の発生タイミングにおいて発生することが理解
できる。この信号TRにもとづいてアンド回路2
04,203(第10図)を介してロード信号
LDを発生することは、信号H3の発生タイミン
グで行なわれるので、不都合なくロード信号LD
を発生することができる。 キーコード記憶回路35(第10図)から時分
割的に出力される上鍵盤専用チヤンネルに割当て
済みのキーコードUKC*及びシフトレジスタ1
98から時分割的に出力される上鍵盤専用チヤン
ネルのキーオン信号KO1*は、第14図に詳細
を示すデータ多重回路39に供給される。この上
鍵盤専用チヤンネルのキーコードUKC*の発生
タイミングは第2図bからも明らかなように第1
5図bのようになる。数字3,4,6,7,1
0,13,16は上鍵盤専用チヤンネルのチヤン
ネル番号を示す。第15図aに多重データKC1〜
KC4のタイムスロツト「1」〜「48」を合せて
示す。 第14図のデータ多重回路39において、キー
コードUKC*のノートコードN1〜N4は2ス
テージ/4ビツトのシフトレジスタ238に入力
され、第15図dに示すように2ビツトタイム遅
延されて出力される。オクターブコードB1〜B
3とキーオン信号KO1*は1ステージ/4ビツ
トのシフトレジスタ239に入力され、第15図
cに示すように1ビツトタイムだけ遅延されて出
力される。シフトレジスタ238の出力はセレク
タ240のA入力に加わり、シフトレジスタ23
9の出力はセレクタ240のB入力に加わる。セ
レクタ240のA入力セレクト信号として第5図
dに示す信号3Y3が使用され、B入力セレクト
信号として信号3Y2が使用される。第5図dに
示すように信号3Y2はタイムスロツト「2」,
「5」,「8」…において発生するので、タイムス
ロツト「5」,「8」,「11」,「14」,「17」
,
「20」,「23」に対応してシフトレジスタ23
9から出力されるチヤンネル4,7,10,1
3,16,3,6のオクターブコードB1〜B3
とキーオン信号KO1*(第15図c参照)がセ
レクタ240で選択され、多重データKC1*〜
KC4*として出力される。 第5図dに示すように信号3Y3はタイムスロ
ツト「3」,「6」,「9」…において発生するの
で、タイムスロツト「6」,「9」,「12」,「1
5」,「18」,「21」,「24」に対応してシフト
レジスタ238から出力されるチヤンネル4,
7,10,13,16,3,6のノートコードN
1〜N4(第15図d参照)がセレクタ240で
選択され、多重データKC1*〜KC4*として出力
される。従つて、データ多重回路39から出力さ
れる上鍵盤専用チヤンネルU4,U7,U10,
U13,U16,U3,U6の多重データKC1*
〜KC4*は、第3図のタイムスロツト「4」から
「24」に示したものと全く同じ状態で同じタイ
ムスロツト「4」から「24」において発生され
る。 第14図においてC音データ変換回路40は多
重データKC1*〜KC4*をすべて入力し、更に信
号3Y3を入力したナンド回路241と、このナ
ンド回路241の出力及び下位2ビツトのデータ
KC1*,KC2*が夫々入力されるアンド回路24
2,243を具えている。信号3Y3は、多重デ
ータKC1*〜KC4*としてノートコードN1〜N
4が現われるタイミングを示している。データ
KC1*〜KC4*としてC音のノートコードN4〜
N1“1111”が与えられたとき、ナンド回路24
1の出力は“0”となり、アンド回路242,2
43を不動作にする。従つて、C音のノートコー
ドN4〜N1が“1111”から“1100”に変換され
た多重データ(KC1*〜KC4*)が該C音データ
変換回路40から得られる。C音以外の場合はナ
ンド回路241の出力は“1”であり、アンド回
路242,243は入力されるデータKC1*,
KC2*をそのまま出力する。 C音データ変換回路40から出力された多重デ
ータ(KC1*〜KC4*)はセレクタ18(第1
図)のA入力に加わる。セレクタ18のB入力に
はチヤンネルプロセツサ13から供給される多重
データKC1〜KC4が入力される。セレクタ18の
A入力セレクト端子SAに加わる信号Y4−24はタ
イムスロツト「4」から「24」の間連続して
“1”になる信号であり、この信号Y4−24を反転
した信号がB入力セレクト端子SBに入力される。
従つて、タイムスロツト「4」から「24」まで
の上鍵盤に関するデータ送出タイミングにおいて
はチヤンネルプロセツサ13から供給される上鍵
盤押圧鍵に関するデータが阻止され、再割当て回
路17からC音データ変換回路40を経由して供
給される自動音を含む上鍵盤押圧鍵の多重データ
KC1*〜KC4*がセレクタ18で選択され、楽音
発生部15に供給される。それ以外のタイムスロ
ツト「1」〜「3」,「25」〜「48」ではチヤ
ンネルプロセツサ13から供給される基準データ
“1111”、ペダル鍵盤、下鍵盤、及び自動アルペジ
ヨに関する多重データKC1〜KC4がセレクタ18
で選択され、楽音発生部15に供給される。 楽音発生部 楽音発生部15の一例を第16図に示す。セレ
クタ18から与えられる4ビツトの多重データ
KC1〜KC4(KC1*〜KC4*)は多重データ分析
回路244に入力される。この多重データ分析回
路244は第4図に示した多重データ分析回路2
0とほぼ同一構成であり、異なる点はキーオン信
号KO1によつて制御されるゲート48が無い点
のみである。第16図において符号41′〜4
7′,49′〜52′で示した回路は、第4図にお
いて符号41〜47,49〜52で示した回路と
同一機能のものであり、多重データKC1〜KC4
(KC1*〜KC4*)からノートコードN1〜N4、
オクターブコードB1〜B3、キーオン信号
KO1をとり出す働きをする。ラツチ回路49′か
ら出力されるキーコードN1〜B3、キーオン信
号KO1のチヤンネル関係は第5図fと同様であ
る。 基準パルスSYが供給されるタイミング信号発
生回路21′も、第4図に示すタイミング信号発
生回路21と同様に、信号3Y3、UKT,UKT
1、Y1〜Y48(第5図d,e,g,h参照)
を発生する。 楽音発生部15は、7つの上鍵盤専用チヤンネ
ルU4,U7…U6に対応する音源及び開閉回路
245−1乃至245−7と、7つの下鍵盤専用
チヤンネルL9,L12,…L11に対応する音
源及び開閉回路246−1乃至246−7と、ペ
ダル鍵盤専用チヤンネルpに対応する音源及び開
閉回路247と、自動アルペジヨ用チヤンネル
ARPに対応する音源及び開閉回路248を含ん
でいる。各々の音源及び開閉回路245−1乃至
248に達応してラツチ回路249−1乃至24
9−7,250−1乃至250−7,251,2
52が設けられている。各ラツチ回路249−1
乃至252には多重データ分析回路244のラツ
チ回路49′から出力されたキーコードN1〜B
3及びキーオン信号KO1が入力される。各ラツ
チ回路249−1乃至252のストローブ入力s
には、各チヤンネル(U4〜U6,L9〜L1
1,P,ARP)のキーコード送出タイミング
(第5図f参照)に対応する信号Y7,Y10,
Y13,Y16,Y19,Y22,Y25,Y2
8,Y31,Y34,Y37,Y40,Y43,
Y46,Y4,Y1(第5図e参照)が各別に供
給される。これにより、ラツチ回路49′から時
分割的に供給される各チヤンネルのキーコードN
1〜B3及びキーオン信号KO1が、各々のチヤ
ンネルに対応するラツチ回路249−1乃至25
2に各別にラツチされ、直流化される。直流化さ
れた(非時分割的な)キーコードN1〜B3及び
キーオン信号KO1は、ラツチ回路249−1乃
至252から音源及び開閉回路245−1乃至2
48に供給され、キーコードN1〜B3に対応す
る音高の音源信号がキーオン信号KO1によつて
開閉制御されて出力される。 上鍵盤に関する音源及び開閉回路245−1乃
至245−7から出力された音源信号はミキシン
グされた後上鍵盤音色回路253に供給され、上
鍵盤に関して選択されている音色が付与される。
下鍵盤に関する音源及び開閉回路246−1乃至
246−7から出力された音源信号はミキシング
された後下鍵盤音色回路254に供給され、下鍵
盤に関して選択されている音色が付与される。ペ
ダル鍵盤に関する音源及び開閉回路247の出力
はペダル鍵盤音色回路255で音色付与され、自
動アルペジヨ用の音源及び開閉回路248の出力
はアルペジヨ音色回路256で音色付与される。 楽音発生部15は各チヤンネルに対応する楽音
発生部回路245−1乃至256のほかに、上鍵
盤の最高音のみを特別に楽音形成する上鍵盤最高
音発生回路257を具えている。この発明では下
鍵盤の押圧鍵をオクターブ変更した音が上鍵盤の
音色でメロデイ音(上鍵盤本来の押鍵音)の中に
挿入されるので、本来のメロデイ音が不明瞭にな
るおそれがある。そこで、本来のメロデイ音(上
鍵盤本来の押鍵音)を強調するために、上鍵盤最
高音発生回路257を設けたのである。下鍵盤押
圧鍵をオクターブ変更した自動音は上鍵盤最低押
圧鍵の下1オクターブ以内の音高とされるので、
この楽音発生部15において上鍵盤音色で発生さ
れる音の最高音は必らず上鍵盤で実際に押圧され
ている音(本来のメロデイ音)である。従つて、
上鍵盤最高音発生回路257において上鍵盤音色
で発生すべき音のうち最高音を検出してその最高
音を特別に発音することにより、本来のメロデイ
音を強調することができる。 上鍵盤最高音発生回路257において、上鍵盤
の最高音を検出するために比較器258と一時記
憶回路259が設けられている。比較器258の
A入力にはラツチ回路49′から時分割的に出力
される各チヤンネルのキーコードN1〜B3及び
キーオン信号KO1が加わり、B入力には一時記
憶回路259の出力が加わる。比較器258は両
入力A,BがA>Bのとき出力“1”を生じる。
比較器258の出力はアンド回路260に加わ
る。アンド回路260の他の入力には上鍵盤専用
チヤンネルのタイミングを表わす信号UKT(第5
図g参照)が入力され、上鍵盤専用チヤンネルに
関する比較出力のみを該アンド回路260で選択
する。アンド回路260の出力はオア回路261
を介してアンド回路262に加わる。アンド回路
262の他の入力には信号3Y1(第5図d)が
加わり、その出力は一時記憶回路259の読込み
制御入力Lに与えられる。オア回路261の他の
入力には信号UKT1(第5図h)が与えられてお
り、上鍵盤に関する最初のチヤンネルU4(第5
図f参照)のタイミングにおいて強制的に読込み
状態となり、最初のチヤンネルU4のキーコード
N1〜B3及びキーオン信号KO1を一時記憶回
路259に記憶させる。以後、ひき続くチヤンネ
ルU7,U10…のキーコードN1〜B3及びキ
ーオン信号KO1と一時記憶回路259に記憶し
たキーコードN1〜B3及びキーオン信号KO1
とを比較器258にて順次比較し、ラツチ回路4
9′から与えられるキーコードN1〜B3及びキ
ーオン信号KO1の方が一時記憶回路259に記
憶したものより大きい場合A>B、一時記憶回路
259の記憶内容を大きい方のキーコードN1〜
B3及びキーオン信号KO1に書替える。尚、比
較器258において、キーオン信号KO1は最上
位ビツトの信号として扱われる。従つて、キーコ
ードN1〜B3の値が大きい(高音である)もの
であつても離鍵されている場合はキーオン信号
KO1が“0”であるため、押鍵中のキーコード
N1〜B3よりも値が小さいものとて取扱われ
る。 以上のようにして、上鍵盤専用チヤンネルU4
〜U6に割当てられたキーコードN1〜B3及び
キーオン信号KO1の比較が順次行なわれ、最後
のチヤンネルU6との比較が終了したときに一時
記憶回路259に記憶されているキーコードN1
〜B3及びキーオン信号KO1が真の上鍵盤最高
押圧鍵(最高音)を表わすものである。一時記憶
回路259に記憶された最高音を表わすキーコー
ドN1〜B3及びキーオン信号KO1はラツチ回
路263に入力される。ラツチ回路263のスト
ローブ入力Sにはタイムスロツト「1」に対応す
る信号Y1が入力される。この信号Y1が発生し
たときは、最高音検出のための比較動作が終了し
ており、一時記憶回路259には真の上鍵盤最高
音のキーコードN1〜B3及びキーオン信号
KO1が記憶されているので、この真の上鍵盤最
高音のキーコードN1〜B3及びキーオン信号
KO1がラツチ回路263にラツチされる。 ラツチ回路263にラツチされたキーコードN
1〜B3及びキーオン信号KO1は音源及び開閉
回路264に入力され、上鍵盤最高音の音源信号
が該回路264から発生される。回路264から
発生された最高音の音源信号は切換スイツチ26
5に入力され、該スイツチ265の操作位置に応
じてソロ用音色回路266またはミキシング抵抗
267を介して上鍵盤音色回路253に導かれ
る。ソロ用音色回路266は、上鍵盤最高音のた
めに特別に設けられた音色回路であり、上鍵盤音
色回路253とは異なつた独自のソロ用音色を上
鍵盤最高音に付与する。上鍵盤最高音発生回路2
57によつて発生される音の音色としてソロ用音
色回路266の音色を選ぶか上鍵盤音色回路25
3の音色を選ぶかは、演奏者によるスイツチ26
5の操作によつて適宜選定することができる。
尚、上鍵盤最高音は上鍵盤用の音源及び開閉回路
245−1乃至245−7においても発生される
ので、2系列で楽音発生されることになる。 各音色回路253〜256,266の出力は音
量制御器268を介してサウンドシステム269
に至る。 尚、上記実施例では自動音キーコード形成回路
16において自動音キーコード(UKCD*)の
形成のために利用される下鍵盤のキーコード
(LKD)が実際に下鍵盤で押圧されている鍵に関
するものであるとして説明した。しかし、実際に
下鍵盤で押圧されているもののみに限らず、先に
述べた自動ベースコード演奏シングルフインガー
機能(ABC−SF)にもとづいてキーコーダ11
から下鍵盤のキーコードとして自動的に発生され
たキーコード、あるいはメモリ機能(MM)によ
つて離鍵後も押圧が継続されているものとして自
動的に発生され続けるキーコード、等実際には鍵
押圧されていないが便宜上下鍵盤の鍵として自動
的に発生されるキーコード(LKD)にもとづい
て自動音のキーコード(UKCD*)を形成する
ようにしてもよい。 上記実施例では、チヤンネルプロセツサ13で
割当てられたキーコードにもとづいて楽音を発生
する方式の電子楽器にこの発明を適用した例を説
明したが、これに限らず、公知の特公昭53−
17895号公報に示されたような時間位置で押圧鍵
を区別するタイプの電子楽器にも適用できる。そ
の場合には、例えば、メロデイ音に追従して発生
される自動音(下鍵盤押圧鍵をオクターブ変換し
たもの)を遅延制御回路32と同機能の回路の出
力によつて制御される開閉回路を介して時間的に
ずらして開閉制御することにより順次発音するよ
うにする。 以上説明したようにこの発明によれば、メロデ
イ音に追従して自動的に発音される伴奏音(自動
音)の立上り時点が順次遅延されるので、実際に
演奏者が手で演奏しているような自然感が得られ
るという優れた効果がある。
同期してそのキーコードN1〜B3が表わす鍵の所
属する鍵盤を表わす鍵盤信号U,L,Pが48μs幅
で出力される。信号Uは上鍵盤、信号Lは下鍵
盤、信号Pはペダル鍵盤を表わす。 押圧鍵のキーコードN1〜B3及びその鍵盤信号
UまたはLまたはPは適当な時間間隔で繰返しキ
ーコーダ11から発生される。そして、離鍵され
るとそのキーコードN1〜B3はもう発生されなく
なる。今まで発生されていたキーコードN1〜B3
のうちどのキーコードに関する鍵が離鍵されたの
かということを調べるために、キーオフ検査信号
Xがキーコーダ11から定期的に発生される。こ
のキーオフ検査信号Xの発生時間幅は1キーコー
ド送出時間と同じ48μsであり、この信号Xが発生
されているときキーコードN1〜B3及び鍵盤信号
U,L,Pは発生されない。また、キーオフ検査
信号Xの発生間隔は例えば5ms程度であり、デイ
ジタルシステムにとつては比較的長い時間である
が人間の聴感覚にとつては時間差を感じさせない
程度の短い時間である。チヤンネルプロセツサ1
3においては、今まで供給されていたキーコード
N1〜B3がキーオフ検査信号Xの1発生間隔の間
に1度も供給されなくなつたことを条件にそのキ
ーコードN1〜B3に関する鍵が離鍵されたことを
判断するようになつている。 この実施例において、キーコーダ11は上述の
ような鍵に関する情報(N1〜N3,U,L,P,
X)を送出するばかりでなく、楽音制御用あるい
は各種機能選択用のスイツチ類によつて選択され
たデータも送出するようになつている。スイツチ
ARP−SWのオン操作によつて自動アルペジヨ演
奏が選択されている場合は自動アルペジヨ選択信
号ARPが送出される。この信号ARPの時間幅は
1キーコード送出時間と同じ48μsである。この自
動アルペジヨ選択信号ARPが送出されていると
き、鍵に関する情報類(N1〜B3,U,L,P,
X)は送出されないようになつている。自動アル
ペジヨ選択信号ARPは前記キーオフ検査信号X
と同様に繰返し発生されるようになつており、そ
の繰返し周期は1ms乃至5ms程度である。この自
動アルペジヨ選択信号ARPが与えられていると
き、チヤンネルプロセツサ13は自動アルペジヨ
音の割当てのために利用されるようになつている
が、その詳細は特に説明しない。 また、キーコーダ11からは、押圧鍵に関する
情報をその鍵の離鍵後の記憶して楽音発生のため
に使用すべきことを表わすメモリ信号MMが演奏
者によるスイツチM−SWの操作に応じて発生さ
れる。 スイツチSF−SWのオン操作によつて自動ベー
スコードのシングルフインガー機能が選択されて
いる場合は、キーコーダ11においては下鍵盤に
よつて押鍵指定された根音とペダル鍵盤の白鍵ま
たは黒鍵の押圧によつて指定された和音種類(メ
ジヤ,マイナ,セブンス等)とにもとづいて従音
(根音に対して3度または5度等の所定音程をも
つ音)のキーコードN1〜B3を自動的に形成し、
このキーコードN1〜B3と共に下鍵盤信号Lを送
出する。すなわち自動ベースコード演奏における
コード音(和音)は下鍵盤の音として取扱われ
る。 キーコーダ11の出力はチヤンネルプロセツサ
13に供給される。チヤンネルプロセツサ13は
キーコーダ11から供給されるキーコードN1〜
B3を特定数の発音チヤンネルのいずれかに割当
てる。発音チヤンネル数は例えば16であり、その
内訳は上鍵盤音の専用チヤンネルが7チヤンネ
ル、下鍵盤音の専用チヤンネルが7チヤンネル、
ペダル鍵盤音の専用チヤンネルが1チヤンネル、
自動アルペジヨ音の専用チヤンネルが1チヤンネ
ルである。キーコードN1〜B3は、同時に送出さ
れる鍵盤信号U,L,Pの内容に応じて該当鍵盤
の専用チヤンネルのいずれかに割当てられる。
尚、チヤンネルプロセツサ3は自動アルペジヨ回
路(図示せず)を内包しており、下鍵盤専用チヤ
ンネルに割当てられているキーコードN1〜B3を
所定の順番で1つづつ選択し、選択したキーコー
ドN1〜B3を自動アルペジヨ音のキーコードとし
て自動アルペジヨ専用チヤンネルに割当てる。こ
の自動アルペジヨ専用チヤンネルへの割当て操作
は自動アルペジヨ選択信号ARPが与えられたと
きに行なわれる。チヤンネルプロセツサ13にお
いては、各発音チヤンネルの処理時間が時分割的
に形成されている。各チヤンネル時間の関係を第
2図aに示す。第2図aにおいてタイムスロツト
中に示された数字はチヤンネル番号を表わす。第
2図bは下鍵盤専用チヤンネルの7つのタイムス
ロツトを示すもの、第2図cは下鍵盤専用チヤン
ネルの7つのタイムスロツトを示すもの、第2図
dはペダル鍵盤専用チヤンネルのタイムスロツト
を示すもの、第2図eは自動アルペジヨ専用チヤ
ンネルのタイムスロツトを示すものである。 チヤンネルプロセツサ13の出力側にはデータ
多重化回路(図示せず)が設けらており、各チヤ
ンネル(第2図参照)に割当てられたキーコード
N1〜B3等を4ビツトのデータKC1,KC2,KC
3,KC4に多重化して出力する。多重化された
データKC1〜KC4の1サイクル分の状態の一例
を第3図に示す。データKC1〜KC4の1サイク
ル分の状態の一例を第3図に示す。データKC1
〜KC4の1サイクル分のタイムスロツトは合計
48であり、基準データ“1111”が発生するタイム
スロツトを「1」として各タイムスロツト「1〜
48」が繰返される。1タイムスロツトの時間幅は
1μsである。第3図の「鍵盤」の欄に示されてい
る「U」は上鍵盤、「L」は下鍵盤、「P」はペダ
ル鍵盤、「ARP」は自動アルペジヨの音が夫々専
用に割当てられるチヤンネルであることを示して
いる。また、「チヤンネル」の欄に示した数字は、
キーコードN1〜N4,B1〜B3が割当てられている
チヤンネル(第2図に対応)を示している。多重
化されたデータKC1〜KC4においては1つのチ
ヤンネルにつき3つのタイムスロツトが割当てら
れており、各チヤンネルの2番目のタイムスロツ
ト「2」,「5」,「8」…においてはデータKC1,
KC2,KC3としてオクターブコードB1,B2,
B3が送出され、データKC4としてキーオン信号
KO1が送出される。また3番目のタイムスロツト
「3」,「6」,「9」…においてはデータKC1〜
KC4としてノートコードN1〜N4が送出される。
キーオン信号KO1は当該チヤンネルに割当てられ
た鍵が押圧中であるか(“1”)あるいは離鍵され
ているか(“0”)を表わす信号である。前述のよ
うにキーオフ検査信号Xを利用して離鍵を判断
し、キーオン信号KO1を“0”にする。尚、メモ
リ機能選択信号MMが与えられている場合は下鍵
盤(L)のキーコードN1〜B3に対応するキーオ
ン信号KO1は離鍵によつて“0”とならず“1”
を持続し、あたかも鍵が押され続けているかのよ
うに処理され、発音が持続される。自動アルペジ
ヨ音のためのキーオン信号KO3(第3図のタイム
スロツト47参照)は、鍵の押圧・離鍵に対応す
るキーオン信号KO1とは若干異なり、アルペジヨ
の発音タイミングのときに所定時間の間だけ
“1”となる信号である。尚、C音のノートコー
ドN4,N3,N2,N1は“1111”であるがタイム
スロツト「1」の基準データとの混同を防ぐため
に、データKC1〜KC4として出力する場合は
“1100”に変更される。チヤンネルプロセツサ13
としては特願昭52−93992号(特開昭54−28614
号)明細書に開示されたチヤンネルプロセツサを
利用すると好都合である。 チヤンネルプロセツサ13から出力された多重
化されたキーコード等のデータKC1〜KC4は自
動音挿入制御部14を経由して楽音発生部15に
至る。自動音挿入制御部14は自動音キーコード
形成回路16と再割当て回路17とを含んでい
る。自動音キーコード形成回路16は、下鍵盤の
押圧鍵のキーコードN1〜B3を上鍵盤の押圧鍵の
音域(音高)に関連してオクターブ変更して新た
なキーコード(自動音のためのキーコード)を形
成すると共に、更に必要に応じて上鍵盤の最高押
圧鍵の1オクターブ下の音を表わすキーコードを
新たに形成する。再割当て回路17は、自動音キ
ーコード形成回路16で新たに形成したキーコー
ドを上鍵盤のキーコードと見なし、本来上鍵盤で
押鍵されているキーコードと共に上鍵盤専用チヤ
ンネルに割当てし直す。再割当て回路17にて上
鍵盤専用チヤンネルに割当てられたキーコード
(上鍵盤押圧鍵及び自動音のキーコード)はセレ
クタ18を介して楽音発生部15に供給され、該
楽音発生部15内に設けられている上鍵盤専用の
楽音発生チヤンネルにて上鍵盤押鍵音及びこの発
明に係る自動音が発生される。他方、下鍵盤専用
チヤンネル及びペダル鍵盤専用チヤンネル及び自
動アルペジヨ専用チヤンネルに割当てられたキー
コードN1〜B3等のデータKC1〜KC4はチヤン
ネルプロセツサ13からライン19、セレクタ1
8を介して楽音発生部15に至り、該データKC
1〜KC4にもとづいて対応する各チヤンネルか
ら楽音が発生される。 自動音キーコード形成回路16では主に次の4
つの処理を行なう。 上鍵盤の最高押圧鍵の1オクターブ下の鍵を
表わすキーコードUKHD*を必要に応じて形
成する。 下鍵盤の押圧鍵のキーコードを上鍵盤の最低
押圧鍵の下1オクターブ以内に入るようにオク
ターブ変更して新たなキーコードUKCD*を
形成する。 新たなキーコードUKCD*に対応する鍵が
上鍵盤の最低押圧鍵と同じかまたは半音下また
は全音下の音程関係にある場合はそのキーコー
ドUKCD*の形成を禁止する。 新たなキーコードUKCD*に対応する鍵が
上鍵盤の最高押圧鍵の1オクターブ下の鍵
(UKHD*)と半音または全音の音程関係にあ
る場合はそのキーコードUKCD*の形成を禁
止する。 上記及びの処理においてキーコード
UKCD*の形成を禁止するようにした理由は、
音程の近接した音が自動的に発生されることによ
り音が不鮮明になることを防ぐためである。 チヤンネルプロセツサ13から自動音挿入制御
部14に供給されたデータKC1〜KC4は多重デ
ータ分析回路20に加わると共にライン19を介
してセレクタ18の一方入力(B)に加わる。多重デ
ータ分析回路20は多重化されたデータKC1〜
KC4の中からキーコード(ノートコードN1〜
N4とオクターブコードB1〜B3)とキーオン信号
KO1を各チヤンネル別にとり出し、かつデータ
KC1〜KC4のタイムスロツト「1」に含まれる
基準データ“1111”に対応して基準パルスSYを
とり出す。多重データ分析回路20から出力され
たキーコードN1〜B3とキーオン信号KO1は自動
音キーコード形成回路16に供給され、基準パル
スSYはタイミング信号発生回路21に供給され
る。タイミング信号発生回路21は自動音キーコ
ード形成回路16及び再割当て回路17の動作を
制御する各種タイミング信号を基準パルスSYに
もとづいて発生する。 自動音キーコード形成回路16において、多重
データ分析回路20から与えられたキーコード
N1〜B3は上鍵盤データゲート22及び上鍵盤最
高音ラツチ回路23に分配され、キーコードN1
〜B3及びキーオン信号KO1は上鍵盤最低音ラツ
チ回路24及び下鍵盤データゲート25に分配さ
れる。上鍵盤データゲート22では上鍵盤専用チ
ヤンネル(第2図,第3図参照)に割当てられて
いるキーコードN1〜B3のみを選択出力する。こ
のゲート22から選択出力された上鍵盤押圧鍵の
キーコードをUKDで示す。 上鍵盤最高音ラツチ回路23では、上鍵盤にお
ける最高押圧鍵を検出し、その最高押圧鍵を表わ
すキーコードUKHDを記憶し、出力する。上鍵
盤の最高押圧鍵のキーコードUKHDは上鍵盤最
高音オクターブ変換回路26に加わり、該キーコ
ードUKHDのオクターブコードB1〜B3の値が1
減算されて1オクターブ下に変換され、上鍵盤最
高押圧鍵の1オクターブ下の鍵を表わすキーコー
ドUKHD*が得られる。このキーコードUKHD
*は最高音変換データゲート27を介してオア回
路群28に供給される。従つて、上鍵盤最高音ラ
ツチ回路23の系列では前記の処理が行われ
る。尚、スイツチ29は、上鍵盤最高音1オクタ
ーブ下発音機能を選択する場合オンとし、選択し
ない場合はオフとする。スイツチ29をオフにす
ると回路23からキーコードUKHDは発生され
ない。 上鍵盤最低音ラツチ回路24では、上鍵盤にお
ける最低押圧鍵を検出し、その最低押圧鍵を表わ
すキーコードUKLDを記憶し、出力する。この
上鍵盤最低押圧鍵のキーコードUKLDはオクタ
ーブコード(B1〜B3)の部分ULOCとノートコ
ード(N1〜N4)の部分ULNCに分離されて
LK/UKデータ変換回路30に供給される。 下鍵盤データゲート25では、下鍵盤専用チヤ
ンネル(第2図、第3図参照)に割当てられてい
る。キーコードN1〜B3とキーオン信号KO1を選
択出力する。この下鍵盤データゲート25が選択
された下鍵盤のキーコードLKDのうちノートコ
ード(N1〜N4)の部分LKNCがLK/UKデータ
変換回路30及びLK/UKデータ変換禁止制御
回路31に供給される。LK/UKデータ変換回
路30は前記の処理を行なう回路であり、上鍵
盤最低押圧鍵のノートコードULNCと下鍵盤押
圧鍵のノートコードLKNCを比較し、ULNC>
LKNCのときは下鍵盤押圧鍵のノートコード
LKNCに上鍵盤最低押圧鍵のオクターブコード
ULOCを付加して新たなキーコードUKCD*と
して出力し、ULNC≦LKNCのときは上鍵盤最
低押圧鍵のオクターブコードULOCを1オクター
ブ分下げたオクターブコード(ULOC−1)を下
鍵盤押圧鍵のノートコードLKNCに付加して新
たなキーコードUKCD*として出力する。上述
の処理によつて、下鍵盤押圧鍵のキーコードを上
鍵盤最低押圧鍵の下1オクターブ以内に入るよう
にオクターブ変更した新たなキーコードUKCD
*が得られる。 LK/UKデータ変換禁止制御回路31は、前
記及びの処理を行なう回路であり、上鍵盤最
低押圧鍵のノートコードULNCと下鍵盤押圧鍵
のノートコードLKNCとを比較して下鍵盤押圧
鍵に対応する音名が上鍵盤最低押圧鍵に対応する
音名と同じかまたは半音下または全音下の音程関
係にある場合イネーブル信号ENBを“0”にし
てその下鍵盤押圧鍵のノートコードLKNCに対
応するキーコードUKCD*がLK/UKデータ変
換回路30から出力されるのを禁止すると共に、
上鍵盤最高押圧鍵のノートコードUNHCと下鍵
盤押圧鍵のノートコードLKNCとを比較して下
鍵盤押圧鍵に対応する音名が上鍵盤最高押圧鍵に
対応する音名の半音下または全音下の音程関係に
ある場合はイネーブル信号ENBを“0”にして
そのノートコードLKNCに対応するキーコード
UKCD*が回路30から出力されるのを禁止す
る。また、上鍵盤で鍵が押圧されていないとき上
鍵盤最低音ラツチ回路24から出力される上鍵盤
オールオフ信号UKOFFが“1”となり、この信
号UKOFFにもとづいて回路31からのイネーブ
ル信号ENBが“0”となり、キーコードUKCD
*を禁止する。下鍵盤で鍵が押圧されていない場
合は下鍵盤データゲート25から出力される下鍵
盤キーオン信号LKONが“0”であり、この信
号LKONが“0”のときも回路31の出力ENB
は“0”となり、キーコードUKCD*を禁止す
る。 LK/UKデータ変換回路30に付属して設け
られている遅延制御回路32は回路30で形成さ
れた新たなキーコードUKCD*を時間的にずら
して出力させる制御を行なう。すなわち、下鍵盤
で複数の鍵が押圧されている場合LK/UKデー
タ変換回路30ではこれらの鍵のオクターブを変
更して自動音のキーコードUKCD*を夫々形成
するようになつているが、遅延制御回路32では
各下鍵盤押圧鍵に対応するキーコードUKCD*
を時間的にずらして出力させ、その結果、自動音
(一般に和音)の各構成音の出始めが順次遅延さ
れる特殊な演奏効果が得られる。 LK/UKデータ変換回路30から出力された
キーコードUKCD*はLK/UK変換データゲー
ト33を介してオア回路群28に供給される。ゲ
ート22,27,33はタイミング信号発生回路
21から与えらたる各々のゲート制御用タイミン
グ信号にもとづいて夫々時間をずらして(時分割
で)導通制御されるようになつており、上鍵盤押
圧鍵のキーコードUKD及び上鍵盤最高押圧鍵の
1オクターブ下のキーコードUKCD*及び下鍵
盤押圧鍵をオクターブ変換した新たなキーコード
UKCD*は時分割的に(同時に重なることなく)
オア回路群28を通過して再割当て回路17に入
力される。 再割当て回路17では、上鍵盤押圧鍵のキーコ
ードUKDと自動音のキーコードUKCD*,
UKHD*を上鍵盤専用チヤンネルに再割当てす
る。割当て準備回路34は、オア回路群28から
供給されるキーコードUKD,UKHD*,UKCD
*の1キーコード分の時間幅を割当て処理に適し
た適宜の時間幅(例えば48μs程度)に整形する。
詳しくは、時分割的に供給されるキーコード
UKD,UKHD*,UKCD*を一旦記憶し、記憶
したキーコードを割当て処理に適した適宜の時間
幅で順次出力する。 キーコード記憶回路35は16チヤンネルの各々
に対応する16の記憶位置を具えており、上鍵盤専
用チヤンネルに割当てられたキーコードが対応す
る記憶位置に記憶される。比較回路36は割当て
準備回路34から出力されるキーコードUKD,
UKHD*,UKCD*(これらを符号UKCで示
す)とキーコード記憶回路35に記憶している割
当て済みのキーコードUKC*とを比較し、両者
が一致したとき一致信号EQを生じる。割当て制
御部37は、割当て準備回路34から出力される
キーコードUKCが未だどのチヤンネルにも割当
てられていないことを条件に、上鍵盤専用チヤン
ネルのうちの空白チヤンネル(キーコードUKC
*が記憶されていないチヤンネル)あるいはトラ
ンケートすべきチヤンネルに対応してロード信号
LDを発生する。キーコード記憶回路35ではロ
ード信号LDが与えられたチヤンネル(上鍵盤専
用チヤンネル)に対応する記憶位置に回路34か
らのキーコードUKCを記憶する。また、割当て
制御部37においては、上鍵盤専用の各チヤンネ
ルに割当てられた鍵が押圧中であるか否かを表わ
すキーオン信号KO1*を発生する。尚、離鍵を検
出するために、キーコーダ11から発生されるキ
ーオフ検査信号Xが割当て準備回路34及び割当
て制御部37に供給される。割当て準備回路34
では信号Xが発生している間キーコードUKCの
出力を中断し、その間に割当て制御部37では離
鍵(それまで自動音キーコード形成回路16から
出力されていたキーコードUKD,UKHD*,
UKCD*と同じものが出力されなくなつたこと)
を検出するための処理を行なう。トランケート回
路38は、最も古く(早く)離鍵されたキーコー
ドが割当てられている上鍵盤専用チヤンネルを検
出するための回路であり、検出したチヤンネル
(トランケートすべきチヤンネル)に対応してト
ランケートチヤンネル指定信号TRを発生する。
割当て制御部37では、トランケートチヤンネル
指定信号TRが指定するチヤンネル(上鍵盤専用
チヤンネルのいずれか)に対応して前記のロード
信号LDを発生する。 キーコード記憶回路35に記憶したキーコード
UKC*(上鍵盤専用チヤンネルに再割当て済み
のキーコード)とそれに対応するキーオン信号
KO1*はデータ多重回路39に供給される。デー
タ多重回路39では、各上鍵盤専用チヤンネルの
キーコードUKC*とキーオン信号KO1を第3図
に示すようにタイムスロツト4から24の間で4
ビツトのデータKC1*〜KC4*に多重化する。
データ多重回路39から出力される上鍵盤専用チ
ヤンネル(タイムスロツト4〜24)の多重化デ
ータKC1*〜KC4はC音データ変換回路40を
介してセレクタ18の一方入力(A)に供給され
る。C音データ変換回路40は多重化データKC
1*〜KC4*に含まれるノートコードN4〜N1
がC音のもの(“1111”)である場合これを
“1100”に変更し、タイムスロツト「1」の基準
データとの混同を防ぐ。セレクタ18には選択制
御信号としてタイミング信号発生回路21からタ
イムスロツト4から24に対応するタイミング信
号Y4−24が入力されている。この信号Y4−
24が“1”のとき(つまり多重化データKC1
〜KC4あるいはKC1*〜KC4*のタイムスロ
ツト4から24までの間)、再割当て回路17か
らセレクタ18の入力(A)に加わる上鍵盤専用チヤ
ンネルに割当てられた音(上鍵盤押鍵音及び自動
音)に関するデータKC1*〜KC4*が該セレク
タ18で選択され、楽音発生部15に至る。信号
Y4−24が“0”のときはセレクタ18の入力
(B)に加わるチヤンネルプロセツサ13からの多重
化データKC1〜KC4(基準データ、ペタル鍵盤
専用チヤンネル、下鍵盤専用チヤンネル、自動ア
ルペジヨ専用チヤンネルに関するデータ)が選択
される。 (実施例各部の詳細説明) 多重データ分析 多重データ分析回路20及びタイミング信号発
生回路21の詳細例は第4図に示されている。チ
ヤンネルプロセツサ13から供給されたデータ
KC1〜KC4は多重データ分析回路20内のアン
ド回路41に入力されると共に、データKC1は
オア回路42を経てゲート回路48及び遅延フリ
ツプフロツプ44に、データKC2はオア回路4
3を経てゲート回路48及び遅延フリツプフロツ
プ45に、データKC3及びKC4はゲート回路4
8と遅延フリツプフロツプ46及び47に、夫々
入力される。 データKC1〜KC4をすべて入力したアンド回
路41は基準データ“1111”を検出するためのも
のである。多重データKC1〜KC4のタイムスロ
ツト「1〜48」を第5図aに示す。このタイムス
ロツトは第3図のタイムスロツトに対応してい
る。参考のため、遅延フリツプフロツプ44〜4
7等を駆動するクロツクパルスφを第5図bに示
す。クロツクパルスφの周期はデータKC1〜KC
4の1タイムスロツトと同じ(例えば1μs)であ
る。クロツクパルスφとして実際は2相クロツク
パルスが用いられる。第3図から明らかなよう
に、データKC1〜KC4のタイムスロツト「1」
において基準データ“1111”が送出されるように
なつているので、アンド回路41の出力が“1”
となつたときがタイムスロツト「1」である。ア
ンド回路41の出力“1”は基準パルスSY(第5
図c参照)としてタイミング信号発生回路21に
供給される。 タイミング信号発生回路21では基準パルス
SYにもとづいて第5図d,e,g〜nに示す
種々の制御用タイミング信号を発生する。第5図
dに示す信号3Y1はタイムスロツト「1」,
「4」,「7」…に対応して3ビツトタイム(1ビ
ツトタイムは1タイムスロツト)周期で発生し、
信号3Y2はタイムスロツト「2」,「5」,「8」
…に対応して3ビツトタイム周期で発生し、信号
3Y3はタイムスロツト「3」,「6」,「9」…に
対応して3ビツトタイム周期で発生する。第5図
eに示す48個のパルスY1〜Y48は各タイムス
ロツト「1〜48」に対応して夫々48ビツトタイム
周期で発生する。 第4図において、ラツチ回路49はキーコード
N1〜B3及びキーオン信号KO1に対応する8個の
ラツチ位置を有しており、ストローク入力(S)
には前記信号3Y3が加わり、データ入力(D)
にはゲート回路48の出力が加わる。ゲート回路
48のゲート制御入力には遅延フリツプフロツプ
47の出力が加わる。 ラツチ回路49は、データKC1〜KC4として
3ビツトタイムの間に時分割的に供給される1チ
ヤンネル分のキーコードN1〜N4,B1〜B3,及び
キーオン信号KO1を信号3Y3のタイミングで同
時にラツチするためのものである。そのため、デ
ータKC1〜KC4とこれらを遅延フリツプフロツ
プ44〜47で適宜ずらしたものをゲート回路4
8を介してラツチ回路49の各ラツチ位置のデー
タ入力端(D)に入力するようにしている。 第3図と第5図から判るように、信号3Y3は
データKC1〜KC4としてノートコードN1〜N4
が供給されるタイムスロツト「3」,「6」,「9」
…に同期して発生される。そこで、ノートコード
N1〜N4の各ビツトに対応するラツチ位置にはデ
ータKC1〜KC4の各ビツトを直接入力する。同
じチヤンネルのオクターブコードB1〜B3及びキ
ーオン信号KO1はノートコードN1〜N4の1ビツ
トタイム前のタイムスロツトにおいてデータKC
1〜KC4の形で供給される。そこで、データKC
1〜KC4の各ビツトを遅延フリツプフロツプ4
4,45,46,47で1ビツトタイム遅延した
ものを、オクターブコードB1〜B3及びキーオン
信号KO1に夫々対応するラツチ位置に入力する。 従つて、ラツチ制御用の信号3Y3が発生した
とき、ラツチ回路49のデータ入力側には同じチ
ヤンネルのノートコードN1〜N4,オクターブコ
ードB1〜B3,キーオン信号KO1が同時に供給さ
れているので、これらキー情報N1〜N4,B1〜
B3,KO1が同時にラツチされる。ラツチ回路4
9の記憶内容は信号3Y3に従つて3ビツトタイ
ム毎に書替えられる。データKC1〜KC4のチヤ
ンネルも3ビツトタイム毎に変化する(第3図参
照)ので、ラツチ回路49の記憶内容は3ビツト
タイム毎に逐次別のチヤンネルのキーコードN1
〜N4,B1〜B3及びキーオン信号KO1に書替えら
れる。 信号3Y3が発生したとき遅延フリツプフロツ
プ47から出力されるのはキーオン信号KO1であ
る。このキーオン信号KO1がゲート回路48を導
通制御するようになつているため、キーオン信号
KO1が“1”(すなわち押鍵中)にキーコードN1
〜B3及びキーオン信号KO1のみがゲート回路4
8を通過してラツチ回路49でラツチされる。キ
ーオン信号KO1が“0”(すなわち離鍵中)の場
合はゲート回路48が遮断されて、信号3Y3の
タイミングでラツチ回路49にオール“0”のデ
ータがラツチされる。従つて、ラツチ回路49の
出力N1〜B3,KO1の状態は、押鍵中のチヤンネ
ルに関してはその押圧鍵を表わす内容となるが、
離鍵中のチヤンネルに関してはオール“0”とな
る。このようにラツチ回路49に押圧中のキーコ
ードN1〜B3のみをラツチするようにした理由は、
後段の再割当て回路17においてキーオフ検査信
号Xにもとづく離鍵検出処理を行ない得るように
するためである。すなわち、離鍵されたものに関
連するキーコード(UKD,UKHD*,UKCD
*)を再割当て回路17に供給しないようにして
いる。 第5図fはラツチ回路49から出力されるキー
コードN1〜B3及びキーオン信号KO1のチヤンネ
ルを示すもので、「P」はペダル鍵盤のチヤンネ
ル、「U4」から「U6」までの「U」は上鍵盤専
用チヤンネル、その次の数字はチヤンネル名、
「L9」から「L11」までの「L」は下鍵盤専用チ
ヤンネル、その次の数字はチヤンネル名、を夫々
表わす。列えば、タイムスロツト「3」において
発生されたラツチ制御用信号3Y3によつてペダ
ル鍵盤の押圧鍵のキーコード類N1〜N4,B1〜
B3,KO1がラツチ回路49に読み込まれ、これ
がタイムスロツト「3」から「5」までの間、該
ラツチ回路49から出力され続ける。次のタイム
スロツト「6」において発生されたラツチ制御用
信号3Y3によつて上鍵盤専用の第4チヤンネル
(U4)に割当てられている上鍵盤押圧鍵のキー
コード類N1〜N4,B1〜B3,KO1がラツチ回路4
9に読み込まれ、タイムスロツト「6」から
「8」までの間、該ラツチ回路49から出力され
続ける。以後、第5図fに示す通りに、ラツチ回
路49から出力されるキーコード類N1〜B3,
KO1のチヤンネルが変化する。 遅延フリツプフロツプ44〜47の前段階に設
けられているオア回路42,43アンド回路5
0、インバータ51,52から成る回路は、C音
のノートコードN1〜N4を本来の値“1111”に戻
すための回路である。前述のように、基準データ
“1111”との混同を避けるためにC音のノートコ
ードN4〜N1は“1100”という値に変更されて供
給されるので、下位のデータKC1及びKC2をイ
ンバータ51及び52で反転した信号及び上位の
データKC3,KC4を5入力型のアンド回路50
に入力し、C音の変更コード“1100”が到来した
ことを該アンド回路50で検出する。このアンド
回路50の残りの入力には前記信号3Y3が加わ
つており、ノートコードN1〜N4が供給されるタ
イムスロツトにおいてのみ上述の検出動作が可能
になるようになつている。C音の変更コード
“1100”が検出されると、アンド回路50の出力
は“1”となり、これがオア回路42,43を経
由してラツチ回路49のノートコードN1,N2に
対応するラツチ位置に入力される。 タイミング信号発生回路21からは第5図g〜
nに示すような信号UKT〜YUKが発生される。
信号UKTはラツチ回路49から上鍵盤専用チヤ
ンネルU4〜U6のキーコードN1〜B3が出力さ
れるタイミングに対応して発生する。信号UKT
1は上鍵盤専用チヤンネルの最初のチヤンネルU
4のキーコードN1〜B3がラツチ回路49から出
力されるタイミングに対応して発生する。信号
LKTは下鍵盤専用チヤンネルL9〜L11のキ
ーコードN1〜B3がラツチ回路9から出力される
タイミングに対応している。信号PKTはペダル
鍵盤専用チヤンネル(P)のキーコードN1〜B3
がラツチ回路49から出力されるタイミング(す
なわち最初の上鍵盤専用チヤンネルU4の直前)
に対応している。これらの信号UKT〜PKTは主
に自動音キーコード形成回路16で利用される。
信号H1は、多重データKC1〜KC4の1送出サ
イクル(48ビツトタイム)のうち最初の16ビツト
タイムに対応して発生し、信号H2は2番目の16
ビツトタイム(タイムスロツト17から32)に
対応して発生し、信号H3は3番目の16ビツトタ
イム(タイムスロツト33から48)に対応して
発生する。信号YUKは、チヤンネルプロセツサ
13(第1図)における上鍵盤専用チヤンネル
3,4,6,7,10,13,16の時分割タイ
ムスロツト(第2図b参照)に対応して発生す
る。これらの信号H1〜H3YUKは主に再割当
て回路17で利用される。 自動音キーコード形成回路 ラツチ回路49(第4図)から出力されたキー
コードN1〜N4,B1〜B3及びキーオン信号KO1は
第6図に詳細を示す自動音キーコード形成回路1
6に供給される。第6図において、上鍵盤データ
ゲート22はゲート53とこのゲート53にイネ
ーブル信号(EN)を供給するオア回路54とか
ら成る。オア回路54にはタイミング信号発生回
路21(第4図)から信号Y7,Y10,Y1
3,Y16,Y19,Y22,Y25が入力され
る。第5図に示したように、信号Y1〜Y48は
多重データKC1〜KC4のタイムスロツト「1」
〜「48」に対応して発生する。従つて、信号Y
7,Y10……Y25によつてゲート53はタイ
ムスロツト「7」,「10」,「13」,「16」,「19」,
「22」,「25」(第5図a参照)において導通され
る。そのとき、第5図fに示すように、丁度、上
鍵盤のチヤンネルU4,U7,U10,U13,
U16,U3,U6のキーコードN1〜B3がラツ
チ回路49から出力されているので、ゲート53
では上鍵盤専用チヤンネルのキーコードN1〜B3
のみが飛び飛びに(2タイムスロツト分の間隔を
空けて3タイムスロツト毎に)選択導出される。
ゲート53すなわち上鍵盤データゲート22から
出力される上鍵盤押圧鍵のキーコードUKDのタ
イミングを第5図oに示す。 例えば、上鍵盤でE5とA#5の鍵が押圧さ
れ、下鍵盤でC3,E3,G3の鍵が押圧され、
ペダル鍵盤でC1の鍵が押圧され、これらの鍵が
夫々チヤンネルU13,U7,L2,L9,L
5,Pに割当てられたとすると、第7図bに示す
タイミングで各押圧鍵C1〜G3のキーコード
N1〜B3がラツチ回路49から出力される。第7
図aは第5図aと同様に多重データKC1〜KC4
のタイムスロツトを示している。この場合、第7
図cに示すように、信号Y10とY16(タイム
スロツト10と16)のタイミングでA#5とE
5のキーコードN1〜B3が上鍵盤押圧鍵キーコー
ドUKDとしてゲート53で選択出力される。 上鍵盤最高音ラツチ回路23は比較回路55と
一時記憶回路56及びゲート57を含んでいる。
第4図のラツチ回路49から供給されたキーコー
ドN1〜B3は比較回路55のA入力及び一時記憶
回路56に入力される。一時記憶回路56には上
鍵盤最高押圧鍵のキーコードUKHDが記憶され
る。比較回路55のB入力には一時記憶回路56
の出力が加わる。比較回路55は両入力A,Bの
関係がA>Bのときつまりラツチ回路49から与
えられるキーコードN1〜B3が記憶回路56に記
憶したキーコードUKHDよりも大きいとき(す
なわち高音であるとき)“1”を出力する。この
比較回路55の出力はアンド回路58,オア回路
59,アンド回路60を介して一時記憶回路56
の読込み制御入力Lに加わる。アンド回路58の
他の入力にはタイミング信号発生回路21から発
生された上鍵盤専用チヤンネルU4〜U6のタイ
ミングを表わす信号UKT(第5図g)が入力され
る。アンド回路60の他の入力には信号3Y1
(第5図d)が入力される。従つて、ラツチ回路
49から時分割的に供給されるキーコードN1〜
B3が記憶回路56に現在記憶している最高押圧
鍵のキーコードUKHDよりも大きい(高音であ
る)場合、それが上鍵盤のものである(UKTが
“1”)ことを条件に、信号3Y1のタイミング
で、そのラツチ回路49から与えられたキーコー
ドN1〜B3を記憶回路56に読込み、最高音キー
コードUKHDの記憶を書替える。一時記憶回路
56に記憶した上鍵盤最高押圧鍵のキーコード
UKHDはゲート57を介して出力される。ゲー
ト57のイネーブル入力(EN)にはスイツチ2
9からの信号が加わる。このスイツチ29がオフ
のときはゲート57が遮断され、上鍵盤最高音ラ
ツチ回路23からキーコードUKHDは出力され
ない。上鍵盤最高押圧鍵の1オクターブ下の音を
自動的に発音させる場合はスイツチ29をオンに
し、ゲート57を導通し、キーコードUKHDを
回路23から出力する。 オア回路59の他の入力には信号UKT1(第
5図h)が与えられる。この信号UKT1は上鍵
盤専用チヤンネルの最初のチヤンネルU4に対応
しており、この最初のチヤンネルU4においては
比較回路55の比較出力にかかわりなく強制的に
当該チヤンネルU4に割当てられているキーコー
ドN1〜B3を一時記憶回路56に記憶する。以後、
順に各チヤンネルU4〜U6のキーコードの大小
が比較され、上鍵盤の最後のチヤンネルU6との
比較を終えたときに一時記憶回路56に記憶され
ているキーコードが真の上鍵盤最高押圧鍵のキー
コードUKHDである。第7図の例の場合は、同
図dに示すように上鍵盤最高押圧鍵のキーコード
UKHDが発生する。つまり、最初のチヤンネル
U4ではキーコードN1〜B3が割当てられていな
いからタイムスロツト7,8,9においてキーコ
ードUKHDは“0”であり、次のチヤンネルU
7に割当てられているA#5のキーコードが記憶
回路56にまず記憶される。次にこのA#5とE
5を比較するとA#5の方が高いので、記憶回路
56の記憶は変わらず、最高音としてA#5のキ
ーコードUKHDが最終的に得られる。 上鍵盤最高音オクターブ変換回路26はオクタ
ーブコードB1〜B3から1を減算する減算器61
から成る。ゲート57から出力された上鍵盤最高
押圧鍵のキーコードUKHDのうちノートコード
N1〜N4は何の変更も加えられずに回路26を通
過するが、オクターブコードB1〜B3は減算器6
1に入力され、その値が1減算される。減算器6
1から出力されたオクターブコードB1〜B3*は、
変更されなかつたノートコードN1〜N4と共に上
鍵盤最高押圧鍵の1オクターブ下の音を表わすキ
ーコードUKHD*となり、最高音変換データゲ
ート27のゲート62に入力される。ゲート62
のイネーブル入力ENにはタイミング信号発生回
路21から信号Y1(第5図e)が与えられる。
この信号Y1はタイムスロツト「1」に対応して
おり、このとき上鍵盤最高音ラツチ回路23にお
ける上鍵盤専用チヤンネルU4〜U6のキーコー
ドの順次比較は終了しており、真の上鍵盤最高押
圧鍵のキーコードUKHD*がゲート27,62
から出力される。このキーコードUKHD*がゲ
ート27から出力されるタイミングを第5図pに
示す。また、第7図の例の場合は同図eに示すよ
うに、キーコードUKHD*としてA#5のキー
コードがゲート27,62から出力される。 上鍵盤最低音ラツチ回路24は比較回路63と
一時記憶回路64を含んでいる。一時記憶回路6
4は上鍵盤最低押圧鍵のキーコードUKLDを記
憶するもので、その出力が比較回路63のB入力
に加えられる。ラツチ回路49(第4図)から供
給されたキーコードN1〜B3は比較回路63のA
入力及び一時記憶回路64に入力される。また、
ラツチ回路49から供給されるキーオン信号KO1
はアンド回路65に入力される。比較回路63は
両入力A,Bの関係がA<Bのときつまりラツチ
回路49から与えられるキーコードN1〜B3が記
憶回路64に記憶したキーコードUKLDよりも
小さいとき(すなわちより低音であるとき)“1”
を出力する。この比較回路63の出力はアンド回
路65,66を介して一時記憶回路64の読込み
制御入力Lに加わる。アンド回路65の残りの入
力には上鍵盤専用チヤンネルU4〜U6のタイミ
ングを表わす信号UKT(第5図g)が入力され
る。アンド回路66の他の入力には信号3Y1
(第5図d)が入力される。 信号UKTをアンド回路65に入力した理由は
上鍵盤に関する比較結果のみを選択するためであ
る。キーオン信号KO1をアンド回路65に入力し
た理由は、鍵押圧中のキーコードに関する比較結
果のみを選択するためである。例えばA入力がオ
ール“0”の場合、A<Bが成立して比較回路6
3から出力“1”が発生されるが、キーオン信号
KO1は“0”であるため一時記憶回路64に読込
み制御入力Lは与えられない。 一時記憶回路64はプリセツト入力PSを有し
ており、アンド回路67から信号“1”が与えら
れた場合、その記憶キーコードUKLDを最大値
(オール“1”)にプリセツトする。アンド回路6
7には信号PKT(第5図j)と信号3Y1(第5
図d)が入力されており、上鍵盤専用チヤンネル
U4〜U6(第5図f)のキーコードN1〜B3が
供給される直前において一時記憶回路64にオー
ル“1”がセツトされる。このため、上鍵盤専用
チヤンネルU4〜U6の区間において押鍵中のキ
ーコードN1〜B3が最初に現われたとき比較回路
63におけるA<Bの比較が成立しかつアンド回
路65の条件も成立してその最初の上鍵盤のキー
コードN1〜B3が一時記憶回路64に記憶される。
以後、順に各チヤンネルU4〜U6のキーコード
の大小が比較され、より小さい(低音の)キーコ
ードN1〜B3が一時記憶回路64に記憶される。
従つて、上鍵盤の最後のチヤンネルU6との比較
を終えたときに一時記憶回路64に記憶されてい
るキーコードが真の上鍵盤最低押圧鍵のキーコー
ドUKLDであり、ひき続く下鍵盤専用チヤンネ
ルL9〜L11の区間(第5図f)においては真
の上鍵盤最低押圧鍵のキーコードUKLDが回路
24から出力される。 第7図の例の場合は、同図fに示すように上鍵
盤最低押圧鍵のキーコードUKLDが発生する。
つまり、最初のキーコードA#5が現われるまで
はキーコードUKLDの内容はオール“1”であ
り、次に最初のキーコードA#5が記憶され、更
にE5のキーコードが到来したとき比較回路63
のA<Bが成立してE5のキーコードが真のキー
コードUKLDとして記憶される。 上鍵盤で全く鍵が押圧されていない場合は、ア
ンド回路65の条件が成立することはなく、一時
記憶回路64の内容は常にオール“1”である。
一時記憶回路64の出力キーコードUKLDの全
ビツトを入力したアンド回路68はキーコード
UKLDの内容がオール“1”であること(つま
り上鍵盤で鍵が押圧されていないこと)を検出す
る回路であり、上鍵盤オールオフ信号UKOFFを
発生する。 下鍵盤データゲート25は、信号LKT(第5図
i参照)によつて導通制御されるゲート69を含
んでおり、下鍵盤専用チヤンネルL9〜L11に
割当てられているキーコードN1〜B3とキーオン
信号KO1のみを選択出力する。下鍵盤データゲー
ト25で選択された上鍵盤押圧鍵のキーコード
LKDのうちオクターブコードB1〜B3は全く利用
されず、ノートコードN1〜N4(LKNC)だけが
LK/UKデータ変換回路30及びLK/UKデー
タ変換禁止制御回路31に供給される。 LK/UKデータ変換回路30において、回路
24から与えられる上鍵盤最低押圧鍵キーコード
UKLDのオクターブコードB1〜B3の部分ULOC
はオクターブダウン用の減算器70及びセレクタ
71のA入力に加わる。また、最低音キーコード
UKLDのノートコードN1〜N4の部分ULNCは比
較回路72のA入力に加わる。比較回路72のB
入力は下鍵盤データゲート25から下鍵盤押圧鍵
のノートコードLKNCが与えられる。セレクタ
71のB入力には減算器70の出力が与えられ
る。減算器70はオクターブコードULOCの値か
ら1減算し、1オクターブ下の値ULOC−1を得
る。セレクタ71の選択制御入力には比較回路7
2の出力が与えられる。比較回路72はA>Bの
とき出力“1”を生じ、セレクタ71のA入力
(つまりULOC)を選択させる。A>B以外のと
きつまりA≦Bのときは比較回路72の出力は
“0”であり、セレクタ71のB入力(つまり
ULOC−1)を選択させる。 比較回路72は、下鍵盤押圧鍵のノートコード
LKNCが表わす音名が上鍵盤最低押圧鍵のノー
トコードULNCが表わす音名よりも低いか否か
を判定する。下鍵盤押圧鍵の音名が上鍵盤最低押
圧鍵の音名よりも低いとき、つまりULNC>
LKNCのとき、比較回路72ではA>Bが成立
し、セレクタ71では上鍵盤最低押圧鍵のオクタ
ーブコードULOCをそのまま選択出力する。セレ
クタ71から選択出力されたオクターブコード
B1〜B3は下鍵盤押圧鍵のノートコードLKNCの
組合わさつて新たなキーコードUKCD1を構成
する。下鍵盤押圧鍵の音名が上鍵盤最低押圧鍵の
音名と同じかそれよりも高い場合、つまり
ULNC≦LKNCのとき、セレクタ71では上鍵
盤最低押圧鍵のオクターブの1オクターブ下のオ
クターブコードULOC−1を選択出力する。尚、
12の音名の高低関係は第1表のノートコードの大
小関係に示すように、C#を最低、Cを最高とし
ている。 以上のようにして、上鍵盤最低押圧鍵の下1オ
クターブ以内に入るように、下鍵盤押圧鍵のオク
ターブを変更して新たなキーコードUKCD1が
形成される。このキーコードUKCD1はゲート
73に入力される。ゲート73のイネーブル入力
(EN)にはLK/UKデータ変換禁止制御回路3
1からのイネーブル信号ENBが入力される。 LK/UKデータ変換禁止制御回路31におい
て、比較回路74,75,76の一方入力には上
鍵盤最低押圧鍵のノートコードULNCが夫々入
力され、比較回路77,78の一方入力は上鍵盤
最高押圧鍵のノートコードUHNCが夫々入力さ
れる。比較回路74の他の入力には下鍵盤押圧鍵
のノートコードLKNCがゲート69から与えら
れる。この下鍵盤押圧鍵のノートコードLKNC
は半音上変換回路79及び全音上変換回路80に
入力される。半音上変換回路79はノートコード
LKNCの値をそのノートコードLKNCが表わす
音名の半音上の音名に対応する値に変換する。全
音上変換回路80はノートコードLKNCの値を
そのノートコードLKNCが表わす音名の全音上
の音名に対応する値に変換する。 第1表で示したようにノートコードN1〜N4
には10進数「4」,「8」,「12」,「16(0)」に対
応
するものが欠落しているので、或る音名の半音上
の音程関係にある音名のノートコードを得る場
合、元の音名(回路79の入力)がD#、F#、
A、またはCの場合はそのノートコードに2を加
算し、それ以外の音名の場合は1を加算すればよ
い。また、或る音名の全音上の音程関係にある音
名のノートコードを得る場合は、元の音名(回路
80の入力)がC#、E、GまたはA#の場合は
そのノートコードに2を加算し、それ以外の音名
の場合は3を加算すればよい。半音上変換回路7
9及び全音上変換回路80は、入力されたノート
コード(LKNC)に対して所定の半音上または
全音上のノートコードを出力するようにしたリー
ドオンリイメモリによつても構成することができ
る。 半音上変換回路79から出力された下鍵盤押圧
鍵の半音上のノートコードLKNC(C)は比較回
路75及び77の他の入力に加わる。全音上変換
回路80から出力された下鍵盤押圧鍵の全音上の
ノートコードLKNC(W)は比較回路76及び7
8の他の入力に加わる。比較回路74乃至78は
両入力が一致したとき一致出力EQが“1”とな
り、該一致出力EQがノア回路81に入力される。
ノア回路82のいずれかの入力が“1”となる
と、イネーブル信号ENBが“0”となり、ゲー
ト73を遮断する。 比較回路74は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵のノートコード
LKNCが一致したときイネーブル信号ENBを
“0”にしてゲート73を遮断し、キーコード
UKCD1を禁止するためのものである。このと
き比較回路72の出力(A>B)は“0”であ
り、1オクターブ下のオクターブコードULOC−
1がセレクタ71で選択されている。従つて、新
たに形成されたキーコードUKCD1は上鍵盤最
低押圧鍵の1オクターブ下の同一音名の音を表わ
しており、このキーコードUKCD1が比較回路
74の働きによつてゲート73で阻止される。 比較回路75は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC(C)とが一致したとき、キーコード
UKCD1を禁止するためのものである。このと
き、下鍵盤押圧鍵の音名(LKNC)は上鍵盤最
低押圧鍵の音名(ULNC)の半音下の音程関係
にある。従つて、新たに形成されたキーコード
UKCD1が上鍵盤最低押圧鍵の半音下の音を表
わしている場合、そのキーコードUKCD1はゲ
ート73で阻止される。 比較回路76は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC(W)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最低押圧鍵の音名(ULNC)
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD1が上鍵盤最低押圧鍵
の全音下の音を表わしている場合もそのキーコー
ドUKCD1はゲート73で阻止される。 比較回路77は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC(C)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最高押圧鍵の音名(UHNC)
の半音下の音程関係にあり、新たに形成されたキ
ーコードUKCD1も上鍵盤最高押圧鍵の半音下
の音名である。この場合も、一致出力EQにもと
づいてイネーブル信号ENBが“0”になるので、
キーコードUKCD1が阻止される。 比較回路78は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC(W)が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
(LKNC)は上鍵盤最高押圧鍵の音名(UHNC)
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD1が上鍵盤最高押圧鍵
の全音下の音程関係にあり、該キーコード
UKCD1はゲート73で阻止される。 上鍵盤最低押圧鍵と同じ音名あるいは半音下あ
るいは全音下のキーコードUKCD1(すなわち
自動音)を禁止した理由は、音程の近い複数音を
同時に発音することにより音が不鮮明になること
を防ぐためである。上鍵盤最高押圧鍵の半音下あ
るいは全音下の音名のキーコードUKCD1を禁
止した理由は、上鍵盤最低押圧鍵の1オクターブ
下の音(UKHD*)を発生する場合にこの
UKHD*の音とキーコードUKCD1にもとずく
音との音程が近くなり、そのままでは発生音が不
鮮明になるからである。上鍵盤最高押圧鍵の1オ
クターブ下の音を自動的に発生する機能を選択し
ない場合、すなわちスイツチ29がオフの場合、
上鍵盤最高押圧鍵のキーコードUKHD(従つてノ
ートコードUHNCも)も発生されないので、比
較回路77,78から下鍵盤のノートコード
LKNCに対応して一致出力EQが生じることはな
く、上鍵盤最高押圧鍵の半音下または全音下のキ
ーコードUKCD1が禁止されることはない。 尚、この例では上鍵盤最低押圧鍵よりも自動音
(UKCD1)が高くなることはないが、もし高く
なることがあるように回路変更した場合は上鍵盤
最低押圧鍵の半音上あるいは全音上の自動音
(UKCD1)も禁止するように禁止制御回路31
を構成することができる。ところで、上鍵盤最高
押圧鍵の1オクターブ下の音よりもキーコード
UKCD1にもとづく自動音が高くなることはこ
の実施例においても起り得る。そのため、上鍵盤
最高押圧鍵の半音上あるいは全音上の音名に対応
するキーコードUKCD1も禁止するように禁止
制御回路31を構成してもよい。 ノア回路81には比較回路74〜78の出力
EQのほかに上鍵盤最低音ラツチ回路24からの
上鍵盤オールオフ信号UKOFF及び下鍵盤データ
ゲート25で選択された下鍵盤のキーオン信号
LKONをインバータ82で反転した信号が入力
される。従つて、上鍵盤で全く鍵が押圧されてい
ない場合(UKOFFが“1”)あるいは下鍵盤の
キーコード(N1〜B3)がラツチ回路49(第
4図)から出力されていないとき(LKONが
“0”)もイネーブル信号ENBが“0”となり、
ゲート73が遮断される。 LK/UKデータ変換回路30において、ゲー
ト73で選択出力されたキーコード(UKCD2)
はゲート83に入力される。ゲート83は遅延制
御回路32からの信号によつて制御される。自動
音を遅延発音する機能を施さない場合は遅延制御
回路32は働かず、ゲート83は常に導通状態と
なる。すなわち、第8図に詳細を示す遅延制御回
路32において遅延機能選択スイツチ84がオフ
の場合、遅延制御信号DLYは“0”であり、第
6図のゲート83に付属するインバータ85で該
信号DLYが反転されてオア回路86を介してゲ
ート83の制御入力に常に“1”が加わり、ゲー
ト83が常に導通する。 まず、遅延機能を施さない場合について説明す
る。その場合、ゲート73で選択出力されたキー
コードUKCD2は常にゲート83を通過し、自
動音のキーコード(UKCD*)としてLK/UK
変換データゲート33に加わる。LK/UK変換
データゲート33はオア回路88の出力によつて
制御されるゲート87を含んでいる。オア回路8
8にはタイミング信号発生回路21からの信号Y
28,Y31,Y34,Y37,Y40,Y4
3,Y46(第5図e参照)が入力される。これ
らの信号Y28〜Y46は第4図のラツチ回路4
9から各下鍵盤専用チヤンネルL9〜L11のキ
ーコードN1〜B3が送出されるタイミング(第
5図f参照)に対応している。各下鍵盤専用チヤ
ンネルL9〜L11のキーコード(LKD)をオ
クターブ変更して得られた自動音のためのキーコ
ードUKCD*が前記信号Y28〜Y46に対応
して3タイムスロツト毎に時分割的にゲート87
から出力される。ゲート87,33から出力され
るキーコードUKCD*のタイミングを第5図q
に示す。 ここで、第7図の例におけるLK/UKデータ
変換回路30及びLK/UK変換データゲート3
3の各種信号の状態を同図g〜kに示す。下鍵盤
データゲート25においてはチヤンネルL9,L
2,L5に割当てられている下鍵盤押圧鍵E3,
C3,G3が下鍵盤押圧鍵キーコードLKDとし
て第7図gに示すように選択される。この例の場
合上鍵盤最低押圧鍵のキーコードUKLDとして
E5がラツチ回路24の一時記憶回路64に記憶
されている(第7図f)。下鍵盤押圧鍵E3,C
3,G3の音名E,C,Gは上鍵盤最低押圧鍵の
音名Eと同じもしくはEより高い(第1表参照)
ので、セレクタ71では減算器70から出力され
る上鍵盤最低押圧鍵E5のオクターブコード(B
3,B2,B1=“011”)を1オクターブ下げた
オクターブコードULOC−1(B3,B2,B1
=“010”)を選択する。従つて、ゲート73の入
力側に与えられるキーコードUKCD1のオクタ
ーブコードB3,B2,B1はすべて“010”で
あり、第7図hに示すようにキーコードUKCD
1としてE4,C5,G4が得られる(第2表参
照)。また、下鍵盤押圧鍵E3と上鍵盤最低押圧
鍵E5が同一音名であるので、E4のキーコード
UKCD1に対応してイネーブル信号ENBが“0”
となるが、C及びGとEは全音程以上離れている
のでC5及びG4のキーコードUKCD1に対応
してイネーブル信号ENBは“1”となる(第7
図i)。従つてゲート73から出力されるキーコ
ードUKCD2は第7図jに示すようにC5とG
4だけであり、E4は禁止される。このC5とG
4のキーコードUKCD2は信号Y37とY40
のタイミングでゲート33で選択され、第7図k
に示すように自動音のキーコードUKCD*とし
てC5とG4がゲート33から出力される。 上鍵盤データゲート22から出力される上鍵盤
押圧鍵のキーコードUKD、最高音変換データゲ
ート27から出力される上鍵盤最高押圧鍵の1オ
クターブ下のキーコードUKHD*、及びLK/
UK変換データゲート33から出力されるキーコ
ードUKCD*はオア回路群28で1組のキーコ
ードバス89(キーコードN1〜B3に対応する
7ビツトのラインから成る)に多重化される。第
5図o,p,qあるいは第7図c,e,kに示す
ように各キーコードUKD,UKHD*,UKCD*
のタイミングは3ビツトタイムづつずれているの
で異なるキーコードが重り合うことはない。 次に、遅延機能を施す場合について述べる。遅
延機能を施す場合は第8図の遅延機能選択スイツ
チ84をオンにし、遅延制御信号DLYを“1”
にする。信号DLYが“1”になると、第6図の
インバータ85の出力は“0”となり、アンド回
路90が動作可能となる。アンド回路90の他の
入力には遅延制御回路32からデイレイゲート信
号DLGが与えられており、ゲート83はこのデ
イレイゲート信号DLGによつて制御される。第
6図のLK/UKデータ変換回路30において、
ゲート73からゲート83に与えられるキーコー
ドUKCD2は7入力型のオア回路91にも入力
される。ゲート73から何らかのキーコード
UKCD2,N1〜B3が出力されたときオア回
路91の出力が“1”となり、これが自動音キー
オン信号AKONとして遅延制御回路32に入力
される。 第8図に示す遅延制御回路32において、キー
オン信号AKONはラツチ回路92〜98のデー
タ入力Dに夫々入力される。各ラツチ回路92〜
98のストローブ入力SにはキーコードUKCD
2の出力タイミングに対応する信号Y28,Y3
1,Y34,Y37,Y40,Y43,Y46が
各別に加わる。下鍵盤押圧鍵のキーコードLKD
にもとづいて形成される自動音のキーコード
UKCD2は、第5図fに示す下鍵盤専用チヤン
ネルL9〜L11のタイミングに対応して発生す
る。信号Y28,Y31・…Y46もこの下鍵盤
専用の個々のチヤンネルL9,L12,…L11
のタイミングに対応して発生するので、各チヤン
ネルL9〜L11の下鍵盤キーコードLKDにも
とづいて形成されたキーコードUKCD2(最大
で7個)に対応するキーオン信号AKONの各々
は各ラツチ回路92〜95の各々に確実にラツチ
される。時分割的に発生したキーオン信号
AKONはこのラツチ回路92,98において直
流化される。従つてラツチ回路92〜98の出力
をみると、発生中の自動音(UKCD2)に対応
するものが持続的に“1”となつており、その他
は“0”である。第7図の例では、チヤンネルL
2とL5に対応してC5とG4のキーコード
UKCD2が発生されるので、キーオン信号
AKONは同図に示すように発生される。従つ
てその場合、信号Y37,Y40に対応してラツ
チ回路95及び96にキーオンAKONがラツチ
される。 各ラツチ回路92〜98に対応してセツト−リ
セツト型のフリツプフロツプ99〜105が設け
られている。また、ラツチ回路92〜98の出力
は微分回路106〜112に夫々入力される。微
分回路106〜112に夫々入力される。微分回
路106のみ詳細を示したが他の回路107〜1
12も同一構成であり、ラツチ回路92〜98の
出力が“0”から“1”に立上つたときに1μs幅
のパルスを出力する。各微分回路106〜112
の出力はオア回路113に加えられる。キーコー
ドUKCD2が新たに発生された場合、ラツチ回
路(92〜98のいずれか1つ)の出力は“0”
から“1”に立上る。これにもとづいて対応する
微分回路(106〜112のうち1つ)から
“1”パルスが発生され、オア回路113から出
力される。従つてオア回路113の出力は新たに
キーコードUKCD2が発生されたこと(ニユー
キーオンNKON)を表わしている。オア回路1
13の出力“1”はアンド回路114〜120に
加えられる。アンド回路114〜120の他の入
力にはラツチ回路92〜98の出力をインバータ
で反転した信号が与えられ、各アンド回路114
〜120の出力はフリツプフロツプ99〜105
のリセツト入力(R)に与えられる。従つて、ニ
ユーキーオンNKONのとき、キーオン信号
AKONを記憶していないラツチ回路(92〜9
8のうち出力が“0”のもの)に対応するフリツ
プフロツプ99〜105がリセツトされる。 フリツプフロツプ99〜105のセツトは、以
下に述べるように、キーオン信号AKONを記憶
しているラツチ回路92〜98に対応するものだ
けに関して、時間的にずらして順番に行なわれ
る。アンド回路121〜127、オア回路128
〜132、インバータ133〜138,146〜
152及び遅延フリツプフロツプ139〜145
によつてフリツプフロツプ99〜105のセツト
制御のために優先回路が構成されている。優先順
位最上位がフリツプフロツプ99であり、以下1
00,101,102,103,104,105
の順である。アンド回路121〜127のいずれ
かから信号“1”が出力されたとき、それに対応
するアンド回路153〜159を介してフリツプ
フロツプ99〜105のセツト入力(S)に信号
“1”が与えられる。アンド回路122〜127
にはそれよりも優先順位が上位のアンド回路12
1〜126の出力がオア回路128〜132及び
インバータ133〜138を介して入力されてお
り、アンド回路121〜126の出力が“1”
(セツト信号)のときそれよりも下位のアンド回
路122〜127をすべて動作不能としている。
アンド回路121〜127をすべて動作不能とし
ている。アンド回路121〜127の他の入力に
はラツチ回路92〜98の出力及び自己に対応す
るフリツプフロツプ99〜105の出力(Q)を
遅延フリツプフロツプ139〜145で遅延し更
にインバータ146〜152で反転した信号が加
えられる。従つて、或るフリツプフロツプ99〜
105が一旦セツトされると、そのフリツプフロ
ツプに対応するアンド回路121〜127は動作
不能となり、それよりも下位のアンド回路122
〜127のうちラツチ回路93〜98の出力が
“1”となつているものの中で最優先のものが動
作可能となる。こうして、優先順位に従つて順番
にアンド回路121〜127からセツト信号が発
生される。 アンド回路153〜159の他の入力には、発
振器160の発振パルスを微分回路161で整形
したタイミングパルスTPが入力される。発振器
160は2ms乃至16ms程度の範囲で周波数調整
可能な比較的遅いクロツクパルスを発振する。微
分回路161では、発振器160から発振したパ
ルスをその立上り近辺においてタイミング信号Y
1(第5図e)に同期して1度だけ選択し、タイ
ミングパルスTPを得る。従つてタイミングパル
スTPは発振器160の発振出力と同じ周期をも
ち、かつ、信号Y1と同じパルス幅(1μs)のパ
ルスである。 アンド回路121〜127のいずれか1つから
出力されているセツト信号はタイミングパルス
TPが発生したときに、対応するアンド回路15
3〜159を介してフリツプフロツプ99〜10
5のセツト入力(S)に供給される。従つて、或
るフリツプフロツプ99〜105がセツトされた
ときからそれよりも下位のフリツプフロツプ10
0〜105が次にセツトされるまでにはタイミン
グパルスTPの周期に等しい2乃至16ms程度の時
間遅れがある。このフリツプフロツプ99〜10
5のセツトタイミングの時間遅れによつて、自動
音用のキーコードUKCD*を時間的にずられて
順番に発生し、複数の自動音(和音)の発音開始
時点を順次ずらす効果が得られる。尚、一旦セツ
トされたフリツプフロツプ99〜105は次にリ
セツトされるまでセツト状態が保持される。 フリツプフロツプ99〜105のセツト出力
(Q)はアンド回路162〜168に夫々入力さ
れる。アンド回路162〜168の他の入力に
は、夫々に対応するラツチ回路92〜98に入力
されているのと同じ信号Y28,Y31,Y34
…Y46が各別に入力される。これらのアンド回
路162〜168は各フリツプフロツプ99〜1
05の出力を元の時分割タイミング(第5図fに
示す下鍵盤専用チヤンネルL9〜L11のタイミ
ング)に戻すための回路であり、これらの出力が
オア回路169を介してデイレイゲート信号
DLGとして第6図のアンド回路90に供給され
る。LK/UKデータ変換回路30のゲート83
はこのデイレイゲート信号DLGのタイミングで
導通制御される。 第7図の場合を例にして、遅延制御回路32の
動作を示すと第9図のようになる。第7図jに示
すキーコー、UKCD2に対応して第7図に示
すように発生される自動キーオン信号AKONを、
タイムスケールを縮少して示すと第9図aのよう
になるる。下鍵盤専用チヤンネルL2とL5のタ
イミングに対応して発生したキーオン信号
AKONは信号Y37とY40にもとづいてラツ
チ回路95及び96に夫々ラツチされる。それま
でのラツチ回路95,96の内容が“0”であつ
た場合は第9図bに示すようにニユーキーオン信
号NKONがオア回路113から発生される。 ラツチ回路95と96は95の方が優先するの
で、初めはアンド回路124から信号“1”が出
力され、アンド回路125はオア回路130及び
インバータ136を介して動作不能にされてい
る。第9図cに示すようにタイミングパルスTP
が発生すると、アンド回路124からの信号
“1”によつてアンド回路156が“1”を出力
し、フリツプフロツプ102がセツトされる。以
後、フリツプフロツプ102は第9図dに示すよ
うにセツト状態となる。タイミング信号Y37に
従つてフリツプフロツプ102の出力(Q)がア
ンド回路165で選択され、第9図fに示すよう
にデイレイゲート信号DLGが得られる。初めは
信号Y37に対応するデイレイゲート信号DLG
しか得られないので、ゲート33(第6図)から
出力される自動音用のキーコードUKCD*は第
9図gに示すようにC5に対応するものだけであ
る。フリツプフロツプ102がセツトされたこと
により、遅延フリツプフロツプ142、インバー
タ149を介してアンド回路124が動作不能と
なり、今度はラツチ回路96に対応するアンド回
路125が動作可能となる。 それから数ms経過すると、再びタイミングパ
ルスTPが発生する。今度はアンド回路125か
らのセツト信号がアンド回路157を介してフリ
ツプフロツプ103に与えられ、第9図eに示す
ように該フリツプフロツプ103がセツトされ
る。以後は、タイミング信号Y37,Y40に従
つてフリツプフロツプ102,103の出力Qが
アンド回路165,166で選択され、第9図f
に示すように信号Y37,Y40に対応して2つ
のデイレイゲート信号DLGが発生され、同図g
に示すようにC5とG4のキーコードUKCD*
がゲート33(第6図)から出力される。以上の
ようにして、自動音C5,G4が1音づつ順番に
遅延されて発音される。この遅延時間は第8図の
発振器160の発振周期を調整することにより可
変される。 尚、第7図の例では、自動音キーコード形成回
路16(第6図)の動作を理解し易くするため
に、上鍵盤で2つの鍵(A#5とE5)が押圧さ
れているものとしている。しかしこれは特殊な例
であつて、一般的には上鍵盤はメロデイ演奏に使
用され、下鍵盤は和音演奏に使用されるので、上
鍵盤では同時には1鍵しか押圧されない。上鍵盤
で1鍵しか押圧されていない場合は、最高押圧鍵
(UKHD)と最低押圧鍵(UKLD)は同じ鍵であ
る。 再割当て回路 第10図は再割当て回路17における割当て準
備回路34、キーコード記憶回路35、比較回路
36及び割当て制御部37の詳細例を示すもので
ある。第6図に示すオア回路群28からキーコー
ドバス89を介して第10図の割当て準備回路3
4内のゲート170に与えられるキーコード
UKD,UKHD*,UKCD*のタイミングは、第
5図o,p,qを多重化した状態であり、第11
図aに示すようになつている。すなわち個々のキ
ーコードの時間幅は1タイムスロツトの幅(1μs)
であり、それらが48タイムスロツト(48μs)の間
で1通り時分割的に供給され、その時分割供給が
48タイムスロツト毎に繰返される。割当て準備回
路34では、バス89に与えられる1μs幅のキー
コードUKD,UKHD*,UKCD*の幅を後段の
割当て処理に適した48μsに近い時間幅に拡大整形
する。 バス89に与えられたキーコードUKD,
UKHD*,UKCD*はゲート170、オア回路
群171を介して16ステージ/7ビツトのシフト
レジスタ172に記憶される。シフトレジスタ1
72への記憶は次のようにして制御される。クロ
ツクパルスφによつて1μs毎にシフト駆動される
シフトレジスタ172の出力はオア回路173に
加えられる。オア回路173の出力はアンド回路
174に加えられる。アンド回路174の他の入
力には48タイムスロツトの初めの16タイムスロツ
ト(16μs)に対応する信号H1(第5図k参照)
が入力されている。シフトレジスタ172の全16
ステージに全くキーコードが記憶されていない場
合は信号H1の発生中アンド回路174の条件は
1度も成立しない。 アンド回路174の出力はオア回路175を介し
て遅延フリツプフロツプ176に入力される。遅
延フリツプフロツプ176の出力はアンド回路1
77、オア回路175を介して自己保持される
が、アンド回路177の他の入力には信号Y48
(第5図e)を反転した信号Y48が入力されて
いるので、48タイムスロツトの終わりで自己保持
が解除される。シフトレジスタ172の内容が空
のときは前述のようにアンド回路174から1度
も信号“1”が発生されないので、遅延フリツプ
フロツプ176の出力は常に“0”である。 遅延フリツプフロツプ176の出力はインバー
タ178で反転され、アンド回路179に入力さ
れる。最終タイムスロツト「48」(信号Y48
のタイミング)でインバータ178の出力が
“1”の場合は、シフトレジスタ172にキーコ
ードが全く記憶されていないこと(ノーキーコー
ドNOKC)を表わしている。アンド回路179
の他の入力には信号Y48が入力されており、フ
リツプフロツプ180がリセツト状態のときにノ
ーキーコード信号NOKCが“1”であれば信号
Y48のタイミングでアンド回路179から
“1”が出力され、フリツプフロツプ180がセ
ツトされる。ノーキーコード信号NOKC、アン
ド回路179から出力されるセツト信号SET及
びフリツプフロツプ180の状態の一例を第12
図a,b,cに示す。 フリツプフロツプ180の出力Qは遅延フリツ
プフロツプ181で1μs遅延され、ロード信号
LOAD(第12図d参照)としてゲート170の
イネーブル入力(EN)に供給される。また、ロ
ード信号LOADはオア回路182を介してゲー
ト183のイネーブル入力(EN)に加えられ
る。更に、遅延フリツプフロツプ181の出力
(LOAD)はアンド回路184に加えられる。ア
ンド回路184の他の入力には信号Y48が加え
られており、フリツプフロツプ180がセツトさ
れた状態で48μs経過すると次の信号Y48のタイ
ミングでアンド回路184の条件が成立し、リセ
ツト信号RESET(第12図e)が発生される。
尚、リセツトのときはインバータ185を介して
アンド回路179が不動作とされ、リセツト信号
が優先するようになつている。従つて、フリツプ
フロツプ180は48μsの間だけセツト状態とな
り、ロード信号LOADも48μsの間だけ発生する。 ロード信号LOADが発生しているときはゲー
ト170と183が共に導通する。ゲート183
にはシフトレジスタ172の最終ステージの出力
が与えられ、該ゲート183からオア回路群17
1を介してシフトレジスタ172の最初のステー
ジに帰還されるようになつている。従つて、ロー
ド信号LOADの発生中は、シフトレジスタ17
2の記憶の自己保持とバス89からのキーコード
の読込みとが一緒に行なわれる。第11図aに示
すようにバス89に現われるキーコード(UKD,
UKHD*,UKCD*)は2ビツトタイムの間隔
を空けて飛び飛びに現われるので、ゲート170
と183を同時に導通することにより異なるデー
タが重なる不都合は生じない。ロード信号
LOADが発生している48μs(Y1からY48まで
のタイミング)の期間におけるシフトレジスタ1
72への入力データの状態を第11図bに示す。
尚、第11図aの各キーコードを区別するために
各キーコードに対して1〜15の参照番号を付し
た。まず、最初の16μs(第5図kに示す信号H1
のタイミング)では、参照番号1〜5のキーコー
ドがバス89、ゲート170を介してシフトレジ
スタ172に入力される。次の16μs(第5図に
示す信号H2のタイミング)では、参照番号6〜
10のキーコードがバス89、ゲート170を介
してシフトレジスタ172に入力され、その合間
に先にシフトレジスタ172に記憶された参照番
号1〜5のキーコードがゲート183を介して帰
還入力される。最後の16μs(第5図mに示す信号
H3のタイミング)では、参照番号11〜15の
キーコードがバス89、ゲート170を介してシ
フトレジスタ172に入力され、その合間に先に
シフトレジスタ172に記憶された参照番号1〜
10のキーコードがゲート183を介して帰還入
力される。こうして、ロード信号LOADの発生
中にバス89に現われたキーコード(UKD,
UKHD*,UKCD*)(最大で15個)がすべてシ
フトレジスタ172に記憶される。 シフトレジスタ172に記憶されたキーコード
が最終ステージから出力されるときオア回路17
3の出力は“1”となり、このオア回路173の
出力“1”が信号H1の発生時にアンド回路17
4から出力される。最初にシフトレジスタ172
に3個のキーコードが記憶されたものとして、ア
ンド回路174の出力の一例を第12図fに示
す。 アンド回路174の出力はアンド回路186に
加わる。アンド回路186の他の入力にはフリツ
プフロツプ187の出力Qとキーオフ検査信号X
を反転した信号Xが加えられる。フリツプフロツ
プ187は信号Y48によつて定期的にセツトさ
れるので初めはセツト状態となつている。またキ
ーコーダ11(第1図)からキーオン検査信号X
が発生されていない通常の状態では信号Xは
“1”である。従つて、アンド回路174から最
初に信号“1”が出力されたときアンド回路17
4から最初に信号“1”が出力されたときアンド
回路186の条件が成立し、データラツチパルス
DL(第12図h)が1個発生される。データラツ
チパルスDLはラツチ回路188のストロープ入
力Sに加わり、このときシフトレジスタ172か
ら該ラツチ回路188に入力されている1つのキ
ーコードをラツチする。同時に、データラツチパ
ルスDLのタイミングでインバータ189の出力
が“0”になり、記憶保持用のゲート183が一
時遮断され、ラツチ回路188にラツチされたキ
ーコードのシフトレジスタ172での記憶をクリ
アする。また、データラツチパルスDLは遅延フ
リツプフロツプ190を介してフリツプフロツプ
187のリセツト入力Rに加わり、フリツプフロ
ツプ187の出力Qを直ちに“0”にする(第1
2図g)。これによりアンド回路186が動作不
能となり、結局、48μsの間でその初めの部分(信
号H1の期間)において1度だけデータラツチパ
ルスDLが発生される。 ラツチ回路188にラツチしたキーコードが1
つシフトレジスタ172で消去されたので、次の
信号H1のタイミングでは第12図fに示すよう
に2個のパルスがアンド回路174から発生され
る。そして、前述と同様にデータラツチパルス
DLが発生され、ラツチ回路188に別のキーコ
ードがラツチされ、そのキーコードの記憶がシフ
トレジスタ172でクリアされる。更に次の信号
H1のタイミングではアンド回路174の出力パ
ルスは1個となり、このパルスに対応してデータ
ラツチパルスDLが発生され、ラツチ回路188
の記憶キーコードが書替えられ、該キーコードの
記憶がシフトレジスタ172でクリアされる。こ
うしてシフトレジスタ172の記憶が空になるま
で、約48μs毎にデータラツチパルスDLが発生さ
れる。シフトレジスタ172の記憶が空になる
と、前述と同様に、ロード信号LOADが48μsの
間発生し、キーコードバス89のキーコード
(UKD,UKHD*,UKCD*)が再びシフトレ
ジスタ172にとり込まれる。ラツチ回路188
から出力されるキーコードUKCの一例を第12
図iに示す。各キーコード(A#5,C5,G
4)がほぼ信号Y48から次のY48にかけて約
48μsの時間幅に拡大整形されていることが同図か
ら理解できる。尚、最後にラツチされたキーコー
ドG4は次のデータラツチパルスDLが発生する
までラツチされ続けるが、この点に問題は生じ
ず、要するに割当て処理に必要な最小時間(この
例では信号H2からH3にかけての約32μs)が確
保されれば、それよりも長くなつてもさしつかえ
ない。 ところで、後段における割当て処理において離
鍵検出を行なうために、キーオフ検査信号Xの反
転信号Xがアンド回路186に入力され、更にラ
ツチ回路188の内容がこのキーオフ検査信号X
によつてクリアされるようになつている。これに
より、キーオフ検査信号Xの発生時にはラツチ回
路188の出力はすべて“0”となり、キーコー
ドUKCが送出されない状態となる。また、アン
ド回路186が不動作となることによりデータラ
ツチパルスDLも発生されることはない。 時間幅が拡大整形されたキーコードUKCはキ
ーコード記憶回路35のセレクタ191のA入力
及び比較回路36の比較器192のA入力とオア
回路193に入力される。キーコード記憶回路3
5、比較回路36、割当て制御部37及び第13
図に詳細を示すトランケート回路38から成る回
路は、割当て準備回路34から供給されるキーコ
ードUKCを7個の上鍵盤専用チヤンネル(第2
図bに示す時分割タイミング)に適宜割当てるた
めの回路である。これらの割当て用の回路35〜
38は、公知の特願昭52−93992号(特開昭54−
28614号)(発明の名称「電子楽器」)の明細書中
に示された「発音割当て回路部」と同一の技術思
想にもとづいて構成されているので、その詳細動
作は公知の上記明細書より容易に理解できるであ
ろう。従つて本明細書中では簡単に説明する。 キーコード記憶回路35はセレクタ191と1
6ステージ/7ビツトのシフトレジスタ194を
含んでおり、上鍵盤専用の各チヤンネルに割当て
られたキーコードはこのシフトレジスタ194に
記憶される。シフトレジスタ194の出力はセレ
クタ191のB入力に加わり、シフトレジスタ1
94に戻されて記憶保持される。割当て制御部3
7からロード信号LDが与えられたときセレクタ
191のA入力を選択し、B入力を禁止する。通
常は電源投入時にのみ発生されるイニシヤルクリ
ア信号ICが“0”であり、ノア回路195の出
力が“1”となつてセレクタ191のB入力を選
択し、シフトレジスタ194の記憶を保持する。 シフトレジスタ194の出力は比較器192の
B入力に加えられる。比較器192はA=Bのと
き出力“1”を生じる。A=Bとは、割当て準備
回路34から供給されたキーコードUKCが既に
キーコード記憶回路35に記憶されていることを
意味する。アンド回路196には比較器192の
出力、オア回路193の出力、上鍵盤専用チヤン
ネルの時分割タイミング(第2図b)を表わす信
号YUK(第5図n)が入力される。何らかのキー
コードUKCが与えられている場合、オア回路1
93の出力KONは“1”である。従つて、比較
器192の一致検出出力(A=B)が上鍵盤専用
チヤンネルのものであり、かつ「0」でないキー
コードUKCにもとづいて発生された場合はアン
ド回路196から一致信号EQが発生される。尚、
シフトレジスタ194はクロツクパルスφにもと
づいてシフトされているため、キーコードUKC
と全チヤンネルの割当て済みキーコード(UKC
*)との比較は、遅くとも信号H3(第5図m)
が発生する前に完了する。 一致信号EQ及びキーコード検出信号KONはア
ンド回路197に入力される。アンド回路197
の他の入力にはキーオンメモリとしてのシフトレ
ジスタ198からのキーオン信号KO1*が入力
される。或る上鍵盤専用チヤンネルのタイムスロ
ツトにおいてアンド回路197の条件が成立した
場合は、今供給されているキーコードUKCがそ
のチヤンネルに既に割当てられていることを意味
している。従つて、そのような場合はロード信号
LDを発生しない。アンド回路197の出力はオ
ア回路198、アンド回路199を介して遅延フ
リツプフロツプ200に記憶される。アンド回路
197の出力“1”は遅延フリツプフロツプ20
0に一旦記憶されると、信号Y48のタイミング
でその反転信号Y48によつてアンド回路199
が不動作となるまで記憶される。従つて、その場
合、インバータ201を介してアンド回路20
2,203が不動作となり、ロード信号LDが発
生されない。 今供給されているキーコードUKCがまだ上鍵
盤専用チヤンネルのどのチヤンネルにも割当てら
れていない場合はアンド回路197の出力は常に
“0”であり、インバータ201の出力は“1”
である。従つてアンド回路202の条件が成立
し、信号H3の発生期間(第5図m)に対応し
て、かつすでに離鍵されたチヤンネル(KO1*
が“0”)であつてかつトランケートすべき上鍵
盤専用チヤンネルに対応してアンド回路203か
ら1発のロード信号LDが発生される。トランケ
ートすべきチヤンネルは第13図に示すトランケ
ート回路38から与えられるトランケートチヤン
ネル指定信号TRによつて指定される。この信号
TRは、既に割当てられている上鍵盤音(自動音
も含む)のうち最も古く離鍵された音(自動音は
現実には鍵の操作に直接対応していないがキーオ
ン信号KO1*が“0”となることにより離鍵と
見なされる)の割当てチヤンネル時間に同期して
発生される。このトランケートチヤンネル指定信
号TRがアンド回路204を介してアンド回路2
03に入力され、同回路203から単一の上鍵盤
専用チヤンネル時間に対応してロード信号LDを
発生させる。このロード信号LDはオア回路20
5、アンド回路206を介して遅延フリツプフロ
ツプ207に記憶され、インバータ208を介し
てアンド回路204更には203を不動作にす
る。従つて、ロード信号LDは1つの上鍵盤専用
チヤンネル時間に対応して1度しか発生されな
い。 このロード信号LDに従つて、キーコードUKC
をシフトレジスタ194に記憶させ、かつオア回
路209を介してシフトレジスタ198に“1”
(キーオン信号KO1*)を記憶させる。こうし
て、適当な上鍵盤チヤンネルにキーコードUKC
が割当てられる。キーオンメモリとしてのシフト
レジスタ198の記憶はアンド回路210を介し
て保持されるが、アンド回路211からキーオフ
検出信号KOFが出力されたときクリアされる。 ロード信号LDはオア回路212を介してキー
オン一時メモリとしてのシフトレジスタ213に
記憶される。このシフトレジスタ213の記憶
は、キーオフ検査信号Xの発生毎に一旦クリアさ
れる。つまりアンド回路214にキーオフ検査信
号Xと信号H2が入力され、キーオフ検査信号X
の発生時におけるアンド回路214からの出力
“1”によつてインバータ215及びアンド回路
216を介してシフトレジスタ213の自己保持
ループが遮断され、該レジスタ213の全16ステ
ージの記憶がすべて一旦クリアされる。その後、
次のキーオフ検査信号Xが発生する前に、割当て
済みのキーコードUKC*と同じキーコードUKC
が到来すると、アンド回路197の出力が“1”
となり、アンド回路217、オア回路212を介
してシフトレジスタ213に“1”が記憶され
る。これはそのキーコードUKCに係る鍵が依然
として押圧中であることを意味する。しかし、離
鍵されたものとして扱われるキーコードに関して
は、同じキーコードUKCが供給されないので、
そのキーコードが割当てられたチヤンネルに対応
するシフトレジスタ213の記憶はクリアされた
ままである。従つて、その場合、次のキーオフ検
査信号Xが発生しことき、当該チヤンネルに対応
するシフトレジスタ213の出力は“0”であ
り、インバータ218の出力が“1”となつてア
ンド回路211が動作可能となる。アンド回路2
11の他の入力にはシフトレジスタ198からの
キーオン信号KO1*及びアンド回路214の出
力が加わつており、キーオフにもかかわらず未だ
キーオンの取扱い(KO1*が“1”)となつてい
ることを条件に該アンド回路211からキーオフ
検出信号KOFを発生する。 このキーオフ検出信号KOFはオア回路219
を介してキーオフメモリとしてのシフトレジスタ
220に入力される。シフトレジスタ220のキ
ーオフ記憶信号KOFMはアンド回路221を介
して記憶保持されるが、当該チヤンネルに対応し
てロード信号LDが発生したときにインバータ2
22からの信号によりクリアされる。尚、キーオ
フ検出信号KOFが発生したとき、その直前まで
当該チヤンネルのキーオフ記憶が“0”であつた
ことを条件にアンド回路223からニユーキーオ
フ信号NKFが発生される。 第13図に示すトランケート回路38におい
て、第10図の割当て制御部37から供給された
キーオン記憶信号KOFMはゲート224のイネ
ーブル入力EN及びアンド回路225に入力さ
れ、ニユーキーオフ信号NKにはアンド回路22
6に入力される。4ビツトの加算器227、ゲー
ト224、16ステージ/4ビツトのシフトレジス
タ228から成るカウンタは、上鍵盤専用の各チ
ヤンネルに割当てられた鍵の離鍵後において離鍵
された他の鍵の離鍵回数を各チヤンネル別に時分
割的に計数するためのものである。従つて、シフ
トレジスタ228において最大値を保有している
チヤンネルに割当てられた鍵が最も古く離鍵され
たものであるということができる。尚、電源投入
時において、シフトレジスタ228の全16ステー
ジはイニシヤルクリア信号ICにもとづいて最小
値“0001”にブリセツトされる。これは初めは全
チヤンネルにおいてトランケートチヤンネル指定
信号TRが発生し得るようにするためである。 ニユーキーオフ信号NKFは、或る鍵の離鍵時
においてその鍵が割当てられた上鍵盤専用のチヤ
ンネル時間に同期して1度だけ発生される。従つ
て、加算器227及びシフトレジスタ228から
成るカウンタにおいてこのニユーキーオフ信号
NKFの数を計数することにより、離鍵回数を計
数することができる。アンド回路226,22
9、オア回路230を介してニユーキーオフ信号
NKFを遅延フリツプフロツプ231に記憶する。
アンド回路225では、或る鍵が離鍵されたとき
(遅延フリツプフロツプ231の出力が“1”)、
上鍵盤専用チヤンネル(YUKが“1”)に割当て
られている鍵のうち離鍵中のもの(KOFMが
“1”)に対応して“1”を出力する。このアンド
回路225の出力が加算器227に供給される。 1ステージ/4ビツトのシフトレジスタ233
及びセレクタ232はシフトレジスタ228の記
憶計数値のうち最大値を記憶するものである。シ
フトレジスタ233の出力はセレクタ232のB
入力を介して自己保持される。シフトレジスタ2
33の出力はゲート234を介して上鍵盤専用チ
ヤンネルのタイミングYUKで比較器235に入
力される。比較器235はシフトレジスタ233
に記憶した最大値とシフトレジスタ228から出
力される各チヤンネルの計数値とが一致したとき
(A=B)、そのチヤンネルのタイミングに対応し
てトランケートチヤンネル指定信号TRを発生す
る。シフトレジスタ233の記憶よりもシフトレ
ジスタ228の出力の方が大きい場合(A>B)、
比較器235からアンド回路236に信号“1”
が与えられ、セレクタ232のA入力を介してシ
フトレジスタ228の出力がシフトレジスタ23
3に記憶される。このシフトレジスタ233の最
大計数値の記憶書替えは、信号H2が発生してい
るときに上鍵盤専用チヤンネルのタイミング
YUKでのみ行なわれる。一方、シフトレジスタ
233の記憶保持はノア回路237の出力“1”
によつて行なわれる。つまり、アンド回路236
の出力が“0”のときはノア回路237の出力は
“1”であり、セレクタ232のB入力を介して
シフトレジスタ233の最大値記憶が自己保持さ
れる。ノア回路237には信号Y48が入力され
ており、1処理サイクルの終りでシフトレジスタ
233の自己保持が解除される。以上から、有効
なトランケートチヤンネル指定信号TRは信号H
3の発生タイミングにおいて発生することが理解
できる。この信号TRにもとづいてアンド回路2
04,203(第10図)を介してロード信号
LDを発生することは、信号H3の発生タイミン
グで行なわれるので、不都合なくロード信号LD
を発生することができる。 キーコード記憶回路35(第10図)から時分
割的に出力される上鍵盤専用チヤンネルに割当て
済みのキーコードUKC*及びシフトレジスタ1
98から時分割的に出力される上鍵盤専用チヤン
ネルのキーオン信号KO1*は、第14図に詳細
を示すデータ多重回路39に供給される。この上
鍵盤専用チヤンネルのキーコードUKC*の発生
タイミングは第2図bからも明らかなように第1
5図bのようになる。数字3,4,6,7,1
0,13,16は上鍵盤専用チヤンネルのチヤン
ネル番号を示す。第15図aに多重データKC1〜
KC4のタイムスロツト「1」〜「48」を合せて
示す。 第14図のデータ多重回路39において、キー
コードUKC*のノートコードN1〜N4は2ス
テージ/4ビツトのシフトレジスタ238に入力
され、第15図dに示すように2ビツトタイム遅
延されて出力される。オクターブコードB1〜B
3とキーオン信号KO1*は1ステージ/4ビツ
トのシフトレジスタ239に入力され、第15図
cに示すように1ビツトタイムだけ遅延されて出
力される。シフトレジスタ238の出力はセレク
タ240のA入力に加わり、シフトレジスタ23
9の出力はセレクタ240のB入力に加わる。セ
レクタ240のA入力セレクト信号として第5図
dに示す信号3Y3が使用され、B入力セレクト
信号として信号3Y2が使用される。第5図dに
示すように信号3Y2はタイムスロツト「2」,
「5」,「8」…において発生するので、タイムス
ロツト「5」,「8」,「11」,「14」,「17」
,
「20」,「23」に対応してシフトレジスタ23
9から出力されるチヤンネル4,7,10,1
3,16,3,6のオクターブコードB1〜B3
とキーオン信号KO1*(第15図c参照)がセ
レクタ240で選択され、多重データKC1*〜
KC4*として出力される。 第5図dに示すように信号3Y3はタイムスロ
ツト「3」,「6」,「9」…において発生するの
で、タイムスロツト「6」,「9」,「12」,「1
5」,「18」,「21」,「24」に対応してシフト
レジスタ238から出力されるチヤンネル4,
7,10,13,16,3,6のノートコードN
1〜N4(第15図d参照)がセレクタ240で
選択され、多重データKC1*〜KC4*として出力
される。従つて、データ多重回路39から出力さ
れる上鍵盤専用チヤンネルU4,U7,U10,
U13,U16,U3,U6の多重データKC1*
〜KC4*は、第3図のタイムスロツト「4」から
「24」に示したものと全く同じ状態で同じタイ
ムスロツト「4」から「24」において発生され
る。 第14図においてC音データ変換回路40は多
重データKC1*〜KC4*をすべて入力し、更に信
号3Y3を入力したナンド回路241と、このナ
ンド回路241の出力及び下位2ビツトのデータ
KC1*,KC2*が夫々入力されるアンド回路24
2,243を具えている。信号3Y3は、多重デ
ータKC1*〜KC4*としてノートコードN1〜N
4が現われるタイミングを示している。データ
KC1*〜KC4*としてC音のノートコードN4〜
N1“1111”が与えられたとき、ナンド回路24
1の出力は“0”となり、アンド回路242,2
43を不動作にする。従つて、C音のノートコー
ドN4〜N1が“1111”から“1100”に変換され
た多重データ(KC1*〜KC4*)が該C音データ
変換回路40から得られる。C音以外の場合はナ
ンド回路241の出力は“1”であり、アンド回
路242,243は入力されるデータKC1*,
KC2*をそのまま出力する。 C音データ変換回路40から出力された多重デ
ータ(KC1*〜KC4*)はセレクタ18(第1
図)のA入力に加わる。セレクタ18のB入力に
はチヤンネルプロセツサ13から供給される多重
データKC1〜KC4が入力される。セレクタ18の
A入力セレクト端子SAに加わる信号Y4−24はタ
イムスロツト「4」から「24」の間連続して
“1”になる信号であり、この信号Y4−24を反転
した信号がB入力セレクト端子SBに入力される。
従つて、タイムスロツト「4」から「24」まで
の上鍵盤に関するデータ送出タイミングにおいて
はチヤンネルプロセツサ13から供給される上鍵
盤押圧鍵に関するデータが阻止され、再割当て回
路17からC音データ変換回路40を経由して供
給される自動音を含む上鍵盤押圧鍵の多重データ
KC1*〜KC4*がセレクタ18で選択され、楽音
発生部15に供給される。それ以外のタイムスロ
ツト「1」〜「3」,「25」〜「48」ではチヤ
ンネルプロセツサ13から供給される基準データ
“1111”、ペダル鍵盤、下鍵盤、及び自動アルペジ
ヨに関する多重データKC1〜KC4がセレクタ18
で選択され、楽音発生部15に供給される。 楽音発生部 楽音発生部15の一例を第16図に示す。セレ
クタ18から与えられる4ビツトの多重データ
KC1〜KC4(KC1*〜KC4*)は多重データ分析
回路244に入力される。この多重データ分析回
路244は第4図に示した多重データ分析回路2
0とほぼ同一構成であり、異なる点はキーオン信
号KO1によつて制御されるゲート48が無い点
のみである。第16図において符号41′〜4
7′,49′〜52′で示した回路は、第4図にお
いて符号41〜47,49〜52で示した回路と
同一機能のものであり、多重データKC1〜KC4
(KC1*〜KC4*)からノートコードN1〜N4、
オクターブコードB1〜B3、キーオン信号
KO1をとり出す働きをする。ラツチ回路49′か
ら出力されるキーコードN1〜B3、キーオン信
号KO1のチヤンネル関係は第5図fと同様であ
る。 基準パルスSYが供給されるタイミング信号発
生回路21′も、第4図に示すタイミング信号発
生回路21と同様に、信号3Y3、UKT,UKT
1、Y1〜Y48(第5図d,e,g,h参照)
を発生する。 楽音発生部15は、7つの上鍵盤専用チヤンネ
ルU4,U7…U6に対応する音源及び開閉回路
245−1乃至245−7と、7つの下鍵盤専用
チヤンネルL9,L12,…L11に対応する音
源及び開閉回路246−1乃至246−7と、ペ
ダル鍵盤専用チヤンネルpに対応する音源及び開
閉回路247と、自動アルペジヨ用チヤンネル
ARPに対応する音源及び開閉回路248を含ん
でいる。各々の音源及び開閉回路245−1乃至
248に達応してラツチ回路249−1乃至24
9−7,250−1乃至250−7,251,2
52が設けられている。各ラツチ回路249−1
乃至252には多重データ分析回路244のラツ
チ回路49′から出力されたキーコードN1〜B
3及びキーオン信号KO1が入力される。各ラツ
チ回路249−1乃至252のストローブ入力s
には、各チヤンネル(U4〜U6,L9〜L1
1,P,ARP)のキーコード送出タイミング
(第5図f参照)に対応する信号Y7,Y10,
Y13,Y16,Y19,Y22,Y25,Y2
8,Y31,Y34,Y37,Y40,Y43,
Y46,Y4,Y1(第5図e参照)が各別に供
給される。これにより、ラツチ回路49′から時
分割的に供給される各チヤンネルのキーコードN
1〜B3及びキーオン信号KO1が、各々のチヤ
ンネルに対応するラツチ回路249−1乃至25
2に各別にラツチされ、直流化される。直流化さ
れた(非時分割的な)キーコードN1〜B3及び
キーオン信号KO1は、ラツチ回路249−1乃
至252から音源及び開閉回路245−1乃至2
48に供給され、キーコードN1〜B3に対応す
る音高の音源信号がキーオン信号KO1によつて
開閉制御されて出力される。 上鍵盤に関する音源及び開閉回路245−1乃
至245−7から出力された音源信号はミキシン
グされた後上鍵盤音色回路253に供給され、上
鍵盤に関して選択されている音色が付与される。
下鍵盤に関する音源及び開閉回路246−1乃至
246−7から出力された音源信号はミキシング
された後下鍵盤音色回路254に供給され、下鍵
盤に関して選択されている音色が付与される。ペ
ダル鍵盤に関する音源及び開閉回路247の出力
はペダル鍵盤音色回路255で音色付与され、自
動アルペジヨ用の音源及び開閉回路248の出力
はアルペジヨ音色回路256で音色付与される。 楽音発生部15は各チヤンネルに対応する楽音
発生部回路245−1乃至256のほかに、上鍵
盤の最高音のみを特別に楽音形成する上鍵盤最高
音発生回路257を具えている。この発明では下
鍵盤の押圧鍵をオクターブ変更した音が上鍵盤の
音色でメロデイ音(上鍵盤本来の押鍵音)の中に
挿入されるので、本来のメロデイ音が不明瞭にな
るおそれがある。そこで、本来のメロデイ音(上
鍵盤本来の押鍵音)を強調するために、上鍵盤最
高音発生回路257を設けたのである。下鍵盤押
圧鍵をオクターブ変更した自動音は上鍵盤最低押
圧鍵の下1オクターブ以内の音高とされるので、
この楽音発生部15において上鍵盤音色で発生さ
れる音の最高音は必らず上鍵盤で実際に押圧され
ている音(本来のメロデイ音)である。従つて、
上鍵盤最高音発生回路257において上鍵盤音色
で発生すべき音のうち最高音を検出してその最高
音を特別に発音することにより、本来のメロデイ
音を強調することができる。 上鍵盤最高音発生回路257において、上鍵盤
の最高音を検出するために比較器258と一時記
憶回路259が設けられている。比較器258の
A入力にはラツチ回路49′から時分割的に出力
される各チヤンネルのキーコードN1〜B3及び
キーオン信号KO1が加わり、B入力には一時記
憶回路259の出力が加わる。比較器258は両
入力A,BがA>Bのとき出力“1”を生じる。
比較器258の出力はアンド回路260に加わ
る。アンド回路260の他の入力には上鍵盤専用
チヤンネルのタイミングを表わす信号UKT(第5
図g参照)が入力され、上鍵盤専用チヤンネルに
関する比較出力のみを該アンド回路260で選択
する。アンド回路260の出力はオア回路261
を介してアンド回路262に加わる。アンド回路
262の他の入力には信号3Y1(第5図d)が
加わり、その出力は一時記憶回路259の読込み
制御入力Lに与えられる。オア回路261の他の
入力には信号UKT1(第5図h)が与えられてお
り、上鍵盤に関する最初のチヤンネルU4(第5
図f参照)のタイミングにおいて強制的に読込み
状態となり、最初のチヤンネルU4のキーコード
N1〜B3及びキーオン信号KO1を一時記憶回
路259に記憶させる。以後、ひき続くチヤンネ
ルU7,U10…のキーコードN1〜B3及びキ
ーオン信号KO1と一時記憶回路259に記憶し
たキーコードN1〜B3及びキーオン信号KO1
とを比較器258にて順次比較し、ラツチ回路4
9′から与えられるキーコードN1〜B3及びキ
ーオン信号KO1の方が一時記憶回路259に記
憶したものより大きい場合A>B、一時記憶回路
259の記憶内容を大きい方のキーコードN1〜
B3及びキーオン信号KO1に書替える。尚、比
較器258において、キーオン信号KO1は最上
位ビツトの信号として扱われる。従つて、キーコ
ードN1〜B3の値が大きい(高音である)もの
であつても離鍵されている場合はキーオン信号
KO1が“0”であるため、押鍵中のキーコード
N1〜B3よりも値が小さいものとて取扱われ
る。 以上のようにして、上鍵盤専用チヤンネルU4
〜U6に割当てられたキーコードN1〜B3及び
キーオン信号KO1の比較が順次行なわれ、最後
のチヤンネルU6との比較が終了したときに一時
記憶回路259に記憶されているキーコードN1
〜B3及びキーオン信号KO1が真の上鍵盤最高
押圧鍵(最高音)を表わすものである。一時記憶
回路259に記憶された最高音を表わすキーコー
ドN1〜B3及びキーオン信号KO1はラツチ回
路263に入力される。ラツチ回路263のスト
ローブ入力Sにはタイムスロツト「1」に対応す
る信号Y1が入力される。この信号Y1が発生し
たときは、最高音検出のための比較動作が終了し
ており、一時記憶回路259には真の上鍵盤最高
音のキーコードN1〜B3及びキーオン信号
KO1が記憶されているので、この真の上鍵盤最
高音のキーコードN1〜B3及びキーオン信号
KO1がラツチ回路263にラツチされる。 ラツチ回路263にラツチされたキーコードN
1〜B3及びキーオン信号KO1は音源及び開閉
回路264に入力され、上鍵盤最高音の音源信号
が該回路264から発生される。回路264から
発生された最高音の音源信号は切換スイツチ26
5に入力され、該スイツチ265の操作位置に応
じてソロ用音色回路266またはミキシング抵抗
267を介して上鍵盤音色回路253に導かれ
る。ソロ用音色回路266は、上鍵盤最高音のた
めに特別に設けられた音色回路であり、上鍵盤音
色回路253とは異なつた独自のソロ用音色を上
鍵盤最高音に付与する。上鍵盤最高音発生回路2
57によつて発生される音の音色としてソロ用音
色回路266の音色を選ぶか上鍵盤音色回路25
3の音色を選ぶかは、演奏者によるスイツチ26
5の操作によつて適宜選定することができる。
尚、上鍵盤最高音は上鍵盤用の音源及び開閉回路
245−1乃至245−7においても発生される
ので、2系列で楽音発生されることになる。 各音色回路253〜256,266の出力は音
量制御器268を介してサウンドシステム269
に至る。 尚、上記実施例では自動音キーコード形成回路
16において自動音キーコード(UKCD*)の
形成のために利用される下鍵盤のキーコード
(LKD)が実際に下鍵盤で押圧されている鍵に関
するものであるとして説明した。しかし、実際に
下鍵盤で押圧されているもののみに限らず、先に
述べた自動ベースコード演奏シングルフインガー
機能(ABC−SF)にもとづいてキーコーダ11
から下鍵盤のキーコードとして自動的に発生され
たキーコード、あるいはメモリ機能(MM)によ
つて離鍵後も押圧が継続されているものとして自
動的に発生され続けるキーコード、等実際には鍵
押圧されていないが便宜上下鍵盤の鍵として自動
的に発生されるキーコード(LKD)にもとづい
て自動音のキーコード(UKCD*)を形成する
ようにしてもよい。 上記実施例では、チヤンネルプロセツサ13で
割当てられたキーコードにもとづいて楽音を発生
する方式の電子楽器にこの発明を適用した例を説
明したが、これに限らず、公知の特公昭53−
17895号公報に示されたような時間位置で押圧鍵
を区別するタイプの電子楽器にも適用できる。そ
の場合には、例えば、メロデイ音に追従して発生
される自動音(下鍵盤押圧鍵をオクターブ変換し
たもの)を遅延制御回路32と同機能の回路の出
力によつて制御される開閉回路を介して時間的に
ずらして開閉制御することにより順次発音するよ
うにする。 以上説明したようにこの発明によれば、メロデ
イ音に追従して自動的に発音される伴奏音(自動
音)の立上り時点が順次遅延されるので、実際に
演奏者が手で演奏しているような自然感が得られ
るという優れた効果がある。
第1図はこの発明に係る電子楽器の一実施例の
全体構成を示すブロツク図、第2図は第1図に示
すチヤンネルプロセツサ内部において形成される
各チヤンネルの時分割的な割当て時間関係を示す
タイミングチヤート、第3図は同じくチヤンネル
プロセツサから出力される各チヤンネルのキーコ
ード及びキーオン信号の多重状態を示す図、第4
図は第1図に示す多重データ分析回路及びタイミ
ング信号発生回路の詳細例を示す回路図、第5図
はタイミング信号発生回路から発生される各種信
号の時間関係を示すタイミングチヤート、第6図
は第1図に示す自動音キーコード形成回路の詳細
例を示すブロツク図、第7図は第6図に示す回路
の一動作例を示すタイミングチヤート、第8図は
第1図及び第6図に示す遅延制御回路の詳細例を
示す回路図、第9図は第8図に示す回路の一動作
例を示すタイミングチヤート、第10図は第1図
に示す割当て準備回路、キーコード記憶回路、比
較回路、及び割当て制御部の詳細例を示す回路
図、第11図は第10図の割当て準備回路内のシ
フトレジスタにキーコードが飛び飛びに記憶され
ていく状態を説明するタイミングチヤート、第1
2図は第10図の割当て準備回路の一動作例を示
すタイミングチヤート、第13図は第1図に示す
トランケート回路の詳細例を示すブロツク図、第
14図は第1図に示すデータ多重回路及びC音デ
ータ変換回路の一例を示すブロツク図、第15図
は第14図に示すデータ多重回路においてキーコ
ード及びキーオン信号を4ビツトのデータに多重
化する状態を説明するためのタイミングチヤー
ト、第16図は第1図に示す楽音発生部の一例を
示すブロツク図、である。 14……自動音挿入制御部、15……楽音発生
部、16……自動音キーコード形成回路、17…
…再割当て回路、20,244……多重データ分
析回路、21,21′……タイミング信号発生回
路。
全体構成を示すブロツク図、第2図は第1図に示
すチヤンネルプロセツサ内部において形成される
各チヤンネルの時分割的な割当て時間関係を示す
タイミングチヤート、第3図は同じくチヤンネル
プロセツサから出力される各チヤンネルのキーコ
ード及びキーオン信号の多重状態を示す図、第4
図は第1図に示す多重データ分析回路及びタイミ
ング信号発生回路の詳細例を示す回路図、第5図
はタイミング信号発生回路から発生される各種信
号の時間関係を示すタイミングチヤート、第6図
は第1図に示す自動音キーコード形成回路の詳細
例を示すブロツク図、第7図は第6図に示す回路
の一動作例を示すタイミングチヤート、第8図は
第1図及び第6図に示す遅延制御回路の詳細例を
示す回路図、第9図は第8図に示す回路の一動作
例を示すタイミングチヤート、第10図は第1図
に示す割当て準備回路、キーコード記憶回路、比
較回路、及び割当て制御部の詳細例を示す回路
図、第11図は第10図の割当て準備回路内のシ
フトレジスタにキーコードが飛び飛びに記憶され
ていく状態を説明するタイミングチヤート、第1
2図は第10図の割当て準備回路の一動作例を示
すタイミングチヤート、第13図は第1図に示す
トランケート回路の詳細例を示すブロツク図、第
14図は第1図に示すデータ多重回路及びC音デ
ータ変換回路の一例を示すブロツク図、第15図
は第14図に示すデータ多重回路においてキーコ
ード及びキーオン信号を4ビツトのデータに多重
化する状態を説明するためのタイミングチヤー
ト、第16図は第1図に示す楽音発生部の一例を
示すブロツク図、である。 14……自動音挿入制御部、15……楽音発生
部、16……自動音キーコード形成回路、17…
…再割当て回路、20,244……多重データ分
析回路、21,21′……タイミング信号発生回
路。
Claims (1)
- 【特許請求の範囲】 1 第1の鍵盤部分と第2の鍵盤部分とを有する
鍵盤部と、 前記鍵盤部での鍵の押下にもとづいて音名を表
わすノートコードとオクターブ音域を表わすオク
ターブコードとを含むキーコードを発生するキー
コード発生手段と、 前記第2の鍵盤部分に関するキーコードの各ノ
ートコードに、前記第1の鍵盤部分に関するキー
コードのオクターブコードに関するオクターブコ
ードを付加して、複数のキーコードを形成する自
動音キーコード形成手段と、 前記自動音キーコード形成手段で形成された複
数のキーコードに対応する複数の音を、発音開始
時点のみをそれぞれ所定の微小時間だけ順次ずら
して同時に発生する楽音発生手段と を具えた電子楽器。 2 楽音発生手段は、入力されたキーコードに対
応する楽音を発生する楽音発生回路と、発振周波
数の調整可能な発振器と、自動音キーコード発生
手段で形成されたキーコードを該発振器の発振周
波数に対応した所定の時間間隔で順番に選択して
前記楽音発生回路に供給する選択手段とを具えた
特許請求の範囲第1項記載の電子楽器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11602779A JPS5639595A (en) | 1979-09-10 | 1979-09-10 | Electronic musical instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11602779A JPS5639595A (en) | 1979-09-10 | 1979-09-10 | Electronic musical instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5639595A JPS5639595A (en) | 1981-04-15 |
JPH0319559B2 true JPH0319559B2 (ja) | 1991-03-15 |
Family
ID=14676949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11602779A Granted JPS5639595A (en) | 1979-09-10 | 1979-09-10 | Electronic musical instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5639595A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4379420A (en) * | 1981-10-19 | 1983-04-12 | Kawai Musical Instrument Mfg. Co., Ltd. | Adaptive strum keying for a keyboard electronic musical instrument |
JPS6093489A (ja) * | 1983-10-27 | 1985-05-25 | ヤマハ株式会社 | 自動演奏装置 |
JP2513003B2 (ja) * | 1988-11-16 | 1996-07-03 | ヤマハ株式会社 | 電子楽器 |
US5177312A (en) * | 1988-06-22 | 1993-01-05 | Yamaha Corporation | Electronic musical instrument having automatic ornamental effect |
JP2612923B2 (ja) * | 1988-12-26 | 1997-05-21 | ヤマハ株式会社 | 電子楽器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317895A (en) * | 1976-08-02 | 1978-02-18 | Hitachi Ltd | Flow out preventive device of cooling water to outside of reactor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52131025U (ja) * | 1976-03-31 | 1977-10-05 |
-
1979
- 1979-09-10 JP JP11602779A patent/JPS5639595A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317895A (en) * | 1976-08-02 | 1978-02-18 | Hitachi Ltd | Flow out preventive device of cooling water to outside of reactor |
Also Published As
Publication number | Publication date |
---|---|
JPS5639595A (en) | 1981-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4129055A (en) | Electronic organ with chord and tab switch setting programming and playback | |
KR930010396B1 (ko) | 악음신호 발생장치 | |
JPH0713797B2 (ja) | 電子楽器 | |
JPS6326869Y2 (ja) | ||
JPS634195B2 (ja) | ||
JPS6246880B2 (ja) | ||
US4328732A (en) | Electronic musical instrument capable of fill-note generation | |
US4220068A (en) | Method and apparatus for rhythmic note pattern generation in electronic organs | |
JPS6337400B2 (ja) | ||
JPH0319559B2 (ja) | ||
US4872385A (en) | Automatic rhythm performing apparatus with modifiable correspondence between stored rhythm patterns and produced instrument tones | |
JPS6255675B2 (ja) | ||
JPH0213318B2 (ja) | ||
JPS6242516B2 (ja) | ||
JPS6262358B2 (ja) | ||
JPS6355595A (ja) | 電子楽器の自動伴奏装置 | |
US4696215A (en) | Manually controlled performance apparatus for electronic musical instrument | |
US4561338A (en) | Automatic accompaniment apparatus | |
JPS6242518B2 (ja) | ||
JPS6312393Y2 (ja) | ||
JPH0579996B2 (ja) | ||
JPS631595B2 (ja) | ||
US5418324A (en) | Auto-play apparatus for generation of accompaniment tones with a controllable tone-up level | |
JPH0548480B2 (ja) | ||
JPS6255676B2 (ja) |