JPH0319559B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、異なる鍵盤あるいは鍵域を用いて
メロデイ演奏と和音演奏（伴奏）を行なう電子楽
器において、メロデイ音の音域に関連づけて和音
（伴奏音）と同じ音名の音を自動的に発音するよ
うにした電子楽器の改良に関する。 上鍵盤でメロデイを演奏し、下鍵盤で和音（伴
奏）を演奏し、下鍵盤での演奏和音と同一音名で
かつ上鍵盤のメロデイ音の演奏音域に関連した音
域の音をメロデイ音に自動的に添えて発音するよ
うにした電子楽器は、特公昭53−17895号公報に
よつて知られている。例えば、下鍵盤で和音の３
鍵を押圧し、上鍵盤でメロデイ音の１鍵を押圧す
ると、上記従来の電子楽器では、ただ単に本来の
メロデイ音とメロデイ音色の和音の合計４音が同
時に発音されてしまい、単調で不自然な感じが
し、面白味に欠ける面があつた。 この発明は上述の点に鑑みてなされたもので、
メロデイ音に添えて自動的に発音される和音（伴
奏音）の各々を時間的にずらして順次発音するこ
とにより、より自然な感じでメロデイ追従和音
（伴奏音）が発音されるようにし、自動演奏効果
を高めることを目的とする。この目的のためにこ
の発明では第１の鍵盤部分と第２の鍵盤部分とを
有する鍵盤部と、前記鍵盤部での鍵の押下にもと
づいて音名を表わすノートコードとオクターブ音
域を表わすオクターブコードとを含むキーコード
を発生するキーコード発生手段と、前記第２の鍵
盤部分に関するキーコードの各ノートコードに、
前記第１の鍵盤部分に関するキーコードのオクタ
ーブコードに関係するオクターブコードを付加し
て、複数のキーコードを形成する自動音キーコー
ド形成手段と、前記自動音キーコード形成手段で
形成された複数のキーコードに対応する複数の音
を、発音開始時点のみをそれぞれ所定の微小時間
だけ順次ずらして同時に発生する楽音発生手段と
を具えて構成される。 ここで、上記微小時間とは例えば2ms乃至
16ms程度に設定される。 以下この発明を添付図面の実施例にもとづいて
詳細に説明しよう。 （実施例の全体構成説明） 第１図において、鍵盤部１０は上鍵盤、下鍵
盤、ペダル鍵盤を具えており、キーコーダ１１は
鍵盤部１０における各鍵のオン・オフ状態を検出
し、押圧鍵を表わす複数ビツトのキー情報（キー
コードN₁〜B₃）を時分割的に出力する。フアン
クシヨンスイツチ部１２は、自動ベースコードあ
るいは自動アルベジヨ等各種演奏機能の選択スイ
ツチ類を具えている。キーコーダ１１ではフアン
クシヨンスイツチ部１２における各種スイツチの
オン・オフ状態も検出しこれらのスイツチの状態
を表わす信号を出力する。また、キーコーダ１１
は自動ベースコード演奏用の処理回路を内包して
おり、フアンクシヨンスイツチ部１２によつて自
動ベースコード演奏が選択された場合は、鍵盤部
１０における押鍵状態にもとづいて自動ベース用
あるいは自動コード（和音）用のキーコードN₁
〜B₃を適宜発生する。第１図におけるフアンク
シヨンスイツチ部１２のブロツク内には自動ベー
スコード用（ABC）のシングルフインガー機能
選択スイツチSF−SW、自動アルペジヨ選択スイ
ツチARP−SW、メモリ機能選択スイツチＭ−
SWが例示されている。 キーコーダ１１として特願昭50−99152号（特
開昭52−23324号）（発明の名称「キーコーダ」）
あるいは特願昭52−109750号（特開昭54−43014
号）（発明の名称「キーコードデータ発生装置」）
の明細書中に記載されたような形式のものを採用
すると好都合である。そのように構成されたキー
コーダ１１は、鍵盤部１０の各鍵を時間位置で区
別するのではなく、複数ビツトのキーコード
（N₁〜B₃）によつて区別し、鍵盤部１０で押圧さ
れた鍵を表わすキーコードN₁〜B₃（あるいは自動
ベースコード演奏のために自動的に発生したキー
コード）のみを時分割的に出力する。キーコーダ
１１からの１つのキーコードN₁〜B₃の送出時間
幅は例えば48μs程度である。 キーコードN₁〜B₃は音名を表わすノートコー
ドN₁，N₂，N₃，N₄とオクターブ音域を表わす
オクターブコードB₁，B₂，B₃とから成る７ビツ
トのデータである。ノートコードN₁〜N₄の内容
と音名との関係の一例を第１表に示す。

【表】 オクターブコードB₁〜B₃の内容とオクターブ
音域との関係の一例を下記第２表に示す。

【表】 キーコーダ１１からは、キーコードN₁〜B₃に
同期してそのキーコードN₁〜B₃が表わす鍵の所
属する鍵盤を表わす鍵盤信号Ｕ，Ｌ，Ｐが48μs幅
で出力される。信号Ｕは上鍵盤、信号Ｌは下鍵
盤、信号Ｐはペダル鍵盤を表わす。 押圧鍵のキーコードN₁〜B₃及びその鍵盤信号
ＵまたはＬまたはＰは適当な時間間隔で繰返しキ
ーコーダ１１から発生される。そして、離鍵され
るとそのキーコードN₁〜B₃はもう発生されなく
なる。今まで発生されていたキーコードN₁〜B₃
のうちどのキーコードに関する鍵が離鍵されたの
かということを調べるために、キーオフ検査信号
Ｘがキーコーダ１１から定期的に発生される。こ
のキーオフ検査信号Ｘの発生時間幅は１キーコー
ド送出時間と同じ48μsであり、この信号Ｘが発生
されているときキーコードN₁〜B₃及び鍵盤信号
Ｕ，Ｌ，Ｐは発生されない。また、キーオフ検査
信号Ｘの発生間隔は例えば5ms程度であり、デイ
ジタルシステムにとつては比較的長い時間である
が人間の聴感覚にとつては時間差を感じさせない
程度の短い時間である。チヤンネルプロセツサ１
３においては、今まで供給されていたキーコード
N₁〜B₃がキーオフ検査信号Ｘの１発生間隔の間
に１度も供給されなくなつたことを条件にそのキ
ーコードN₁〜B₃に関する鍵が離鍵されたことを
判断するようになつている。 この実施例において、キーコーダ１１は上述の
ような鍵に関する情報（N₁〜N₃，Ｕ，Ｌ，Ｐ，
Ｘ）を送出するばかりでなく、楽音制御用あるい
は各種機能選択用のスイツチ類によつて選択され
たデータも送出するようになつている。スイツチ
ARP−SWのオン操作によつて自動アルペジヨ演
奏が選択されている場合は自動アルペジヨ選択信
号ARPが送出される。この信号ARPの時間幅は
１キーコード送出時間と同じ48μsである。この自
動アルペジヨ選択信号ARPが送出されていると
き、鍵に関する情報類（N₁〜B₃，Ｕ，Ｌ，Ｐ，
Ｘ）は送出されないようになつている。自動アル
ペジヨ選択信号ARPは前記キーオフ検査信号Ｘ
と同様に繰返し発生されるようになつており、そ
の繰返し周期は1ms乃至5ms程度である。この自
動アルペジヨ選択信号ARPが与えられていると
き、チヤンネルプロセツサ１３は自動アルペジヨ
音の割当てのために利用されるようになつている
が、その詳細は特に説明しない。 また、キーコーダ１１からは、押圧鍵に関する
情報をその鍵の離鍵後の記憶して楽音発生のため
に使用すべきことを表わすメモリ信号MMが演奏
者によるスイツチＭ−SWの操作に応じて発生さ
れる。 スイツチSF−SWのオン操作によつて自動ベー
スコードのシングルフインガー機能が選択されて
いる場合は、キーコーダ１１においては下鍵盤に
よつて押鍵指定された根音とペダル鍵盤の白鍵ま
たは黒鍵の押圧によつて指定された和音種類（メ
ジヤ，マイナ，セブンス等）とにもとづいて従音
（根音に対して３度または５度等の所定音程をも
つ音）のキーコードN₁〜B₃を自動的に形成し、
このキーコードN₁〜B₃と共に下鍵盤信号Ｌを送
出する。すなわち自動ベースコード演奏における
コード音（和音）は下鍵盤の音として取扱われ
る。 キーコーダ１１の出力はチヤンネルプロセツサ
１３に供給される。チヤンネルプロセツサ１３は
キーコーダ１１から供給されるキーコードN₁〜
B₃を特定数の発音チヤンネルのいずれかに割当
てる。発音チヤンネル数は例えば16であり、その
内訳は上鍵盤音の専用チヤンネルが７チヤンネ
ル、下鍵盤音の専用チヤンネルが７チヤンネル、
ペダル鍵盤音の専用チヤンネルが１チヤンネル、
自動アルペジヨ音の専用チヤンネルが１チヤンネ
ルである。キーコードN₁〜B₃は、同時に送出さ
れる鍵盤信号Ｕ，Ｌ，Ｐの内容に応じて該当鍵盤
の専用チヤンネルのいずれかに割当てられる。
尚、チヤンネルプロセツサ３は自動アルペジヨ回
路（図示せず）を内包しており、下鍵盤専用チヤ
ンネルに割当てられているキーコードN₁〜B₃を
所定の順番で１つづつ選択し、選択したキーコー
ドN₁〜B₃を自動アルペジヨ音のキーコードとし
て自動アルペジヨ専用チヤンネルに割当てる。こ
の自動アルペジヨ専用チヤンネルへの割当て操作
は自動アルペジヨ選択信号ARPが与えられたと
きに行なわれる。チヤンネルプロセツサ１３にお
いては、各発音チヤンネルの処理時間が時分割的
に形成されている。各チヤンネル時間の関係を第
２図ａに示す。第２図ａにおいてタイムスロツト
中に示された数字はチヤンネル番号を表わす。第
２図ｂは下鍵盤専用チヤンネルの７つのタイムス
ロツトを示すもの、第２図ｃは下鍵盤専用チヤン
ネルの７つのタイムスロツトを示すもの、第２図
ｄはペダル鍵盤専用チヤンネルのタイムスロツト
を示すもの、第２図ｅは自動アルペジヨ専用チヤ
ンネルのタイムスロツトを示すものである。 チヤンネルプロセツサ１３の出力側にはデータ
多重化回路（図示せず）が設けらており、各チヤ
ンネル（第２図参照）に割当てられたキーコード
N₁〜B₃等を４ビツトのデータKC１，KC２，KC
３，KC４に多重化して出力する。多重化された
データKC１〜KC４の１サイクル分の状態の一例
を第３図に示す。データKC１〜KC４の１サイク
ル分の状態の一例を第３図に示す。データKC１
〜KC４の１サイクル分のタイムスロツトは合計
48であり、基準データ“1111”が発生するタイム
スロツトを「１」として各タイムスロツト「１〜
48」が繰返される。１タイムスロツトの時間幅は
1μsである。第３図の「鍵盤」の欄に示されてい
る「Ｕ」は上鍵盤、「Ｌ」は下鍵盤、「Ｐ」はペダ
ル鍵盤、「ARP」は自動アルペジヨの音が夫々専
用に割当てられるチヤンネルであることを示して
いる。また、「チヤンネル」の欄に示した数字は、
キーコードN₁〜N₄，B₁〜B₃が割当てられている
チヤンネル（第２図に対応）を示している。多重
化されたデータKC１〜KC４においては１つのチ
ヤンネルにつき３つのタイムスロツトが割当てら
れており、各チヤンネルの２番目のタイムスロツ
ト「２」，「５」，「８」…においてはデータKC１，
KC２，KC３としてオクターブコードB₁，B₂，
B₃が送出され、データKC₄としてキーオン信号
KO₁が送出される。また３番目のタイムスロツト
「３」，「６」，「９」…においてはデータKC１〜
KC４としてノートコードN₁〜N₄が送出される。
キーオン信号KO₁は当該チヤンネルに割当てられ
た鍵が押圧中であるか（“１”）あるいは離鍵され
ているか（“０”）を表わす信号である。前述のよ
うにキーオフ検査信号Ｘを利用して離鍵を判断
し、キーオン信号KO₁を“０”にする。尚、メモ
リ機能選択信号MMが与えられている場合は下鍵
盤（Ｌ）のキーコードN₁〜B₃に対応するキーオ
ン信号KO₁は離鍵によつて“０”とならず“１”
を持続し、あたかも鍵が押され続けているかのよ
うに処理され、発音が持続される。自動アルペジ
ヨ音のためのキーオン信号KO₃（第３図のタイム
スロツト４７参照）は、鍵の押圧・離鍵に対応す
るキーオン信号KO₁とは若干異なり、アルペジヨ
の発音タイミングのときに所定時間の間だけ
“１”となる信号である。尚、Ｃ音のノートコー
ドN₄，N₃，N₂，N₁は“1111”であるがタイム
スロツト「１」の基準データとの混同を防ぐため
に、データKC１〜KC４として出力する場合は
“1100”に変更される。チヤンネルプロセツサ13
としては特願昭52−93992号（特開昭54−28614
号）明細書に開示されたチヤンネルプロセツサを
利用すると好都合である。 チヤンネルプロセツサ１３から出力された多重
化されたキーコード等のデータKC１〜KC４は自
動音挿入制御部１４を経由して楽音発生部１５に
至る。自動音挿入制御部１４は自動音キーコード
形成回路１６と再割当て回路１７とを含んでい
る。自動音キーコード形成回路１６は、下鍵盤の
押圧鍵のキーコードN₁〜B₃を上鍵盤の押圧鍵の
音域（音高）に関連してオクターブ変更して新た
なキーコード（自動音のためのキーコード）を形
成すると共に、更に必要に応じて上鍵盤の最高押
圧鍵の１オクターブ下の音を表わすキーコードを
新たに形成する。再割当て回路１７は、自動音キ
ーコード形成回路１６で新たに形成したキーコー
ドを上鍵盤のキーコードと見なし、本来上鍵盤で
押鍵されているキーコードと共に上鍵盤専用チヤ
ンネルに割当てし直す。再割当て回路１７にて上
鍵盤専用チヤンネルに割当てられたキーコード
（上鍵盤押圧鍵及び自動音のキーコード）はセレ
クタ１８を介して楽音発生部１５に供給され、該
楽音発生部１５内に設けられている上鍵盤専用の
楽音発生チヤンネルにて上鍵盤押鍵音及びこの発
明に係る自動音が発生される。他方、下鍵盤専用
チヤンネル及びペダル鍵盤専用チヤンネル及び自
動アルペジヨ専用チヤンネルに割当てられたキー
コードN₁〜B₃等のデータKC１〜KC４はチヤン
ネルプロセツサ１３からライン１９、セレクタ１
８を介して楽音発生部１５に至り、該データKC
１〜KC４にもとづいて対応する各チヤンネルか
ら楽音が発生される。 自動音キーコード形成回路１６では主に次の４
つの処理を行なう。 上鍵盤の最高押圧鍵の１オクターブ下の鍵を
表わすキーコードUKHD＊を必要に応じて形
成する。 下鍵盤の押圧鍵のキーコードを上鍵盤の最低
押圧鍵の下１オクターブ以内に入るようにオク
ターブ変更して新たなキーコードUKCD＊を
形成する。 新たなキーコードUKCD＊に対応する鍵が
上鍵盤の最低押圧鍵と同じかまたは半音下また
は全音下の音程関係にある場合はそのキーコー
ドUKCD＊の形成を禁止する。 新たなキーコードUKCD＊に対応する鍵が
上鍵盤の最高押圧鍵の１オクターブ下の鍵
（UKHD＊）と半音または全音の音程関係にあ
る場合はそのキーコードUKCD＊の形成を禁
止する。 上記及びの処理においてキーコード
UKCD＊の形成を禁止するようにした理由は、
音程の近接した音が自動的に発生されることによ
り音が不鮮明になることを防ぐためである。 チヤンネルプロセツサ１３から自動音挿入制御
部１４に供給されたデータKC１〜KC４は多重デ
ータ分析回路２０に加わると共にライン１９を介
してセレクタ１８の一方入力(B)に加わる。多重デ
ータ分析回路２０は多重化されたデータKC１〜
KC４の中からキーコード（ノートコードN₁〜
N₄とオクターブコードB₁〜B₃）とキーオン信号
KO₁を各チヤンネル別にとり出し、かつデータ
KC１〜KC４のタイムスロツト「１」に含まれる
基準データ“1111”に対応して基準パルスSYを
とり出す。多重データ分析回路２０から出力され
たキーコードN₁〜B₃とキーオン信号KO₁は自動
音キーコード形成回路１６に供給され、基準パル
スSYはタイミング信号発生回路２１に供給され
る。タイミング信号発生回路２１は自動音キーコ
ード形成回路１６及び再割当て回路１７の動作を
制御する各種タイミング信号を基準パルスSYに
もとづいて発生する。 自動音キーコード形成回路１６において、多重
データ分析回路２０から与えられたキーコード
N₁〜B₃は上鍵盤データゲート２２及び上鍵盤最
高音ラツチ回路２３に分配され、キーコードN₁
〜B₃及びキーオン信号KO₁は上鍵盤最低音ラツ
チ回路２４及び下鍵盤データゲート２５に分配さ
れる。上鍵盤データゲート２２では上鍵盤専用チ
ヤンネル（第２図，第３図参照）に割当てられて
いるキーコードN₁〜B₃のみを選択出力する。こ
のゲート２２から選択出力された上鍵盤押圧鍵の
キーコードをUKDで示す。 上鍵盤最高音ラツチ回路２３では、上鍵盤にお
ける最高押圧鍵を検出し、その最高押圧鍵を表わ
すキーコードUKHDを記憶し、出力する。上鍵
盤の最高押圧鍵のキーコードUKHDは上鍵盤最
高音オクターブ変換回路２６に加わり、該キーコ
ードUKHDのオクターブコードB₁〜B₃の値が１
減算されて１オクターブ下に変換され、上鍵盤最
高押圧鍵の１オクターブ下の鍵を表わすキーコー
ドUKHD＊が得られる。このキーコードUKHD
＊は最高音変換データゲート２７を介してオア回
路群２８に供給される。従つて、上鍵盤最高音ラ
ツチ回路２３の系列では前記の処理が行われ
る。尚、スイツチ２９は、上鍵盤最高音１オクタ
ーブ下発音機能を選択する場合オンとし、選択し
ない場合はオフとする。スイツチ２９をオフにす
ると回路２３からキーコードUKHDは発生され
ない。 上鍵盤最低音ラツチ回路２４では、上鍵盤にお
ける最低押圧鍵を検出し、その最低押圧鍵を表わ
すキーコードUKLDを記憶し、出力する。この
上鍵盤最低押圧鍵のキーコードUKLDはオクタ
ーブコード（B₁〜B₃）の部分ULOCとノートコ
ード（N₁〜N₄）の部分ULNCに分離されて
LK／UKデータ変換回路３０に供給される。 下鍵盤データゲート２５では、下鍵盤専用チヤ
ンネル（第２図、第３図参照）に割当てられてい
る。キーコードN₁〜B₃とキーオン信号KO₁を選
択出力する。この下鍵盤データゲート２５が選択
された下鍵盤のキーコードLKDのうちノートコ
ード（N₁〜N₄）の部分LKNCがLK／UKデータ
変換回路３０及びLK／UKデータ変換禁止制御
回路３１に供給される。LK／UKデータ変換回
路３０は前記の処理を行なう回路であり、上鍵
盤最低押圧鍵のノートコードULNCと下鍵盤押
圧鍵のノートコードLKNCを比較し、ULNC＞
LKNCのときは下鍵盤押圧鍵のノートコード
LKNCに上鍵盤最低押圧鍵のオクターブコード
ULOCを付加して新たなキーコードUKCD＊と
して出力し、ULNC≦LKNCのときは上鍵盤最
低押圧鍵のオクターブコードULOCを１オクター
ブ分下げたオクターブコード（ULOC−１）を下
鍵盤押圧鍵のノートコードLKNCに付加して新
たなキーコードUKCD＊として出力する。上述
の処理によつて、下鍵盤押圧鍵のキーコードを上
鍵盤最低押圧鍵の下１オクターブ以内に入るよう
にオクターブ変更した新たなキーコードUKCD
＊が得られる。 LK／UKデータ変換禁止制御回路３１は、前
記及びの処理を行なう回路であり、上鍵盤最
低押圧鍵のノートコードULNCと下鍵盤押圧鍵
のノートコードLKNCとを比較して下鍵盤押圧
鍵に対応する音名が上鍵盤最低押圧鍵に対応する
音名と同じかまたは半音下または全音下の音程関
係にある場合イネーブル信号ENBを“０”にし
てその下鍵盤押圧鍵のノートコードLKNCに対
応するキーコードUKCD＊がLK／UKデータ変
換回路３０から出力されるのを禁止すると共に、
上鍵盤最高押圧鍵のノートコードUNHCと下鍵
盤押圧鍵のノートコードLKNCとを比較して下
鍵盤押圧鍵に対応する音名が上鍵盤最高押圧鍵に
対応する音名の半音下または全音下の音程関係に
ある場合はイネーブル信号ENBを“０”にして
そのノートコードLKNCに対応するキーコード
UKCD＊が回路３０から出力されるのを禁止す
る。また、上鍵盤で鍵が押圧されていないとき上
鍵盤最低音ラツチ回路２４から出力される上鍵盤
オールオフ信号UKOFFが“１”となり、この信
号UKOFFにもとづいて回路３１からのイネーブ
ル信号ENBが“０”となり、キーコードUKCD
＊を禁止する。下鍵盤で鍵が押圧されていない場
合は下鍵盤データゲート２５から出力される下鍵
盤キーオン信号LKONが“０”であり、この信
号LKONが“０”のときも回路３１の出力ENB
は“０”となり、キーコードUKCD＊を禁止す
る。 LK／UKデータ変換回路３０に付属して設け
られている遅延制御回路３２は回路３０で形成さ
れた新たなキーコードUKCD＊を時間的にずら
して出力させる制御を行なう。すなわち、下鍵盤
で複数の鍵が押圧されている場合LK／UKデー
タ変換回路３０ではこれらの鍵のオクターブを変
更して自動音のキーコードUKCD＊を夫々形成
するようになつているが、遅延制御回路３２では
各下鍵盤押圧鍵に対応するキーコードUKCD＊
を時間的にずらして出力させ、その結果、自動音
（一般に和音）の各構成音の出始めが順次遅延さ
れる特殊な演奏効果が得られる。 LK／UKデータ変換回路３０から出力された
キーコードUKCD＊はLK／UK変換データゲー
ト３３を介してオア回路群２８に供給される。ゲ
ート２２，２７，３３はタイミング信号発生回路
２１から与えらたる各々のゲート制御用タイミン
グ信号にもとづいて夫々時間をずらして（時分割
で）導通制御されるようになつており、上鍵盤押
圧鍵のキーコードUKD及び上鍵盤最高押圧鍵の
１オクターブ下のキーコードUKCD＊及び下鍵
盤押圧鍵をオクターブ変換した新たなキーコード
UKCD＊は時分割的に（同時に重なることなく）
オア回路群２８を通過して再割当て回路１７に入
力される。 再割当て回路１７では、上鍵盤押圧鍵のキーコ
ードUKDと自動音のキーコードUKCD＊，
UKHD＊を上鍵盤専用チヤンネルに再割当てす
る。割当て準備回路３４は、オア回路群２８から
供給されるキーコードUKD，UKHD＊，UKCD
＊の１キーコード分の時間幅を割当て処理に適し
た適宜の時間幅（例えば48μs程度）に整形する。
詳しくは、時分割的に供給されるキーコード
UKD，UKHD＊，UKCD＊を一旦記憶し、記憶
したキーコードを割当て処理に適した適宜の時間
幅で順次出力する。 キーコード記憶回路３５は16チヤンネルの各々
に対応する16の記憶位置を具えており、上鍵盤専
用チヤンネルに割当てられたキーコードが対応す
る記憶位置に記憶される。比較回路３６は割当て
準備回路３４から出力されるキーコードUKD，
UKHD＊，UKCD＊（これらを符号UKCで示
す）とキーコード記憶回路３５に記憶している割
当て済みのキーコードUKC＊とを比較し、両者
が一致したとき一致信号EQを生じる。割当て制
御部３７は、割当て準備回路３４から出力される
キーコードUKCが未だどのチヤンネルにも割当
てられていないことを条件に、上鍵盤専用チヤン
ネルのうちの空白チヤンネル（キーコードUKC
＊が記憶されていないチヤンネル）あるいはトラ
ンケートすべきチヤンネルに対応してロード信号
LDを発生する。キーコード記憶回路３５ではロ
ード信号LDが与えられたチヤンネル（上鍵盤専
用チヤンネル）に対応する記憶位置に回路３４か
らのキーコードUKCを記憶する。また、割当て
制御部３７においては、上鍵盤専用の各チヤンネ
ルに割当てられた鍵が押圧中であるか否かを表わ
すキーオン信号KO₁＊を発生する。尚、離鍵を検
出するために、キーコーダ１１から発生されるキ
ーオフ検査信号Ｘが割当て準備回路３４及び割当
て制御部３７に供給される。割当て準備回路３４
では信号Ｘが発生している間キーコードUKCの
出力を中断し、その間に割当て制御部３７では離
鍵（それまで自動音キーコード形成回路１６から
出力されていたキーコードUKD，UKHD＊，
UKCD＊と同じものが出力されなくなつたこと）
を検出するための処理を行なう。トランケート回
路３８は、最も古く（早く）離鍵されたキーコー
ドが割当てられている上鍵盤専用チヤンネルを検
出するための回路であり、検出したチヤンネル
（トランケートすべきチヤンネル）に対応してト
ランケートチヤンネル指定信号TRを発生する。
割当て制御部３７では、トランケートチヤンネル
指定信号TRが指定するチヤンネル（上鍵盤専用
チヤンネルのいずれか）に対応して前記のロード
信号LDを発生する。 キーコード記憶回路３５に記憶したキーコード
UKC＊（上鍵盤専用チヤンネルに再割当て済み
のキーコード）とそれに対応するキーオン信号
KO₁＊はデータ多重回路３９に供給される。デー
タ多重回路３９では、各上鍵盤専用チヤンネルの
キーコードUKC＊とキーオン信号KO₁を第３図
に示すようにタイムスロツト４から２４の間で４
ビツトのデータKC１＊〜KC４＊に多重化する。
データ多重回路３９から出力される上鍵盤専用チ
ヤンネル（タイムスロツト４〜２４）の多重化デ
ータKC１＊〜KC４はＣ音データ変換回路４０を
介してセレクタ１８の一方入力（Ａ）に供給され
る。Ｃ音データ変換回路４０は多重化データKC
１＊〜KC４＊に含まれるノートコードN₄〜N₁
がＣ音のもの（“1111”）である場合これを
“1100”に変更し、タイムスロツト「１」の基準
データとの混同を防ぐ。セレクタ１８には選択制
御信号としてタイミング信号発生回路２１からタ
イムスロツト４から２４に対応するタイミング信
号Y₄−２４が入力されている。この信号Ｙ４−
２４が“１”のとき（つまり多重化データKC１
〜KC４あるいはKC１＊〜KC４＊のタイムスロ
ツト４から２４までの間）、再割当て回路１７か
らセレクタ１８の入力(A)に加わる上鍵盤専用チヤ
ンネルに割当てられた音（上鍵盤押鍵音及び自動
音）に関するデータKC１＊〜KC４＊が該セレク
タ１８で選択され、楽音発生部１５に至る。信号
Ｙ４−２４が“０”のときはセレクタ１８の入力
(B)に加わるチヤンネルプロセツサ１３からの多重
化データKC１〜KC４（基準データ、ペタル鍵盤
専用チヤンネル、下鍵盤専用チヤンネル、自動ア
ルペジヨ専用チヤンネルに関するデータ）が選択
される。 （実施例各部の詳細説明） 多重データ分析 多重データ分析回路２０及びタイミング信号発
生回路２１の詳細例は第４図に示されている。チ
ヤンネルプロセツサ１３から供給されたデータ
KC１〜KC４は多重データ分析回路２０内のアン
ド回路４１に入力されると共に、データKC１は
オア回路４２を経てゲート回路４８及び遅延フリ
ツプフロツプ４４に、データKC２はオア回路４
３を経てゲート回路４８及び遅延フリツプフロツ
プ４５に、データKC３及びKC４はゲート回路４
８と遅延フリツプフロツプ４６及び４７に、夫々
入力される。 データKC１〜KC４をすべて入力したアンド回
路４１は基準データ“1111”を検出するためのも
のである。多重データKC１〜KC４のタイムスロ
ツト「１〜48」を第５図ａに示す。このタイムス
ロツトは第３図のタイムスロツトに対応してい
る。参考のため、遅延フリツプフロツプ４４〜４
７等を駆動するクロツクパルスφを第５図ｂに示
す。クロツクパルスφの周期はデータKC１〜KC
４の１タイムスロツトと同じ（例えば1μs）であ
る。クロツクパルスφとして実際は２相クロツク
パルスが用いられる。第３図から明らかなよう
に、データKC１〜KC４のタイムスロツト「１」
において基準データ“1111”が送出されるように
なつているので、アンド回路４１の出力が“１”
となつたときがタイムスロツト「１」である。ア
ンド回路４１の出力“１”は基準パルスSY（第５
図ｃ参照）としてタイミング信号発生回路２１に
供給される。 タイミング信号発生回路２１では基準パルス
SYにもとづいて第５図ｄ，ｅ，ｇ〜ｎに示す
種々の制御用タイミング信号を発生する。第５図
ｄに示す信号３Ｙ１はタイムスロツト「１」，
「４」，「７」…に対応して３ビツトタイム（１ビ
ツトタイムは１タイムスロツト）周期で発生し、
信号３Ｙ２はタイムスロツト「２」，「５」，「８」
…に対応して３ビツトタイム周期で発生し、信号
３Ｙ３はタイムスロツト「３」，「６」，「９」…に
対応して３ビツトタイム周期で発生する。第５図
ｅに示す48個のパルスＹ１〜Ｙ４８は各タイムス
ロツト「１〜48」に対応して夫々48ビツトタイム
周期で発生する。 第４図において、ラツチ回路４９はキーコード
N₁〜B₃及びキーオン信号KO１に対応する８個の
ラツチ位置を有しており、ストローク入力（Ｓ）
には前記信号３Ｙ３が加わり、データ入力（Ｄ）
にはゲート回路４８の出力が加わる。ゲート回路
４８のゲート制御入力には遅延フリツプフロツプ
４７の出力が加わる。 ラツチ回路４９は、データKC１〜KC４として
３ビツトタイムの間に時分割的に供給される１チ
ヤンネル分のキーコードN₁〜N₄，B₁〜B₃，及び
キーオン信号KO₁を信号３Ｙ３のタイミングで同
時にラツチするためのものである。そのため、デ
ータKC１〜KC４とこれらを遅延フリツプフロツ
プ４４〜４７で適宜ずらしたものをゲート回路４
８を介してラツチ回路４９の各ラツチ位置のデー
タ入力端（Ｄ）に入力するようにしている。 第３図と第５図から判るように、信号３Ｙ３は
データKC１〜KC４としてノートコードN₁〜N₄
が供給されるタイムスロツト「３」，「６」，「９」
…に同期して発生される。そこで、ノートコード
N₁〜N₄の各ビツトに対応するラツチ位置にはデ
ータKC１〜KC４の各ビツトを直接入力する。同
じチヤンネルのオクターブコードB₁〜B₃及びキ
ーオン信号KO₁はノートコードN₁〜N₄の１ビツ
トタイム前のタイムスロツトにおいてデータKC
１〜KC４の形で供給される。そこで、データKC
１〜KC４の各ビツトを遅延フリツプフロツプ４
４，４５，４６，４７で１ビツトタイム遅延した
ものを、オクターブコードB₁〜B₃及びキーオン
信号KO₁に夫々対応するラツチ位置に入力する。 従つて、ラツチ制御用の信号３Ｙ３が発生した
とき、ラツチ回路４９のデータ入力側には同じチ
ヤンネルのノートコードN₁〜N₄，オクターブコ
ードB₁〜B₃，キーオン信号KO₁が同時に供給さ
れているので、これらキー情報N₁〜N₄，B₁〜
B₃，KO₁が同時にラツチされる。ラツチ回路４
９の記憶内容は信号３Ｙ３に従つて３ビツトタイ
ム毎に書替えられる。データKC１〜KC４のチヤ
ンネルも３ビツトタイム毎に変化する（第３図参
照）ので、ラツチ回路４９の記憶内容は３ビツト
タイム毎に逐次別のチヤンネルのキーコードN₁
〜N₄，B₁〜B₃及びキーオン信号KO₁に書替えら
れる。 信号３Ｙ３が発生したとき遅延フリツプフロツ
プ４７から出力されるのはキーオン信号KO₁であ
る。このキーオン信号KO₁がゲート回路４８を導
通制御するようになつているため、キーオン信号
KO₁が“１”（すなわち押鍵中）にキーコードN₁
〜B₃及びキーオン信号KO₁のみがゲート回路４
８を通過してラツチ回路４９でラツチされる。キ
ーオン信号KO₁が“０”（すなわち離鍵中）の場
合はゲート回路４８が遮断されて、信号３Ｙ３の
タイミングでラツチ回路４９にオール“０”のデ
ータがラツチされる。従つて、ラツチ回路４９の
出力N₁〜B₃，KO₁の状態は、押鍵中のチヤンネ
ルに関してはその押圧鍵を表わす内容となるが、
離鍵中のチヤンネルに関してはオール“０”とな
る。このようにラツチ回路４９に押圧中のキーコ
ードN₁〜B₃のみをラツチするようにした理由は、
後段の再割当て回路１７においてキーオフ検査信
号Ｘにもとづく離鍵検出処理を行ない得るように
するためである。すなわち、離鍵されたものに関
連するキーコード（UKD，UKHD＊，UKCD
＊）を再割当て回路１７に供給しないようにして
いる。 第５図ｆはラツチ回路４９から出力されるキー
コードN₁〜B₃及びキーオン信号KO₁のチヤンネ
ルを示すもので、「Ｐ」はペダル鍵盤のチヤンネ
ル、「U4」から「U6」までの「Ｕ」は上鍵盤専
用チヤンネル、その次の数字はチヤンネル名、
「L9」から「L₁₁」までの「Ｌ」は下鍵盤専用チ
ヤンネル、その次の数字はチヤンネル名、を夫々
表わす。列えば、タイムスロツト「３」において
発生されたラツチ制御用信号３Ｙ３によつてペダ
ル鍵盤の押圧鍵のキーコード類N₁〜N₄，B₁〜
B₃，KO₁がラツチ回路４９に読み込まれ、これ
がタイムスロツト「３」から「５」までの間、該
ラツチ回路４９から出力され続ける。次のタイム
スロツト「６」において発生されたラツチ制御用
信号３Ｙ３によつて上鍵盤専用の第４チヤンネル
（Ｕ４）に割当てられている上鍵盤押圧鍵のキー
コード類N₁〜N₄，B₁〜B₃，KO₁がラツチ回路４
９に読み込まれ、タイムスロツト「６」から
「８」までの間、該ラツチ回路４９から出力され
続ける。以後、第５図ｆに示す通りに、ラツチ回
路４９から出力されるキーコード類N₁〜B₃，
KO₁のチヤンネルが変化する。 遅延フリツプフロツプ４４〜４７の前段階に設
けられているオア回路４２，４３アンド回路５
０、インバータ５１，５２から成る回路は、Ｃ音
のノートコードN₁〜N₄を本来の値“1111”に戻
すための回路である。前述のように、基準データ
“1111”との混同を避けるためにＣ音のノートコ
ードN₄〜N₁は“1100”という値に変更されて供
給されるので、下位のデータKC１及びKC２をイ
ンバータ５１及び５２で反転した信号及び上位の
データKC３，KC４を５入力型のアンド回路５０
に入力し、Ｃ音の変更コード“1100”が到来した
ことを該アンド回路５０で検出する。このアンド
回路５０の残りの入力には前記信号３Ｙ３が加わ
つており、ノートコードN₁〜N₄が供給されるタ
イムスロツトにおいてのみ上述の検出動作が可能
になるようになつている。Ｃ音の変更コード
“1100”が検出されると、アンド回路５０の出力
は“１”となり、これがオア回路４２，４３を経
由してラツチ回路４９のノートコードN₁，N₂に
対応するラツチ位置に入力される。 タイミング信号発生回路２１からは第５図ｇ〜
ｎに示すような信号UKT〜YUKが発生される。
信号UKTはラツチ回路４９から上鍵盤専用チヤ
ンネルＵ４〜Ｕ６のキーコードN₁〜B₃が出力さ
れるタイミングに対応して発生する。信号UKT
１は上鍵盤専用チヤンネルの最初のチヤンネルＵ
４のキーコードN₁〜B₃がラツチ回路４９から出
力されるタイミングに対応して発生する。信号
LKTは下鍵盤専用チヤンネルＬ９〜Ｌ１１のキ
ーコードN₁〜B₃がラツチ回路９から出力される
タイミングに対応している。信号PKTはペダル
鍵盤専用チヤンネル（Ｐ）のキーコードN₁〜B₃
がラツチ回路４９から出力されるタイミング（す
なわち最初の上鍵盤専用チヤンネルＵ４の直前）
に対応している。これらの信号UKT〜PKTは主
に自動音キーコード形成回路１６で利用される。
信号Ｈ１は、多重データKC１〜KC４の１送出サ
イクル（48ビツトタイム）のうち最初の16ビツト
タイムに対応して発生し、信号Ｈ２は２番目の16
ビツトタイム（タイムスロツト１７から３２）に
対応して発生し、信号Ｈ３は３番目の16ビツトタ
イム（タイムスロツト３３から４８）に対応して
発生する。信号YUKは、チヤンネルプロセツサ
１３（第１図）における上鍵盤専用チヤンネル
３，４，６，７，１０，１３，１６の時分割タイ
ムスロツト（第２図ｂ参照）に対応して発生す
る。これらの信号Ｈ１〜Ｈ３YUKは主に再割当
て回路１７で利用される。 自動音キーコード形成回路 ラツチ回路４９（第４図）から出力されたキー
コードN₁〜N₄，B₁〜B₃及びキーオン信号KO₁は
第６図に詳細を示す自動音キーコード形成回路１
６に供給される。第６図において、上鍵盤データ
ゲート２２はゲート５３とこのゲート５３にイネ
ーブル信号（EN）を供給するオア回路５４とか
ら成る。オア回路５４にはタイミング信号発生回
路２１（第４図）から信号Ｙ７，Ｙ１０，Ｙ１
３，Ｙ１６，Ｙ１９，Ｙ２２，Ｙ２５が入力され
る。第５図に示したように、信号Ｙ１〜Ｙ４８は
多重データKC１〜KC４のタイムスロツト「１」
〜「48」に対応して発生する。従つて、信号Ｙ
７，Ｙ１０……Ｙ２５によつてゲート５３はタイ
ムスロツト「７」，「10」，「13」，「16」，「19」，
「22」，「25」（第５図ａ参照）において導通され
る。そのとき、第５図ｆに示すように、丁度、上
鍵盤のチヤンネルＵ４，Ｕ７，Ｕ１０，Ｕ１３，
Ｕ１６，Ｕ３，Ｕ６のキーコードN₁〜B₃がラツ
チ回路４９から出力されているので、ゲート５３
では上鍵盤専用チヤンネルのキーコードN₁〜B₃
のみが飛び飛びに（２タイムスロツト分の間隔を
空けて３タイムスロツト毎に）選択導出される。
ゲート５３すなわち上鍵盤データゲート２２から
出力される上鍵盤押圧鍵のキーコードUKDのタ
イミングを第５図ｏに示す。 例えば、上鍵盤でＥ５とＡ＃５の鍵が押圧さ
れ、下鍵盤でＣ３，Ｅ３，Ｇ３の鍵が押圧され、
ペダル鍵盤でＣ１の鍵が押圧され、これらの鍵が
夫々チヤンネルＵ１３，Ｕ７，Ｌ２，Ｌ９，Ｌ
５，Ｐに割当てられたとすると、第７図ｂに示す
タイミングで各押圧鍵Ｃ１〜Ｇ３のキーコード
N₁〜B₃がラツチ回路４９から出力される。第７
図ａは第５図ａと同様に多重データKC１〜KC４
のタイムスロツトを示している。この場合、第７
図ｃに示すように、信号Ｙ１０とＹ１６（タイム
スロツト１０と１６）のタイミングでＡ＃５とＥ
５のキーコードN₁〜B₃が上鍵盤押圧鍵キーコー
ドUKDとしてゲート５３で選択出力される。 上鍵盤最高音ラツチ回路２３は比較回路５５と
一時記憶回路５６及びゲート５７を含んでいる。
第４図のラツチ回路４９から供給されたキーコー
ドN₁〜B₃は比較回路５５のＡ入力及び一時記憶
回路５６に入力される。一時記憶回路５６には上
鍵盤最高押圧鍵のキーコードUKHDが記憶され
る。比較回路５５のＢ入力には一時記憶回路５６
の出力が加わる。比較回路５５は両入力Ａ，Ｂの
関係がＡ＞Ｂのときつまりラツチ回路４９から与
えられるキーコードN₁〜B₃が記憶回路５６に記
憶したキーコードUKHDよりも大きいとき（す
なわち高音であるとき）“１”を出力する。この
比較回路５５の出力はアンド回路５８，オア回路
５９，アンド回路６０を介して一時記憶回路５６
の読込み制御入力Ｌに加わる。アンド回路５８の
他の入力にはタイミング信号発生回路２１から発
生された上鍵盤専用チヤンネルＵ４〜Ｕ６のタイ
ミングを表わす信号UKT（第５図ｇ）が入力され
る。アンド回路６０の他の入力には信号３Ｙ１
（第５図ｄ）が入力される。従つて、ラツチ回路
４９から時分割的に供給されるキーコードN₁〜
B₃が記憶回路５６に現在記憶している最高押圧
鍵のキーコードUKHDよりも大きい（高音であ
る）場合、それが上鍵盤のものである（UKTが
“１”）ことを条件に、信号３Ｙ１のタイミング
で、そのラツチ回路４９から与えられたキーコー
ドN₁〜B₃を記憶回路５６に読込み、最高音キー
コードUKHDの記憶を書替える。一時記憶回路
５６に記憶した上鍵盤最高押圧鍵のキーコード
UKHDはゲート５７を介して出力される。ゲー
ト５７のイネーブル入力（EN）にはスイツチ２
９からの信号が加わる。このスイツチ２９がオフ
のときはゲート５７が遮断され、上鍵盤最高音ラ
ツチ回路２３からキーコードUKHDは出力され
ない。上鍵盤最高押圧鍵の１オクターブ下の音を
自動的に発音させる場合はスイツチ２９をオンに
し、ゲート５７を導通し、キーコードUKHDを
回路２３から出力する。 オア回路５９の他の入力には信号UKT１（第
５図ｈ）が与えられる。この信号UKT１は上鍵
盤専用チヤンネルの最初のチヤンネルＵ４に対応
しており、この最初のチヤンネルＵ４においては
比較回路５５の比較出力にかかわりなく強制的に
当該チヤンネルＵ４に割当てられているキーコー
ドN₁〜B₃を一時記憶回路５６に記憶する。以後、
順に各チヤンネルＵ４〜Ｕ６のキーコードの大小
が比較され、上鍵盤の最後のチヤンネルＵ６との
比較を終えたときに一時記憶回路５６に記憶され
ているキーコードが真の上鍵盤最高押圧鍵のキー
コードUKHDである。第７図の例の場合は、同
図ｄに示すように上鍵盤最高押圧鍵のキーコード
UKHDが発生する。つまり、最初のチヤンネル
Ｕ４ではキーコードN₁〜B₃が割当てられていな
いからタイムスロツト７，８，９においてキーコ
ードUKHDは“０”であり、次のチヤンネルＵ
７に割当てられているＡ＃５のキーコードが記憶
回路５６にまず記憶される。次にこのＡ＃５とＥ
５を比較するとＡ＃５の方が高いので、記憶回路
５６の記憶は変わらず、最高音としてＡ＃５のキ
ーコードUKHDが最終的に得られる。 上鍵盤最高音オクターブ変換回路２６はオクタ
ーブコードB₁〜B₃から１を減算する減算器６１
から成る。ゲート５７から出力された上鍵盤最高
押圧鍵のキーコードUKHDのうちノートコード
N₁〜N₄は何の変更も加えられずに回路２６を通
過するが、オクターブコードB₁〜B₃は減算器６
１に入力され、その値が１減算される。減算器６
１から出力されたオクターブコードB₁〜B₃＊は、
変更されなかつたノートコードN₁〜N₄と共に上
鍵盤最高押圧鍵の１オクターブ下の音を表わすキ
ーコードUKHD＊となり、最高音変換データゲ
ート２７のゲート６２に入力される。ゲート６２
のイネーブル入力ENにはタイミング信号発生回
路２１から信号Ｙ１（第５図ｅ）が与えられる。
この信号Ｙ１はタイムスロツト「１」に対応して
おり、このとき上鍵盤最高音ラツチ回路２３にお
ける上鍵盤専用チヤンネルＵ４〜Ｕ６のキーコー
ドの順次比較は終了しており、真の上鍵盤最高押
圧鍵のキーコードUKHD＊がゲート２７，６２
から出力される。このキーコードUKHD＊がゲ
ート２７から出力されるタイミングを第５図ｐに
示す。また、第７図の例の場合は同図ｅに示すよ
うに、キーコードUKHD＊としてＡ＃５のキー
コードがゲート２７，６２から出力される。 上鍵盤最低音ラツチ回路２４は比較回路６３と
一時記憶回路６４を含んでいる。一時記憶回路６
４は上鍵盤最低押圧鍵のキーコードUKLDを記
憶するもので、その出力が比較回路６３のＢ入力
に加えられる。ラツチ回路４９（第４図）から供
給されたキーコードN₁〜B₃は比較回路６３のＡ
入力及び一時記憶回路６４に入力される。また、
ラツチ回路４９から供給されるキーオン信号KO₁
はアンド回路６５に入力される。比較回路６３は
両入力Ａ，Ｂの関係がＡ＜Ｂのときつまりラツチ
回路４９から与えられるキーコードN₁〜B₃が記
憶回路６４に記憶したキーコードUKLDよりも
小さいとき（すなわちより低音であるとき）“１”
を出力する。この比較回路６３の出力はアンド回
路６５，６６を介して一時記憶回路６４の読込み
制御入力Ｌに加わる。アンド回路６５の残りの入
力には上鍵盤専用チヤンネルＵ４〜Ｕ６のタイミ
ングを表わす信号UKT（第５図ｇ）が入力され
る。アンド回路６６の他の入力には信号３Ｙ１
（第５図ｄ）が入力される。 信号UKTをアンド回路６５に入力した理由は
上鍵盤に関する比較結果のみを選択するためであ
る。キーオン信号KO₁をアンド回路６５に入力し
た理由は、鍵押圧中のキーコードに関する比較結
果のみを選択するためである。例えばＡ入力がオ
ール“０”の場合、Ａ＜Ｂが成立して比較回路６
３から出力“１”が発生されるが、キーオン信号
KO₁は“０”であるため一時記憶回路６４に読込
み制御入力Ｌは与えられない。 一時記憶回路６４はプリセツト入力PSを有し
ており、アンド回路６７から信号“１”が与えら
れた場合、その記憶キーコードUKLDを最大値
（オール“１”）にプリセツトする。アンド回路６
７には信号PKT（第５図ｊ）と信号３Ｙ１（第５
図ｄ）が入力されており、上鍵盤専用チヤンネル
Ｕ４〜Ｕ６（第５図ｆ）のキーコードN₁〜B₃が
供給される直前において一時記憶回路６４にオー
ル“１”がセツトされる。このため、上鍵盤専用
チヤンネルＵ４〜Ｕ６の区間において押鍵中のキ
ーコードN₁〜B₃が最初に現われたとき比較回路
６３におけるＡ＜Ｂの比較が成立しかつアンド回
路６５の条件も成立してその最初の上鍵盤のキー
コードN₁〜B₃が一時記憶回路６４に記憶される。
以後、順に各チヤンネルＵ４〜Ｕ６のキーコード
の大小が比較され、より小さい（低音の）キーコ
ードN₁〜B₃が一時記憶回路６４に記憶される。
従つて、上鍵盤の最後のチヤンネルＵ６との比較
を終えたときに一時記憶回路６４に記憶されてい
るキーコードが真の上鍵盤最低押圧鍵のキーコー
ドUKLDであり、ひき続く下鍵盤専用チヤンネ
ルＬ９〜Ｌ１１の区間（第５図ｆ）においては真
の上鍵盤最低押圧鍵のキーコードUKLDが回路
２４から出力される。 第７図の例の場合は、同図ｆに示すように上鍵
盤最低押圧鍵のキーコードUKLDが発生する。
つまり、最初のキーコードＡ＃５が現われるまで
はキーコードUKLDの内容はオール“１”であ
り、次に最初のキーコードＡ＃５が記憶され、更
にＥ５のキーコードが到来したとき比較回路６３
のＡ＜Ｂが成立してＥ５のキーコードが真のキー
コードUKLDとして記憶される。 上鍵盤で全く鍵が押圧されていない場合は、ア
ンド回路６５の条件が成立することはなく、一時
記憶回路６４の内容は常にオール“１”である。
一時記憶回路６４の出力キーコードUKLDの全
ビツトを入力したアンド回路６８はキーコード
UKLDの内容がオール“１”であること（つま
り上鍵盤で鍵が押圧されていないこと）を検出す
る回路であり、上鍵盤オールオフ信号UKOFFを
発生する。 下鍵盤データゲート２５は、信号LKT（第５図
ｉ参照）によつて導通制御されるゲート６９を含
んでおり、下鍵盤専用チヤンネルＬ９〜Ｌ１１に
割当てられているキーコードN₁〜B₃とキーオン
信号KO₁のみを選択出力する。下鍵盤データゲー
ト２５で選択された上鍵盤押圧鍵のキーコード
LKDのうちオクターブコードB₁〜B₃は全く利用
されず、ノートコードN₁〜N₄（LKNC）だけが
LK／UKデータ変換回路３０及びLK／UKデー
タ変換禁止制御回路３１に供給される。 LK／UKデータ変換回路３０において、回路
２４から与えられる上鍵盤最低押圧鍵キーコード
UKLDのオクターブコードB₁〜B₃の部分ULOC
はオクターブダウン用の減算器７０及びセレクタ
７１のＡ入力に加わる。また、最低音キーコード
UKLDのノートコードN₁〜N₄の部分ULNCは比
較回路７２のＡ入力に加わる。比較回路７２のＢ
入力は下鍵盤データゲート２５から下鍵盤押圧鍵
のノートコードLKNCが与えられる。セレクタ
７１のＢ入力には減算器７０の出力が与えられ
る。減算器７０はオクターブコードULOCの値か
ら１減算し、１オクターブ下の値ULOC−１を得
る。セレクタ７１の選択制御入力には比較回路７
２の出力が与えられる。比較回路７２はＡ＞Ｂの
とき出力“１”を生じ、セレクタ７１のＡ入力
（つまりULOC）を選択させる。Ａ＞Ｂ以外のと
きつまりＡ≦Ｂのときは比較回路７２の出力は
“０”であり、セレクタ７１のＢ入力（つまり
ULOC−１）を選択させる。 比較回路７２は、下鍵盤押圧鍵のノートコード
LKNCが表わす音名が上鍵盤最低押圧鍵のノー
トコードULNCが表わす音名よりも低いか否か
を判定する。下鍵盤押圧鍵の音名が上鍵盤最低押
圧鍵の音名よりも低いとき、つまりULNC＞
LKNCのとき、比較回路７２ではＡ＞Ｂが成立
し、セレクタ７１では上鍵盤最低押圧鍵のオクタ
ーブコードULOCをそのまま選択出力する。セレ
クタ７１から選択出力されたオクターブコード
B₁〜B₃は下鍵盤押圧鍵のノートコードLKNCの
組合わさつて新たなキーコードUKCD１を構成
する。下鍵盤押圧鍵の音名が上鍵盤最低押圧鍵の
音名と同じかそれよりも高い場合、つまり
ULNC≦LKNCのとき、セレクタ７１では上鍵
盤最低押圧鍵のオクターブの１オクターブ下のオ
クターブコードULOC−１を選択出力する。尚、
12の音名の高低関係は第１表のノートコードの大
小関係に示すように、Ｃ＃を最低、Ｃを最高とし
ている。 以上のようにして、上鍵盤最低押圧鍵の下１オ
クターブ以内に入るように、下鍵盤押圧鍵のオク
ターブを変更して新たなキーコードUKCD１が
形成される。このキーコードUKCD１はゲート
７３に入力される。ゲート７３のイネーブル入力
（EN）にはLK／UKデータ変換禁止制御回路３
１からのイネーブル信号ENBが入力される。 LK／UKデータ変換禁止制御回路３１におい
て、比較回路７４，７５，７６の一方入力には上
鍵盤最低押圧鍵のノートコードULNCが夫々入
力され、比較回路７７，７８の一方入力は上鍵盤
最高押圧鍵のノートコードUHNCが夫々入力さ
れる。比較回路７４の他の入力には下鍵盤押圧鍵
のノートコードLKNCがゲート６９から与えら
れる。この下鍵盤押圧鍵のノートコードLKNC
は半音上変換回路７９及び全音上変換回路８０に
入力される。半音上変換回路７９はノートコード
LKNCの値をそのノートコードLKNCが表わす
音名の半音上の音名に対応する値に変換する。全
音上変換回路８０はノートコードLKNCの値を
そのノートコードLKNCが表わす音名の全音上
の音名に対応する値に変換する。 第１表で示したようにノートコードＮ１〜Ｎ４
には10進数「４」，「８」，「12」，「16（０）」に対
応
するものが欠落しているので、或る音名の半音上
の音程関係にある音名のノートコードを得る場
合、元の音名（回路７９の入力）がＤ＃、Ｆ＃、
Ａ、またはＣの場合はそのノートコードに２を加
算し、それ以外の音名の場合は１を加算すればよ
い。また、或る音名の全音上の音程関係にある音
名のノートコードを得る場合は、元の音名（回路
８０の入力）がＣ＃、Ｅ、ＧまたはＡ＃の場合は
そのノートコードに２を加算し、それ以外の音名
の場合は３を加算すればよい。半音上変換回路７
９及び全音上変換回路８０は、入力されたノート
コード（LKNC）に対して所定の半音上または
全音上のノートコードを出力するようにしたリー
ドオンリイメモリによつても構成することができ
る。 半音上変換回路７９から出力された下鍵盤押圧
鍵の半音上のノートコードLKNC（Ｃ）は比較回
路７５及び７７の他の入力に加わる。全音上変換
回路８０から出力された下鍵盤押圧鍵の全音上の
ノートコードLKNC（Ｗ）は比較回路７６及び７
８の他の入力に加わる。比較回路７４乃至７８は
両入力が一致したとき一致出力EQが“１”とな
り、該一致出力EQがノア回路８１に入力される。
ノア回路８２のいずれかの入力が“１”となる
と、イネーブル信号ENBが“０”となり、ゲー
ト７３を遮断する。 比較回路７４は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵のノートコード
LKNCが一致したときイネーブル信号ENBを
“０”にしてゲート７３を遮断し、キーコード
UKCD１を禁止するためのものである。このと
き比較回路７２の出力（Ａ＞Ｂ）は“０”であ
り、１オクターブ下のオクターブコードULOC−
１がセレクタ７１で選択されている。従つて、新
たに形成されたキーコードUKCD１は上鍵盤最
低押圧鍵の１オクターブ下の同一音名の音を表わ
しており、このキーコードUKCD１が比較回路
７４の働きによつてゲート７３で阻止される。 比較回路７５は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC（Ｃ）とが一致したとき、キーコード
UKCD１を禁止するためのものである。このと
き、下鍵盤押圧鍵の音名（LKNC）は上鍵盤最
低押圧鍵の音名（ULNC）の半音下の音程関係
にある。従つて、新たに形成されたキーコード
UKCD１が上鍵盤最低押圧鍵の半音下の音を表
わしている場合、そのキーコードUKCD１はゲ
ート７３で阻止される。 比較回路７６は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC（Ｗ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最低押圧鍵の音名（ULNC）
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD１が上鍵盤最低押圧鍵
の全音下の音を表わしている場合もそのキーコー
ドUKCD１はゲート７３で阻止される。 比較回路７７は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC（Ｃ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最高押圧鍵の音名（UHNC）
の半音下の音程関係にあり、新たに形成されたキ
ーコードUKCD１も上鍵盤最高押圧鍵の半音下
の音名である。この場合も、一致出力EQにもと
づいてイネーブル信号ENBが“０”になるので、
キーコードUKCD１が阻止される。 比較回路７８は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC（Ｗ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最高押圧鍵の音名（UHNC）
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD１が上鍵盤最高押圧鍵
の全音下の音程関係にあり、該キーコード
UKCD１はゲート７３で阻止される。 上鍵盤最低押圧鍵と同じ音名あるいは半音下あ
るいは全音下のキーコードUKCD１（すなわち
自動音）を禁止した理由は、音程の近い複数音を
同時に発音することにより音が不鮮明になること
を防ぐためである。上鍵盤最高押圧鍵の半音下あ
るいは全音下の音名のキーコードUKCD１を禁
止した理由は、上鍵盤最低押圧鍵の１オクターブ
下の音（UKHD＊）を発生する場合にこの
UKHD＊の音とキーコードUKCD１にもとずく
音との音程が近くなり、そのままでは発生音が不
鮮明になるからである。上鍵盤最高押圧鍵の１オ
クターブ下の音を自動的に発生する機能を選択し
ない場合、すなわちスイツチ２９がオフの場合、
上鍵盤最高押圧鍵のキーコードUKHD（従つてノ
ートコードUHNCも）も発生されないので、比
較回路７７，７８から下鍵盤のノートコード
LKNCに対応して一致出力EQが生じることはな
く、上鍵盤最高押圧鍵の半音下または全音下のキ
ーコードUKCD１が禁止されることはない。 尚、この例では上鍵盤最低押圧鍵よりも自動音
（UKCD１）が高くなることはないが、もし高く
なることがあるように回路変更した場合は上鍵盤
最低押圧鍵の半音上あるいは全音上の自動音
（UKCD１）も禁止するように禁止制御回路３１
を構成することができる。ところで、上鍵盤最高
押圧鍵の１オクターブ下の音よりもキーコード
UKCD１にもとづく自動音が高くなることはこ
の実施例においても起り得る。そのため、上鍵盤
最高押圧鍵の半音上あるいは全音上の音名に対応
するキーコードUKCD１も禁止するように禁止
制御回路３１を構成してもよい。 ノア回路８１には比較回路７４〜７８の出力
EQのほかに上鍵盤最低音ラツチ回路２４からの
上鍵盤オールオフ信号UKOFF及び下鍵盤データ
ゲート２５で選択された下鍵盤のキーオン信号
LKONをインバータ８２で反転した信号が入力
される。従つて、上鍵盤で全く鍵が押圧されてい
ない場合（UKOFFが“１”）あるいは下鍵盤の
キーコード（Ｎ１〜Ｂ３）がラツチ回路４９（第
４図）から出力されていないとき（LKONが
“０”）もイネーブル信号ENBが“０”となり、
ゲート７３が遮断される。 LK／UKデータ変換回路３０において、ゲー
ト７３で選択出力されたキーコード（UKCD２）
はゲート８３に入力される。ゲート８３は遅延制
御回路３２からの信号によつて制御される。自動
音を遅延発音する機能を施さない場合は遅延制御
回路３２は働かず、ゲート８３は常に導通状態と
なる。すなわち、第８図に詳細を示す遅延制御回
路３２において遅延機能選択スイツチ８４がオフ
の場合、遅延制御信号DLYは“０”であり、第
６図のゲート８３に付属するインバータ８５で該
信号DLYが反転されてオア回路８６を介してゲ
ート８３の制御入力に常に“１”が加わり、ゲー
ト８３が常に導通する。 まず、遅延機能を施さない場合について説明す
る。その場合、ゲート７３で選択出力されたキー
コードUKCD２は常にゲート８３を通過し、自
動音のキーコード（UKCD＊）としてLK／UK
変換データゲート３３に加わる。LK／UK変換
データゲート３３はオア回路８８の出力によつて
制御されるゲート８７を含んでいる。オア回路８
８にはタイミング信号発生回路２１からの信号Ｙ
２８，Ｙ３１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４
３，Ｙ４６（第５図ｅ参照）が入力される。これ
らの信号Ｙ２８〜Ｙ４６は第４図のラツチ回路４
９から各下鍵盤専用チヤンネルＬ９〜Ｌ１１のキ
ーコードＮ１〜Ｂ３が送出されるタイミング（第
５図ｆ参照）に対応している。各下鍵盤専用チヤ
ンネルＬ９〜Ｌ１１のキーコード（LKD）をオ
クターブ変更して得られた自動音のためのキーコ
ードUKCD＊が前記信号Ｙ２８〜Ｙ４６に対応
して３タイムスロツト毎に時分割的にゲート８７
から出力される。ゲート８７，３３から出力され
るキーコードUKCD＊のタイミングを第５図ｑ
に示す。 ここで、第７図の例におけるLK／UKデータ
変換回路３０及びLK／UK変換データゲート３
３の各種信号の状態を同図ｇ〜ｋに示す。下鍵盤
データゲート２５においてはチヤンネルＬ９，Ｌ
２，Ｌ５に割当てられている下鍵盤押圧鍵Ｅ３，
Ｃ３，Ｇ３が下鍵盤押圧鍵キーコードLKDとし
て第７図ｇに示すように選択される。この例の場
合上鍵盤最低押圧鍵のキーコードUKLDとして
Ｅ５がラツチ回路２４の一時記憶回路６４に記憶
されている（第７図ｆ）。下鍵盤押圧鍵Ｅ３，Ｃ
３，Ｇ３の音名Ｅ，Ｃ，Ｇは上鍵盤最低押圧鍵の
音名Ｅと同じもしくはＥより高い（第１表参照）
ので、セレクタ７１では減算器７０から出力され
る上鍵盤最低押圧鍵Ｅ５のオクターブコード（Ｂ
３，Ｂ２，Ｂ１＝“011”）を１オクターブ下げた
オクターブコードULOC−１（Ｂ３，Ｂ２，Ｂ１
＝“010”）を選択する。従つて、ゲート７３の入
力側に与えられるキーコードUKCD１のオクタ
ーブコードＢ３，Ｂ２，Ｂ１はすべて“010”で
あり、第７図ｈに示すようにキーコードUKCD
１としてＥ４，Ｃ５，Ｇ４が得られる（第２表参
照）。また、下鍵盤押圧鍵Ｅ３と上鍵盤最低押圧
鍵Ｅ５が同一音名であるので、Ｅ４のキーコード
UKCD１に対応してイネーブル信号ENBが“０”
となるが、Ｃ及びＧとＥは全音程以上離れている
のでＣ５及びＧ４のキーコードUKCD１に対応
してイネーブル信号ENBは“１”となる（第７
図ｉ）。従つてゲート７３から出力されるキーコ
ードUKCD２は第７図ｊに示すようにＣ５とＧ
４だけであり、Ｅ４は禁止される。このＣ５とＧ
４のキーコードUKCD２は信号Ｙ３７とＹ４０
のタイミングでゲート３３で選択され、第７図ｋ
に示すように自動音のキーコードUKCD＊とし
てＣ５とＧ４がゲート３３から出力される。 上鍵盤データゲート２２から出力される上鍵盤
押圧鍵のキーコードUKD、最高音変換データゲ
ート２７から出力される上鍵盤最高押圧鍵の１オ
クターブ下のキーコードUKHD＊、及びLK／
UK変換データゲート３３から出力されるキーコ
ードUKCD＊はオア回路群２８で１組のキーコ
ードバス８９（キーコードＮ１〜Ｂ３に対応する
７ビツトのラインから成る）に多重化される。第
５図ｏ，ｐ，ｑあるいは第７図ｃ，ｅ，ｋに示す
ように各キーコードUKD，UKHD＊，UKCD＊
のタイミングは３ビツトタイムづつずれているの
で異なるキーコードが重り合うことはない。 次に、遅延機能を施す場合について述べる。遅
延機能を施す場合は第８図の遅延機能選択スイツ
チ８４をオンにし、遅延制御信号DLYを“１”
にする。信号DLYが“１”になると、第６図の
インバータ８５の出力は“０”となり、アンド回
路９０が動作可能となる。アンド回路９０の他の
入力には遅延制御回路３２からデイレイゲート信
号DLGが与えられており、ゲート８３はこのデ
イレイゲート信号DLGによつて制御される。第
６図のLK／UKデータ変換回路３０において、
ゲート７３からゲート８３に与えられるキーコー
ドUKCD２は７入力型のオア回路９１にも入力
される。ゲート７３から何らかのキーコード
UKCD２，Ｎ１〜Ｂ３が出力されたときオア回
路９１の出力が“１”となり、これが自動音キー
オン信号AKONとして遅延制御回路３２に入力
される。 第８図に示す遅延制御回路３２において、キー
オン信号AKONはラツチ回路９２〜９８のデー
タ入力Ｄに夫々入力される。各ラツチ回路９２〜
９８のストローブ入力ＳにはキーコードUKCD
２の出力タイミングに対応する信号Ｙ２８，Ｙ３
１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４３，Ｙ４６が
各別に加わる。下鍵盤押圧鍵のキーコードLKD
にもとづいて形成される自動音のキーコード
UKCD２は、第５図ｆに示す下鍵盤専用チヤン
ネルＬ９〜Ｌ１１のタイミングに対応して発生す
る。信号Ｙ２８，Ｙ３１・…Ｙ４６もこの下鍵盤
専用の個々のチヤンネルＬ９，Ｌ１２，…Ｌ１１
のタイミングに対応して発生するので、各チヤン
ネルＬ９〜Ｌ１１の下鍵盤キーコードLKDにも
とづいて形成されたキーコードUKCD２（最大
で７個）に対応するキーオン信号AKONの各々
は各ラツチ回路９２〜９５の各々に確実にラツチ
される。時分割的に発生したキーオン信号
AKONはこのラツチ回路９２，９８において直
流化される。従つてラツチ回路９２〜９８の出力
をみると、発生中の自動音（UKCD２）に対応
するものが持続的に“１”となつており、その他
は“０”である。第７図の例では、チヤンネルＬ
２とＬ５に対応してＣ５とＧ４のキーコード
UKCD２が発生されるので、キーオン信号
AKONは同図に示すように発生される。従つ
てその場合、信号Ｙ３７，Ｙ４０に対応してラツ
チ回路９５及び９６にキーオンAKONがラツチ
される。 各ラツチ回路９２〜９８に対応してセツト−リ
セツト型のフリツプフロツプ９９〜１０５が設け
られている。また、ラツチ回路９２〜９８の出力
は微分回路１０６〜１１２に夫々入力される。微
分回路１０６〜１１２に夫々入力される。微分回
路１０６のみ詳細を示したが他の回路１０７〜１
１２も同一構成であり、ラツチ回路９２〜９８の
出力が“０”から“１”に立上つたときに1μs幅
のパルスを出力する。各微分回路１０６〜１１２
の出力はオア回路１１３に加えられる。キーコー
ドUKCD２が新たに発生された場合、ラツチ回
路（９２〜９８のいずれか１つ）の出力は“０”
から“１”に立上る。これにもとづいて対応する
微分回路（１０６〜１１２のうち１つ）から
“１”パルスが発生され、オア回路１１３から出
力される。従つてオア回路１１３の出力は新たに
キーコードUKCD２が発生されたこと（ニユー
キーオンNKON）を表わしている。オア回路１
１３の出力“１”はアンド回路１１４〜１２０に
加えられる。アンド回路１１４〜１２０の他の入
力にはラツチ回路９２〜９８の出力をインバータ
で反転した信号が与えられ、各アンド回路１１４
〜１２０の出力はフリツプフロツプ９９〜１０５
のリセツト入力（Ｒ）に与えられる。従つて、ニ
ユーキーオンNKONのとき、キーオン信号
AKONを記憶していないラツチ回路（９２〜９
８のうち出力が“０”のもの）に対応するフリツ
プフロツプ９９〜１０５がリセツトされる。 フリツプフロツプ９９〜１０５のセツトは、以
下に述べるように、キーオン信号AKONを記憶
しているラツチ回路９２〜９８に対応するものだ
けに関して、時間的にずらして順番に行なわれ
る。アンド回路１２１〜１２７、オア回路１２８
〜１３２、インバータ１３３〜１３８，１４６〜
１５２及び遅延フリツプフロツプ１３９〜１４５
によつてフリツプフロツプ９９〜１０５のセツト
制御のために優先回路が構成されている。優先順
位最上位がフリツプフロツプ９９であり、以下１
００，１０１，１０２，１０３，１０４，１０５
の順である。アンド回路１２１〜１２７のいずれ
かから信号“１”が出力されたとき、それに対応
するアンド回路１５３〜１５９を介してフリツプ
フロツプ９９〜１０５のセツト入力（Ｓ）に信号
“１”が与えられる。アンド回路１２２〜１２７
にはそれよりも優先順位が上位のアンド回路１２
１〜１２６の出力がオア回路１２８〜１３２及び
インバータ１３３〜１３８を介して入力されてお
り、アンド回路１２１〜１２６の出力が“１”
（セツト信号）のときそれよりも下位のアンド回
路１２２〜１２７をすべて動作不能としている。
アンド回路１２１〜１２７をすべて動作不能とし
ている。アンド回路１２１〜１２７の他の入力に
はラツチ回路９２〜９８の出力及び自己に対応す
るフリツプフロツプ９９〜１０５の出力（Ｑ）を
遅延フリツプフロツプ１３９〜１４５で遅延し更
にインバータ１４６〜１５２で反転した信号が加
えられる。従つて、或るフリツプフロツプ９９〜
１０５が一旦セツトされると、そのフリツプフロ
ツプに対応するアンド回路１２１〜１２７は動作
不能となり、それよりも下位のアンド回路１２２
〜１２７のうちラツチ回路９３〜９８の出力が
“１”となつているものの中で最優先のものが動
作可能となる。こうして、優先順位に従つて順番
にアンド回路１２１〜１２７からセツト信号が発
生される。 アンド回路１５３〜１５９の他の入力には、発
振器１６０の発振パルスを微分回路１６１で整形
したタイミングパルスTPが入力される。発振器
１６０は2ms乃至16ms程度の範囲で周波数調整
可能な比較的遅いクロツクパルスを発振する。微
分回路１６１では、発振器１６０から発振したパ
ルスをその立上り近辺においてタイミング信号Ｙ
１（第５図ｅ）に同期して１度だけ選択し、タイ
ミングパルスTPを得る。従つてタイミングパル
スTPは発振器１６０の発振出力と同じ周期をも
ち、かつ、信号Ｙ１と同じパルス幅（1μs）のパ
ルスである。 アンド回路１２１〜１２７のいずれか１つから
出力されているセツト信号はタイミングパルス
TPが発生したときに、対応するアンド回路１５
３〜１５９を介してフリツプフロツプ９９〜１０
５のセツト入力（Ｓ）に供給される。従つて、或
るフリツプフロツプ９９〜１０５がセツトされた
ときからそれよりも下位のフリツプフロツプ１０
０〜１０５が次にセツトされるまでにはタイミン
グパルスTPの周期に等しい２乃至16ms程度の時
間遅れがある。このフリツプフロツプ９９〜１０
５のセツトタイミングの時間遅れによつて、自動
音用のキーコードUKCD＊を時間的にずられて
順番に発生し、複数の自動音（和音）の発音開始
時点を順次ずらす効果が得られる。尚、一旦セツ
トされたフリツプフロツプ９９〜１０５は次にリ
セツトされるまでセツト状態が保持される。 フリツプフロツプ９９〜１０５のセツト出力
（Ｑ）はアンド回路１６２〜１６８に夫々入力さ
れる。アンド回路１６２〜１６８の他の入力に
は、夫々に対応するラツチ回路９２〜９８に入力
されているのと同じ信号Ｙ２８，Ｙ３１，Ｙ３４
…Ｙ４６が各別に入力される。これらのアンド回
路１６２〜１６８は各フリツプフロツプ９９〜１
０５の出力を元の時分割タイミング（第５図ｆに
示す下鍵盤専用チヤンネルＬ９〜Ｌ１１のタイミ
ング）に戻すための回路であり、これらの出力が
オア回路１６９を介してデイレイゲート信号
DLGとして第６図のアンド回路９０に供給され
る。LK／UKデータ変換回路３０のゲート８３
はこのデイレイゲート信号DLGのタイミングで
導通制御される。 第７図の場合を例にして、遅延制御回路３２の
動作を示すと第９図のようになる。第７図ｊに示
すキーコー、UKCD２に対応して第７図に示
すように発生される自動キーオン信号AKONを、
タイムスケールを縮少して示すと第９図ａのよう
になるる。下鍵盤専用チヤンネルＬ２とＬ５のタ
イミングに対応して発生したキーオン信号
AKONは信号Ｙ３７とＹ４０にもとづいてラツ
チ回路９５及び９６に夫々ラツチされる。それま
でのラツチ回路９５，９６の内容が“０”であつ
た場合は第９図ｂに示すようにニユーキーオン信
号NKONがオア回路１１３から発生される。 ラツチ回路９５と９６は９５の方が優先するの
で、初めはアンド回路１２４から信号“１”が出
力され、アンド回路１２５はオア回路１３０及び
インバータ１３６を介して動作不能にされてい
る。第９図ｃに示すようにタイミングパルスTP
が発生すると、アンド回路１２４からの信号
“１”によつてアンド回路１５６が“１”を出力
し、フリツプフロツプ１０２がセツトされる。以
後、フリツプフロツプ１０２は第９図ｄに示すよ
うにセツト状態となる。タイミング信号Ｙ３７に
従つてフリツプフロツプ１０２の出力（Ｑ）がア
ンド回路１６５で選択され、第９図ｆに示すよう
にデイレイゲート信号DLGが得られる。初めは
信号Ｙ３７に対応するデイレイゲート信号DLG
しか得られないので、ゲート３３（第６図）から
出力される自動音用のキーコードUKCD＊は第
９図ｇに示すようにＣ５に対応するものだけであ
る。フリツプフロツプ１０２がセツトされたこと
により、遅延フリツプフロツプ１４２、インバー
タ１４９を介してアンド回路１２４が動作不能と
なり、今度はラツチ回路９６に対応するアンド回
路１２５が動作可能となる。 それから数ms経過すると、再びタイミングパ
ルスTPが発生する。今度はアンド回路１２５か
らのセツト信号がアンド回路１５７を介してフリ
ツプフロツプ１０３に与えられ、第９図ｅに示す
ように該フリツプフロツプ１０３がセツトされ
る。以後は、タイミング信号Ｙ３７，Ｙ４０に従
つてフリツプフロツプ１０２，１０３の出力Ｑが
アンド回路１６５，１６６で選択され、第９図ｆ
に示すように信号Ｙ３７，Ｙ４０に対応して２つ
のデイレイゲート信号DLGが発生され、同図ｇ
に示すようにＣ５とＧ４のキーコードUKCD＊
がゲート３３（第６図）から出力される。以上の
ようにして、自動音Ｃ５，Ｇ４が１音づつ順番に
遅延されて発音される。この遅延時間は第８図の
発振器１６０の発振周期を調整することにより可
変される。 尚、第７図の例では、自動音キーコード形成回
路１６（第６図）の動作を理解し易くするため
に、上鍵盤で２つの鍵（Ａ＃５とＥ５）が押圧さ
れているものとしている。しかしこれは特殊な例
であつて、一般的には上鍵盤はメロデイ演奏に使
用され、下鍵盤は和音演奏に使用されるので、上
鍵盤では同時には１鍵しか押圧されない。上鍵盤
で１鍵しか押圧されていない場合は、最高押圧鍵
（UKHD）と最低押圧鍵（UKLD）は同じ鍵であ
る。 再割当て回路 第１０図は再割当て回路１７における割当て準
備回路３４、キーコード記憶回路３５、比較回路
３６及び割当て制御部３７の詳細例を示すもので
ある。第６図に示すオア回路群２８からキーコー
ドバス８９を介して第１０図の割当て準備回路３
４内のゲート１７０に与えられるキーコード
UKD，UKHD＊，UKCD＊のタイミングは、第
５図ｏ，ｐ，ｑを多重化した状態であり、第１１
図ａに示すようになつている。すなわち個々のキ
ーコードの時間幅は１タイムスロツトの幅（1μs）
であり、それらが48タイムスロツト（48μs）の間
で１通り時分割的に供給され、その時分割供給が
48タイムスロツト毎に繰返される。割当て準備回
路３４では、バス８９に与えられる1μs幅のキー
コードUKD，UKHD＊，UKCD＊の幅を後段の
割当て処理に適した48μsに近い時間幅に拡大整形
する。 バス８９に与えられたキーコードUKD，
UKHD＊，UKCD＊はゲート１７０、オア回路
群１７１を介して16ステージ／７ビツトのシフト
レジスタ１７２に記憶される。シフトレジスタ１
７２への記憶は次のようにして制御される。クロ
ツクパルスφによつて1μs毎にシフト駆動される
シフトレジスタ１７２の出力はオア回路１７３に
加えられる。オア回路１７３の出力はアンド回路
１７４に加えられる。アンド回路１７４の他の入
力には48タイムスロツトの初めの16タイムスロツ
ト（16μs）に対応する信号Ｈ１（第５図ｋ参照）
が入力されている。シフトレジスタ１７２の全16
ステージに全くキーコードが記憶されていない場
合は信号Ｈ１の発生中アンド回路１７４の条件は
１度も成立しない。 アンド回路１７４の出力はオア回路１７５を介し
て遅延フリツプフロツプ１７６に入力される。遅
延フリツプフロツプ１７６の出力はアンド回路１
７７、オア回路１７５を介して自己保持される
が、アンド回路１７７の他の入力には信号Ｙ４８
（第５図ｅ）を反転した信号Ｙ４８が入力されて
いるので、48タイムスロツトの終わりで自己保持
が解除される。シフトレジスタ１７２の内容が空
のときは前述のようにアンド回路１７４から１度
も信号“１”が発生されないので、遅延フリツプ
フロツプ１７６の出力は常に“０”である。 遅延フリツプフロツプ１７６の出力はインバー
タ１７８で反転され、アンド回路１７９に入力さ
れる。最終タイムスロツト「４８」（信号Ｙ４８
のタイミング）でインバータ１７８の出力が
“１”の場合は、シフトレジスタ１７２にキーコ
ードが全く記憶されていないこと（ノーキーコー
ドNOKC）を表わしている。アンド回路１７９
の他の入力には信号Ｙ４８が入力されており、フ
リツプフロツプ１８０がリセツト状態のときにノ
ーキーコード信号NOKCが“１”であれば信号
Ｙ４８のタイミングでアンド回路１７９から
“１”が出力され、フリツプフロツプ１８０がセ
ツトされる。ノーキーコード信号NOKC、アン
ド回路１７９から出力されるセツト信号SET及
びフリツプフロツプ１８０の状態の一例を第１２
図ａ，ｂ，ｃに示す。 フリツプフロツプ１８０の出力Ｑは遅延フリツ
プフロツプ１８１で1μs遅延され、ロード信号
LOAD（第１２図ｄ参照）としてゲート１７０の
イネーブル入力（EN）に供給される。また、ロ
ード信号LOADはオア回路１８２を介してゲー
ト１８３のイネーブル入力（EN）に加えられ
る。更に、遅延フリツプフロツプ１８１の出力
（LOAD）はアンド回路１８４に加えられる。ア
ンド回路１８４の他の入力には信号Ｙ４８が加え
られており、フリツプフロツプ１８０がセツトさ
れた状態で48μs経過すると次の信号Ｙ４８のタイ
ミングでアンド回路１８４の条件が成立し、リセ
ツト信号RESET（第１２図ｅ）が発生される。
尚、リセツトのときはインバータ１８５を介して
アンド回路１７９が不動作とされ、リセツト信号
が優先するようになつている。従つて、フリツプ
フロツプ１８０は48μsの間だけセツト状態とな
り、ロード信号LOADも48μsの間だけ発生する。 ロード信号LOADが発生しているときはゲー
ト１７０と１８３が共に導通する。ゲート１８３
にはシフトレジスタ１７２の最終ステージの出力
が与えられ、該ゲート１８３からオア回路群１７
１を介してシフトレジスタ１７２の最初のステー
ジに帰還されるようになつている。従つて、ロー
ド信号LOADの発生中は、シフトレジスタ１７
２の記憶の自己保持とバス８９からのキーコード
の読込みとが一緒に行なわれる。第１１図ａに示
すようにバス８９に現われるキーコード（UKD，
UKHD＊，UKCD＊）は２ビツトタイムの間隔
を空けて飛び飛びに現われるので、ゲート１７０
と１８３を同時に導通することにより異なるデー
タが重なる不都合は生じない。ロード信号
LOADが発生している48μs（Ｙ１からＹ４８まで
のタイミング）の期間におけるシフトレジスタ１
７２への入力データの状態を第１１図ｂに示す。
尚、第１１図ａの各キーコードを区別するために
各キーコードに対して１〜１５の参照番号を付し
た。まず、最初の16μs（第５図ｋに示す信号Ｈ１
のタイミング）では、参照番号１〜５のキーコー
ドがバス８９、ゲート１７０を介してシフトレジ
スタ１７２に入力される。次の16μs（第５図に
示す信号Ｈ２のタイミング）では、参照番号６〜
１０のキーコードがバス８９、ゲート１７０を介
してシフトレジスタ１７２に入力され、その合間
に先にシフトレジスタ１７２に記憶された参照番
号１〜５のキーコードがゲート１８３を介して帰
還入力される。最後の16μs（第５図ｍに示す信号
Ｈ３のタイミング）では、参照番号１１〜１５の
キーコードがバス８９、ゲート１７０を介してシ
フトレジスタ１７２に入力され、その合間に先に
シフトレジスタ１７２に記憶された参照番号１〜
１０のキーコードがゲート１８３を介して帰還入
力される。こうして、ロード信号LOADの発生
中にバス８９に現われたキーコード（UKD，
UKHD＊，UKCD＊）（最大で15個）がすべてシ
フトレジスタ１７２に記憶される。 シフトレジスタ１７２に記憶されたキーコード
が最終ステージから出力されるときオア回路１７
３の出力は“１”となり、このオア回路１７３の
出力“１”が信号Ｈ１の発生時にアンド回路１７
４から出力される。最初にシフトレジスタ１７２
に３個のキーコードが記憶されたものとして、ア
ンド回路１７４の出力の一例を第１２図ｆに示
す。 アンド回路１７４の出力はアンド回路１８６に
加わる。アンド回路１８６の他の入力にはフリツ
プフロツプ１８７の出力Ｑとキーオフ検査信号Ｘ
を反転した信号Ｘが加えられる。フリツプフロツ
プ１８７は信号Ｙ４８によつて定期的にセツトさ
れるので初めはセツト状態となつている。またキ
ーコーダ１１（第１図）からキーオン検査信号Ｘ
が発生されていない通常の状態では信号Ｘは
“１”である。従つて、アンド回路１７４から最
初に信号“１”が出力されたときアンド回路１７
４から最初に信号“１”が出力されたときアンド
回路１８６の条件が成立し、データラツチパルス
DL（第１２図ｈ）が１個発生される。データラツ
チパルスDLはラツチ回路１８８のストロープ入
力Ｓに加わり、このときシフトレジスタ１７２か
ら該ラツチ回路１８８に入力されている１つのキ
ーコードをラツチする。同時に、データラツチパ
ルスDLのタイミングでインバータ１８９の出力
が“０”になり、記憶保持用のゲート１８３が一
時遮断され、ラツチ回路１８８にラツチされたキ
ーコードのシフトレジスタ１７２での記憶をクリ
アする。また、データラツチパルスDLは遅延フ
リツプフロツプ１９０を介してフリツプフロツプ
１８７のリセツト入力Ｒに加わり、フリツプフロ
ツプ１８７の出力Ｑを直ちに“０”にする（第１
２図ｇ）。これによりアンド回路１８６が動作不
能となり、結局、48μsの間でその初めの部分（信
号Ｈ１の期間）において１度だけデータラツチパ
ルスDLが発生される。 ラツチ回路１８８にラツチしたキーコードが１
つシフトレジスタ１７２で消去されたので、次の
信号Ｈ１のタイミングでは第１２図ｆに示すよう
に２個のパルスがアンド回路１７４から発生され
る。そして、前述と同様にデータラツチパルス
DLが発生され、ラツチ回路１８８に別のキーコ
ードがラツチされ、そのキーコードの記憶がシフ
トレジスタ１７２でクリアされる。更に次の信号
Ｈ１のタイミングではアンド回路１７４の出力パ
ルスは１個となり、このパルスに対応してデータ
ラツチパルスDLが発生され、ラツチ回路１８８
の記憶キーコードが書替えられ、該キーコードの
記憶がシフトレジスタ１７２でクリアされる。こ
うしてシフトレジスタ１７２の記憶が空になるま
で、約48μs毎にデータラツチパルスDLが発生さ
れる。シフトレジスタ１７２の記憶が空になる
と、前述と同様に、ロード信号LOADが48μsの
間発生し、キーコードバス８９のキーコード
（UKD，UKHD＊，UKCD＊）が再びシフトレ
ジスタ１７２にとり込まれる。ラツチ回路１８８
から出力されるキーコードUKCの一例を第１２
図ｉに示す。各キーコード（Ａ＃５，Ｃ５，Ｇ
４）がほぼ信号Ｙ４８から次のＹ４８にかけて約
48μsの時間幅に拡大整形されていることが同図か
ら理解できる。尚、最後にラツチされたキーコー
ドＧ４は次のデータラツチパルスDLが発生する
までラツチされ続けるが、この点に問題は生じ
ず、要するに割当て処理に必要な最小時間（この
例では信号Ｈ２からＨ３にかけての約32μs）が確
保されれば、それよりも長くなつてもさしつかえ
ない。 ところで、後段における割当て処理において離
鍵検出を行なうために、キーオフ検査信号Ｘの反
転信号Ｘがアンド回路１８６に入力され、更にラ
ツチ回路１８８の内容がこのキーオフ検査信号Ｘ
によつてクリアされるようになつている。これに
より、キーオフ検査信号Ｘの発生時にはラツチ回
路１８８の出力はすべて“０”となり、キーコー
ドUKCが送出されない状態となる。また、アン
ド回路１８６が不動作となることによりデータラ
ツチパルスDLも発生されることはない。 時間幅が拡大整形されたキーコードUKCはキ
ーコード記憶回路３５のセレクタ１９１のＡ入力
及び比較回路３６の比較器１９２のＡ入力とオア
回路１９３に入力される。キーコード記憶回路３
５、比較回路３６、割当て制御部３７及び第１３
図に詳細を示すトランケート回路３８から成る回
路は、割当て準備回路３４から供給されるキーコ
ードUKCを７個の上鍵盤専用チヤンネル（第２
図ｂに示す時分割タイミング）に適宜割当てるた
めの回路である。これらの割当て用の回路３５〜
３８は、公知の特願昭52−93992号（特開昭54−
28614号）（発明の名称「電子楽器」）の明細書中
に示された「発音割当て回路部」と同一の技術思
想にもとづいて構成されているので、その詳細動
作は公知の上記明細書より容易に理解できるであ
ろう。従つて本明細書中では簡単に説明する。 キーコード記憶回路３５はセレクタ１９１と１
６ステージ／７ビツトのシフトレジスタ１９４を
含んでおり、上鍵盤専用の各チヤンネルに割当て
られたキーコードはこのシフトレジスタ１９４に
記憶される。シフトレジスタ１９４の出力はセレ
クタ１９１のＢ入力に加わり、シフトレジスタ１
９４に戻されて記憶保持される。割当て制御部３
７からロード信号LDが与えられたときセレクタ
１９１のＡ入力を選択し、Ｂ入力を禁止する。通
常は電源投入時にのみ発生されるイニシヤルクリ
ア信号ICが“０”であり、ノア回路１９５の出
力が“１”となつてセレクタ１９１のＢ入力を選
択し、シフトレジスタ１９４の記憶を保持する。 シフトレジスタ１９４の出力は比較器１９２の
Ｂ入力に加えられる。比較器１９２はＡ＝Ｂのと
き出力“１”を生じる。Ａ＝Ｂとは、割当て準備
回路３４から供給されたキーコードUKCが既に
キーコード記憶回路３５に記憶されていることを
意味する。アンド回路１９６には比較器１９２の
出力、オア回路１９３の出力、上鍵盤専用チヤン
ネルの時分割タイミング（第２図ｂ）を表わす信
号YUK（第５図ｎ）が入力される。何らかのキー
コードUKCが与えられている場合、オア回路１
９３の出力KONは“１”である。従つて、比較
器１９２の一致検出出力（Ａ＝Ｂ）が上鍵盤専用
チヤンネルのものであり、かつ「０」でないキー
コードUKCにもとづいて発生された場合はアン
ド回路１９６から一致信号EQが発生される。尚、
シフトレジスタ１９４はクロツクパルスφにもと
づいてシフトされているため、キーコードUKC
と全チヤンネルの割当て済みキーコード（UKC
＊）との比較は、遅くとも信号Ｈ３（第５図ｍ）
が発生する前に完了する。 一致信号EQ及びキーコード検出信号KONはア
ンド回路１９７に入力される。アンド回路１９７
の他の入力にはキーオンメモリとしてのシフトレ
ジスタ１９８からのキーオン信号KO1＊が入力
される。或る上鍵盤専用チヤンネルのタイムスロ
ツトにおいてアンド回路１９７の条件が成立した
場合は、今供給されているキーコードUKCがそ
のチヤンネルに既に割当てられていることを意味
している。従つて、そのような場合はロード信号
LDを発生しない。アンド回路１９７の出力はオ
ア回路１９８、アンド回路１９９を介して遅延フ
リツプフロツプ２００に記憶される。アンド回路
１９７の出力“１”は遅延フリツプフロツプ２０
０に一旦記憶されると、信号Ｙ４８のタイミング
でその反転信号Ｙ４８によつてアンド回路１９９
が不動作となるまで記憶される。従つて、その場
合、インバータ２０１を介してアンド回路２０
２，２０３が不動作となり、ロード信号LDが発
生されない。 今供給されているキーコードUKCがまだ上鍵
盤専用チヤンネルのどのチヤンネルにも割当てら
れていない場合はアンド回路１９７の出力は常に
“０”であり、インバータ２０１の出力は“１”
である。従つてアンド回路２０２の条件が成立
し、信号Ｈ３の発生期間（第５図ｍ）に対応し
て、かつすでに離鍵されたチヤンネル（KO1＊
が“０”）であつてかつトランケートすべき上鍵
盤専用チヤンネルに対応してアンド回路２０３か
ら１発のロード信号LDが発生される。トランケ
ートすべきチヤンネルは第１３図に示すトランケ
ート回路３８から与えられるトランケートチヤン
ネル指定信号TRによつて指定される。この信号
TRは、既に割当てられている上鍵盤音（自動音
も含む）のうち最も古く離鍵された音（自動音は
現実には鍵の操作に直接対応していないがキーオ
ン信号KO1＊が“０”となることにより離鍵と
見なされる）の割当てチヤンネル時間に同期して
発生される。このトランケートチヤンネル指定信
号TRがアンド回路２０４を介してアンド回路２
０３に入力され、同回路２０３から単一の上鍵盤
専用チヤンネル時間に対応してロード信号LDを
発生させる。このロード信号LDはオア回路２０
５、アンド回路２０６を介して遅延フリツプフロ
ツプ２０７に記憶され、インバータ２０８を介し
てアンド回路２０４更には２０３を不動作にす
る。従つて、ロード信号LDは１つの上鍵盤専用
チヤンネル時間に対応して１度しか発生されな
い。 このロード信号LDに従つて、キーコードUKC
をシフトレジスタ１９４に記憶させ、かつオア回
路２０９を介してシフトレジスタ１９８に“１”
（キーオン信号KO1＊）を記憶させる。こうし
て、適当な上鍵盤チヤンネルにキーコードUKC
が割当てられる。キーオンメモリとしてのシフト
レジスタ１９８の記憶はアンド回路２１０を介し
て保持されるが、アンド回路２１１からキーオフ
検出信号KOFが出力されたときクリアされる。 ロード信号LDはオア回路２１２を介してキー
オン一時メモリとしてのシフトレジスタ２１３に
記憶される。このシフトレジスタ２１３の記憶
は、キーオフ検査信号Ｘの発生毎に一旦クリアさ
れる。つまりアンド回路２１４にキーオフ検査信
号Ｘと信号Ｈ２が入力され、キーオフ検査信号Ｘ
の発生時におけるアンド回路２１４からの出力
“１”によつてインバータ２１５及びアンド回路
２１６を介してシフトレジスタ２１３の自己保持
ループが遮断され、該レジスタ２１３の全16ステ
ージの記憶がすべて一旦クリアされる。その後、
次のキーオフ検査信号Ｘが発生する前に、割当て
済みのキーコードUKC＊と同じキーコードUKC
が到来すると、アンド回路１９７の出力が“１”
となり、アンド回路２１７、オア回路２１２を介
してシフトレジスタ２１３に“１”が記憶され
る。これはそのキーコードUKCに係る鍵が依然
として押圧中であることを意味する。しかし、離
鍵されたものとして扱われるキーコードに関して
は、同じキーコードUKCが供給されないので、
そのキーコードが割当てられたチヤンネルに対応
するシフトレジスタ２１３の記憶はクリアされた
ままである。従つて、その場合、次のキーオフ検
査信号Ｘが発生しことき、当該チヤンネルに対応
するシフトレジスタ２１３の出力は“０”であ
り、インバータ２１８の出力が“１”となつてア
ンド回路２１１が動作可能となる。アンド回路２
１１の他の入力にはシフトレジスタ１９８からの
キーオン信号KO1＊及びアンド回路２１４の出
力が加わつており、キーオフにもかかわらず未だ
キーオンの取扱い（KO1＊が“１”）となつてい
ることを条件に該アンド回路２１１からキーオフ
検出信号KOFを発生する。 このキーオフ検出信号KOFはオア回路２１９
を介してキーオフメモリとしてのシフトレジスタ
２２０に入力される。シフトレジスタ２２０のキ
ーオフ記憶信号KOFMはアンド回路２２１を介
して記憶保持されるが、当該チヤンネルに対応し
てロード信号LDが発生したときにインバータ２
２２からの信号によりクリアされる。尚、キーオ
フ検出信号KOFが発生したとき、その直前まで
当該チヤンネルのキーオフ記憶が“０”であつた
ことを条件にアンド回路２２３からニユーキーオ
フ信号NKFが発生される。 第１３図に示すトランケート回路３８におい
て、第１０図の割当て制御部３７から供給された
キーオン記憶信号KOFMはゲート２２４のイネ
ーブル入力EN及びアンド回路２２５に入力さ
れ、ニユーキーオフ信号NKにはアンド回路２２
６に入力される。４ビツトの加算器２２７、ゲー
ト２２４、16ステージ／４ビツトのシフトレジス
タ２２８から成るカウンタは、上鍵盤専用の各チ
ヤンネルに割当てられた鍵の離鍵後において離鍵
された他の鍵の離鍵回数を各チヤンネル別に時分
割的に計数するためのものである。従つて、シフ
トレジスタ２２８において最大値を保有している
チヤンネルに割当てられた鍵が最も古く離鍵され
たものであるということができる。尚、電源投入
時において、シフトレジスタ２２８の全16ステー
ジはイニシヤルクリア信号ICにもとづいて最小
値“0001”にブリセツトされる。これは初めは全
チヤンネルにおいてトランケートチヤンネル指定
信号TRが発生し得るようにするためである。 ニユーキーオフ信号NKFは、或る鍵の離鍵時
においてその鍵が割当てられた上鍵盤専用のチヤ
ンネル時間に同期して１度だけ発生される。従つ
て、加算器２２７及びシフトレジスタ２２８から
成るカウンタにおいてこのニユーキーオフ信号
NKFの数を計数することにより、離鍵回数を計
数することができる。アンド回路２２６，２２
９、オア回路２３０を介してニユーキーオフ信号
NKFを遅延フリツプフロツプ２３１に記憶する。
アンド回路２２５では、或る鍵が離鍵されたとき
（遅延フリツプフロツプ２３１の出力が“１”）、
上鍵盤専用チヤンネル（YUKが“１”）に割当て
られている鍵のうち離鍵中のもの（KOFMが
“１”）に対応して“１”を出力する。このアンド
回路２２５の出力が加算器２２７に供給される。 １ステージ／４ビツトのシフトレジスタ２３３
及びセレクタ２３２はシフトレジスタ２２８の記
憶計数値のうち最大値を記憶するものである。シ
フトレジスタ２３３の出力はセレクタ２３２のＢ
入力を介して自己保持される。シフトレジスタ２
３３の出力はゲート２３４を介して上鍵盤専用チ
ヤンネルのタイミングYUKで比較器２３５に入
力される。比較器２３５はシフトレジスタ２３３
に記憶した最大値とシフトレジスタ２２８から出
力される各チヤンネルの計数値とが一致したとき
（Ａ＝Ｂ）、そのチヤンネルのタイミングに対応し
てトランケートチヤンネル指定信号TRを発生す
る。シフトレジスタ２３３の記憶よりもシフトレ
ジスタ２２８の出力の方が大きい場合（Ａ＞Ｂ）、
比較器２３５からアンド回路２３６に信号“１”
が与えられ、セレクタ２３２のＡ入力を介してシ
フトレジスタ２２８の出力がシフトレジスタ２３
３に記憶される。このシフトレジスタ２３３の最
大計数値の記憶書替えは、信号Ｈ２が発生してい
るときに上鍵盤専用チヤンネルのタイミング
YUKでのみ行なわれる。一方、シフトレジスタ
２３３の記憶保持はノア回路２３７の出力“１”
によつて行なわれる。つまり、アンド回路２３６
の出力が“０”のときはノア回路２３７の出力は
“１”であり、セレクタ２３２のＢ入力を介して
シフトレジスタ２３３の最大値記憶が自己保持さ
れる。ノア回路２３７には信号Ｙ４８が入力され
ており、１処理サイクルの終りでシフトレジスタ
２３３の自己保持が解除される。以上から、有効
なトランケートチヤンネル指定信号TRは信号Ｈ
３の発生タイミングにおいて発生することが理解
できる。この信号TRにもとづいてアンド回路２
０４，２０３（第１０図）を介してロード信号
LDを発生することは、信号Ｈ３の発生タイミン
グで行なわれるので、不都合なくロード信号LD
を発生することができる。 キーコード記憶回路３５（第１０図）から時分
割的に出力される上鍵盤専用チヤンネルに割当て
済みのキーコードUKC＊及びシフトレジスタ１
９８から時分割的に出力される上鍵盤専用チヤン
ネルのキーオン信号KO1＊は、第１４図に詳細
を示すデータ多重回路３９に供給される。この上
鍵盤専用チヤンネルのキーコードUKC＊の発生
タイミングは第２図ｂからも明らかなように第１
５図ｂのようになる。数字３，４，６，７，１
０，１３，１６は上鍵盤専用チヤンネルのチヤン
ネル番号を示す。第１５図ａに多重データKC1〜
KC4のタイムスロツト「１」〜「４８」を合せて
示す。 第１４図のデータ多重回路３９において、キー
コードUKC＊のノートコードＮ１〜Ｎ４は２ス
テージ／４ビツトのシフトレジスタ２３８に入力
され、第１５図ｄに示すように２ビツトタイム遅
延されて出力される。オクターブコードＢ１〜Ｂ
３とキーオン信号KO1＊は１ステージ／４ビツ
トのシフトレジスタ２３９に入力され、第１５図
ｃに示すように１ビツトタイムだけ遅延されて出
力される。シフトレジスタ２３８の出力はセレク
タ２４０のＡ入力に加わり、シフトレジスタ２３
９の出力はセレクタ２４０のＢ入力に加わる。セ
レクタ２４０のＡ入力セレクト信号として第５図
ｄに示す信号３Ｙ３が使用され、Ｂ入力セレクト
信号として信号３Ｙ２が使用される。第５図ｄに
示すように信号３Ｙ２はタイムスロツト「２」，
「５」，「８」…において発生するので、タイムス
ロツト「５」，「８」，「１１」，「１４」，「１７」
，
「２０」，「２３」に対応してシフトレジスタ２３
９から出力されるチヤンネル４，７，１０，１
３，１６，３，６のオクターブコードＢ１〜Ｂ３
とキーオン信号KO1＊（第１５図ｃ参照）がセ
レクタ２４０で選択され、多重データKC1＊〜
KC4＊として出力される。 第５図ｄに示すように信号３Ｙ３はタイムスロ
ツト「３」，「６」，「９」…において発生するの
で、タイムスロツト「６」，「９」，「１２」，「１
５」，「１８」，「２１」，「２４」に対応してシフト
レジスタ２３８から出力されるチヤンネル４，
７，１０，１３，１６，３，６のノートコードＮ
１〜Ｎ４（第１５図ｄ参照）がセレクタ２４０で
選択され、多重データKC1＊〜KC4＊として出力
される。従つて、データ多重回路３９から出力さ
れる上鍵盤専用チヤンネルＵ４，Ｕ７，Ｕ１０，
Ｕ１３，Ｕ１６，Ｕ３，Ｕ６の多重データKC1＊
〜KC4＊は、第３図のタイムスロツト「４」から
「２４」に示したものと全く同じ状態で同じタイ
ムスロツト「４」から「２４」において発生され
る。 第１４図においてＣ音データ変換回路４０は多
重データKC1＊〜KC4＊をすべて入力し、更に信
号３Ｙ３を入力したナンド回路２４１と、このナ
ンド回路２４１の出力及び下位２ビツトのデータ
KC1＊，KC2＊が夫々入力されるアンド回路２４
２，２４３を具えている。信号３Ｙ３は、多重デ
ータKC1＊〜KC4＊としてノートコードＮ１〜Ｎ
４が現われるタイミングを示している。データ
KC1＊〜KC4＊としてＣ音のノートコードＮ４〜
Ｎ１“1111”が与えられたとき、ナンド回路２４
１の出力は“０”となり、アンド回路２４２，２
４３を不動作にする。従つて、Ｃ音のノートコー
ドＮ４〜Ｎ１が“1111”から“1100”に変換され
た多重データ（KC1＊〜KC4＊）が該Ｃ音データ
変換回路４０から得られる。Ｃ音以外の場合はナ
ンド回路２４１の出力は“１”であり、アンド回
路２４２，２４３は入力されるデータKC1＊，
KC2＊をそのまま出力する。 Ｃ音データ変換回路４０から出力された多重デ
ータ（KC1＊〜KC4＊）はセレクタ１８（第１
図）のＡ入力に加わる。セレクタ１８のＢ入力に
はチヤンネルプロセツサ１３から供給される多重
データKC1〜KC4が入力される。セレクタ１８の
Ａ入力セレクト端子SAに加わる信号Y₄−₂₄はタ
イムスロツト「４」から「２４」の間連続して
“１”になる信号であり、この信号Y₄−₂₄を反転
した信号がＢ入力セレクト端子SBに入力される。
従つて、タイムスロツト「４」から「２４」まで
の上鍵盤に関するデータ送出タイミングにおいて
はチヤンネルプロセツサ１３から供給される上鍵
盤押圧鍵に関するデータが阻止され、再割当て回
路１７からＣ音データ変換回路４０を経由して供
給される自動音を含む上鍵盤押圧鍵の多重データ
KC1＊〜KC4＊がセレクタ１８で選択され、楽音
発生部１５に供給される。それ以外のタイムスロ
ツト「１」〜「３」，「２５」〜「４８」ではチヤ
ンネルプロセツサ１３から供給される基準データ
“1111”、ペダル鍵盤、下鍵盤、及び自動アルペジ
ヨに関する多重データKC1〜KC4がセレクタ１８
で選択され、楽音発生部１５に供給される。 楽音発生部 楽音発生部１５の一例を第１６図に示す。セレ
クタ１８から与えられる４ビツトの多重データ
KC1〜KC4（KC1＊〜KC4＊）は多重データ分析
回路２４４に入力される。この多重データ分析回
路２４４は第４図に示した多重データ分析回路２
０とほぼ同一構成であり、異なる点はキーオン信
号KO1によつて制御されるゲート４８が無い点
のみである。第１６図において符号４１′〜４
７′，４９′〜５２′で示した回路は、第４図にお
いて符号４１〜４７，４９〜５２で示した回路と
同一機能のものであり、多重データKC1〜KC4
（KC1＊〜KC4＊）からノートコードＮ１〜Ｎ４、
オクターブコードＢ１〜Ｂ３、キーオン信号
KO1をとり出す働きをする。ラツチ回路４９′か
ら出力されるキーコードＮ１〜Ｂ３、キーオン信
号KO1のチヤンネル関係は第５図ｆと同様であ
る。 基準パルスSYが供給されるタイミング信号発
生回路２１′も、第４図に示すタイミング信号発
生回路２１と同様に、信号３Ｙ３、UKT，UKT
１、Ｙ１〜Ｙ４８（第５図ｄ，ｅ，ｇ，ｈ参照）
を発生する。 楽音発生部１５は、７つの上鍵盤専用チヤンネ
ルＵ４，Ｕ７…Ｕ６に対応する音源及び開閉回路
２４５−１乃至２４５−７と、７つの下鍵盤専用
チヤンネルＬ９，Ｌ１２，…Ｌ１１に対応する音
源及び開閉回路２４６−１乃至２４６−７と、ペ
ダル鍵盤専用チヤンネルｐに対応する音源及び開
閉回路２４７と、自動アルペジヨ用チヤンネル
ARPに対応する音源及び開閉回路２４８を含ん
でいる。各々の音源及び開閉回路２４５−１乃至
２４８に達応してラツチ回路２４９−１乃至２４
９−７，２５０−１乃至２５０−７，２５１，２
５２が設けられている。各ラツチ回路２４９−１
乃至２５２には多重データ分析回路２４４のラツ
チ回路４９′から出力されたキーコードＮ１〜Ｂ
３及びキーオン信号KO1が入力される。各ラツ
チ回路２４９−１乃至２５２のストローブ入力ｓ
には、各チヤンネル（Ｕ４〜Ｕ６，Ｌ９〜Ｌ１
１，Ｐ，ARP）のキーコード送出タイミング
（第５図ｆ参照）に対応する信号Ｙ７，Ｙ１０，
Ｙ１３，Ｙ１６，Ｙ１９，Ｙ２２，Ｙ２５，Ｙ２
８，Ｙ３１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４３，
Ｙ４６，Ｙ４，Ｙ１（第５図ｅ参照）が各別に供
給される。これにより、ラツチ回路４９′から時
分割的に供給される各チヤンネルのキーコードＮ
１〜Ｂ３及びキーオン信号KO1が、各々のチヤ
ンネルに対応するラツチ回路２４９−１乃至２５
２に各別にラツチされ、直流化される。直流化さ
れた（非時分割的な）キーコードＮ１〜Ｂ３及び
キーオン信号KO1は、ラツチ回路２４９−１乃
至２５２から音源及び開閉回路２４５−１乃至２
４８に供給され、キーコードＮ１〜Ｂ３に対応す
る音高の音源信号がキーオン信号KO1によつて
開閉制御されて出力される。 上鍵盤に関する音源及び開閉回路２４５−１乃
至２４５−７から出力された音源信号はミキシン
グされた後上鍵盤音色回路２５３に供給され、上
鍵盤に関して選択されている音色が付与される。
下鍵盤に関する音源及び開閉回路２４６−１乃至
２４６−７から出力された音源信号はミキシング
された後下鍵盤音色回路２５４に供給され、下鍵
盤に関して選択されている音色が付与される。ペ
ダル鍵盤に関する音源及び開閉回路２４７の出力
はペダル鍵盤音色回路２５５で音色付与され、自
動アルペジヨ用の音源及び開閉回路２４８の出力
はアルペジヨ音色回路２５６で音色付与される。 楽音発生部１５は各チヤンネルに対応する楽音
発生部回路２４５−１乃至２５６のほかに、上鍵
盤の最高音のみを特別に楽音形成する上鍵盤最高
音発生回路２５７を具えている。この発明では下
鍵盤の押圧鍵をオクターブ変更した音が上鍵盤の
音色でメロデイ音（上鍵盤本来の押鍵音）の中に
挿入されるので、本来のメロデイ音が不明瞭にな
るおそれがある。そこで、本来のメロデイ音（上
鍵盤本来の押鍵音）を強調するために、上鍵盤最
高音発生回路２５７を設けたのである。下鍵盤押
圧鍵をオクターブ変更した自動音は上鍵盤最低押
圧鍵の下１オクターブ以内の音高とされるので、
この楽音発生部１５において上鍵盤音色で発生さ
れる音の最高音は必らず上鍵盤で実際に押圧され
ている音（本来のメロデイ音）である。従つて、
上鍵盤最高音発生回路２５７において上鍵盤音色
で発生すべき音のうち最高音を検出してその最高
音を特別に発音することにより、本来のメロデイ
音を強調することができる。 上鍵盤最高音発生回路２５７において、上鍵盤
の最高音を検出するために比較器２５８と一時記
憶回路２５９が設けられている。比較器２５８の
Ａ入力にはラツチ回路４９′から時分割的に出力
される各チヤンネルのキーコードＮ１〜Ｂ３及び
キーオン信号KO1が加わり、Ｂ入力には一時記
憶回路２５９の出力が加わる。比較器２５８は両
入力Ａ，ＢがＡ＞Ｂのとき出力“１”を生じる。
比較器２５８の出力はアンド回路２６０に加わ
る。アンド回路２６０の他の入力には上鍵盤専用
チヤンネルのタイミングを表わす信号UKT（第５
図ｇ参照）が入力され、上鍵盤専用チヤンネルに
関する比較出力のみを該アンド回路２６０で選択
する。アンド回路２６０の出力はオア回路２６１
を介してアンド回路２６２に加わる。アンド回路
２６２の他の入力には信号３Ｙ１（第５図ｄ）が
加わり、その出力は一時記憶回路２５９の読込み
制御入力Ｌに与えられる。オア回路２６１の他の
入力には信号UKT1（第５図ｈ）が与えられてお
り、上鍵盤に関する最初のチヤンネルＵ４（第５
図ｆ参照）のタイミングにおいて強制的に読込み
状態となり、最初のチヤンネルＵ４のキーコード
Ｎ１〜Ｂ３及びキーオン信号KO1を一時記憶回
路２５９に記憶させる。以後、ひき続くチヤンネ
ルＵ７，Ｕ１０…のキーコードＮ１〜Ｂ３及びキ
ーオン信号KO1と一時記憶回路２５９に記憶し
たキーコードＮ１〜Ｂ３及びキーオン信号KO1
とを比較器２５８にて順次比較し、ラツチ回路４
９′から与えられるキーコードＮ１〜Ｂ３及びキ
ーオン信号KO1の方が一時記憶回路２５９に記
憶したものより大きい場合Ａ＞Ｂ、一時記憶回路
２５９の記憶内容を大きい方のキーコードＮ１〜
Ｂ３及びキーオン信号KO1に書替える。尚、比
較器２５８において、キーオン信号KO1は最上
位ビツトの信号として扱われる。従つて、キーコ
ードＮ１〜Ｂ３の値が大きい（高音である）もの
であつても離鍵されている場合はキーオン信号
KO1が“０”であるため、押鍵中のキーコード
Ｎ１〜Ｂ３よりも値が小さいものとて取扱われ
る。 以上のようにして、上鍵盤専用チヤンネルＵ４
〜Ｕ６に割当てられたキーコードＮ１〜Ｂ３及び
キーオン信号KO1の比較が順次行なわれ、最後
のチヤンネルＵ６との比較が終了したときに一時
記憶回路２５９に記憶されているキーコードＮ１
〜Ｂ３及びキーオン信号KO1が真の上鍵盤最高
押圧鍵（最高音）を表わすものである。一時記憶
回路２５９に記憶された最高音を表わすキーコー
ドＮ１〜Ｂ３及びキーオン信号KO1はラツチ回
路２６３に入力される。ラツチ回路２６３のスト
ローブ入力Ｓにはタイムスロツト「１」に対応す
る信号Ｙ１が入力される。この信号Ｙ１が発生し
たときは、最高音検出のための比較動作が終了し
ており、一時記憶回路２５９には真の上鍵盤最高
音のキーコードＮ１〜Ｂ３及びキーオン信号
KO1が記憶されているので、この真の上鍵盤最
高音のキーコードＮ１〜Ｂ３及びキーオン信号
KO1がラツチ回路２６３にラツチされる。 ラツチ回路２６３にラツチされたキーコードＮ
１〜Ｂ３及びキーオン信号KO1は音源及び開閉
回路２６４に入力され、上鍵盤最高音の音源信号
が該回路２６４から発生される。回路２６４から
発生された最高音の音源信号は切換スイツチ２６
５に入力され、該スイツチ２６５の操作位置に応
じてソロ用音色回路２６６またはミキシング抵抗
２６７を介して上鍵盤音色回路２５３に導かれ
る。ソロ用音色回路２６６は、上鍵盤最高音のた
めに特別に設けられた音色回路であり、上鍵盤音
色回路２５３とは異なつた独自のソロ用音色を上
鍵盤最高音に付与する。上鍵盤最高音発生回路２
５７によつて発生される音の音色としてソロ用音
色回路２６６の音色を選ぶか上鍵盤音色回路２５
３の音色を選ぶかは、演奏者によるスイツチ２６
５の操作によつて適宜選定することができる。
尚、上鍵盤最高音は上鍵盤用の音源及び開閉回路
２４５−１乃至２４５−７においても発生される
ので、２系列で楽音発生されることになる。 各音色回路２５３〜２５６，２６６の出力は音
量制御器２６８を介してサウンドシステム２６９
に至る。 尚、上記実施例では自動音キーコード形成回路
１６において自動音キーコード（UKCD＊）の
形成のために利用される下鍵盤のキーコード
（LKD）が実際に下鍵盤で押圧されている鍵に関
するものであるとして説明した。しかし、実際に
下鍵盤で押圧されているもののみに限らず、先に
述べた自動ベースコード演奏シングルフインガー
機能（ABC−SF）にもとづいてキーコーダ１１
から下鍵盤のキーコードとして自動的に発生され
たキーコード、あるいはメモリ機能（MM）によ
つて離鍵後も押圧が継続されているものとして自
動的に発生され続けるキーコード、等実際には鍵
押圧されていないが便宜上下鍵盤の鍵として自動
的に発生されるキーコード（LKD）にもとづい
て自動音のキーコード（UKCD＊）を形成する
ようにしてもよい。 上記実施例では、チヤンネルプロセツサ１３で
割当てられたキーコードにもとづいて楽音を発生
する方式の電子楽器にこの発明を適用した例を説
明したが、これに限らず、公知の特公昭53−
17895号公報に示されたような時間位置で押圧鍵
を区別するタイプの電子楽器にも適用できる。そ
の場合には、例えば、メロデイ音に追従して発生
される自動音（下鍵盤押圧鍵をオクターブ変換し
たもの）を遅延制御回路３２と同機能の回路の出
力によつて制御される開閉回路を介して時間的に
ずらして開閉制御することにより順次発音するよ
うにする。 以上説明したようにこの発明によれば、メロデ
イ音に追従して自動的に発音される伴奏音（自動
音）の立上り時点が順次遅延されるので、実際に
演奏者が手で演奏しているような自然感が得られ
るという優れた効果がある。

【図面の簡単な説明】

第１図はこの発明に係る電子楽器の一実施例の
全体構成を示すブロツク図、第２図は第１図に示
すチヤンネルプロセツサ内部において形成される
各チヤンネルの時分割的な割当て時間関係を示す
タイミングチヤート、第３図は同じくチヤンネル
プロセツサから出力される各チヤンネルのキーコ
ード及びキーオン信号の多重状態を示す図、第４
図は第１図に示す多重データ分析回路及びタイミ
ング信号発生回路の詳細例を示す回路図、第５図
はタイミング信号発生回路から発生される各種信
号の時間関係を示すタイミングチヤート、第６図
は第１図に示す自動音キーコード形成回路の詳細
例を示すブロツク図、第７図は第６図に示す回路
の一動作例を示すタイミングチヤート、第８図は
第１図及び第６図に示す遅延制御回路の詳細例を
示す回路図、第９図は第８図に示す回路の一動作
例を示すタイミングチヤート、第１０図は第１図
に示す割当て準備回路、キーコード記憶回路、比
較回路、及び割当て制御部の詳細例を示す回路
図、第１１図は第１０図の割当て準備回路内のシ
フトレジスタにキーコードが飛び飛びに記憶され
ていく状態を説明するタイミングチヤート、第１
２図は第１０図の割当て準備回路の一動作例を示
すタイミングチヤート、第１３図は第１図に示す
トランケート回路の詳細例を示すブロツク図、第
１４図は第１図に示すデータ多重回路及びＣ音デ
ータ変換回路の一例を示すブロツク図、第１５図
は第１４図に示すデータ多重回路においてキーコ
ード及びキーオン信号を４ビツトのデータに多重
化する状態を説明するためのタイミングチヤー
ト、第１６図は第１図に示す楽音発生部の一例を
示すブロツク図、である。 １４……自動音挿入制御部、１５……楽音発生
部、１６……自動音キーコード形成回路、１７…
…再割当て回路、２０，２４４……多重データ分
析回路、２１，２１′……タイミング信号発生回
路。

Claims (1)

1. 【特許請求の範囲】 １ 第１の鍵盤部分と第２の鍵盤部分とを有する
   鍵盤部と、 前記鍵盤部での鍵の押下にもとづいて音名を表
   わすノートコードとオクターブ音域を表わすオク
   ターブコードとを含むキーコードを発生するキー
   コード発生手段と、 前記第２の鍵盤部分に関するキーコードの各ノ
   ートコードに、前記第１の鍵盤部分に関するキー
   コードのオクターブコードに関するオクターブコ
   ードを付加して、複数のキーコードを形成する自
   動音キーコード形成手段と、 前記自動音キーコード形成手段で形成された複
   数のキーコードに対応する複数の音を、発音開始
   時点のみをそれぞれ所定の微小時間だけ順次ずら
   して同時に発生する楽音発生手段と を具えた電子楽器。 ２ 楽音発生手段は、入力されたキーコードに対
   応する楽音を発生する楽音発生回路と、発振周波
   数の調整可能な発振器と、自動音キーコード発生
   手段で形成されたキーコードを該発振器の発振周
   波数に対応した所定の時間間隔で順番に選択して
   前記楽音発生回路に供給する選択手段とを具えた
   特許請求の範囲第１項記載の電子楽器。