JPH0319559B2 - - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は、異なる鍵盤あるいは鍵域を用いて
メロデイ演奏と和音演奏（伴奏）を行なう電子楽
器において、メロデイ音の音域に関連づけて和音
（伴奏音）と同じ音名の音を自動的に発音するよ
うにした電子楽器の改良に関する。 上鍵盤でメロデイを演奏し、下鍵盤で和音（伴
奏）を演奏し、下鍵盤での演奏和音と同一音名で
かつ上鍵盤のメロデイ音の演奏音域に関連した音
域の音をメロデイ音に自動的に添えて発音するよ
うにした電子楽器は、特公昭53−17895号公報に
よつて知られている。例えば、下鍵盤で和音の３
鍵を押圧し、上鍵盤でメロデイ音の１鍵を押圧す
ると、上記従来の電子楽器では、ただ単に本来の
メロデイ音とメロデイ音色の和音の合計４音が同
時に発音されてしまい、単調で不自然な感じが
し、面白味に欠ける面があつた。 この発明は上述の点に鑑みてなされたもので、
メロデイ音に添えて自動的に発音される和音（伴
奏音）の各々を時間的にずらして順次発音するこ
とにより、より自然な感じでメロデイ追従和音
（伴奏音）が発音されるようにし、自動演奏効果
を高めることを目的とする。この目的のためにこ
の発明では第１の鍵盤部分と第２の鍵盤部分とを
有する鍵盤部と、前記鍵盤部での鍵の押下にもと
づいて音名を表わすノートコードとオクターブ音
域を表わすオクターブコードとを含むキーコード
を発生するキーコード発生手段と、前記第２の鍵
盤部分に関するキーコードの各ノートコードに、
前記第１の鍵盤部分に関するキーコードのオクタ
ーブコードに関係するオクターブコードを付加し
て、複数のキーコードを形成する自動音キーコー
ド形成手段と、前記自動音キーコード形成手段で
形成された複数のキーコードに対応する複数の音
を、発音開始時点のみをそれぞれ所定の微小時間
だけ順次ずらして同時に発生する楽音発生手段と
を具えて構成される。 ここで、上記微小時間とは例えば2ms乃至
16ms程度に設定される。 以下この発明を添付図面の実施例にもとづいて
詳細に説明しよう。 （実施例の全体構成説明） 第１図において、鍵盤部１０は上鍵盤、下鍵
盤、ペダル鍵盤を具えており、キーコーダ１１は
鍵盤部１０における各鍵のオン・オフ状態を検出
し、押圧鍵を表わす複数ビツトのキー情報（キー
コードN₁〜B₃）を時分割的に出力する。フアン
クシヨンスイツチ部１２は、自動ベースコードあ
るいは自動アルベジヨ等各種演奏機能の選択スイ
ツチ類を具えている。キーコーダ１１ではフアン
クシヨンスイツチ部１２における各種スイツチの
オン・オフ状態も検出しこれらのスイツチの状態
を表わす信号を出力する。また、キーコーダ１１
は自動ベースコード演奏用の処理回路を内包して
おり、フアンクシヨンスイツチ部１２によつて自
動ベースコード演奏が選択された場合は、鍵盤部
１０における押鍵状態にもとづいて自動ベース用
あるいは自動コード（和音）用のキーコードN₁
〜B₃を適宜発生する。第１図におけるフアンク
シヨンスイツチ部１２のブロツク内には自動ベー
スコード用（ABC）のシングルフインガー機能
選択スイツチSF−SW、自動アルペジヨ選択スイ
ツチARP−SW、メモリ機能選択スイツチＭ−
SWが例示されている。 キーコーダ１１として特願昭50−99152号（特
開昭52−23324号）（発明の名称「キーコーダ」）
あるいは特願昭52−109750号（特開昭54−43014
号）（発明の名称「キーコードデータ発生装置」）
の明細書中に記載されたような形式のものを採用
すると好都合である。そのように構成されたキー
コーダ１１は、鍵盤部１０の各鍵を時間位置で区
別するのではなく、複数ビツトのキーコード
（N₁〜B₃）によつて区別し、鍵盤部１０で押圧さ
れた鍵を表わすキーコードN₁〜B₃（あるいは自動
ベースコード演奏のために自動的に発生したキー
コード）のみを時分割的に出力する。キーコーダ
１１からの１つのキーコードN₁〜B₃の送出時間
幅は例えば48μs程度である。 キーコードN₁〜B₃は音名を表わすノートコー
ドN₁，N₂，N₃，N₄とオクターブ音域を表わす
オクターブコードB₁，B₂，B₃とから成る７ビツ
トのデータである。ノートコードN₁〜N₄の内容
と音名との関係の一例を第１表に示す。 This invention is an electronic musical instrument that performs melody and chord performances (accompaniment) using different keyboards or key ranges, and automatically produces notes with the same note names as chords (accompaniment notes) in association with the range of the melody note. This invention relates to improvements to electronic musical instruments. Play a melody on the upper keyboard, play a chord (accompaniment) on the lower keyboard, and automatically change the melody note to a note with the same note name as the chord played on the lower keyboard and in a range related to the range of the melody note played on the upper keyboard. An electronic musical instrument that emits sounds along with the sound is known from Japanese Patent Publication No. 17895/1983. For example, the chord 3 on the lower keyboard.
When you press a key and press one key of the melody tone on the upper keyboard, with the conventional electronic musical instrument mentioned above, a total of four notes, the original melody tone and the chord of the melody tone, are simply sounded at the same time, which is monotonous and unnatural. I felt that it lacked interest in some aspects. This invention was made in view of the above points,
The chords (accompaniment notes) that are automatically played along with the melody notes are played sequentially with a time shift, so that the melody-following chords (accompaniment notes) are played with a more natural feel. The purpose is to enhance the performance effect. For this purpose, the present invention includes a keyboard section having a first keyboard section and a second keyboard section, and a note code representing a note name and an octave code representing an octave range based on the depression of a key on the keyboard section. a key code generating means for generating a key code including; and each note code of the key code regarding the second keyboard portion;
an automatic sound key code forming means for forming a plurality of key codes by adding an octave code related to the octave code of the key code related to the first keyboard part; and a plurality of sound key code forming means formed by the automatic sound key code forming means. The apparatus includes musical tone generation means that simultaneously generates a plurality of tones corresponding to a key code by sequentially shifting only the start point of each sound generation by a predetermined minute time. Here, the minute time mentioned above is, for example, 2ms to
It is set to about 16ms. Hereinafter, the present invention will be explained in detail based on the embodiments shown in the accompanying drawings. (Explanation of overall configuration of embodiment) In FIG. 1, a keyboard section 10 includes an upper keyboard, a lower keyboard, and a pedal keyboard, and a key coder 11 detects the on/off state of each key in the keyboard section 10, and detects the pressed keys. A plurality of bits of key information (key codes N ₁ to B ₃ ) representing the key information are output in a time-division manner. The function switch section 12 includes selection switches for various performance functions such as automatic bass chord and automatic arpeggio. The key coder 11 also detects the on/off states of various switches in the function switch section 12 and outputs signals representing the states of these switches. In addition, the key coder 11
includes a processing circuit for automatic bass chord performance, and when automatic bass chord performance is selected by the function switch section 12, automatic bass chord performance or automatic Key code N ₁ for chord (chord)
~B ₃ is generated accordingly. In the block of the function switch section 12 in FIG. 1, there is an automatic bass chord (ABC) single finger function selection switch SF-SW, an automatic arpeggio selection switch ARP-SW, and a memory function selection switch M-SW.
SW is illustrated. Japanese Patent Application No. 50-99152 (Japanese Unexamined Patent Publication No. 52-23324) as the key coder 11 (name of invention "Key Coder")
Or Japanese Patent Application No. 52-109750 (Japanese Patent Application No. 54-43014)
No.) (Title of invention: "Key code data generator")
It is advantageous to adopt the format as described in the specification of . The key coder 11 configured in this way distinguishes each key on the keyboard section 10 not by time position, but by a multi-bit key code (N 1 to B ₃ ), and distinguishes each key on the keyboard section 10 by a key code (N ₁ to B 3 ). Only key codes N ₁ to B ₃ (or key codes automatically generated for automatic bass chord performance) representing the selected keys are outputted in a time-sharing manner. The transmission time width of one key code N ₁ to _{B 3} from the key coder 11 is, for example, about 48 μs. The key codes _N1 to _B3 are 7-bit data consisting of note codes _N1 , _N2 , _N3 , _N4 representing pitch names and octave codes _B1 , _B2 , _B3 representing octave ranges. Table 1 shows an example of the relationship between the contents of note codes _N1 to _N4 and note names.

【表】 オクターブコードB₁〜B₃の内容とオクターブ
音域との関係の一例を下記第２表に示す。[Table] An example of the relationship between the contents of octave codes B ₁ to _{B 3} and the octave range is shown in Table 2 below.

【表】 キーコーダ１１からは、キーコードN₁〜B₃に
同期してそのキーコードN₁〜B₃が表わす鍵の所
属する鍵盤を表わす鍵盤信号Ｕ，Ｌ，Ｐが48μs幅
で出力される。信号Ｕは上鍵盤、信号Ｌは下鍵
盤、信号Ｐはペダル鍵盤を表わす。 押圧鍵のキーコードN₁〜B₃及びその鍵盤信号
ＵまたはＬまたはＰは適当な時間間隔で繰返しキ
ーコーダ１１から発生される。そして、離鍵され
るとそのキーコードN₁〜B₃はもう発生されなく
なる。今まで発生されていたキーコードN₁〜B₃
のうちどのキーコードに関する鍵が離鍵されたの
かということを調べるために、キーオフ検査信号
Ｘがキーコーダ１１から定期的に発生される。こ
のキーオフ検査信号Ｘの発生時間幅は１キーコー
ド送出時間と同じ48μsであり、この信号Ｘが発生
されているときキーコードN₁〜B₃及び鍵盤信号
Ｕ，Ｌ，Ｐは発生されない。また、キーオフ検査
信号Ｘの発生間隔は例えば5ms程度であり、デイ
ジタルシステムにとつては比較的長い時間である
が人間の聴感覚にとつては時間差を感じさせない
程度の短い時間である。チヤンネルプロセツサ１
３においては、今まで供給されていたキーコード
N₁〜B₃がキーオフ検査信号Ｘの１発生間隔の間
に１度も供給されなくなつたことを条件にそのキ
ーコードN₁〜B₃に関する鍵が離鍵されたことを
判断するようになつている。 この実施例において、キーコーダ１１は上述の
ような鍵に関する情報（N₁〜N₃，Ｕ，Ｌ，Ｐ，
Ｘ）を送出するばかりでなく、楽音制御用あるい
は各種機能選択用のスイツチ類によつて選択され
たデータも送出するようになつている。スイツチ
ARP−SWのオン操作によつて自動アルペジヨ演
奏が選択されている場合は自動アルペジヨ選択信
号ARPが送出される。この信号ARPの時間幅は
１キーコード送出時間と同じ48μsである。この自
動アルペジヨ選択信号ARPが送出されていると
き、鍵に関する情報類（N₁〜B₃，Ｕ，Ｌ，Ｐ，
Ｘ）は送出されないようになつている。自動アル
ペジヨ選択信号ARPは前記キーオフ検査信号Ｘ
と同様に繰返し発生されるようになつており、そ
の繰返し周期は1ms乃至5ms程度である。この自
動アルペジヨ選択信号ARPが与えられていると
き、チヤンネルプロセツサ１３は自動アルペジヨ
音の割当てのために利用されるようになつている
が、その詳細は特に説明しない。 また、キーコーダ１１からは、押圧鍵に関する
情報をその鍵の離鍵後の記憶して楽音発生のため
に使用すべきことを表わすメモリ信号MMが演奏
者によるスイツチＭ−SWの操作に応じて発生さ
れる。 スイツチSF−SWのオン操作によつて自動ベー
スコードのシングルフインガー機能が選択されて
いる場合は、キーコーダ１１においては下鍵盤に
よつて押鍵指定された根音とペダル鍵盤の白鍵ま
たは黒鍵の押圧によつて指定された和音種類（メ
ジヤ，マイナ，セブンス等）とにもとづいて従音
（根音に対して３度または５度等の所定音程をも
つ音）のキーコードN₁〜B₃を自動的に形成し、
このキーコードN₁〜B₃と共に下鍵盤信号Ｌを送
出する。すなわち自動ベースコード演奏における
コード音（和音）は下鍵盤の音として取扱われ
る。 キーコーダ１１の出力はチヤンネルプロセツサ
１３に供給される。チヤンネルプロセツサ１３は
キーコーダ１１から供給されるキーコードN₁〜
B₃を特定数の発音チヤンネルのいずれかに割当
てる。発音チヤンネル数は例えば16であり、その
内訳は上鍵盤音の専用チヤンネルが７チヤンネ
ル、下鍵盤音の専用チヤンネルが７チヤンネル、
ペダル鍵盤音の専用チヤンネルが１チヤンネル、
自動アルペジヨ音の専用チヤンネルが１チヤンネ
ルである。キーコードN₁〜B₃は、同時に送出さ
れる鍵盤信号Ｕ，Ｌ，Ｐの内容に応じて該当鍵盤
の専用チヤンネルのいずれかに割当てられる。
尚、チヤンネルプロセツサ３は自動アルペジヨ回
路（図示せず）を内包しており、下鍵盤専用チヤ
ンネルに割当てられているキーコードN₁〜B₃を
所定の順番で１つづつ選択し、選択したキーコー
ドN₁〜B₃を自動アルペジヨ音のキーコードとし
て自動アルペジヨ専用チヤンネルに割当てる。こ
の自動アルペジヨ専用チヤンネルへの割当て操作
は自動アルペジヨ選択信号ARPが与えられたと
きに行なわれる。チヤンネルプロセツサ１３にお
いては、各発音チヤンネルの処理時間が時分割的
に形成されている。各チヤンネル時間の関係を第
２図ａに示す。第２図ａにおいてタイムスロツト
中に示された数字はチヤンネル番号を表わす。第
２図ｂは下鍵盤専用チヤンネルの７つのタイムス
ロツトを示すもの、第２図ｃは下鍵盤専用チヤン
ネルの７つのタイムスロツトを示すもの、第２図
ｄはペダル鍵盤専用チヤンネルのタイムスロツト
を示すもの、第２図ｅは自動アルペジヨ専用チヤ
ンネルのタイムスロツトを示すものである。 チヤンネルプロセツサ１３の出力側にはデータ
多重化回路（図示せず）が設けらており、各チヤ
ンネル（第２図参照）に割当てられたキーコード
N₁〜B₃等を４ビツトのデータKC１，KC２，KC
３，KC４に多重化して出力する。多重化された
データKC１〜KC４の１サイクル分の状態の一例
を第３図に示す。データKC１〜KC４の１サイク
ル分の状態の一例を第３図に示す。データKC１
〜KC４の１サイクル分のタイムスロツトは合計
48であり、基準データ“1111”が発生するタイム
スロツトを「１」として各タイムスロツト「１〜
48」が繰返される。１タイムスロツトの時間幅は
1μsである。第３図の「鍵盤」の欄に示されてい
る「Ｕ」は上鍵盤、「Ｌ」は下鍵盤、「Ｐ」はペダ
ル鍵盤、「ARP」は自動アルペジヨの音が夫々専
用に割当てられるチヤンネルであることを示して
いる。また、「チヤンネル」の欄に示した数字は、
キーコードN₁〜N₄，B₁〜B₃が割当てられている
チヤンネル（第２図に対応）を示している。多重
化されたデータKC１〜KC４においては１つのチ
ヤンネルにつき３つのタイムスロツトが割当てら
れており、各チヤンネルの２番目のタイムスロツ
ト「２」，「５」，「８」…においてはデータKC１，
KC２，KC３としてオクターブコードB₁，B₂，
B₃が送出され、データKC₄としてキーオン信号
KO₁が送出される。また３番目のタイムスロツト
「３」，「６」，「９」…においてはデータKC１〜
KC４としてノートコードN₁〜N₄が送出される。
キーオン信号KO₁は当該チヤンネルに割当てられ
た鍵が押圧中であるか（“１”）あるいは離鍵され
ているか（“０”）を表わす信号である。前述のよ
うにキーオフ検査信号Ｘを利用して離鍵を判断
し、キーオン信号KO₁を“０”にする。尚、メモ
リ機能選択信号MMが与えられている場合は下鍵
盤（Ｌ）のキーコードN₁〜B₃に対応するキーオ
ン信号KO₁は離鍵によつて“０”とならず“１”
を持続し、あたかも鍵が押され続けているかのよ
うに処理され、発音が持続される。自動アルペジ
ヨ音のためのキーオン信号KO₃（第３図のタイム
スロツト４７参照）は、鍵の押圧・離鍵に対応す
るキーオン信号KO₁とは若干異なり、アルペジヨ
の発音タイミングのときに所定時間の間だけ
“１”となる信号である。尚、Ｃ音のノートコー
ドN₄，N₃，N₂，N₁は“1111”であるがタイム
スロツト「１」の基準データとの混同を防ぐため
に、データKC１〜KC４として出力する場合は
“1100”に変更される。チヤンネルプロセツサ13
としては特願昭52−93992号（特開昭54−28614
号）明細書に開示されたチヤンネルプロセツサを
利用すると好都合である。 チヤンネルプロセツサ１３から出力された多重
化されたキーコード等のデータKC１〜KC４は自
動音挿入制御部１４を経由して楽音発生部１５に
至る。自動音挿入制御部１４は自動音キーコード
形成回路１６と再割当て回路１７とを含んでい
る。自動音キーコード形成回路１６は、下鍵盤の
押圧鍵のキーコードN₁〜B₃を上鍵盤の押圧鍵の
音域（音高）に関連してオクターブ変更して新た
なキーコード（自動音のためのキーコード）を形
成すると共に、更に必要に応じて上鍵盤の最高押
圧鍵の１オクターブ下の音を表わすキーコードを
新たに形成する。再割当て回路１７は、自動音キ
ーコード形成回路１６で新たに形成したキーコー
ドを上鍵盤のキーコードと見なし、本来上鍵盤で
押鍵されているキーコードと共に上鍵盤専用チヤ
ンネルに割当てし直す。再割当て回路１７にて上
鍵盤専用チヤンネルに割当てられたキーコード
（上鍵盤押圧鍵及び自動音のキーコード）はセレ
クタ１８を介して楽音発生部１５に供給され、該
楽音発生部１５内に設けられている上鍵盤専用の
楽音発生チヤンネルにて上鍵盤押鍵音及びこの発
明に係る自動音が発生される。他方、下鍵盤専用
チヤンネル及びペダル鍵盤専用チヤンネル及び自
動アルペジヨ専用チヤンネルに割当てられたキー
コードN₁〜B₃等のデータKC１〜KC４はチヤン
ネルプロセツサ１３からライン１９、セレクタ１
８を介して楽音発生部１５に至り、該データKC
１〜KC４にもとづいて対応する各チヤンネルか
ら楽音が発生される。 自動音キーコード形成回路１６では主に次の４
つの処理を行なう。 上鍵盤の最高押圧鍵の１オクターブ下の鍵を
表わすキーコードUKHD＊を必要に応じて形
成する。 下鍵盤の押圧鍵のキーコードを上鍵盤の最低
押圧鍵の下１オクターブ以内に入るようにオク
ターブ変更して新たなキーコードUKCD＊を
形成する。 新たなキーコードUKCD＊に対応する鍵が
上鍵盤の最低押圧鍵と同じかまたは半音下また
は全音下の音程関係にある場合はそのキーコー
ドUKCD＊の形成を禁止する。 新たなキーコードUKCD＊に対応する鍵が
上鍵盤の最高押圧鍵の１オクターブ下の鍵
（UKHD＊）と半音または全音の音程関係にあ
る場合はそのキーコードUKCD＊の形成を禁
止する。 上記及びの処理においてキーコード
UKCD＊の形成を禁止するようにした理由は、
音程の近接した音が自動的に発生されることによ
り音が不鮮明になることを防ぐためである。 チヤンネルプロセツサ１３から自動音挿入制御
部１４に供給されたデータKC１〜KC４は多重デ
ータ分析回路２０に加わると共にライン１９を介
してセレクタ１８の一方入力(B)に加わる。多重デ
ータ分析回路２０は多重化されたデータKC１〜
KC４の中からキーコード（ノートコードN₁〜
N₄とオクターブコードB₁〜B₃）とキーオン信号
KO₁を各チヤンネル別にとり出し、かつデータ
KC１〜KC４のタイムスロツト「１」に含まれる
基準データ“1111”に対応して基準パルスSYを
とり出す。多重データ分析回路２０から出力され
たキーコードN₁〜B₃とキーオン信号KO₁は自動
音キーコード形成回路１６に供給され、基準パル
スSYはタイミング信号発生回路２１に供給され
る。タイミング信号発生回路２１は自動音キーコ
ード形成回路１６及び再割当て回路１７の動作を
制御する各種タイミング信号を基準パルスSYに
もとづいて発生する。 自動音キーコード形成回路１６において、多重
データ分析回路２０から与えられたキーコード
N₁〜B₃は上鍵盤データゲート２２及び上鍵盤最
高音ラツチ回路２３に分配され、キーコードN₁
〜B₃及びキーオン信号KO₁は上鍵盤最低音ラツ
チ回路２４及び下鍵盤データゲート２５に分配さ
れる。上鍵盤データゲート２２では上鍵盤専用チ
ヤンネル（第２図，第３図参照）に割当てられて
いるキーコードN₁〜B₃のみを選択出力する。こ
のゲート２２から選択出力された上鍵盤押圧鍵の
キーコードをUKDで示す。 上鍵盤最高音ラツチ回路２３では、上鍵盤にお
ける最高押圧鍵を検出し、その最高押圧鍵を表わ
すキーコードUKHDを記憶し、出力する。上鍵
盤の最高押圧鍵のキーコードUKHDは上鍵盤最
高音オクターブ変換回路２６に加わり、該キーコ
ードUKHDのオクターブコードB₁〜B₃の値が１
減算されて１オクターブ下に変換され、上鍵盤最
高押圧鍵の１オクターブ下の鍵を表わすキーコー
ドUKHD＊が得られる。このキーコードUKHD
＊は最高音変換データゲート２７を介してオア回
路群２８に供給される。従つて、上鍵盤最高音ラ
ツチ回路２３の系列では前記の処理が行われ
る。尚、スイツチ２９は、上鍵盤最高音１オクタ
ーブ下発音機能を選択する場合オンとし、選択し
ない場合はオフとする。スイツチ２９をオフにす
ると回路２３からキーコードUKHDは発生され
ない。 上鍵盤最低音ラツチ回路２４では、上鍵盤にお
ける最低押圧鍵を検出し、その最低押圧鍵を表わ
すキーコードUKLDを記憶し、出力する。この
上鍵盤最低押圧鍵のキーコードUKLDはオクタ
ーブコード（B₁〜B₃）の部分ULOCとノートコ
ード（N₁〜N₄）の部分ULNCに分離されて
LK／UKデータ変換回路３０に供給される。 下鍵盤データゲート２５では、下鍵盤専用チヤ
ンネル（第２図、第３図参照）に割当てられてい
る。キーコードN₁〜B₃とキーオン信号KO₁を選
択出力する。この下鍵盤データゲート２５が選択
された下鍵盤のキーコードLKDのうちノートコ
ード（N₁〜N₄）の部分LKNCがLK／UKデータ
変換回路３０及びLK／UKデータ変換禁止制御
回路３１に供給される。LK／UKデータ変換回
路３０は前記の処理を行なう回路であり、上鍵
盤最低押圧鍵のノートコードULNCと下鍵盤押
圧鍵のノートコードLKNCを比較し、ULNC＞
LKNCのときは下鍵盤押圧鍵のノートコード
LKNCに上鍵盤最低押圧鍵のオクターブコード
ULOCを付加して新たなキーコードUKCD＊と
して出力し、ULNC≦LKNCのときは上鍵盤最
低押圧鍵のオクターブコードULOCを１オクター
ブ分下げたオクターブコード（ULOC−１）を下
鍵盤押圧鍵のノートコードLKNCに付加して新
たなキーコードUKCD＊として出力する。上述
の処理によつて、下鍵盤押圧鍵のキーコードを上
鍵盤最低押圧鍵の下１オクターブ以内に入るよう
にオクターブ変更した新たなキーコードUKCD
＊が得られる。 LK／UKデータ変換禁止制御回路３１は、前
記及びの処理を行なう回路であり、上鍵盤最
低押圧鍵のノートコードULNCと下鍵盤押圧鍵
のノートコードLKNCとを比較して下鍵盤押圧
鍵に対応する音名が上鍵盤最低押圧鍵に対応する
音名と同じかまたは半音下または全音下の音程関
係にある場合イネーブル信号ENBを“０”にし
てその下鍵盤押圧鍵のノートコードLKNCに対
応するキーコードUKCD＊がLK／UKデータ変
換回路３０から出力されるのを禁止すると共に、
上鍵盤最高押圧鍵のノートコードUNHCと下鍵
盤押圧鍵のノートコードLKNCとを比較して下
鍵盤押圧鍵に対応する音名が上鍵盤最高押圧鍵に
対応する音名の半音下または全音下の音程関係に
ある場合はイネーブル信号ENBを“０”にして
そのノートコードLKNCに対応するキーコード
UKCD＊が回路３０から出力されるのを禁止す
る。また、上鍵盤で鍵が押圧されていないとき上
鍵盤最低音ラツチ回路２４から出力される上鍵盤
オールオフ信号UKOFFが“１”となり、この信
号UKOFFにもとづいて回路３１からのイネーブ
ル信号ENBが“０”となり、キーコードUKCD
＊を禁止する。下鍵盤で鍵が押圧されていない場
合は下鍵盤データゲート２５から出力される下鍵
盤キーオン信号LKONが“０”であり、この信
号LKONが“０”のときも回路３１の出力ENB
は“０”となり、キーコードUKCD＊を禁止す
る。 LK／UKデータ変換回路３０に付属して設け
られている遅延制御回路３２は回路３０で形成さ
れた新たなキーコードUKCD＊を時間的にずら
して出力させる制御を行なう。すなわち、下鍵盤
で複数の鍵が押圧されている場合LK／UKデー
タ変換回路３０ではこれらの鍵のオクターブを変
更して自動音のキーコードUKCD＊を夫々形成
するようになつているが、遅延制御回路３２では
各下鍵盤押圧鍵に対応するキーコードUKCD＊
を時間的にずらして出力させ、その結果、自動音
（一般に和音）の各構成音の出始めが順次遅延さ
れる特殊な演奏効果が得られる。 LK／UKデータ変換回路３０から出力された
キーコードUKCD＊はLK／UK変換データゲー
ト３３を介してオア回路群２８に供給される。ゲ
ート２２，２７，３３はタイミング信号発生回路
２１から与えらたる各々のゲート制御用タイミン
グ信号にもとづいて夫々時間をずらして（時分割
で）導通制御されるようになつており、上鍵盤押
圧鍵のキーコードUKD及び上鍵盤最高押圧鍵の
１オクターブ下のキーコードUKCD＊及び下鍵
盤押圧鍵をオクターブ変換した新たなキーコード
UKCD＊は時分割的に（同時に重なることなく）
オア回路群２８を通過して再割当て回路１７に入
力される。 再割当て回路１７では、上鍵盤押圧鍵のキーコ
ードUKDと自動音のキーコードUKCD＊，
UKHD＊を上鍵盤専用チヤンネルに再割当てす
る。割当て準備回路３４は、オア回路群２８から
供給されるキーコードUKD，UKHD＊，UKCD
＊の１キーコード分の時間幅を割当て処理に適し
た適宜の時間幅（例えば48μs程度）に整形する。
詳しくは、時分割的に供給されるキーコード
UKD，UKHD＊，UKCD＊を一旦記憶し、記憶
したキーコードを割当て処理に適した適宜の時間
幅で順次出力する。 キーコード記憶回路３５は16チヤンネルの各々
に対応する16の記憶位置を具えており、上鍵盤専
用チヤンネルに割当てられたキーコードが対応す
る記憶位置に記憶される。比較回路３６は割当て
準備回路３４から出力されるキーコードUKD，
UKHD＊，UKCD＊（これらを符号UKCで示
す）とキーコード記憶回路３５に記憶している割
当て済みのキーコードUKC＊とを比較し、両者
が一致したとき一致信号EQを生じる。割当て制
御部３７は、割当て準備回路３４から出力される
キーコードUKCが未だどのチヤンネルにも割当
てられていないことを条件に、上鍵盤専用チヤン
ネルのうちの空白チヤンネル（キーコードUKC
＊が記憶されていないチヤンネル）あるいはトラ
ンケートすべきチヤンネルに対応してロード信号
LDを発生する。キーコード記憶回路３５ではロ
ード信号LDが与えられたチヤンネル（上鍵盤専
用チヤンネル）に対応する記憶位置に回路３４か
らのキーコードUKCを記憶する。また、割当て
制御部３７においては、上鍵盤専用の各チヤンネ
ルに割当てられた鍵が押圧中であるか否かを表わ
すキーオン信号KO₁＊を発生する。尚、離鍵を検
出するために、キーコーダ１１から発生されるキ
ーオフ検査信号Ｘが割当て準備回路３４及び割当
て制御部３７に供給される。割当て準備回路３４
では信号Ｘが発生している間キーコードUKCの
出力を中断し、その間に割当て制御部３７では離
鍵（それまで自動音キーコード形成回路１６から
出力されていたキーコードUKD，UKHD＊，
UKCD＊と同じものが出力されなくなつたこと）
を検出するための処理を行なう。トランケート回
路３８は、最も古く（早く）離鍵されたキーコー
ドが割当てられている上鍵盤専用チヤンネルを検
出するための回路であり、検出したチヤンネル
（トランケートすべきチヤンネル）に対応してト
ランケートチヤンネル指定信号TRを発生する。
割当て制御部３７では、トランケートチヤンネル
指定信号TRが指定するチヤンネル（上鍵盤専用
チヤンネルのいずれか）に対応して前記のロード
信号LDを発生する。 キーコード記憶回路３５に記憶したキーコード
UKC＊（上鍵盤専用チヤンネルに再割当て済み
のキーコード）とそれに対応するキーオン信号
KO₁＊はデータ多重回路３９に供給される。デー
タ多重回路３９では、各上鍵盤専用チヤンネルの
キーコードUKC＊とキーオン信号KO₁を第３図
に示すようにタイムスロツト４から２４の間で４
ビツトのデータKC１＊〜KC４＊に多重化する。
データ多重回路３９から出力される上鍵盤専用チ
ヤンネル（タイムスロツト４〜２４）の多重化デ
ータKC１＊〜KC４はＣ音データ変換回路４０を
介してセレクタ１８の一方入力（Ａ）に供給され
る。Ｃ音データ変換回路４０は多重化データKC
１＊〜KC４＊に含まれるノートコードN₄〜N₁
がＣ音のもの（“1111”）である場合これを
“1100”に変更し、タイムスロツト「１」の基準
データとの混同を防ぐ。セレクタ１８には選択制
御信号としてタイミング信号発生回路２１からタ
イムスロツト４から２４に対応するタイミング信
号Y₄−２４が入力されている。この信号Ｙ４−
２４が“１”のとき（つまり多重化データKC１
〜KC４あるいはKC１＊〜KC４＊のタイムスロ
ツト４から２４までの間）、再割当て回路１７か
らセレクタ１８の入力(A)に加わる上鍵盤専用チヤ
ンネルに割当てられた音（上鍵盤押鍵音及び自動
音）に関するデータKC１＊〜KC４＊が該セレク
タ１８で選択され、楽音発生部１５に至る。信号
Ｙ４−２４が“０”のときはセレクタ１８の入力
(B)に加わるチヤンネルプロセツサ１３からの多重
化データKC１〜KC４（基準データ、ペタル鍵盤
専用チヤンネル、下鍵盤専用チヤンネル、自動ア
ルペジヨ専用チヤンネルに関するデータ）が選択
される。 （実施例各部の詳細説明） 多重データ分析 多重データ分析回路２０及びタイミング信号発
生回路２１の詳細例は第４図に示されている。チ
ヤンネルプロセツサ１３から供給されたデータ
KC１〜KC４は多重データ分析回路２０内のアン
ド回路４１に入力されると共に、データKC１は
オア回路４２を経てゲート回路４８及び遅延フリ
ツプフロツプ４４に、データKC２はオア回路４
３を経てゲート回路４８及び遅延フリツプフロツ
プ４５に、データKC３及びKC４はゲート回路４
８と遅延フリツプフロツプ４６及び４７に、夫々
入力される。 データKC１〜KC４をすべて入力したアンド回
路４１は基準データ“1111”を検出するためのも
のである。多重データKC１〜KC４のタイムスロ
ツト「１〜48」を第５図ａに示す。このタイムス
ロツトは第３図のタイムスロツトに対応してい
る。参考のため、遅延フリツプフロツプ４４〜４
７等を駆動するクロツクパルスφを第５図ｂに示
す。クロツクパルスφの周期はデータKC１〜KC
４の１タイムスロツトと同じ（例えば1μs）であ
る。クロツクパルスφとして実際は２相クロツク
パルスが用いられる。第３図から明らかなよう
に、データKC１〜KC４のタイムスロツト「１」
において基準データ“1111”が送出されるように
なつているので、アンド回路４１の出力が“１”
となつたときがタイムスロツト「１」である。ア
ンド回路４１の出力“１”は基準パルスSY（第５
図ｃ参照）としてタイミング信号発生回路２１に
供給される。 タイミング信号発生回路２１では基準パルス
SYにもとづいて第５図ｄ，ｅ，ｇ〜ｎに示す
種々の制御用タイミング信号を発生する。第５図
ｄに示す信号３Ｙ１はタイムスロツト「１」，
「４」，「７」…に対応して３ビツトタイム（１ビ
ツトタイムは１タイムスロツト）周期で発生し、
信号３Ｙ２はタイムスロツト「２」，「５」，「８」
…に対応して３ビツトタイム周期で発生し、信号
３Ｙ３はタイムスロツト「３」，「６」，「９」…に
対応して３ビツトタイム周期で発生する。第５図
ｅに示す48個のパルスＹ１〜Ｙ４８は各タイムス
ロツト「１〜48」に対応して夫々48ビツトタイム
周期で発生する。 第４図において、ラツチ回路４９はキーコード
N₁〜B₃及びキーオン信号KO１に対応する８個の
ラツチ位置を有しており、ストローク入力（Ｓ）
には前記信号３Ｙ３が加わり、データ入力（Ｄ）
にはゲート回路４８の出力が加わる。ゲート回路
４８のゲート制御入力には遅延フリツプフロツプ
４７の出力が加わる。 ラツチ回路４９は、データKC１〜KC４として
３ビツトタイムの間に時分割的に供給される１チ
ヤンネル分のキーコードN₁〜N₄，B₁〜B₃，及び
キーオン信号KO₁を信号３Ｙ３のタイミングで同
時にラツチするためのものである。そのため、デ
ータKC１〜KC４とこれらを遅延フリツプフロツ
プ４４〜４７で適宜ずらしたものをゲート回路４
８を介してラツチ回路４９の各ラツチ位置のデー
タ入力端（Ｄ）に入力するようにしている。 第３図と第５図から判るように、信号３Ｙ３は
データKC１〜KC４としてノートコードN₁〜N₄
が供給されるタイムスロツト「３」，「６」，「９」
…に同期して発生される。そこで、ノートコード
N₁〜N₄の各ビツトに対応するラツチ位置にはデ
ータKC１〜KC４の各ビツトを直接入力する。同
じチヤンネルのオクターブコードB₁〜B₃及びキ
ーオン信号KO₁はノートコードN₁〜N₄の１ビツ
トタイム前のタイムスロツトにおいてデータKC
１〜KC４の形で供給される。そこで、データKC
１〜KC４の各ビツトを遅延フリツプフロツプ４
４，４５，４６，４７で１ビツトタイム遅延した
ものを、オクターブコードB₁〜B₃及びキーオン
信号KO₁に夫々対応するラツチ位置に入力する。 従つて、ラツチ制御用の信号３Ｙ３が発生した
とき、ラツチ回路４９のデータ入力側には同じチ
ヤンネルのノートコードN₁〜N₄，オクターブコ
ードB₁〜B₃，キーオン信号KO₁が同時に供給さ
れているので、これらキー情報N₁〜N₄，B₁〜
B₃，KO₁が同時にラツチされる。ラツチ回路４
９の記憶内容は信号３Ｙ３に従つて３ビツトタイ
ム毎に書替えられる。データKC１〜KC４のチヤ
ンネルも３ビツトタイム毎に変化する（第３図参
照）ので、ラツチ回路４９の記憶内容は３ビツト
タイム毎に逐次別のチヤンネルのキーコードN₁
〜N₄，B₁〜B₃及びキーオン信号KO₁に書替えら
れる。 信号３Ｙ３が発生したとき遅延フリツプフロツ
プ４７から出力されるのはキーオン信号KO₁であ
る。このキーオン信号KO₁がゲート回路４８を導
通制御するようになつているため、キーオン信号
KO₁が“１”（すなわち押鍵中）にキーコードN₁
〜B₃及びキーオン信号KO₁のみがゲート回路４
８を通過してラツチ回路４９でラツチされる。キ
ーオン信号KO₁が“０”（すなわち離鍵中）の場
合はゲート回路４８が遮断されて、信号３Ｙ３の
タイミングでラツチ回路４９にオール“０”のデ
ータがラツチされる。従つて、ラツチ回路４９の
出力N₁〜B₃，KO₁の状態は、押鍵中のチヤンネ
ルに関してはその押圧鍵を表わす内容となるが、
離鍵中のチヤンネルに関してはオール“０”とな
る。このようにラツチ回路４９に押圧中のキーコ
ードN₁〜B₃のみをラツチするようにした理由は、
後段の再割当て回路１７においてキーオフ検査信
号Ｘにもとづく離鍵検出処理を行ない得るように
するためである。すなわち、離鍵されたものに関
連するキーコード（UKD，UKHD＊，UKCD
＊）を再割当て回路１７に供給しないようにして
いる。 第５図ｆはラツチ回路４９から出力されるキー
コードN₁〜B₃及びキーオン信号KO₁のチヤンネ
ルを示すもので、「Ｐ」はペダル鍵盤のチヤンネ
ル、「U4」から「U6」までの「Ｕ」は上鍵盤専
用チヤンネル、その次の数字はチヤンネル名、
「L9」から「L₁₁」までの「Ｌ」は下鍵盤専用チ
ヤンネル、その次の数字はチヤンネル名、を夫々
表わす。列えば、タイムスロツト「３」において
発生されたラツチ制御用信号３Ｙ３によつてペダ
ル鍵盤の押圧鍵のキーコード類N₁〜N₄，B₁〜
B₃，KO₁がラツチ回路４９に読み込まれ、これ
がタイムスロツト「３」から「５」までの間、該
ラツチ回路４９から出力され続ける。次のタイム
スロツト「６」において発生されたラツチ制御用
信号３Ｙ３によつて上鍵盤専用の第４チヤンネル
（Ｕ４）に割当てられている上鍵盤押圧鍵のキー
コード類N₁〜N₄，B₁〜B₃，KO₁がラツチ回路４
９に読み込まれ、タイムスロツト「６」から
「８」までの間、該ラツチ回路４９から出力され
続ける。以後、第５図ｆに示す通りに、ラツチ回
路４９から出力されるキーコード類N₁〜B₃，
KO₁のチヤンネルが変化する。 遅延フリツプフロツプ４４〜４７の前段階に設
けられているオア回路４２，４３アンド回路５
０、インバータ５１，５２から成る回路は、Ｃ音
のノートコードN₁〜N₄を本来の値“1111”に戻
すための回路である。前述のように、基準データ
“1111”との混同を避けるためにＣ音のノートコ
ードN₄〜N₁は“1100”という値に変更されて供
給されるので、下位のデータKC１及びKC２をイ
ンバータ５１及び５２で反転した信号及び上位の
データKC３，KC４を５入力型のアンド回路５０
に入力し、Ｃ音の変更コード“1100”が到来した
ことを該アンド回路５０で検出する。このアンド
回路５０の残りの入力には前記信号３Ｙ３が加わ
つており、ノートコードN₁〜N₄が供給されるタ
イムスロツトにおいてのみ上述の検出動作が可能
になるようになつている。Ｃ音の変更コード
“1100”が検出されると、アンド回路５０の出力
は“１”となり、これがオア回路４２，４３を経
由してラツチ回路４９のノートコードN₁，N₂に
対応するラツチ位置に入力される。 タイミング信号発生回路２１からは第５図ｇ〜
ｎに示すような信号UKT〜YUKが発生される。
信号UKTはラツチ回路４９から上鍵盤専用チヤ
ンネルＵ４〜Ｕ６のキーコードN₁〜B₃が出力さ
れるタイミングに対応して発生する。信号UKT
１は上鍵盤専用チヤンネルの最初のチヤンネルＵ
４のキーコードN₁〜B₃がラツチ回路４９から出
力されるタイミングに対応して発生する。信号
LKTは下鍵盤専用チヤンネルＬ９〜Ｌ１１のキ
ーコードN₁〜B₃がラツチ回路９から出力される
タイミングに対応している。信号PKTはペダル
鍵盤専用チヤンネル（Ｐ）のキーコードN₁〜B₃
がラツチ回路４９から出力されるタイミング（す
なわち最初の上鍵盤専用チヤンネルＵ４の直前）
に対応している。これらの信号UKT〜PKTは主
に自動音キーコード形成回路１６で利用される。
信号Ｈ１は、多重データKC１〜KC４の１送出サ
イクル（48ビツトタイム）のうち最初の16ビツト
タイムに対応して発生し、信号Ｈ２は２番目の16
ビツトタイム（タイムスロツト１７から３２）に
対応して発生し、信号Ｈ３は３番目の16ビツトタ
イム（タイムスロツト３３から４８）に対応して
発生する。信号YUKは、チヤンネルプロセツサ
１３（第１図）における上鍵盤専用チヤンネル
３，４，６，７，１０，１３，１６の時分割タイ
ムスロツト（第２図ｂ参照）に対応して発生す
る。これらの信号Ｈ１〜Ｈ３YUKは主に再割当
て回路１７で利用される。 自動音キーコード形成回路 ラツチ回路４９（第４図）から出力されたキー
コードN₁〜N₄，B₁〜B₃及びキーオン信号KO₁は
第６図に詳細を示す自動音キーコード形成回路１
６に供給される。第６図において、上鍵盤データ
ゲート２２はゲート５３とこのゲート５３にイネ
ーブル信号（EN）を供給するオア回路５４とか
ら成る。オア回路５４にはタイミング信号発生回
路２１（第４図）から信号Ｙ７，Ｙ１０，Ｙ１
３，Ｙ１６，Ｙ１９，Ｙ２２，Ｙ２５が入力され
る。第５図に示したように、信号Ｙ１〜Ｙ４８は
多重データKC１〜KC４のタイムスロツト「１」
〜「48」に対応して発生する。従つて、信号Ｙ
７，Ｙ１０……Ｙ２５によつてゲート５３はタイ
ムスロツト「７」，「10」，「13」，「16」，「19」，
「22」，「25」（第５図ａ参照）において導通され
る。そのとき、第５図ｆに示すように、丁度、上
鍵盤のチヤンネルＵ４，Ｕ７，Ｕ１０，Ｕ１３，
Ｕ１６，Ｕ３，Ｕ６のキーコードN₁〜B₃がラツ
チ回路４９から出力されているので、ゲート５３
では上鍵盤専用チヤンネルのキーコードN₁〜B₃
のみが飛び飛びに（２タイムスロツト分の間隔を
空けて３タイムスロツト毎に）選択導出される。
ゲート５３すなわち上鍵盤データゲート２２から
出力される上鍵盤押圧鍵のキーコードUKDのタ
イミングを第５図ｏに示す。 例えば、上鍵盤でＥ５とＡ＃５の鍵が押圧さ
れ、下鍵盤でＣ３，Ｅ３，Ｇ３の鍵が押圧され、
ペダル鍵盤でＣ１の鍵が押圧され、これらの鍵が
夫々チヤンネルＵ１３，Ｕ７，Ｌ２，Ｌ９，Ｌ
５，Ｐに割当てられたとすると、第７図ｂに示す
タイミングで各押圧鍵Ｃ１〜Ｇ３のキーコード
N₁〜B₃がラツチ回路４９から出力される。第７
図ａは第５図ａと同様に多重データKC１〜KC４
のタイムスロツトを示している。この場合、第７
図ｃに示すように、信号Ｙ１０とＹ１６（タイム
スロツト１０と１６）のタイミングでＡ＃５とＥ
５のキーコードN₁〜B₃が上鍵盤押圧鍵キーコー
ドUKDとしてゲート５３で選択出力される。 上鍵盤最高音ラツチ回路２３は比較回路５５と
一時記憶回路５６及びゲート５７を含んでいる。
第４図のラツチ回路４９から供給されたキーコー
ドN₁〜B₃は比較回路５５のＡ入力及び一時記憶
回路５６に入力される。一時記憶回路５６には上
鍵盤最高押圧鍵のキーコードUKHDが記憶され
る。比較回路５５のＢ入力には一時記憶回路５６
の出力が加わる。比較回路５５は両入力Ａ，Ｂの
関係がＡ＞Ｂのときつまりラツチ回路４９から与
えられるキーコードN₁〜B₃が記憶回路５６に記
憶したキーコードUKHDよりも大きいとき（す
なわち高音であるとき）“１”を出力する。この
比較回路５５の出力はアンド回路５８，オア回路
５９，アンド回路６０を介して一時記憶回路５６
の読込み制御入力Ｌに加わる。アンド回路５８の
他の入力にはタイミング信号発生回路２１から発
生された上鍵盤専用チヤンネルＵ４〜Ｕ６のタイ
ミングを表わす信号UKT（第５図ｇ）が入力され
る。アンド回路６０の他の入力には信号３Ｙ１
（第５図ｄ）が入力される。従つて、ラツチ回路
４９から時分割的に供給されるキーコードN₁〜
B₃が記憶回路５６に現在記憶している最高押圧
鍵のキーコードUKHDよりも大きい（高音であ
る）場合、それが上鍵盤のものである（UKTが
“１”）ことを条件に、信号３Ｙ１のタイミング
で、そのラツチ回路４９から与えられたキーコー
ドN₁〜B₃を記憶回路５６に読込み、最高音キー
コードUKHDの記憶を書替える。一時記憶回路
５６に記憶した上鍵盤最高押圧鍵のキーコード
UKHDはゲート５７を介して出力される。ゲー
ト５７のイネーブル入力（EN）にはスイツチ２
９からの信号が加わる。このスイツチ２９がオフ
のときはゲート５７が遮断され、上鍵盤最高音ラ
ツチ回路２３からキーコードUKHDは出力され
ない。上鍵盤最高押圧鍵の１オクターブ下の音を
自動的に発音させる場合はスイツチ２９をオンに
し、ゲート５７を導通し、キーコードUKHDを
回路２３から出力する。 オア回路５９の他の入力には信号UKT１（第
５図ｈ）が与えられる。この信号UKT１は上鍵
盤専用チヤンネルの最初のチヤンネルＵ４に対応
しており、この最初のチヤンネルＵ４においては
比較回路５５の比較出力にかかわりなく強制的に
当該チヤンネルＵ４に割当てられているキーコー
ドN₁〜B₃を一時記憶回路５６に記憶する。以後、
順に各チヤンネルＵ４〜Ｕ６のキーコードの大小
が比較され、上鍵盤の最後のチヤンネルＵ６との
比較を終えたときに一時記憶回路５６に記憶され
ているキーコードが真の上鍵盤最高押圧鍵のキー
コードUKHDである。第７図の例の場合は、同
図ｄに示すように上鍵盤最高押圧鍵のキーコード
UKHDが発生する。つまり、最初のチヤンネル
Ｕ４ではキーコードN₁〜B₃が割当てられていな
いからタイムスロツト７，８，９においてキーコ
ードUKHDは“０”であり、次のチヤンネルＵ
７に割当てられているＡ＃５のキーコードが記憶
回路５６にまず記憶される。次にこのＡ＃５とＥ
５を比較するとＡ＃５の方が高いので、記憶回路
５６の記憶は変わらず、最高音としてＡ＃５のキ
ーコードUKHDが最終的に得られる。 上鍵盤最高音オクターブ変換回路２６はオクタ
ーブコードB₁〜B₃から１を減算する減算器６１
から成る。ゲート５７から出力された上鍵盤最高
押圧鍵のキーコードUKHDのうちノートコード
N₁〜N₄は何の変更も加えられずに回路２６を通
過するが、オクターブコードB₁〜B₃は減算器６
１に入力され、その値が１減算される。減算器６
１から出力されたオクターブコードB₁〜B₃＊は、
変更されなかつたノートコードN₁〜N₄と共に上
鍵盤最高押圧鍵の１オクターブ下の音を表わすキ
ーコードUKHD＊となり、最高音変換データゲ
ート２７のゲート６２に入力される。ゲート６２
のイネーブル入力ENにはタイミング信号発生回
路２１から信号Ｙ１（第５図ｅ）が与えられる。
この信号Ｙ１はタイムスロツト「１」に対応して
おり、このとき上鍵盤最高音ラツチ回路２３にお
ける上鍵盤専用チヤンネルＵ４〜Ｕ６のキーコー
ドの順次比較は終了しており、真の上鍵盤最高押
圧鍵のキーコードUKHD＊がゲート２７，６２
から出力される。このキーコードUKHD＊がゲ
ート２７から出力されるタイミングを第５図ｐに
示す。また、第７図の例の場合は同図ｅに示すよ
うに、キーコードUKHD＊としてＡ＃５のキー
コードがゲート２７，６２から出力される。 上鍵盤最低音ラツチ回路２４は比較回路６３と
一時記憶回路６４を含んでいる。一時記憶回路６
４は上鍵盤最低押圧鍵のキーコードUKLDを記
憶するもので、その出力が比較回路６３のＢ入力
に加えられる。ラツチ回路４９（第４図）から供
給されたキーコードN₁〜B₃は比較回路６３のＡ
入力及び一時記憶回路６４に入力される。また、
ラツチ回路４９から供給されるキーオン信号KO₁
はアンド回路６５に入力される。比較回路６３は
両入力Ａ，Ｂの関係がＡ＜Ｂのときつまりラツチ
回路４９から与えられるキーコードN₁〜B₃が記
憶回路６４に記憶したキーコードUKLDよりも
小さいとき（すなわちより低音であるとき）“１”
を出力する。この比較回路６３の出力はアンド回
路６５，６６を介して一時記憶回路６４の読込み
制御入力Ｌに加わる。アンド回路６５の残りの入
力には上鍵盤専用チヤンネルＵ４〜Ｕ６のタイミ
ングを表わす信号UKT（第５図ｇ）が入力され
る。アンド回路６６の他の入力には信号３Ｙ１
（第５図ｄ）が入力される。 信号UKTをアンド回路６５に入力した理由は
上鍵盤に関する比較結果のみを選択するためであ
る。キーオン信号KO₁をアンド回路６５に入力し
た理由は、鍵押圧中のキーコードに関する比較結
果のみを選択するためである。例えばＡ入力がオ
ール“０”の場合、Ａ＜Ｂが成立して比較回路６
３から出力“１”が発生されるが、キーオン信号
KO₁は“０”であるため一時記憶回路６４に読込
み制御入力Ｌは与えられない。 一時記憶回路６４はプリセツト入力PSを有し
ており、アンド回路６７から信号“１”が与えら
れた場合、その記憶キーコードUKLDを最大値
（オール“１”）にプリセツトする。アンド回路６
７には信号PKT（第５図ｊ）と信号３Ｙ１（第５
図ｄ）が入力されており、上鍵盤専用チヤンネル
Ｕ４〜Ｕ６（第５図ｆ）のキーコードN₁〜B₃が
供給される直前において一時記憶回路６４にオー
ル“１”がセツトされる。このため、上鍵盤専用
チヤンネルＵ４〜Ｕ６の区間において押鍵中のキ
ーコードN₁〜B₃が最初に現われたとき比較回路
６３におけるＡ＜Ｂの比較が成立しかつアンド回
路６５の条件も成立してその最初の上鍵盤のキー
コードN₁〜B₃が一時記憶回路６４に記憶される。
以後、順に各チヤンネルＵ４〜Ｕ６のキーコード
の大小が比較され、より小さい（低音の）キーコ
ードN₁〜B₃が一時記憶回路６４に記憶される。
従つて、上鍵盤の最後のチヤンネルＵ６との比較
を終えたときに一時記憶回路６４に記憶されてい
るキーコードが真の上鍵盤最低押圧鍵のキーコー
ドUKLDであり、ひき続く下鍵盤専用チヤンネ
ルＬ９〜Ｌ１１の区間（第５図ｆ）においては真
の上鍵盤最低押圧鍵のキーコードUKLDが回路
２４から出力される。 第７図の例の場合は、同図ｆに示すように上鍵
盤最低押圧鍵のキーコードUKLDが発生する。
つまり、最初のキーコードＡ＃５が現われるまで
はキーコードUKLDの内容はオール“１”であ
り、次に最初のキーコードＡ＃５が記憶され、更
にＥ５のキーコードが到来したとき比較回路６３
のＡ＜Ｂが成立してＥ５のキーコードが真のキー
コードUKLDとして記憶される。 上鍵盤で全く鍵が押圧されていない場合は、ア
ンド回路６５の条件が成立することはなく、一時
記憶回路６４の内容は常にオール“１”である。
一時記憶回路６４の出力キーコードUKLDの全
ビツトを入力したアンド回路６８はキーコード
UKLDの内容がオール“１”であること（つま
り上鍵盤で鍵が押圧されていないこと）を検出す
る回路であり、上鍵盤オールオフ信号UKOFFを
発生する。 下鍵盤データゲート２５は、信号LKT（第５図
ｉ参照）によつて導通制御されるゲート６９を含
んでおり、下鍵盤専用チヤンネルＬ９〜Ｌ１１に
割当てられているキーコードN₁〜B₃とキーオン
信号KO₁のみを選択出力する。下鍵盤データゲー
ト２５で選択された上鍵盤押圧鍵のキーコード
LKDのうちオクターブコードB₁〜B₃は全く利用
されず、ノートコードN₁〜N₄（LKNC）だけが
LK／UKデータ変換回路３０及びLK／UKデー
タ変換禁止制御回路３１に供給される。 LK／UKデータ変換回路３０において、回路
２４から与えられる上鍵盤最低押圧鍵キーコード
UKLDのオクターブコードB₁〜B₃の部分ULOC
はオクターブダウン用の減算器７０及びセレクタ
７１のＡ入力に加わる。また、最低音キーコード
UKLDのノートコードN₁〜N₄の部分ULNCは比
較回路７２のＡ入力に加わる。比較回路７２のＢ
入力は下鍵盤データゲート２５から下鍵盤押圧鍵
のノートコードLKNCが与えられる。セレクタ
７１のＢ入力には減算器７０の出力が与えられ
る。減算器７０はオクターブコードULOCの値か
ら１減算し、１オクターブ下の値ULOC−１を得
る。セレクタ７１の選択制御入力には比較回路７
２の出力が与えられる。比較回路７２はＡ＞Ｂの
とき出力“１”を生じ、セレクタ７１のＡ入力
（つまりULOC）を選択させる。Ａ＞Ｂ以外のと
きつまりＡ≦Ｂのときは比較回路７２の出力は
“０”であり、セレクタ７１のＢ入力（つまり
ULOC−１）を選択させる。 比較回路７２は、下鍵盤押圧鍵のノートコード
LKNCが表わす音名が上鍵盤最低押圧鍵のノー
トコードULNCが表わす音名よりも低いか否か
を判定する。下鍵盤押圧鍵の音名が上鍵盤最低押
圧鍵の音名よりも低いとき、つまりULNC＞
LKNCのとき、比較回路７２ではＡ＞Ｂが成立
し、セレクタ７１では上鍵盤最低押圧鍵のオクタ
ーブコードULOCをそのまま選択出力する。セレ
クタ７１から選択出力されたオクターブコード
B₁〜B₃は下鍵盤押圧鍵のノートコードLKNCの
組合わさつて新たなキーコードUKCD１を構成
する。下鍵盤押圧鍵の音名が上鍵盤最低押圧鍵の
音名と同じかそれよりも高い場合、つまり
ULNC≦LKNCのとき、セレクタ７１では上鍵
盤最低押圧鍵のオクターブの１オクターブ下のオ
クターブコードULOC−１を選択出力する。尚、
12の音名の高低関係は第１表のノートコードの大
小関係に示すように、Ｃ＃を最低、Ｃを最高とし
ている。 以上のようにして、上鍵盤最低押圧鍵の下１オ
クターブ以内に入るように、下鍵盤押圧鍵のオク
ターブを変更して新たなキーコードUKCD１が
形成される。このキーコードUKCD１はゲート
７３に入力される。ゲート７３のイネーブル入力
（EN）にはLK／UKデータ変換禁止制御回路３
１からのイネーブル信号ENBが入力される。 LK／UKデータ変換禁止制御回路３１におい
て、比較回路７４，７５，７６の一方入力には上
鍵盤最低押圧鍵のノートコードULNCが夫々入
力され、比較回路７７，７８の一方入力は上鍵盤
最高押圧鍵のノートコードUHNCが夫々入力さ
れる。比較回路７４の他の入力には下鍵盤押圧鍵
のノートコードLKNCがゲート６９から与えら
れる。この下鍵盤押圧鍵のノートコードLKNC
は半音上変換回路７９及び全音上変換回路８０に
入力される。半音上変換回路７９はノートコード
LKNCの値をそのノートコードLKNCが表わす
音名の半音上の音名に対応する値に変換する。全
音上変換回路８０はノートコードLKNCの値を
そのノートコードLKNCが表わす音名の全音上
の音名に対応する値に変換する。 第１表で示したようにノートコードＮ１〜Ｎ４
には10進数「４」，「８」，「12」，「16（０）」に対
応
するものが欠落しているので、或る音名の半音上
の音程関係にある音名のノートコードを得る場
合、元の音名（回路７９の入力）がＤ＃、Ｆ＃、
Ａ、またはＣの場合はそのノートコードに２を加
算し、それ以外の音名の場合は１を加算すればよ
い。また、或る音名の全音上の音程関係にある音
名のノートコードを得る場合は、元の音名（回路
８０の入力）がＣ＃、Ｅ、ＧまたはＡ＃の場合は
そのノートコードに２を加算し、それ以外の音名
の場合は３を加算すればよい。半音上変換回路７
９及び全音上変換回路８０は、入力されたノート
コード（LKNC）に対して所定の半音上または
全音上のノートコードを出力するようにしたリー
ドオンリイメモリによつても構成することができ
る。 半音上変換回路７９から出力された下鍵盤押圧
鍵の半音上のノートコードLKNC（Ｃ）は比較回
路７５及び７７の他の入力に加わる。全音上変換
回路８０から出力された下鍵盤押圧鍵の全音上の
ノートコードLKNC（Ｗ）は比較回路７６及び７
８の他の入力に加わる。比較回路７４乃至７８は
両入力が一致したとき一致出力EQが“１”とな
り、該一致出力EQがノア回路８１に入力される。
ノア回路８２のいずれかの入力が“１”となる
と、イネーブル信号ENBが“０”となり、ゲー
ト７３を遮断する。 比較回路７４は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵のノートコード
LKNCが一致したときイネーブル信号ENBを
“０”にしてゲート７３を遮断し、キーコード
UKCD１を禁止するためのものである。このと
き比較回路７２の出力（Ａ＞Ｂ）は“０”であ
り、１オクターブ下のオクターブコードULOC−
１がセレクタ７１で選択されている。従つて、新
たに形成されたキーコードUKCD１は上鍵盤最
低押圧鍵の１オクターブ下の同一音名の音を表わ
しており、このキーコードUKCD１が比較回路
７４の働きによつてゲート７３で阻止される。 比較回路７５は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC（Ｃ）とが一致したとき、キーコード
UKCD１を禁止するためのものである。このと
き、下鍵盤押圧鍵の音名（LKNC）は上鍵盤最
低押圧鍵の音名（ULNC）の半音下の音程関係
にある。従つて、新たに形成されたキーコード
UKCD１が上鍵盤最低押圧鍵の半音下の音を表
わしている場合、そのキーコードUKCD１はゲ
ート７３で阻止される。 比較回路７６は、上鍵盤最低押圧鍵のノートコ
ードULNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC（Ｗ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最低押圧鍵の音名（ULNC）
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD１が上鍵盤最低押圧鍵
の全音下の音を表わしている場合もそのキーコー
ドUKCD１はゲート７３で阻止される。 比較回路７７は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の半音上のノートコ
ードLKNC（Ｃ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最高押圧鍵の音名（UHNC）
の半音下の音程関係にあり、新たに形成されたキ
ーコードUKCD１も上鍵盤最高押圧鍵の半音下
の音名である。この場合も、一致出力EQにもと
づいてイネーブル信号ENBが“０”になるので、
キーコードUKCD１が阻止される。 比較回路７８は、上鍵盤最高押圧鍵のノートコ
ードUHNCと下鍵盤押圧鍵の全音上のノートコ
ードLKNC（Ｗ）が一致したことを検出するため
のものである。このとき、下鍵盤押圧鍵の音名
（LKNC）は上鍵盤最高押圧鍵の音名（UHNC）
の全音下の音程関係にある。従つて、新たに形成
されたキーコードUKCD１が上鍵盤最高押圧鍵
の全音下の音程関係にあり、該キーコード
UKCD１はゲート７３で阻止される。 上鍵盤最低押圧鍵と同じ音名あるいは半音下あ
るいは全音下のキーコードUKCD１（すなわち
自動音）を禁止した理由は、音程の近い複数音を
同時に発音することにより音が不鮮明になること
を防ぐためである。上鍵盤最高押圧鍵の半音下あ
るいは全音下の音名のキーコードUKCD１を禁
止した理由は、上鍵盤最低押圧鍵の１オクターブ
下の音（UKHD＊）を発生する場合にこの
UKHD＊の音とキーコードUKCD１にもとずく
音との音程が近くなり、そのままでは発生音が不
鮮明になるからである。上鍵盤最高押圧鍵の１オ
クターブ下の音を自動的に発生する機能を選択し
ない場合、すなわちスイツチ２９がオフの場合、
上鍵盤最高押圧鍵のキーコードUKHD（従つてノ
ートコードUHNCも）も発生されないので、比
較回路７７，７８から下鍵盤のノートコード
LKNCに対応して一致出力EQが生じることはな
く、上鍵盤最高押圧鍵の半音下または全音下のキ
ーコードUKCD１が禁止されることはない。 尚、この例では上鍵盤最低押圧鍵よりも自動音
（UKCD１）が高くなることはないが、もし高く
なることがあるように回路変更した場合は上鍵盤
最低押圧鍵の半音上あるいは全音上の自動音
（UKCD１）も禁止するように禁止制御回路３１
を構成することができる。ところで、上鍵盤最高
押圧鍵の１オクターブ下の音よりもキーコード
UKCD１にもとづく自動音が高くなることはこ
の実施例においても起り得る。そのため、上鍵盤
最高押圧鍵の半音上あるいは全音上の音名に対応
するキーコードUKCD１も禁止するように禁止
制御回路３１を構成してもよい。 ノア回路８１には比較回路７４〜７８の出力
EQのほかに上鍵盤最低音ラツチ回路２４からの
上鍵盤オールオフ信号UKOFF及び下鍵盤データ
ゲート２５で選択された下鍵盤のキーオン信号
LKONをインバータ８２で反転した信号が入力
される。従つて、上鍵盤で全く鍵が押圧されてい
ない場合（UKOFFが“１”）あるいは下鍵盤の
キーコード（Ｎ１〜Ｂ３）がラツチ回路４９（第
４図）から出力されていないとき（LKONが
“０”）もイネーブル信号ENBが“０”となり、
ゲート７３が遮断される。 LK／UKデータ変換回路３０において、ゲー
ト７３で選択出力されたキーコード（UKCD２）
はゲート８３に入力される。ゲート８３は遅延制
御回路３２からの信号によつて制御される。自動
音を遅延発音する機能を施さない場合は遅延制御
回路３２は働かず、ゲート８３は常に導通状態と
なる。すなわち、第８図に詳細を示す遅延制御回
路３２において遅延機能選択スイツチ８４がオフ
の場合、遅延制御信号DLYは“０”であり、第
６図のゲート８３に付属するインバータ８５で該
信号DLYが反転されてオア回路８６を介してゲ
ート８３の制御入力に常に“１”が加わり、ゲー
ト８３が常に導通する。 まず、遅延機能を施さない場合について説明す
る。その場合、ゲート７３で選択出力されたキー
コードUKCD２は常にゲート８３を通過し、自
動音のキーコード（UKCD＊）としてLK／UK
変換データゲート３３に加わる。LK／UK変換
データゲート３３はオア回路８８の出力によつて
制御されるゲート８７を含んでいる。オア回路８
８にはタイミング信号発生回路２１からの信号Ｙ
２８，Ｙ３１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４
３，Ｙ４６（第５図ｅ参照）が入力される。これ
らの信号Ｙ２８〜Ｙ４６は第４図のラツチ回路４
９から各下鍵盤専用チヤンネルＬ９〜Ｌ１１のキ
ーコードＮ１〜Ｂ３が送出されるタイミング（第
５図ｆ参照）に対応している。各下鍵盤専用チヤ
ンネルＬ９〜Ｌ１１のキーコード（LKD）をオ
クターブ変更して得られた自動音のためのキーコ
ードUKCD＊が前記信号Ｙ２８〜Ｙ４６に対応
して３タイムスロツト毎に時分割的にゲート８７
から出力される。ゲート８７，３３から出力され
るキーコードUKCD＊のタイミングを第５図ｑ
に示す。 ここで、第７図の例におけるLK／UKデータ
変換回路３０及びLK／UK変換データゲート３
３の各種信号の状態を同図ｇ〜ｋに示す。下鍵盤
データゲート２５においてはチヤンネルＬ９，Ｌ
２，Ｌ５に割当てられている下鍵盤押圧鍵Ｅ３，
Ｃ３，Ｇ３が下鍵盤押圧鍵キーコードLKDとし
て第７図ｇに示すように選択される。この例の場
合上鍵盤最低押圧鍵のキーコードUKLDとして
Ｅ５がラツチ回路２４の一時記憶回路６４に記憶
されている（第７図ｆ）。下鍵盤押圧鍵Ｅ３，Ｃ
３，Ｇ３の音名Ｅ，Ｃ，Ｇは上鍵盤最低押圧鍵の
音名Ｅと同じもしくはＥより高い（第１表参照）
ので、セレクタ７１では減算器７０から出力され
る上鍵盤最低押圧鍵Ｅ５のオクターブコード（Ｂ
３，Ｂ２，Ｂ１＝“011”）を１オクターブ下げた
オクターブコードULOC−１（Ｂ３，Ｂ２，Ｂ１
＝“010”）を選択する。従つて、ゲート７３の入
力側に与えられるキーコードUKCD１のオクタ
ーブコードＢ３，Ｂ２，Ｂ１はすべて“010”で
あり、第７図ｈに示すようにキーコードUKCD
１としてＥ４，Ｃ５，Ｇ４が得られる（第２表参
照）。また、下鍵盤押圧鍵Ｅ３と上鍵盤最低押圧
鍵Ｅ５が同一音名であるので、Ｅ４のキーコード
UKCD１に対応してイネーブル信号ENBが“０”
となるが、Ｃ及びＧとＥは全音程以上離れている
のでＣ５及びＧ４のキーコードUKCD１に対応
してイネーブル信号ENBは“１”となる（第７
図ｉ）。従つてゲート７３から出力されるキーコ
ードUKCD２は第７図ｊに示すようにＣ５とＧ
４だけであり、Ｅ４は禁止される。このＣ５とＧ
４のキーコードUKCD２は信号Ｙ３７とＹ４０
のタイミングでゲート３３で選択され、第７図ｋ
に示すように自動音のキーコードUKCD＊とし
てＣ５とＧ４がゲート３３から出力される。 上鍵盤データゲート２２から出力される上鍵盤
押圧鍵のキーコードUKD、最高音変換データゲ
ート２７から出力される上鍵盤最高押圧鍵の１オ
クターブ下のキーコードUKHD＊、及びLK／
UK変換データゲート３３から出力されるキーコ
ードUKCD＊はオア回路群２８で１組のキーコ
ードバス８９（キーコードＮ１〜Ｂ３に対応する
７ビツトのラインから成る）に多重化される。第
５図ｏ，ｐ，ｑあるいは第７図ｃ，ｅ，ｋに示す
ように各キーコードUKD，UKHD＊，UKCD＊
のタイミングは３ビツトタイムづつずれているの
で異なるキーコードが重り合うことはない。 次に、遅延機能を施す場合について述べる。遅
延機能を施す場合は第８図の遅延機能選択スイツ
チ８４をオンにし、遅延制御信号DLYを“１”
にする。信号DLYが“１”になると、第６図の
インバータ８５の出力は“０”となり、アンド回
路９０が動作可能となる。アンド回路９０の他の
入力には遅延制御回路３２からデイレイゲート信
号DLGが与えられており、ゲート８３はこのデ
イレイゲート信号DLGによつて制御される。第
６図のLK／UKデータ変換回路３０において、
ゲート７３からゲート８３に与えられるキーコー
ドUKCD２は７入力型のオア回路９１にも入力
される。ゲート７３から何らかのキーコード
UKCD２，Ｎ１〜Ｂ３が出力されたときオア回
路９１の出力が“１”となり、これが自動音キー
オン信号AKONとして遅延制御回路３２に入力
される。 第８図に示す遅延制御回路３２において、キー
オン信号AKONはラツチ回路９２〜９８のデー
タ入力Ｄに夫々入力される。各ラツチ回路９２〜
９８のストローブ入力ＳにはキーコードUKCD
２の出力タイミングに対応する信号Ｙ２８，Ｙ３
１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４３，Ｙ４６が
各別に加わる。下鍵盤押圧鍵のキーコードLKD
にもとづいて形成される自動音のキーコード
UKCD２は、第５図ｆに示す下鍵盤専用チヤン
ネルＬ９〜Ｌ１１のタイミングに対応して発生す
る。信号Ｙ２８，Ｙ３１・…Ｙ４６もこの下鍵盤
専用の個々のチヤンネルＬ９，Ｌ１２，…Ｌ１１
のタイミングに対応して発生するので、各チヤン
ネルＬ９〜Ｌ１１の下鍵盤キーコードLKDにも
とづいて形成されたキーコードUKCD２（最大
で７個）に対応するキーオン信号AKONの各々
は各ラツチ回路９２〜９５の各々に確実にラツチ
される。時分割的に発生したキーオン信号
AKONはこのラツチ回路９２，９８において直
流化される。従つてラツチ回路９２〜９８の出力
をみると、発生中の自動音（UKCD２）に対応
するものが持続的に“１”となつており、その他
は“０”である。第７図の例では、チヤンネルＬ
２とＬ５に対応してＣ５とＧ４のキーコード
UKCD２が発生されるので、キーオン信号
AKONは同図に示すように発生される。従つ
てその場合、信号Ｙ３７，Ｙ４０に対応してラツ
チ回路９５及び９６にキーオンAKONがラツチ
される。 各ラツチ回路９２〜９８に対応してセツト−リ
セツト型のフリツプフロツプ９９〜１０５が設け
られている。また、ラツチ回路９２〜９８の出力
は微分回路１０６〜１１２に夫々入力される。微
分回路１０６〜１１２に夫々入力される。微分回
路１０６のみ詳細を示したが他の回路１０７〜１
１２も同一構成であり、ラツチ回路９２〜９８の
出力が“０”から“１”に立上つたときに1μs幅
のパルスを出力する。各微分回路１０６〜１１２
の出力はオア回路１１３に加えられる。キーコー
ドUKCD２が新たに発生された場合、ラツチ回
路（９２〜９８のいずれか１つ）の出力は“０”
から“１”に立上る。これにもとづいて対応する
微分回路（１０６〜１１２のうち１つ）から
“１”パルスが発生され、オア回路１１３から出
力される。従つてオア回路１１３の出力は新たに
キーコードUKCD２が発生されたこと（ニユー
キーオンNKON）を表わしている。オア回路１
１３の出力“１”はアンド回路１１４〜１２０に
加えられる。アンド回路１１４〜１２０の他の入
力にはラツチ回路９２〜９８の出力をインバータ
で反転した信号が与えられ、各アンド回路１１４
〜１２０の出力はフリツプフロツプ９９〜１０５
のリセツト入力（Ｒ）に与えられる。従つて、ニ
ユーキーオンNKONのとき、キーオン信号
AKONを記憶していないラツチ回路（９２〜９
８のうち出力が“０”のもの）に対応するフリツ
プフロツプ９９〜１０５がリセツトされる。 フリツプフロツプ９９〜１０５のセツトは、以
下に述べるように、キーオン信号AKONを記憶
しているラツチ回路９２〜９８に対応するものだ
けに関して、時間的にずらして順番に行なわれ
る。アンド回路１２１〜１２７、オア回路１２８
〜１３２、インバータ１３３〜１３８，１４６〜
１５２及び遅延フリツプフロツプ１３９〜１４５
によつてフリツプフロツプ９９〜１０５のセツト
制御のために優先回路が構成されている。優先順
位最上位がフリツプフロツプ９９であり、以下１
００，１０１，１０２，１０３，１０４，１０５
の順である。アンド回路１２１〜１２７のいずれ
かから信号“１”が出力されたとき、それに対応
するアンド回路１５３〜１５９を介してフリツプ
フロツプ９９〜１０５のセツト入力（Ｓ）に信号
“１”が与えられる。アンド回路１２２〜１２７
にはそれよりも優先順位が上位のアンド回路１２
１〜１２６の出力がオア回路１２８〜１３２及び
インバータ１３３〜１３８を介して入力されてお
り、アンド回路１２１〜１２６の出力が“１”
（セツト信号）のときそれよりも下位のアンド回
路１２２〜１２７をすべて動作不能としている。
アンド回路１２１〜１２７をすべて動作不能とし
ている。アンド回路１２１〜１２７の他の入力に
はラツチ回路９２〜９８の出力及び自己に対応す
るフリツプフロツプ９９〜１０５の出力（Ｑ）を
遅延フリツプフロツプ１３９〜１４５で遅延し更
にインバータ１４６〜１５２で反転した信号が加
えられる。従つて、或るフリツプフロツプ９９〜
１０５が一旦セツトされると、そのフリツプフロ
ツプに対応するアンド回路１２１〜１２７は動作
不能となり、それよりも下位のアンド回路１２２
〜１２７のうちラツチ回路９３〜９８の出力が
“１”となつているものの中で最優先のものが動
作可能となる。こうして、優先順位に従つて順番
にアンド回路１２１〜１２７からセツト信号が発
生される。 アンド回路１５３〜１５９の他の入力には、発
振器１６０の発振パルスを微分回路１６１で整形
したタイミングパルスTPが入力される。発振器
１６０は2ms乃至16ms程度の範囲で周波数調整
可能な比較的遅いクロツクパルスを発振する。微
分回路１６１では、発振器１６０から発振したパ
ルスをその立上り近辺においてタイミング信号Ｙ
１（第５図ｅ）に同期して１度だけ選択し、タイ
ミングパルスTPを得る。従つてタイミングパル
スTPは発振器１６０の発振出力と同じ周期をも
ち、かつ、信号Ｙ１と同じパルス幅（1μs）のパ
ルスである。 アンド回路１２１〜１２７のいずれか１つから
出力されているセツト信号はタイミングパルス
TPが発生したときに、対応するアンド回路１５
３〜１５９を介してフリツプフロツプ９９〜１０
５のセツト入力（Ｓ）に供給される。従つて、或
るフリツプフロツプ９９〜１０５がセツトされた
ときからそれよりも下位のフリツプフロツプ１０
０〜１０５が次にセツトされるまでにはタイミン
グパルスTPの周期に等しい２乃至16ms程度の時
間遅れがある。このフリツプフロツプ９９〜１０
５のセツトタイミングの時間遅れによつて、自動
音用のキーコードUKCD＊を時間的にずられて
順番に発生し、複数の自動音（和音）の発音開始
時点を順次ずらす効果が得られる。尚、一旦セツ
トされたフリツプフロツプ９９〜１０５は次にリ
セツトされるまでセツト状態が保持される。 フリツプフロツプ９９〜１０５のセツト出力
（Ｑ）はアンド回路１６２〜１６８に夫々入力さ
れる。アンド回路１６２〜１６８の他の入力に
は、夫々に対応するラツチ回路９２〜９８に入力
されているのと同じ信号Ｙ２８，Ｙ３１，Ｙ３４
…Ｙ４６が各別に入力される。これらのアンド回
路１６２〜１６８は各フリツプフロツプ９９〜１
０５の出力を元の時分割タイミング（第５図ｆに
示す下鍵盤専用チヤンネルＬ９〜Ｌ１１のタイミ
ング）に戻すための回路であり、これらの出力が
オア回路１６９を介してデイレイゲート信号
DLGとして第６図のアンド回路９０に供給され
る。LK／UKデータ変換回路３０のゲート８３
はこのデイレイゲート信号DLGのタイミングで
導通制御される。 第７図の場合を例にして、遅延制御回路３２の
動作を示すと第９図のようになる。第７図ｊに示
すキーコー、UKCD２に対応して第７図に示
すように発生される自動キーオン信号AKONを、
タイムスケールを縮少して示すと第９図ａのよう
になるる。下鍵盤専用チヤンネルＬ２とＬ５のタ
イミングに対応して発生したキーオン信号
AKONは信号Ｙ３７とＹ４０にもとづいてラツ
チ回路９５及び９６に夫々ラツチされる。それま
でのラツチ回路９５，９６の内容が“０”であつ
た場合は第９図ｂに示すようにニユーキーオン信
号NKONがオア回路１１３から発生される。 ラツチ回路９５と９６は９５の方が優先するの
で、初めはアンド回路１２４から信号“１”が出
力され、アンド回路１２５はオア回路１３０及び
インバータ１３６を介して動作不能にされてい
る。第９図ｃに示すようにタイミングパルスTP
が発生すると、アンド回路１２４からの信号
“１”によつてアンド回路１５６が“１”を出力
し、フリツプフロツプ１０２がセツトされる。以
後、フリツプフロツプ１０２は第９図ｄに示すよ
うにセツト状態となる。タイミング信号Ｙ３７に
従つてフリツプフロツプ１０２の出力（Ｑ）がア
ンド回路１６５で選択され、第９図ｆに示すよう
にデイレイゲート信号DLGが得られる。初めは
信号Ｙ３７に対応するデイレイゲート信号DLG
しか得られないので、ゲート３３（第６図）から
出力される自動音用のキーコードUKCD＊は第
９図ｇに示すようにＣ５に対応するものだけであ
る。フリツプフロツプ１０２がセツトされたこと
により、遅延フリツプフロツプ１４２、インバー
タ１４９を介してアンド回路１２４が動作不能と
なり、今度はラツチ回路９６に対応するアンド回
路１２５が動作可能となる。 それから数ms経過すると、再びタイミングパ
ルスTPが発生する。今度はアンド回路１２５か
らのセツト信号がアンド回路１５７を介してフリ
ツプフロツプ１０３に与えられ、第９図ｅに示す
ように該フリツプフロツプ１０３がセツトされ
る。以後は、タイミング信号Ｙ３７，Ｙ４０に従
つてフリツプフロツプ１０２，１０３の出力Ｑが
アンド回路１６５，１６６で選択され、第９図ｆ
に示すように信号Ｙ３７，Ｙ４０に対応して２つ
のデイレイゲート信号DLGが発生され、同図ｇ
に示すようにＣ５とＧ４のキーコードUKCD＊
がゲート３３（第６図）から出力される。以上の
ようにして、自動音Ｃ５，Ｇ４が１音づつ順番に
遅延されて発音される。この遅延時間は第８図の
発振器１６０の発振周期を調整することにより可
変される。 尚、第７図の例では、自動音キーコード形成回
路１６（第６図）の動作を理解し易くするため
に、上鍵盤で２つの鍵（Ａ＃５とＥ５）が押圧さ
れているものとしている。しかしこれは特殊な例
であつて、一般的には上鍵盤はメロデイ演奏に使
用され、下鍵盤は和音演奏に使用されるので、上
鍵盤では同時には１鍵しか押圧されない。上鍵盤
で１鍵しか押圧されていない場合は、最高押圧鍵
（UKHD）と最低押圧鍵（UKLD）は同じ鍵であ
る。 再割当て回路 第１０図は再割当て回路１７における割当て準
備回路３４、キーコード記憶回路３５、比較回路
３６及び割当て制御部３７の詳細例を示すもので
ある。第６図に示すオア回路群２８からキーコー
ドバス８９を介して第１０図の割当て準備回路３
４内のゲート１７０に与えられるキーコード
UKD，UKHD＊，UKCD＊のタイミングは、第
５図ｏ，ｐ，ｑを多重化した状態であり、第１１
図ａに示すようになつている。すなわち個々のキ
ーコードの時間幅は１タイムスロツトの幅（1μs）
であり、それらが48タイムスロツト（48μs）の間
で１通り時分割的に供給され、その時分割供給が
48タイムスロツト毎に繰返される。割当て準備回
路３４では、バス８９に与えられる1μs幅のキー
コードUKD，UKHD＊，UKCD＊の幅を後段の
割当て処理に適した48μsに近い時間幅に拡大整形
する。 バス８９に与えられたキーコードUKD，
UKHD＊，UKCD＊はゲート１７０、オア回路
群１７１を介して16ステージ／７ビツトのシフト
レジスタ１７２に記憶される。シフトレジスタ１
７２への記憶は次のようにして制御される。クロ
ツクパルスφによつて1μs毎にシフト駆動される
シフトレジスタ１７２の出力はオア回路１７３に
加えられる。オア回路１７３の出力はアンド回路
１７４に加えられる。アンド回路１７４の他の入
力には48タイムスロツトの初めの16タイムスロツ
ト（16μs）に対応する信号Ｈ１（第５図ｋ参照）
が入力されている。シフトレジスタ１７２の全16
ステージに全くキーコードが記憶されていない場
合は信号Ｈ１の発生中アンド回路１７４の条件は
１度も成立しない。 アンド回路１７４の出力はオア回路１７５を介し
て遅延フリツプフロツプ１７６に入力される。遅
延フリツプフロツプ１７６の出力はアンド回路１
７７、オア回路１７５を介して自己保持される
が、アンド回路１７７の他の入力には信号Ｙ４８
（第５図ｅ）を反転した信号Ｙ４８が入力されて
いるので、48タイムスロツトの終わりで自己保持
が解除される。シフトレジスタ１７２の内容が空
のときは前述のようにアンド回路１７４から１度
も信号“１”が発生されないので、遅延フリツプ
フロツプ１７６の出力は常に“０”である。 遅延フリツプフロツプ１７６の出力はインバー
タ１７８で反転され、アンド回路１７９に入力さ
れる。最終タイムスロツト「４８」（信号Ｙ４８
のタイミング）でインバータ１７８の出力が
“１”の場合は、シフトレジスタ１７２にキーコ
ードが全く記憶されていないこと（ノーキーコー
ドNOKC）を表わしている。アンド回路１７９
の他の入力には信号Ｙ４８が入力されており、フ
リツプフロツプ１８０がリセツト状態のときにノ
ーキーコード信号NOKCが“１”であれば信号
Ｙ４８のタイミングでアンド回路１７９から
“１”が出力され、フリツプフロツプ１８０がセ
ツトされる。ノーキーコード信号NOKC、アン
ド回路１７９から出力されるセツト信号SET及
びフリツプフロツプ１８０の状態の一例を第１２
図ａ，ｂ，ｃに示す。 フリツプフロツプ１８０の出力Ｑは遅延フリツ
プフロツプ１８１で1μs遅延され、ロード信号
LOAD（第１２図ｄ参照）としてゲート１７０の
イネーブル入力（EN）に供給される。また、ロ
ード信号LOADはオア回路１８２を介してゲー
ト１８３のイネーブル入力（EN）に加えられ
る。更に、遅延フリツプフロツプ１８１の出力
（LOAD）はアンド回路１８４に加えられる。ア
ンド回路１８４の他の入力には信号Ｙ４８が加え
られており、フリツプフロツプ１８０がセツトさ
れた状態で48μs経過すると次の信号Ｙ４８のタイ
ミングでアンド回路１８４の条件が成立し、リセ
ツト信号RESET（第１２図ｅ）が発生される。
尚、リセツトのときはインバータ１８５を介して
アンド回路１７９が不動作とされ、リセツト信号
が優先するようになつている。従つて、フリツプ
フロツプ１８０は48μsの間だけセツト状態とな
り、ロード信号LOADも48μsの間だけ発生する。 ロード信号LOADが発生しているときはゲー
ト１７０と１８３が共に導通する。ゲート１８３
にはシフトレジスタ１７２の最終ステージの出力
が与えられ、該ゲート１８３からオア回路群１７
１を介してシフトレジスタ１７２の最初のステー
ジに帰還されるようになつている。従つて、ロー
ド信号LOADの発生中は、シフトレジスタ１７
２の記憶の自己保持とバス８９からのキーコード
の読込みとが一緒に行なわれる。第１１図ａに示
すようにバス８９に現われるキーコード（UKD，
UKHD＊，UKCD＊）は２ビツトタイムの間隔
を空けて飛び飛びに現われるので、ゲート１７０
と１８３を同時に導通することにより異なるデー
タが重なる不都合は生じない。ロード信号
LOADが発生している48μs（Ｙ１からＹ４８まで
のタイミング）の期間におけるシフトレジスタ１
７２への入力データの状態を第１１図ｂに示す。
尚、第１１図ａの各キーコードを区別するために
各キーコードに対して１〜１５の参照番号を付し
た。まず、最初の16μs（第５図ｋに示す信号Ｈ１
のタイミング）では、参照番号１〜５のキーコー
ドがバス８９、ゲート１７０を介してシフトレジ
スタ１７２に入力される。次の16μs（第５図に
示す信号Ｈ２のタイミング）では、参照番号６〜
１０のキーコードがバス８９、ゲート１７０を介
してシフトレジスタ１７２に入力され、その合間
に先にシフトレジスタ１７２に記憶された参照番
号１〜５のキーコードがゲート１８３を介して帰
還入力される。最後の16μs（第５図ｍに示す信号
Ｈ３のタイミング）では、参照番号１１〜１５の
キーコードがバス８９、ゲート１７０を介してシ
フトレジスタ１７２に入力され、その合間に先に
シフトレジスタ１７２に記憶された参照番号１〜
１０のキーコードがゲート１８３を介して帰還入
力される。こうして、ロード信号LOADの発生
中にバス８９に現われたキーコード（UKD，
UKHD＊，UKCD＊）（最大で15個）がすべてシ
フトレジスタ１７２に記憶される。 シフトレジスタ１７２に記憶されたキーコード
が最終ステージから出力されるときオア回路１７
３の出力は“１”となり、このオア回路１７３の
出力“１”が信号Ｈ１の発生時にアンド回路１７
４から出力される。最初にシフトレジスタ１７２
に３個のキーコードが記憶されたものとして、ア
ンド回路１７４の出力の一例を第１２図ｆに示
す。 アンド回路１７４の出力はアンド回路１８６に
加わる。アンド回路１８６の他の入力にはフリツ
プフロツプ１８７の出力Ｑとキーオフ検査信号Ｘ
を反転した信号Ｘが加えられる。フリツプフロツ
プ１８７は信号Ｙ４８によつて定期的にセツトさ
れるので初めはセツト状態となつている。またキ
ーコーダ１１（第１図）からキーオン検査信号Ｘ
が発生されていない通常の状態では信号Ｘは
“１”である。従つて、アンド回路１７４から最
初に信号“１”が出力されたときアンド回路１７
４から最初に信号“１”が出力されたときアンド
回路１８６の条件が成立し、データラツチパルス
DL（第１２図ｈ）が１個発生される。データラツ
チパルスDLはラツチ回路１８８のストロープ入
力Ｓに加わり、このときシフトレジスタ１７２か
ら該ラツチ回路１８８に入力されている１つのキ
ーコードをラツチする。同時に、データラツチパ
ルスDLのタイミングでインバータ１８９の出力
が“０”になり、記憶保持用のゲート１８３が一
時遮断され、ラツチ回路１８８にラツチされたキ
ーコードのシフトレジスタ１７２での記憶をクリ
アする。また、データラツチパルスDLは遅延フ
リツプフロツプ１９０を介してフリツプフロツプ
１８７のリセツト入力Ｒに加わり、フリツプフロ
ツプ１８７の出力Ｑを直ちに“０”にする（第１
２図ｇ）。これによりアンド回路１８６が動作不
能となり、結局、48μsの間でその初めの部分（信
号Ｈ１の期間）において１度だけデータラツチパ
ルスDLが発生される。 ラツチ回路１８８にラツチしたキーコードが１
つシフトレジスタ１７２で消去されたので、次の
信号Ｈ１のタイミングでは第１２図ｆに示すよう
に２個のパルスがアンド回路１７４から発生され
る。そして、前述と同様にデータラツチパルス
DLが発生され、ラツチ回路１８８に別のキーコ
ードがラツチされ、そのキーコードの記憶がシフ
トレジスタ１７２でクリアされる。更に次の信号
Ｈ１のタイミングではアンド回路１７４の出力パ
ルスは１個となり、このパルスに対応してデータ
ラツチパルスDLが発生され、ラツチ回路１８８
の記憶キーコードが書替えられ、該キーコードの
記憶がシフトレジスタ１７２でクリアされる。こ
うしてシフトレジスタ１７２の記憶が空になるま
で、約48μs毎にデータラツチパルスDLが発生さ
れる。シフトレジスタ１７２の記憶が空になる
と、前述と同様に、ロード信号LOADが48μsの
間発生し、キーコードバス８９のキーコード
（UKD，UKHD＊，UKCD＊）が再びシフトレ
ジスタ１７２にとり込まれる。ラツチ回路１８８
から出力されるキーコードUKCの一例を第１２
図ｉに示す。各キーコード（Ａ＃５，Ｃ５，Ｇ
４）がほぼ信号Ｙ４８から次のＹ４８にかけて約
48μsの時間幅に拡大整形されていることが同図か
ら理解できる。尚、最後にラツチされたキーコー
ドＧ４は次のデータラツチパルスDLが発生する
までラツチされ続けるが、この点に問題は生じ
ず、要するに割当て処理に必要な最小時間（この
例では信号Ｈ２からＨ３にかけての約32μs）が確
保されれば、それよりも長くなつてもさしつかえ
ない。 ところで、後段における割当て処理において離
鍵検出を行なうために、キーオフ検査信号Ｘの反
転信号Ｘがアンド回路１８６に入力され、更にラ
ツチ回路１８８の内容がこのキーオフ検査信号Ｘ
によつてクリアされるようになつている。これに
より、キーオフ検査信号Ｘの発生時にはラツチ回
路１８８の出力はすべて“０”となり、キーコー
ドUKCが送出されない状態となる。また、アン
ド回路１８６が不動作となることによりデータラ
ツチパルスDLも発生されることはない。 時間幅が拡大整形されたキーコードUKCはキ
ーコード記憶回路３５のセレクタ１９１のＡ入力
及び比較回路３６の比較器１９２のＡ入力とオア
回路１９３に入力される。キーコード記憶回路３
５、比較回路３６、割当て制御部３７及び第１３
図に詳細を示すトランケート回路３８から成る回
路は、割当て準備回路３４から供給されるキーコ
ードUKCを７個の上鍵盤専用チヤンネル（第２
図ｂに示す時分割タイミング）に適宜割当てるた
めの回路である。これらの割当て用の回路３５〜
３８は、公知の特願昭52−93992号（特開昭54−
28614号）（発明の名称「電子楽器」）の明細書中
に示された「発音割当て回路部」と同一の技術思
想にもとづいて構成されているので、その詳細動
作は公知の上記明細書より容易に理解できるであ
ろう。従つて本明細書中では簡単に説明する。 キーコード記憶回路３５はセレクタ１９１と１
６ステージ／７ビツトのシフトレジスタ１９４を
含んでおり、上鍵盤専用の各チヤンネルに割当て
られたキーコードはこのシフトレジスタ１９４に
記憶される。シフトレジスタ１９４の出力はセレ
クタ１９１のＢ入力に加わり、シフトレジスタ１
９４に戻されて記憶保持される。割当て制御部３
７からロード信号LDが与えられたときセレクタ
１９１のＡ入力を選択し、Ｂ入力を禁止する。通
常は電源投入時にのみ発生されるイニシヤルクリ
ア信号ICが“０”であり、ノア回路１９５の出
力が“１”となつてセレクタ１９１のＢ入力を選
択し、シフトレジスタ１９４の記憶を保持する。 シフトレジスタ１９４の出力は比較器１９２の
Ｂ入力に加えられる。比較器１９２はＡ＝Ｂのと
き出力“１”を生じる。Ａ＝Ｂとは、割当て準備
回路３４から供給されたキーコードUKCが既に
キーコード記憶回路３５に記憶されていることを
意味する。アンド回路１９６には比較器１９２の
出力、オア回路１９３の出力、上鍵盤専用チヤン
ネルの時分割タイミング（第２図ｂ）を表わす信
号YUK（第５図ｎ）が入力される。何らかのキー
コードUKCが与えられている場合、オア回路１
９３の出力KONは“１”である。従つて、比較
器１９２の一致検出出力（Ａ＝Ｂ）が上鍵盤専用
チヤンネルのものであり、かつ「０」でないキー
コードUKCにもとづいて発生された場合はアン
ド回路１９６から一致信号EQが発生される。尚、
シフトレジスタ１９４はクロツクパルスφにもと
づいてシフトされているため、キーコードUKC
と全チヤンネルの割当て済みキーコード（UKC
＊）との比較は、遅くとも信号Ｈ３（第５図ｍ）
が発生する前に完了する。 一致信号EQ及びキーコード検出信号KONはア
ンド回路１９７に入力される。アンド回路１９７
の他の入力にはキーオンメモリとしてのシフトレ
ジスタ１９８からのキーオン信号KO1＊が入力
される。或る上鍵盤専用チヤンネルのタイムスロ
ツトにおいてアンド回路１９７の条件が成立した
場合は、今供給されているキーコードUKCがそ
のチヤンネルに既に割当てられていることを意味
している。従つて、そのような場合はロード信号
LDを発生しない。アンド回路１９７の出力はオ
ア回路１９８、アンド回路１９９を介して遅延フ
リツプフロツプ２００に記憶される。アンド回路
１９７の出力“１”は遅延フリツプフロツプ２０
０に一旦記憶されると、信号Ｙ４８のタイミング
でその反転信号Ｙ４８によつてアンド回路１９９
が不動作となるまで記憶される。従つて、その場
合、インバータ２０１を介してアンド回路２０
２，２０３が不動作となり、ロード信号LDが発
生されない。 今供給されているキーコードUKCがまだ上鍵
盤専用チヤンネルのどのチヤンネルにも割当てら
れていない場合はアンド回路１９７の出力は常に
“０”であり、インバータ２０１の出力は“１”
である。従つてアンド回路２０２の条件が成立
し、信号Ｈ３の発生期間（第５図ｍ）に対応し
て、かつすでに離鍵されたチヤンネル（KO1＊
が“０”）であつてかつトランケートすべき上鍵
盤専用チヤンネルに対応してアンド回路２０３か
ら１発のロード信号LDが発生される。トランケ
ートすべきチヤンネルは第１３図に示すトランケ
ート回路３８から与えられるトランケートチヤン
ネル指定信号TRによつて指定される。この信号
TRは、既に割当てられている上鍵盤音（自動音
も含む）のうち最も古く離鍵された音（自動音は
現実には鍵の操作に直接対応していないがキーオ
ン信号KO1＊が“０”となることにより離鍵と
見なされる）の割当てチヤンネル時間に同期して
発生される。このトランケートチヤンネル指定信
号TRがアンド回路２０４を介してアンド回路２
０３に入力され、同回路２０３から単一の上鍵盤
専用チヤンネル時間に対応してロード信号LDを
発生させる。このロード信号LDはオア回路２０
５、アンド回路２０６を介して遅延フリツプフロ
ツプ２０７に記憶され、インバータ２０８を介し
てアンド回路２０４更には２０３を不動作にす
る。従つて、ロード信号LDは１つの上鍵盤専用
チヤンネル時間に対応して１度しか発生されな
い。 このロード信号LDに従つて、キーコードUKC
をシフトレジスタ１９４に記憶させ、かつオア回
路２０９を介してシフトレジスタ１９８に“１”
（キーオン信号KO1＊）を記憶させる。こうし
て、適当な上鍵盤チヤンネルにキーコードUKC
が割当てられる。キーオンメモリとしてのシフト
レジスタ１９８の記憶はアンド回路２１０を介し
て保持されるが、アンド回路２１１からキーオフ
検出信号KOFが出力されたときクリアされる。 ロード信号LDはオア回路２１２を介してキー
オン一時メモリとしてのシフトレジスタ２１３に
記憶される。このシフトレジスタ２１３の記憶
は、キーオフ検査信号Ｘの発生毎に一旦クリアさ
れる。つまりアンド回路２１４にキーオフ検査信
号Ｘと信号Ｈ２が入力され、キーオフ検査信号Ｘ
の発生時におけるアンド回路２１４からの出力
“１”によつてインバータ２１５及びアンド回路
２１６を介してシフトレジスタ２１３の自己保持
ループが遮断され、該レジスタ２１３の全16ステ
ージの記憶がすべて一旦クリアされる。その後、
次のキーオフ検査信号Ｘが発生する前に、割当て
済みのキーコードUKC＊と同じキーコードUKC
が到来すると、アンド回路１９７の出力が“１”
となり、アンド回路２１７、オア回路２１２を介
してシフトレジスタ２１３に“１”が記憶され
る。これはそのキーコードUKCに係る鍵が依然
として押圧中であることを意味する。しかし、離
鍵されたものとして扱われるキーコードに関して
は、同じキーコードUKCが供給されないので、
そのキーコードが割当てられたチヤンネルに対応
するシフトレジスタ２１３の記憶はクリアされた
ままである。従つて、その場合、次のキーオフ検
査信号Ｘが発生しことき、当該チヤンネルに対応
するシフトレジスタ２１３の出力は“０”であ
り、インバータ２１８の出力が“１”となつてア
ンド回路２１１が動作可能となる。アンド回路２
１１の他の入力にはシフトレジスタ１９８からの
キーオン信号KO1＊及びアンド回路２１４の出
力が加わつており、キーオフにもかかわらず未だ
キーオンの取扱い（KO1＊が“１”）となつてい
ることを条件に該アンド回路２１１からキーオフ
検出信号KOFを発生する。 このキーオフ検出信号KOFはオア回路２１９
を介してキーオフメモリとしてのシフトレジスタ
２２０に入力される。シフトレジスタ２２０のキ
ーオフ記憶信号KOFMはアンド回路２２１を介
して記憶保持されるが、当該チヤンネルに対応し
てロード信号LDが発生したときにインバータ２
２２からの信号によりクリアされる。尚、キーオ
フ検出信号KOFが発生したとき、その直前まで
当該チヤンネルのキーオフ記憶が“０”であつた
ことを条件にアンド回路２２３からニユーキーオ
フ信号NKFが発生される。 第１３図に示すトランケート回路３８におい
て、第１０図の割当て制御部３７から供給された
キーオン記憶信号KOFMはゲート２２４のイネ
ーブル入力EN及びアンド回路２２５に入力さ
れ、ニユーキーオフ信号NKにはアンド回路２２
６に入力される。４ビツトの加算器２２７、ゲー
ト２２４、16ステージ／４ビツトのシフトレジス
タ２２８から成るカウンタは、上鍵盤専用の各チ
ヤンネルに割当てられた鍵の離鍵後において離鍵
された他の鍵の離鍵回数を各チヤンネル別に時分
割的に計数するためのものである。従つて、シフ
トレジスタ２２８において最大値を保有している
チヤンネルに割当てられた鍵が最も古く離鍵され
たものであるということができる。尚、電源投入
時において、シフトレジスタ２２８の全16ステー
ジはイニシヤルクリア信号ICにもとづいて最小
値“0001”にブリセツトされる。これは初めは全
チヤンネルにおいてトランケートチヤンネル指定
信号TRが発生し得るようにするためである。 ニユーキーオフ信号NKFは、或る鍵の離鍵時
においてその鍵が割当てられた上鍵盤専用のチヤ
ンネル時間に同期して１度だけ発生される。従つ
て、加算器２２７及びシフトレジスタ２２８から
成るカウンタにおいてこのニユーキーオフ信号
NKFの数を計数することにより、離鍵回数を計
数することができる。アンド回路２２６，２２
９、オア回路２３０を介してニユーキーオフ信号
NKFを遅延フリツプフロツプ２３１に記憶する。
アンド回路２２５では、或る鍵が離鍵されたとき
（遅延フリツプフロツプ２３１の出力が“１”）、
上鍵盤専用チヤンネル（YUKが“１”）に割当て
られている鍵のうち離鍵中のもの（KOFMが
“１”）に対応して“１”を出力する。このアンド
回路２２５の出力が加算器２２７に供給される。 １ステージ／４ビツトのシフトレジスタ２３３
及びセレクタ２３２はシフトレジスタ２２８の記
憶計数値のうち最大値を記憶するものである。シ
フトレジスタ２３３の出力はセレクタ２３２のＢ
入力を介して自己保持される。シフトレジスタ２
３３の出力はゲート２３４を介して上鍵盤専用チ
ヤンネルのタイミングYUKで比較器２３５に入
力される。比較器２３５はシフトレジスタ２３３
に記憶した最大値とシフトレジスタ２２８から出
力される各チヤンネルの計数値とが一致したとき
（Ａ＝Ｂ）、そのチヤンネルのタイミングに対応し
てトランケートチヤンネル指定信号TRを発生す
る。シフトレジスタ２３３の記憶よりもシフトレ
ジスタ２２８の出力の方が大きい場合（Ａ＞Ｂ）、
比較器２３５からアンド回路２３６に信号“１”
が与えられ、セレクタ２３２のＡ入力を介してシ
フトレジスタ２２８の出力がシフトレジスタ２３
３に記憶される。このシフトレジスタ２３３の最
大計数値の記憶書替えは、信号Ｈ２が発生してい
るときに上鍵盤専用チヤンネルのタイミング
YUKでのみ行なわれる。一方、シフトレジスタ
２３３の記憶保持はノア回路２３７の出力“１”
によつて行なわれる。つまり、アンド回路２３６
の出力が“０”のときはノア回路２３７の出力は
“１”であり、セレクタ２３２のＢ入力を介して
シフトレジスタ２３３の最大値記憶が自己保持さ
れる。ノア回路２３７には信号Ｙ４８が入力され
ており、１処理サイクルの終りでシフトレジスタ
２３３の自己保持が解除される。以上から、有効
なトランケートチヤンネル指定信号TRは信号Ｈ
３の発生タイミングにおいて発生することが理解
できる。この信号TRにもとづいてアンド回路２
０４，２０３（第１０図）を介してロード信号
LDを発生することは、信号Ｈ３の発生タイミン
グで行なわれるので、不都合なくロード信号LD
を発生することができる。 キーコード記憶回路３５（第１０図）から時分
割的に出力される上鍵盤専用チヤンネルに割当て
済みのキーコードUKC＊及びシフトレジスタ１
９８から時分割的に出力される上鍵盤専用チヤン
ネルのキーオン信号KO1＊は、第１４図に詳細
を示すデータ多重回路３９に供給される。この上
鍵盤専用チヤンネルのキーコードUKC＊の発生
タイミングは第２図ｂからも明らかなように第１
５図ｂのようになる。数字３，４，６，７，１
０，１３，１６は上鍵盤専用チヤンネルのチヤン
ネル番号を示す。第１５図ａに多重データKC1〜
KC4のタイムスロツト「１」〜「４８」を合せて
示す。 第１４図のデータ多重回路３９において、キー
コードUKC＊のノートコードＮ１〜Ｎ４は２ス
テージ／４ビツトのシフトレジスタ２３８に入力
され、第１５図ｄに示すように２ビツトタイム遅
延されて出力される。オクターブコードＢ１〜Ｂ
３とキーオン信号KO1＊は１ステージ／４ビツ
トのシフトレジスタ２３９に入力され、第１５図
ｃに示すように１ビツトタイムだけ遅延されて出
力される。シフトレジスタ２３８の出力はセレク
タ２４０のＡ入力に加わり、シフトレジスタ２３
９の出力はセレクタ２４０のＢ入力に加わる。セ
レクタ２４０のＡ入力セレクト信号として第５図
ｄに示す信号３Ｙ３が使用され、Ｂ入力セレクト
信号として信号３Ｙ２が使用される。第５図ｄに
示すように信号３Ｙ２はタイムスロツト「２」，
「５」，「８」…において発生するので、タイムス
ロツト「５」，「８」，「１１」，「１４」，「１７」
，
「２０」，「２３」に対応してシフトレジスタ２３
９から出力されるチヤンネル４，７，１０，１
３，１６，３，６のオクターブコードＢ１〜Ｂ３
とキーオン信号KO1＊（第１５図ｃ参照）がセ
レクタ２４０で選択され、多重データKC1＊〜
KC4＊として出力される。 第５図ｄに示すように信号３Ｙ３はタイムスロ
ツト「３」，「６」，「９」…において発生するの
で、タイムスロツト「６」，「９」，「１２」，「１
５」，「１８」，「２１」，「２４」に対応してシフト
レジスタ２３８から出力されるチヤンネル４，
７，１０，１３，１６，３，６のノートコードＮ
１〜Ｎ４（第１５図ｄ参照）がセレクタ２４０で
選択され、多重データKC1＊〜KC4＊として出力
される。従つて、データ多重回路３９から出力さ
れる上鍵盤専用チヤンネルＵ４，Ｕ７，Ｕ１０，
Ｕ１３，Ｕ１６，Ｕ３，Ｕ６の多重データKC1＊
〜KC4＊は、第３図のタイムスロツト「４」から
「２４」に示したものと全く同じ状態で同じタイ
ムスロツト「４」から「２４」において発生され
る。 第１４図においてＣ音データ変換回路４０は多
重データKC1＊〜KC4＊をすべて入力し、更に信
号３Ｙ３を入力したナンド回路２４１と、このナ
ンド回路２４１の出力及び下位２ビツトのデータ
KC1＊，KC2＊が夫々入力されるアンド回路２４
２，２４３を具えている。信号３Ｙ３は、多重デ
ータKC1＊〜KC4＊としてノートコードＮ１〜Ｎ
４が現われるタイミングを示している。データ
KC1＊〜KC4＊としてＣ音のノートコードＮ４〜
Ｎ１“1111”が与えられたとき、ナンド回路２４
１の出力は“０”となり、アンド回路２４２，２
４３を不動作にする。従つて、Ｃ音のノートコー
ドＮ４〜Ｎ１が“1111”から“1100”に変換され
た多重データ（KC1＊〜KC4＊）が該Ｃ音データ
変換回路４０から得られる。Ｃ音以外の場合はナ
ンド回路２４１の出力は“１”であり、アンド回
路２４２，２４３は入力されるデータKC1＊，
KC2＊をそのまま出力する。 Ｃ音データ変換回路４０から出力された多重デ
ータ（KC1＊〜KC4＊）はセレクタ１８（第１
図）のＡ入力に加わる。セレクタ１８のＢ入力に
はチヤンネルプロセツサ１３から供給される多重
データKC1〜KC4が入力される。セレクタ１８の
Ａ入力セレクト端子SAに加わる信号Y₄−₂₄はタ
イムスロツト「４」から「２４」の間連続して
“１”になる信号であり、この信号Y₄−₂₄を反転
した信号がＢ入力セレクト端子SBに入力される。
従つて、タイムスロツト「４」から「２４」まで
の上鍵盤に関するデータ送出タイミングにおいて
はチヤンネルプロセツサ１３から供給される上鍵
盤押圧鍵に関するデータが阻止され、再割当て回
路１７からＣ音データ変換回路４０を経由して供
給される自動音を含む上鍵盤押圧鍵の多重データ
KC1＊〜KC4＊がセレクタ１８で選択され、楽音
発生部１５に供給される。それ以外のタイムスロ
ツト「１」〜「３」，「２５」〜「４８」ではチヤ
ンネルプロセツサ１３から供給される基準データ
“1111”、ペダル鍵盤、下鍵盤、及び自動アルペジ
ヨに関する多重データKC1〜KC4がセレクタ１８
で選択され、楽音発生部１５に供給される。 楽音発生部 楽音発生部１５の一例を第１６図に示す。セレ
クタ１８から与えられる４ビツトの多重データ
KC1〜KC4（KC1＊〜KC4＊）は多重データ分析
回路２４４に入力される。この多重データ分析回
路２４４は第４図に示した多重データ分析回路２
０とほぼ同一構成であり、異なる点はキーオン信
号KO1によつて制御されるゲート４８が無い点
のみである。第１６図において符号４１′〜４
７′，４９′〜５２′で示した回路は、第４図にお
いて符号４１〜４７，４９〜５２で示した回路と
同一機能のものであり、多重データKC1〜KC4
（KC1＊〜KC4＊）からノートコードＮ１〜Ｎ４、
オクターブコードＢ１〜Ｂ３、キーオン信号
KO1をとり出す働きをする。ラツチ回路４９′か
ら出力されるキーコードＮ１〜Ｂ３、キーオン信
号KO1のチヤンネル関係は第５図ｆと同様であ
る。 基準パルスSYが供給されるタイミング信号発
生回路２１′も、第４図に示すタイミング信号発
生回路２１と同様に、信号３Ｙ３、UKT，UKT
１、Ｙ１〜Ｙ４８（第５図ｄ，ｅ，ｇ，ｈ参照）
を発生する。 楽音発生部１５は、７つの上鍵盤専用チヤンネ
ルＵ４，Ｕ７…Ｕ６に対応する音源及び開閉回路
２４５−１乃至２４５−７と、７つの下鍵盤専用
チヤンネルＬ９，Ｌ１２，…Ｌ１１に対応する音
源及び開閉回路２４６−１乃至２４６−７と、ペ
ダル鍵盤専用チヤンネルｐに対応する音源及び開
閉回路２４７と、自動アルペジヨ用チヤンネル
ARPに対応する音源及び開閉回路２４８を含ん
でいる。各々の音源及び開閉回路２４５−１乃至
２４８に達応してラツチ回路２４９−１乃至２４
９−７，２５０−１乃至２５０−７，２５１，２
５２が設けられている。各ラツチ回路２４９−１
乃至２５２には多重データ分析回路２４４のラツ
チ回路４９′から出力されたキーコードＮ１〜Ｂ
３及びキーオン信号KO1が入力される。各ラツ
チ回路２４９−１乃至２５２のストローブ入力ｓ
には、各チヤンネル（Ｕ４〜Ｕ６，Ｌ９〜Ｌ１
１，Ｐ，ARP）のキーコード送出タイミング
（第５図ｆ参照）に対応する信号Ｙ７，Ｙ１０，
Ｙ１３，Ｙ１６，Ｙ１９，Ｙ２２，Ｙ２５，Ｙ２
８，Ｙ３１，Ｙ３４，Ｙ３７，Ｙ４０，Ｙ４３，
Ｙ４６，Ｙ４，Ｙ１（第５図ｅ参照）が各別に供
給される。これにより、ラツチ回路４９′から時
分割的に供給される各チヤンネルのキーコードＮ
１〜Ｂ３及びキーオン信号KO1が、各々のチヤ
ンネルに対応するラツチ回路２４９−１乃至２５
２に各別にラツチされ、直流化される。直流化さ
れた（非時分割的な）キーコードＮ１〜Ｂ３及び
キーオン信号KO1は、ラツチ回路２４９−１乃
至２５２から音源及び開閉回路２４５−１乃至２
４８に供給され、キーコードＮ１〜Ｂ３に対応す
る音高の音源信号がキーオン信号KO1によつて
開閉制御されて出力される。 上鍵盤に関する音源及び開閉回路２４５−１乃
至２４５−７から出力された音源信号はミキシン
グされた後上鍵盤音色回路２５３に供給され、上
鍵盤に関して選択されている音色が付与される。
下鍵盤に関する音源及び開閉回路２４６−１乃至
２４６−７から出力された音源信号はミキシング
された後下鍵盤音色回路２５４に供給され、下鍵
盤に関して選択されている音色が付与される。ペ
ダル鍵盤に関する音源及び開閉回路２４７の出力
はペダル鍵盤音色回路２５５で音色付与され、自
動アルペジヨ用の音源及び開閉回路２４８の出力
はアルペジヨ音色回路２５６で音色付与される。 楽音発生部１５は各チヤンネルに対応する楽音
発生部回路２４５−１乃至２５６のほかに、上鍵
盤の最高音のみを特別に楽音形成する上鍵盤最高
音発生回路２５７を具えている。この発明では下
鍵盤の押圧鍵をオクターブ変更した音が上鍵盤の
音色でメロデイ音（上鍵盤本来の押鍵音）の中に
挿入されるので、本来のメロデイ音が不明瞭にな
るおそれがある。そこで、本来のメロデイ音（上
鍵盤本来の押鍵音）を強調するために、上鍵盤最
高音発生回路２５７を設けたのである。下鍵盤押
圧鍵をオクターブ変更した自動音は上鍵盤最低押
圧鍵の下１オクターブ以内の音高とされるので、
この楽音発生部１５において上鍵盤音色で発生さ
れる音の最高音は必らず上鍵盤で実際に押圧され
ている音（本来のメロデイ音）である。従つて、
上鍵盤最高音発生回路２５７において上鍵盤音色
で発生すべき音のうち最高音を検出してその最高
音を特別に発音することにより、本来のメロデイ
音を強調することができる。 上鍵盤最高音発生回路２５７において、上鍵盤
の最高音を検出するために比較器２５８と一時記
憶回路２５９が設けられている。比較器２５８の
Ａ入力にはラツチ回路４９′から時分割的に出力
される各チヤンネルのキーコードＮ１〜Ｂ３及び
キーオン信号KO1が加わり、Ｂ入力には一時記
憶回路２５９の出力が加わる。比較器２５８は両
入力Ａ，ＢがＡ＞Ｂのとき出力“１”を生じる。
比較器２５８の出力はアンド回路２６０に加わ
る。アンド回路２６０の他の入力には上鍵盤専用
チヤンネルのタイミングを表わす信号UKT（第５
図ｇ参照）が入力され、上鍵盤専用チヤンネルに
関する比較出力のみを該アンド回路２６０で選択
する。アンド回路２６０の出力はオア回路２６１
を介してアンド回路２６２に加わる。アンド回路
２６２の他の入力には信号３Ｙ１（第５図ｄ）が
加わり、その出力は一時記憶回路２５９の読込み
制御入力Ｌに与えられる。オア回路２６１の他の
入力には信号UKT1（第５図ｈ）が与えられてお
り、上鍵盤に関する最初のチヤンネルＵ４（第５
図ｆ参照）のタイミングにおいて強制的に読込み
状態となり、最初のチヤンネルＵ４のキーコード
Ｎ１〜Ｂ３及びキーオン信号KO1を一時記憶回
路２５９に記憶させる。以後、ひき続くチヤンネ
ルＵ７，Ｕ１０…のキーコードＮ１〜Ｂ３及びキ
ーオン信号KO1と一時記憶回路２５９に記憶し
たキーコードＮ１〜Ｂ３及びキーオン信号KO1
とを比較器２５８にて順次比較し、ラツチ回路４
９′から与えられるキーコードＮ１〜Ｂ３及びキ
ーオン信号KO1の方が一時記憶回路２５９に記
憶したものより大きい場合Ａ＞Ｂ、一時記憶回路
２５９の記憶内容を大きい方のキーコードＮ１〜
Ｂ３及びキーオン信号KO1に書替える。尚、比
較器２５８において、キーオン信号KO1は最上
位ビツトの信号として扱われる。従つて、キーコ
ードＮ１〜Ｂ３の値が大きい（高音である）もの
であつても離鍵されている場合はキーオン信号
KO1が“０”であるため、押鍵中のキーコード
Ｎ１〜Ｂ３よりも値が小さいものとて取扱われ
る。 以上のようにして、上鍵盤専用チヤンネルＵ４
〜Ｕ６に割当てられたキーコードＮ１〜Ｂ３及び
キーオン信号KO1の比較が順次行なわれ、最後
のチヤンネルＵ６との比較が終了したときに一時
記憶回路２５９に記憶されているキーコードＮ１
〜Ｂ３及びキーオン信号KO1が真の上鍵盤最高
押圧鍵（最高音）を表わすものである。一時記憶
回路２５９に記憶された最高音を表わすキーコー
ドＮ１〜Ｂ３及びキーオン信号KO1はラツチ回
路２６３に入力される。ラツチ回路２６３のスト
ローブ入力Ｓにはタイムスロツト「１」に対応す
る信号Ｙ１が入力される。この信号Ｙ１が発生し
たときは、最高音検出のための比較動作が終了し
ており、一時記憶回路２５９には真の上鍵盤最高
音のキーコードＮ１〜Ｂ３及びキーオン信号
KO1が記憶されているので、この真の上鍵盤最
高音のキーコードＮ１〜Ｂ３及びキーオン信号
KO1がラツチ回路２６３にラツチされる。 ラツチ回路２６３にラツチされたキーコードＮ
１〜Ｂ３及びキーオン信号KO1は音源及び開閉
回路２６４に入力され、上鍵盤最高音の音源信号
が該回路２６４から発生される。回路２６４から
発生された最高音の音源信号は切換スイツチ２６
５に入力され、該スイツチ２６５の操作位置に応
じてソロ用音色回路２６６またはミキシング抵抗
２６７を介して上鍵盤音色回路２５３に導かれ
る。ソロ用音色回路２６６は、上鍵盤最高音のた
めに特別に設けられた音色回路であり、上鍵盤音
色回路２５３とは異なつた独自のソロ用音色を上
鍵盤最高音に付与する。上鍵盤最高音発生回路２
５７によつて発生される音の音色としてソロ用音
色回路２６６の音色を選ぶか上鍵盤音色回路２５
３の音色を選ぶかは、演奏者によるスイツチ２６
５の操作によつて適宜選定することができる。
尚、上鍵盤最高音は上鍵盤用の音源及び開閉回路
２４５−１乃至２４５−７においても発生される
ので、２系列で楽音発生されることになる。 各音色回路２５３〜２５６，２６６の出力は音
量制御器２６８を介してサウンドシステム２６９
に至る。 尚、上記実施例では自動音キーコード形成回路
１６において自動音キーコード（UKCD＊）の
形成のために利用される下鍵盤のキーコード
（LKD）が実際に下鍵盤で押圧されている鍵に関
するものであるとして説明した。しかし、実際に
下鍵盤で押圧されているもののみに限らず、先に
述べた自動ベースコード演奏シングルフインガー
機能（ABC−SF）にもとづいてキーコーダ１１
から下鍵盤のキーコードとして自動的に発生され
たキーコード、あるいはメモリ機能（MM）によ
つて離鍵後も押圧が継続されているものとして自
動的に発生され続けるキーコード、等実際には鍵
押圧されていないが便宜上下鍵盤の鍵として自動
的に発生されるキーコード（LKD）にもとづい
て自動音のキーコード（UKCD＊）を形成する
ようにしてもよい。 上記実施例では、チヤンネルプロセツサ１３で
割当てられたキーコードにもとづいて楽音を発生
する方式の電子楽器にこの発明を適用した例を説
明したが、これに限らず、公知の特公昭53−
17895号公報に示されたような時間位置で押圧鍵
を区別するタイプの電子楽器にも適用できる。そ
の場合には、例えば、メロデイ音に追従して発生
される自動音（下鍵盤押圧鍵をオクターブ変換し
たもの）を遅延制御回路３２と同機能の回路の出
力によつて制御される開閉回路を介して時間的に
ずらして開閉制御することにより順次発音するよ
うにする。 以上説明したようにこの発明によれば、メロデ
イ音に追従して自動的に発音される伴奏音（自動
音）の立上り時点が順次遅延されるので、実際に
演奏者が手で演奏しているような自然感が得られ
るという優れた効果がある。【table】 From key coder 11, key code N₁~B₃to
Sync that key code N₁~B₃The key location represented by
Keyboard signals U, L, P representing the keyboard to which it belongs are 48μs wide
is output. Signal U is the upper key, signal L is the lower key.
The signal P represents a pedal keyboard. Key code N of the pressed key₁~B₃and its keyboard signal
Key U or L or P repeatedly at appropriate time intervals.
- generated from the coder 11. And then the key was released
and its key code N₁~B₃no longer occurs
Become. Key code N that was generated until now₁~B₃
Which key code was the key released?
To check whether the key-off test signal
X is generated periodically from the key coder 11. child
The generation time width of the key-off test signal X is 1 key code.
The signal X is 48 μs, which is the same as the signal
key code N when₁~B₃and keyboard signal
U, L, and P are not generated. Also, key-off inspection
The generation interval of signal X is, for example, about 5ms, and the
This is a relatively long time for digital systems.
However, to the human hearing sense, there is no sense of time difference.
It is a relatively short period of time. Channel processor 1
3, the key code that has been supplied until now
N₁~B₃is during one generation interval of key-off test signal
provided that the key has never been supplied to
-Code N₁~B₃The key associated with the key has been released.
I'm starting to judge. In this embodiment, the key coder 11 is
Information about keys such as (N₁~N₃,U,L,P,
In addition to sending out X), it can also be used for musical tone control or
is selected by switches for selecting various functions.
It is now possible to send out the same data as well. switch
Automatic arpeggio performance by turning on the ARP-SW
If arpeggio is selected, the automatic arpeggio selection signal will be sent.
No. ARP is sent. The time width of this signal ARP is
The time is 48 μs, which is the same as the one-key code sending time. this self
If the dynamic arpeggio selection signal ARP is being sent,
information about the key (N₁~B₃,U,L,P,
X) is not sent. automatic al
The page selection signal ARP is the key-off inspection signal
It has started to occur repeatedly, and
The repetition period is about 1ms to 5ms. this self
When dynamic arpeggio selection signal ARP is given,
Channel processor 13 is an automatic arpeggio.
increasingly used for sound assignment
However, the details are not particularly explained. Also, from the key coder 11, information regarding the pressed key is sent.
To generate musical sounds by storing information after the key is released
The memory signal MM should be used to play
Occurs in response to the operation of the switch M-SW by a person.
It will be done. Auto base is activated by turning on the switch SF-SW.
The single finger function of the code is selected.
If there is, key coder 11 will have
The root note specified by the key to be pressed and the white key of the pedal keyboard.
or by pressing a black key.
jiya, minor, seventh, etc.)
(You can also set a predetermined interval such as 3rd or 5th to the root note.)
key code N₁~B₃automatically forms,
This key code N₁~B₃Also sends the lower keyboard signal L.
put out In other words, in automatic bass chord performance
Chord notes (chords) are treated as notes on the lower keyboard.
Ru. The output of the key coder 11 is sent to the channel processor.
13. Channel processor 13
Key code N supplied from key coder 11₁~
B₃to one of a specific number of pronunciation channels.
Teru. For example, the number of pronunciation channels is 16, and
The breakdown is that there are 7 channels dedicated to the upper keyboard sound.
7 dedicated channels for lower keyboard sounds,
There is one channel dedicated to the pedal keyboard sound.
1 dedicated channel for automatic arpeggio sounds
It is le. key code N₁~B₃are sent at the same time
the corresponding keyboard depending on the contents of the keyboard signals U, L, P.
be assigned to one of the dedicated channels.
In addition, channel processor 3 has automatic arpeggio rotation.
(not shown), and a special channel for the lower keyboard.
Key code N assigned to the channel₁~B₃of
Select one key code at a time in the specified order, and
Do N₁~B₃as the key code for the automatic arpeggio sound.
automatically assign it to the arpeggio-dedicated channel. child
Assignment to automatic arpeggio channel
is given the automatic arpeggio selection signal ARP.
It is held at Channel processor 13
If the processing time for each pronunciation channel is
is formed. The relationship between each channel time is
Shown in Figure 2a. In Figure 2 a, the time slot
The numbers shown inside represent channel numbers. No.
Figure 2b shows the seven times of the channel dedicated to the lower keyboard.
Figure 2c shows the rotor, and the channel for the lower keyboard only.
Figure 2 shows the seven time slots of the channel.
d is the time slot of the pedal keyboard channel
Figure 2e shows the automatic arpeggio dedicated channel.
This indicates the time slot of the channel. The output side of the channel processor 13 contains data.
A multiplexing circuit (not shown) is provided for each channel.
key code assigned to the channel (see Figure 2)
N₁~B₃etc. as 4-bit data KC1, KC2, KC
3. Multiplex and output to KC4. multiplexed
An example of the state of data KC1 to KC4 for one cycle
is shown in Figure 3. 1 cycle of data KC1 to KC4
FIG. 3 shows an example of the state for 1 minute. Data KC1
~The time slot for one cycle of KC4 is the total
48, and the time at which the standard data “1111” occurs
The slot is set to ``1'' and each time slot is set to ``1~''.
48” is repeated. The time width of one time slot is
It is 1 μs. Indicated in the “Keyboard” column in Figure 3.
``U'' is the upper keyboard, ``L'' is the lower keyboard, and ``P'' is the pedal.
1 keyboard, “ARP” has a dedicated automatic arpeggio sound.
Indicates that the channel is allocated for
There is. Also, the numbers shown in the "Channel" column are
key code N₁~N_Four,B₁~B₃is assigned
Channels (corresponding to FIG. 2) are shown. Multiplex
In the converted data KC1 to KC4, one chip is
Three time slots are allocated per yannel.
and the second time slot for each channel.
The data KC1,
Octave chord B as KC2 and KC3₁,B₂，
B₃is sent and the data KC_Fouras key on signal
K.O.₁is sent. Also the third time slot
For "3", "6", "9"..., data KC1~
Note code N as KC4₁~N_Fouris sent.
Key-on signal KO₁is assigned to the channel
The key pressed is being pressed (“1”) or has been released.
This is a signal indicating whether the current state is being used (“0”). As mentioned above
Determine key release using Uni key-off inspection signal X
and key-on signal KO₁Set to “0”. In addition, a memo
If the function selection signal MM is given, the lower key
Board (L) key code N₁~B₃Keogh corresponding to
signal KO₁does not become “0” but becomes “1” when the key is released.
continues, as if the key were being pressed continuously.
the pronunciation is maintained. automatic arpeggi
Key-on signal KO for Yo sound₃(Time in Figure 3
slot 47) corresponds to key press/release.
key-on signal KO₁Slightly different from the arpeggio
only for a predetermined period of time at the sound timing of
This is a signal that becomes “1”. In addition, note chord of C sound
Do N_Four,N₃,N₂,N₁is “1111” but time
To prevent confusion with the standard data of slot "1"
If you want to output data as data KC1 to KC4,
Changed to “1100”. Channel processor 13
As for the patent application No. 52-93992 (Japanese Patent Application No. 54-28614)
No.) The channel processor disclosed in the specification
It is convenient to use. Multiplex output from channel processor 13
Data KC1 to KC4 such as encoded key codes are automatically
to the musical sound generation section 15 via the dynamic sound insertion control section 14.
reach. The automatic sound insertion control section 14 is an automatic sound key code.
It includes a forming circuit 16 and a reallocation circuit 17.
Ru. The automatic tone key code forming circuit 16 is for the lower keyboard.
Key code N of the pressed key₁~B₃of the pressed key on the upper keyboard.
New octave changes related to range (pitch)
Shape the key code (key code for automatic sound)
and, if necessary, press the upper keyboard to the highest level.
A key code that represents a note one octave below the pressure key.
Form anew. The reassignment circuit 17 is an automatic sound key
- Key code newly formed by the code forming circuit 16
is regarded as a key code for the upper keyboard, and is originally played on the upper keyboard.
The upper keyboard channel is displayed along with the key code being pressed.
channel. Above in reassignment circuit 17
Key code assigned to the keyboard channel
(Upper keyboard pressed keys and automatic tone key codes) are selected.
is supplied to the musical tone generator 15 via the filter 18, and the corresponding
A dedicated upper keyboard provided in the musical tone generator 15.
The upper keyboard key press sound and this sound are generated in the musical sound generation channel.
An automatic sound related to the light will be generated. On the other hand, only for the lower keyboard
channel and pedal keyboard channel and auto
Keys assigned to the dynamic arpeggio channel
code N₁~B₃Data such as KC1 to KC4 are
Line processor 13 to line 19, selector 1
8 to the musical tone generator 15, and the data KC
Is each channel corresponding based on 1 to KC4?
musical tones are generated. The automatic sound key code generation circuit 16 mainly uses the following four steps.
Performs one process. the key one octave below the highest pressed key on the upper keyboard.
Shape the key code UKHD* as required.
to be accomplished. Set the key code of the pressed key on the lower keyboard to the lowest key code on the upper keyboard.
Adjust the octave so that it falls within one octave below the key pressed.
Change the tarb and use a new key code UKCD*
Form. The key corresponding to the new key code UKCD* is
Same as or a semitone below the lowest pressed key on the upper keyboard.
is a whole tone below the key chord.
Prohibit the formation of UKCD*. The key corresponding to the new key code UKCD* is
A key one octave below the highest pressed key on the upper keyboard
(UKHD*) and has a semitone or whole tone pitch relationship.
If the key code UKCD* is
Stop. Key code in the above and above processing
The reason for prohibiting the formation of UKCD* is that
Sounds with close pitches are automatically generated.
This is to prevent the sound from becoming unclear. Automatic sound insertion control from channel processor 13
The data KC1 to KC4 supplied to the section 14 are multiplexed data.
data analysis circuit 20 and via line 19.
and is added to one input (B) of the selector 18. multiple de
The data analysis circuit 20 receives the multiplexed data KC1~
Key code (note code N) from KC4₁~
N_Fourand octave chord B₁~B₃) and key-on signal
K.O.₁Extract the data for each channel and
Included in time slot "1" of KC1 to KC4
The reference pulse SY is set in response to the reference data “1111”.
Take it out. Output from the multiplex data analysis circuit 20
key code N₁~B₃and key-on signal KO₁is automatic
The reference pulse is supplied to the tone key code forming circuit 16.
The signal SY is supplied to the timing signal generation circuit 21.
Ru. The timing signal generation circuit 21 is an automatic sound key
The operation of the code formation circuit 16 and reallocation circuit 17 is
Various timing signals to be controlled as reference pulse SY
Occurs based on. In the automatic sound key code forming circuit 16, multiple
Key code given from data analysis circuit 20
N₁~B₃is upper keyboard data gate 22 and upper keyboard most
It is distributed to the treble latch circuit 23, and the key code N₁
~B₃and key-on signal KO₁is the lowest note on the upper keyboard.
distributed to the key circuit 24 and the lower keyboard data gate 25.
It will be done. The upper keyboard data gate 22 has an upper keyboard dedicated channel.
Assigned to Yannel (see Figures 2 and 3)
key code N₁~B₃Select and output only. child
of the upper keyboard pressed key selectively output from the gate 22 of
Indicate the key code in UKD. The upper keyboard highest note latch circuit 23
detects the highest pressed key and displays the highest pressed key.
Memorize and output the key code UKHD. upper key
The key code UKHD for the most pressed key on the keyboard is the highest pressed key on the upper keyboard.
In addition to the treble octave conversion circuit 26, the key code
Octave chord B in UKHD₁~B₃The value of is 1
It is subtracted and converted to one octave lower, and the upper keyboard
A key code representing a key one octave below the high-pressure key.
De UKHD* is obtained. This key code UKHD
* is the OR time via the highest pitch conversion data gate 27
A group of paths 28 is provided. Therefore, the highest note on the upper keyboard
The above process is performed in the series of Tsuchi circuit 23.
Ru. In addition, switch 29 is the highest note of the upper keyboard, 1st octave.
If you want to select the lower sound function, turn it on and select it.
If not, turn it off. Turn off switch 29
Then, the key code UKHD is generated from circuit 23.
do not have. The upper keyboard lowest note latch circuit 24
detects the lowest pressed key and displays the lowest pressed key.
Memorize and output the key code UKLD. this
The key code UKLD for the lowest pressed key on the upper keyboard is Octa.
– code (B₁~B₃) Partial ULOC and Noteco
code (N₁~N_Four) is separated into partial ULNC
The signal is supplied to the LK/UK data conversion circuit 30. The lower keyboard data gate 25 has a dedicated channel for the lower keyboard.
channel (see Figures 2 and 3).
Ru. key code N₁~B₃and key-on signal KO₁select
Output selectively. This lower keyboard data gate 25 is selected
Note code of the lower keyboard key code LKD
code (N₁~N_Four) part LKNC is LK/UK data
Conversion circuit 30 and LK/UK data conversion prohibition control
It is supplied to the circuit 31. LK/UK data conversion times
The circuit 30 is a circuit that performs the above processing, and the upper key
The note code ULNC of the lowest pressed key and the lower key pressed
Compare the note code LKNC of pressure keys, ULNC＞
For LKNC, the note code of the key pressed on the lower keyboard
LKNC is the octave code of the lowest pressed key on the upper manual.
Add ULOC and create new key code UKCD*
When ULNC≦LKNC, the upper keyboard is
1 octave of low pressure key octave code ULOC
Lower the octave chord (ULOC-1) by
Newly added to the note code LKNC of the pressed key
Output as key code UKCD*. mentioned above
By processing, the key code of the key pressed on the lower keyboard is changed to the upper key code.
Be within one octave below the lowest pressed key on the keyboard.
New key code UKCD with octave changed to
* is obtained. The LK/UK data conversion inhibition control circuit 31 is
This is the circuit that performs the processing of
Note code ULNC of low pressure keys and lower keyboard pressure keys
Compare the note code LKNC and press the lower key.
The note name corresponding to the key corresponds to the lowest pressed key on the upper keyboard.
An interval that is the same as the note name or is a semitone or a whole step below.
If it is, set the enable signal ENB to “0”.
For the note code LKNC of the key pressed on the lower keyboard.
The corresponding key code UKCD* is changed to LK/UK data.
In addition to prohibiting output from the conversion circuit 30,
Note code UNHC of the most pressed key on the upper keyboard and the lower key
Compare the note code LKNC of the key pressed on the keyboard below.
The note name corresponding to the pressed key is the highest pressed key on the upper keyboard.
The pitch relationship is a semitone or a whole tone below the corresponding note name.
If so, set the enable signal ENB to “0”.
The key code corresponding to that note code LKNC
UKCD* is prohibited from being output from circuit 30.
Ru. Also, when no key is pressed on the upper keyboard, the upper
Upper keyboard output from the lowest key latch circuit 24
The all-off signal UKOFF becomes “1” and this signal
Enable from circuit 31 based on number UKOFF
The key code ENB becomes “0” and the key code UKCD
* is prohibited. If no key is pressed on the lower keyboard,
If so, the lower key output from the lower keyboard data gate 25
The board key-on signal LKON is “0” and this signal
Even when the signal LKON is “0”, the output ENB of the circuit 31
becomes “0” and prohibits the key code UKCD*.
Ru. Provided attached to the LK/UK data conversion circuit 30
The delay control circuit 32 shown in FIG.
The new key code UKCD* that was released is shifted in time.
control to output the data. i.e. the lower keyboard
If multiple keys are pressed in LK/UK data
The octave conversion circuit 30 changes the octave of these keys.
Furthermore, automatic sound key codes UKCD* are formed respectively.
However, the delay control circuit 32
Key code UKCD corresponding to each lower keyboard key pressed
output with a time shift, and as a result, the automatic sound
The start of each constituent note (generally a chord) is sequentially delayed.
You can obtain special performance effects. Output from the LK/UK data conversion circuit 30
The key code UKCD* is the LK/UK conversion data game.
The signal is supplied to the OR circuit group 28 via the gate 33. Game
ports 22, 27, and 33 are timing signal generation circuits
Each gate control timing given from 21
The time is shifted (time-division) based on the
), and the conduction is controlled when the upper keyboard is pressed.
The key code UKD for the pressure key and the highest pressure key for the upper keyboard.
One octave lower key code UKCD* and lower key
New key code with octave conversion of keyboard keys
UKCD* is time-sharing (without overlapping at the same time)
It passes through the OR circuit group 28 and enters the reallocation circuit 17.
Powered. In the reassignment circuit 17, the key code of the pressed key on the upper keyboard is
code UKD and automatic tone key code UKCD*,
Reassigning UKHD* to the upper keyboard channel
Ru. The allocation preparation circuit 34 is connected to the OR circuit group 28.
Supplied key codes UKD, UKHD＊, UKCD
Suitable for allocating the time width of one key code of *
It is shaped into an appropriate time width (for example, about 48 μs).
For more information, see Keycodes supplied on a time-sharing basis.
UKD, UKHD＊, UKCD＊ are memorized once and stored.
Assign the key code you created at an appropriate time for processing.
Output sequentially by width. The key code storage circuit 35 has each of 16 channels.
It has 16 memory positions corresponding to the upper keyboard.
If the key code assigned to the
is stored in the specified storage location. Comparison circuit 36 is assigned
The key code UKD output from the preparation circuit 34,
UKHD*, UKCD* (these are indicated by the symbol UKC)
) and the password stored in the key code storage circuit 35.
Compare the assigned key code UKC* and
When they match, a match signal EQ is generated. quota system
The control unit 37 is outputted from the allocation preparation circuit 34.
Keycode UKC is still assigned to any channel
Upper keyboard only, provided that it is not
Blank channel (key code UKC)
* is not memorized) or
load signal corresponding to the channel to be
Generates LD. The key code storage circuit 35
channel to which the code signal LD is given (upper keyboard only)
The circuit 34 is placed in the memory location corresponding to the
Memorize the key code UKC. Also, the quota
In the control section 37, each channel dedicated to the upper keyboard is
Indicates whether the key assigned to the key is being pressed.
Key-on signal KO₁* is generated. In addition, check the key release.
The key generated from the key coder 11 is
- Off check signal
and is supplied to the control section 37. Allocation preparation circuit 34
Then, while signal X is occurring, the key code UKC is
The output is interrupted, and during that time the allocation control unit 37
Key (from the automatic sound key code formation circuit 16 until then)
The key codes that were output are UKD, UKHD＊,
(The same thing as UKCD* is no longer output)
Perform processing to detect. truncate times
38 is the oldest (earliest) released key code.
Detects the Upper Keyboard channel to which the key is assigned.
This is the circuit for outputting the detected channel.
(channel to be truncated)
Generates ranked channel designation signal TR.
In the allocation control unit 37, the truncate channel
Channel specified by specified signal TR (upper keyboard only)
Load the above corresponding to one of the channels)
Generates signal LD. Key code stored in key code storage circuit 35
UKC* (reassigned to upper keyboard channel)
key code) and its corresponding key-on signal
K.O.₁* is supplied to the data multiplexing circuit 39. day
In the data multiplex circuit 39, each channel dedicated to the upper keyboard is
Key code UKC* and key-on signal KO₁Figure 3
4 between time slots 4 and 24 as shown in
It is multiplexed into bit data KC1* to KC4*.
Upper keyboard dedicated channel output from data multiplexing circuit 39
Channel (time slots 4 to 24) multiplexing data
The data KC1* to KC4 are connected to the C sound data conversion circuit 40.
is supplied to one input (A) of the selector 18 via
Ru. The C sound data conversion circuit 40 converts multiplexed data KC
Note code N included in 1*~KC4*_Four~N₁
If is a C sound (“1111”), use this
Change to “1100” and time slot “1” standard
Prevent confusion with data. Selector 18 has a selection system
The timing signal is output from the timing signal generation circuit 21 as a control signal.
Timing signals corresponding to imslots 4 to 24
No. Y_Four-24 is input. This signal Y4-
24 is “1” (that is, multiplexed data KC1
~KC4 or KC1*~KC4* time slot
4 to 24), reassignment circuit 17?
Upper keyboard exclusive channel added to input (A) of selector 18
The sound assigned to the channel (upper keyboard key press sound and automatic
Data related to sound) KC1* to KC4* are selected.
is selected by the data generator 18 and then reaches the musical tone generating section 15. signal
When Y4-24 is “0”, selector 18 input
Multiplex from channel processor 13 added to (B)
conversion data KC1 to KC4 (standard data, petal keyboard
Dedicated channel, lower keyboard channel, automatic
Data regarding Lupejiyo exclusive channel) is selected
be done. (Detailed explanation of each part of the example) Multiple data analysis Multiplex data analysis circuit 20 and timing signal generation
A detailed example of the raw circuit 21 is shown in FIG. blood
Data supplied from Jannel processor 13
KC1 to KC4 are amplifiers in the multiplex data analysis circuit 20.
At the same time, the data KC1 is input to the code circuit 41.
The gate circuit 48 and the delay free circuit pass through the OR circuit 42.
The data KC2 is sent to the flip flop 44 and the OR circuit 4
3 to gate circuit 48 and delay flip-flop
The data KC3 and KC4 are input to the gate circuit 45.
8 and delay flip-flops 46 and 47, respectively.
is input. AND operation when all data KC1 to KC4 are input
Path 41 is also for detecting reference data “1111”.
It is. Time slot of multiplex data KC1 to KC4
The numbers 1 to 48 are shown in Figure 5a. this times
The slot corresponds to the time slot in Figure 3.
Ru. For reference, delay flip-flops 44-4
The clock pulse φ that drives 7 etc. is shown in Figure 5b.
vinegar. The period of clock pulse φ is data KC1~KC
It is the same as 1 time slot of 4 (for example, 1 μs).
Ru. The clock pulse φ is actually a two-phase clock.
Pulses are used. As is clear from Figure 3
, time slot “1” of data KC1 to KC4
Standard data “1111” will be sent in
Therefore, the output of the AND circuit 41 is “1”
When this happens, the time slot is "1". a
The output “1” of the control circuit 41 is the reference pulse SY (fifth
(see Figure c) to the timing signal generation circuit 21.
Supplied. In the timing signal generation circuit 21, the reference pulse
Based on SY, shown in Figure 5 d, e, g~n
Generates various control timing signals. Figure 5
The signal 3Y1 shown in d is the time slot “1”,
3 bit time (1 bit) corresponds to "4", "7"...
The time slot occurs in one time slot) period,
Signal 3Y2 is time slot "2", "5", "8"
It is generated in 3-bit time period corresponding to ..., and the signal
3Y3 is in time slot "3", "6", "9"...
Correspondingly, it occurs in 3 bit time periods. Figure 5
The 48 pulses Y1 to Y48 shown in e are each time
48 bit time for each lot “1 to 48”
Occurs periodically. In FIG. 4, the latch circuit 49 is connected to the key code.
N₁~B₃and eight corresponding to key-on signal KO1.
It has a latch position and stroke input (S)
The signal 3Y3 is added to the data input (D).
The output of the gate circuit 48 is added to . gate circuit
48 gate control inputs include delay flip-flops.
47 outputs are added. The latch circuit 49 uses data KC1 to KC4 as
1 bit supplied time-divisionally during 3 bit times
Yannel key code N₁~N_Four,B₁~B₃,as well as
Key-on signal KO₁at the timing of signal 3Y3.
It is meant to latch on at times. Therefore, de
data KC1 to KC4 and delay flip-flop
Gate circuit 4
Data of each latch position of the latch circuit 49 is transmitted through
The data is input to the data input terminal (D). As can be seen from Figures 3 and 5, signal 3Y3 is
Note code N as data KC1 to KC4₁~N_Four
Time slots “3”, “6”, and “9” are supplied with
It is generated in synchronization with... So, note code
N₁~N_FourThe latch position corresponding to each bit of
Directly input each bit of data KC1 to KC4. same
Channel octave chord B₁~B₃and ki
-On signal KO₁is note code N₁~N_Four1 bit of
Data KC in the time slot before the start time
Supplied in the form of 1 to KC4. Therefore, data KC
Each bit of KC4 is delayed by flip-flop 4.
1 bit time delay at 4, 45, 46, 47
Things, octave chord B₁~B₃and key on
signal KO₁into the corresponding latch position. Therefore, the latch control signal 3Y3 was generated.
At this time, the same chip is connected to the data input side of the latch circuit 49.
Jannel's note code N₁~N_Four, Octaveco
mode B₁~B₃,Key-on signal KO₁are supplied at the same time
, so these key information N₁~N_Four,B₁~
B₃,KO₁are latched at the same time. Latch circuit 4
The memory contents of 9 are 3-bit tied according to signal 3Y3.
It is rewritten every program. Data KC1 to KC4
The channel also changes every 3 bit times (see Figure 3).
Therefore, the memory content of the latch circuit 49 is 3 bits.
Key code N for each channel sequentially for each time₁
~N_Four,B₁~B₃and key-on signal KO₁Rewritten to
It will be done. Delay flip-flop when signal 3Y3 occurs
The key-on signal KO is output from step 47.₁And
Ru. This key-on signal KO₁leads the gate circuit 48.
key-on signal.
K.O.₁is “1” (i.e., while the key is being pressed), the key code N₁
~B₃and key-on signal KO₁Only gate circuit 4
8 and is latched by the latch circuit 49. tree
-On signal KO₁is “0” (i.e., key is being released)
If so, the gate circuit 48 is cut off and the signal 3Y3 is
All “0” data is applied to the latch circuit 49 at the timing.
data is latched. Therefore, the latch circuit 49
Output N₁~B₃,KO₁The state of is the change during key pressing.
For keys, the content represents the key pressed,
All channels are set to “0” when the key is released.
Ru. In this way, the latch circuit 49 is
code N₁~B₃The reason for latching only
The key-off test signal is sent to the rear reassignment circuit 17.
To be able to perform key release detection processing based on No.
This is to do so. In other words, the key is
Associated key codes (UKD, UKHD＊, UKCD
*) is not supplied to the reallocation circuit 17.
There is. FIG. 5 f shows the key output from the latch circuit 49.
code N₁~B₃and key-on signal KO₁Chiyanne
"P" indicates the channel of the pedal keyboard.
"U" from "U4" to "U6" is for upper keyboard only.
channel, the next number is the channel name,
"L9" to "L₁₁"L" up to "L" is a channel dedicated to the lower keyboard.
channel, the next number is the channel name, respectively.
represent. If you line up, in time slot "3"
The pedal is activated by the generated latch control signal 3Y3.
Key codes for pressed keys on the keyboard N₁~N_Four,B₁~
B₃,KO₁is read into the latch circuit 49, and this
is applicable from time slot “3” to “5”.
The latch circuit 49 continues to output the signal. next time
For latch control generated in slot “6”
4th channel dedicated to the upper keyboard by signal 3Y3
The key of the upper keyboard press assigned to (U4)
Cord type N₁~N_Four,B₁~B₃,KO₁is latch circuit 4
9, and from time slot "6"
Until "8", the output from the latch circuit 49 is
continue. Thereafter, as shown in Figure 5 f, the latch cycle is
Key codes N output from Route 49₁~B₃，
K.O.₁channel changes. It is set before the delay flip-flops 44 to 47.
OR circuits 42, 43 and circuits 5
0, the circuit consisting of inverters 51 and 52 has a C sound.
note code N₁~N_Fouris returned to its original value “1111”.
This is a circuit for As mentioned above, the reference data
To avoid confusion with “1111”, note the C note.
code N_Four~N₁is changed to the value “1100” and provided.
input, so import the lower data KC1 and KC2.
The signals inverted by inverters 51 and 52 and the upper
AND circuit 50 with 5 inputs for data KC3 and KC4
, and the C note change code “1100” arrived.
This is detected by the AND circuit 50. This and
The signal 3Y3 is applied to the remaining inputs of the circuit 50.
Note code N₁~N_Fouris supplied
The above detection operation is possible only in imslot.
It's starting to become. C note change chord
When “1100” is detected, the output of the AND circuit 50
becomes “1”, which passes through OR circuits 42 and 43.
Note code N of latch circuit 49₁,N₂to
input into the corresponding latch position. From the timing signal generation circuit 21, Fig. 5g~
Signals UKT to YUK as shown at n are generated.
The signal UKT is sent from the latch circuit 49 to the upper keyboard dedicated channel.
Key code N for channels U4 to U6₁~B₃is output
Occurs in response to the timing. signal ukt
1 is the first channel U of the channels dedicated to the upper keyboard.
4 key code N₁~B₃is output from the latch circuit 49.
Occurs in response to the timing of force. signal
LKT is the lower keyboard dedicated channel L9 to L11 keys.
-Code N₁~B₃is output from the latch circuit 9.
It corresponds to the timing. signal pkt pedal
Key code N for keyboard channel (P)₁~B₃
is output from the latch circuit 49 (all
In other words, just before the first upper keyboard channel U4)
It corresponds to These signals UKT~PKT are mainly
This is used in the automatic tone key code generation circuit 16.
Signal H1 is one sending signal of multiplexed data KC1 to KC4.
The first 16 bits of the cycle (48 bit time)
signal H2 occurs corresponding to the second 16
bit time (time slots 17 to 32)
Correspondingly, signal H3 is generated in the third 16-bit register.
time (time slots 33 to 48)
Occur. Signal YUK Channel Processor
Upper keyboard channel in 13 (Fig. 1)
Time division ties of 3, 4, 6, 7, 10, 13, 16
occurs in response to muslots (see Figure 2b).
Ru. These signals H1~H3YUK are mainly reassigned
It is used in the circuit 17. Automatic sound key code formation circuit Key output from latch circuit 49 (Figure 4)
code N₁~N_Four,B₁~B₃and key-on signal KO₁teeth
Automatic tone key code generation circuit 1, details shown in Fig. 6
6. In Figure 6, the upper keyboard data
The gate 22 connects to the gate 53 and this gate 53
OR circuit 54 that supplies the cable signal (EN)
It consists of The OR circuit 54 includes a timing signal generation circuit.
Signals Y7, Y10, Y1 from path 21 (Fig. 4)
3, Y16, Y19, Y22, Y25 are input.
Ru. As shown in FIG. 5, the signals Y1 to Y48 are
Time slot “1” of multiplexed data KC1 to KC4
~ Occurs in response to "48". Therefore, the signal Y
7, Y10...Y25 makes gate 53 tie
Muslot "7", "10", "13", "16", "19",
Conductive at “22” and “25” (see Figure 5 a)
Ru. At that time, as shown in Figure 5 f,
Keyboard channels U4, U7, U10, U13,
Key code N for U16, U3, U6₁~B₃It's slow
Since the output is from the gate circuit 49, the gate 53
Now enter the key code N for the upper keyboard channel.₁~B₃
only intermittently (with an interval of two time slots)
(every three time slots) is selectively derived.
From the gate 53, that is, the upper keyboard data gate 22
The key code UKD of the key pressed on the upper keyboard is output.
The timing is shown in Figure 5o. For example, if keys E5 and A#5 are pressed on the upper keyboard,
Then, the keys C3, E3, and G3 are pressed on the lower keyboard.
The C1 key is pressed on the pedal keyboard, and these keys
Channels U13, U7, L2, L9, L respectively
5, P, as shown in Figure 7b.
Key code of each pressed key C1 to G3 at the timing
N₁~B₃is output from the latch circuit 49. 7th
Figure a shows multiplexed data KC1 to KC4 as in Figure 5 a.
shows the time slot of In this case, the seventh
As shown in figure c, signals Y10 and Y16 (time
A#5 and E at the timing of slots 10 and 16)
5 key code N₁~B₃is the key code for the upper keyboard press.
The gate 53 selects and outputs the signal as UKD. The upper keyboard highest note latch circuit 23 and the comparison circuit 55
It includes a temporary storage circuit 56 and a gate 57.
The key code supplied from the latch circuit 49 in FIG.
Do N₁~B₃is the A input and temporary memory of the comparator circuit 55
It is input to circuit 56. The temporary memory circuit 56
The key code UKHD of the most pressed key is memorized.
Ru. A temporary storage circuit 56 is connected to the B input of the comparison circuit 55.
The output of is added. The comparison circuit 55 has both inputs A and B.
When the relationship is A>B, that is, the input from the latch circuit 49 is
Key code N that can be obtained₁~B₃is recorded in the memory circuit 56.
When the key code is larger than the stored key code UKHD (all
In other words, when the tone is high, "1" is output. this
The output of the comparison circuit 55 is an AND circuit 58 and an OR circuit.
59, temporary storage circuit 56 via AND circuit 60
It is added to the read control input L of . AND circuit 58
The other inputs are generated from the timing signal generation circuit 21.
Ties for channels U4 to U6 created exclusively for the upper keyboard
The signal UKT (Fig. 5g) indicating timing is input.
Ru. The other input of the AND circuit 60 is a signal 3Y1.
(Fig. 5d) is input. Therefore, the latch circuit
Key code N supplied from 49 in a time-sharing manner₁~
B₃is the highest pressure currently stored in the memory circuit 56.
It is louder (higher pitched) than the key code UKHD of the key.
), then it is from the upper manual (UKT is
“1”), the timing of signal 3Y1
Then, the key code given from the latch circuit 49 is
Do N₁~B₃is read into the memory circuit 56, and the highest key
Rewrite the memory of code UKHD. temporary memory circuit
Key code of the highest pressed key of the upper keyboard stored in 56
UKHD is output via gate 57. game
The enable input (EN) of switch 57 is connected to switch 2.
A signal from 9 is added. This switch 29 is off
When , gate 57 is blocked and the highest note of the upper keyboard is played.
The key code UKHD is output from the Tsuchi circuit 23.
do not have. The sound one octave below the highest pressed key on the upper keyboard.
If you want it to sound automatically, turn on switch 29.
Then, conduct the gate 57 and input the key code UKHD.
It is output from the circuit 23. The other input of the OR circuit 59 is the signal UKT1 (first
Figure 5 h) is given. This signal UKT1 is the upper key
Compatible with the first channel U4 of the board-only channel
In this first channel U4,
Forcibly regardless of the comparison output of the comparison circuit 55
Key code assigned to the channel U4
Do N₁~B₃is stored in the temporary storage circuit 56. From then on,
The size of the key code for each channel U4 to U6 in order
is compared, and the last channel U6 of the upper keyboard is compared.
When the comparison is finished, it is stored in the temporary storage circuit 56.
The key code is the highest pressed key on the upper manual.
The code is UKHD. In the case of the example in Figure 7, the same
The key code of the highest pressed key on the upper keyboard as shown in Figure d.
UKHD occurs. That is, the first channel
Key code N for U4₁~B₃is not assigned
Therefore, in time slots 7, 8, and 9, the key key
The code UKHD is “0” and the next channel U
The key code of A#5 assigned to 7 is memorized.
It is first stored in circuit 56. Next, this A#5 and E
5, A#5 is more expensive, so the memory circuit
My memory of 56 remains the same, with the key of A#5 as the highest note.
- Code UKHD is finally obtained. The upper keyboard highest note octave conversion circuit 26 is an octave
– code B₁~B₃A subtractor 61 that subtracts 1 from
Consists of. The highest keyboard output from gate 57
Note code of key code UKHD of pressed key
N₁~N_Fouris passed through circuit 26 without any modification.
However, the octave chord B₁~B₃is subtractor 6
1 is input, and the value is subtracted by 1. Subtractor 6
Octave code B output from 1₁~B₃*teeth,
Unchanged note code N₁~N_Fourwith top
A key that represents the note one octave below the most pressed key on the keyboard.
- Code UKHD*, the highest sound conversion data game.
The signal is input to the gate 62 of the gate 27. gate 62
The enable input EN of the timing signal generation circuit is
A signal Y1 (FIG. 5e) is applied from line 21.
This signal Y1 corresponds to time slot "1"
At this time, the highest note latch circuit 23 of the upper keyboard is
Upper keyboard channels U4 to U6 keys
The sequential comparison of the keys has been completed, and the true upper manual is pressed the highest.
Pressure key code UKHD* is gate 27, 62
is output from. This key code UKHD* is
The timing of output from port 27 is shown in Figure 5 p.
show. In addition, in the case of the example in Figure 7, as shown in Figure e.
Uni, key code UKHD* is A#5 key
The code is output from gates 27,62. The upper keyboard lowest note latch circuit 24 and the comparison circuit 63
It includes a temporary storage circuit 64. Temporary memory circuit 6
4 is the key code UKLD of the lowest pressed key on the upper keyboard.
The output is the B input of the comparator circuit 63.
added to. Supplied from latch circuit 49 (Fig. 4)
Key code N provided₁~B₃is A of the comparison circuit 63
It is input to the input and temporary storage circuit 64. Also,
Key-on signal KO supplied from latch circuit 49₁
is input to the AND circuit 65. The comparison circuit 63
When the relationship between both inputs A and B is A<B, it is a latch.
Key code N given from circuit 49₁~B₃is written
From the key code UKLD stored in the memory circuit 64
“1” when it is small (i.e., when it is bassier)
Output. The output of this comparison circuit 63 is an AND circuit.
Reading of temporary storage circuit 64 via paths 65 and 66
Added to control input L. The remaining inputs of the AND circuit 65
For power, the timing of channels U4 to U6 exclusively for the upper keyboard is used.
The signal UKT (Fig. 5g) indicating the
Ru. The other input of the AND circuit 66 is the signal 3Y1.
(Fig. 5d) is input. The reason for inputting the signal UKT to the AND circuit 65 is
This is to select only the comparison results related to the upper keyboard.
Ru. Key-on signal KO₁is input to the AND circuit 65.
The reason for this is the comparison result regarding the key code during key pressing.
This is because only the fruits are selected. For example, if the A input is
When the rule is “0”, A<B holds true and the comparator circuit 6
Output “1” is generated from 3, but the key-on signal
K.O.₁is “0”, so it is read into the temporary memory circuit 64.
control input L is not provided. The temporary storage circuit 64 has a preset input PS.
, and the signal “1” is given from the AND circuit 67.
If the memory key code UKLD is
(all “1”). AND circuit 6
7 has the signal PKT (Fig. 5j) and the signal 3Y1 (Fig. 5j).
Figure d) is input, and the upper keyboard channel is
Key code N for U4 to U6 (Fig. 5 f)₁~B₃but
Immediately before being supplied, the temporary storage circuit 64 is
The key is set to "1". For this reason, the upper keyboard only
Keys being pressed in the section of channels U4 to U6
-Code N₁~B₃When first appears, the comparison circuit
The comparison A<B in 63 is true and the AND operation
Condition 65 also holds and the first upper keyboard key
code N₁~B₃is stored in the temporary storage circuit 64.
After that, enter the key code of each channel U4 to U6 in order.
The size of the key is compared, and the smaller (lower) key
code N₁~B₃is stored in the temporary storage circuit 64.
Therefore, the comparison with the last channel U6 of the upper keyboard
is stored in the temporary memory circuit 64 when the
The key code for the lowest pressed key on the true upper manual is
It is a UKLD, and continues to be a channel dedicated to the lower keyboard.
True in the section L9 to L11 (Fig. 5f)
The key code UKLD of the lowest pressed key on the upper keyboard is the circuit
It is output from 24. In the case of the example in Figure 7, the upper key is pressed as shown in figure f.
The key code UKLD for the lowest pressed key on the board is generated.
In other words, until the first key code A#5 appears
The content of the key code UKLD is all “1”.
Then, the first key code A#5 is memorized and updated.
When the E5 key code arrives, the comparison circuit 63
A<B is established, and the key code of E5 is the true key.
Remembered as code UKLD. If no keys are pressed on the upper keyboard,
The condition of the second circuit 65 is never satisfied, and the
The contents of the memory circuit 64 are always all "1"s.
All of the output key codes UKLD of the temporary memory circuit 64
The AND circuit 68 that inputs the bit is the key code.
The content of UKLD is all “1” (in other words,
(no keys are pressed on the upper keyboard).
This is a circuit that outputs the upper keyboard all-off signal UKOFF.
Occur. The lower keyboard data gate 25 receives the signal LKT (Fig.
(see i) includes a gate 69 whose conduction is controlled by
and channels L9 to L11 dedicated to the lower keyboard.
Assigned key code N₁~B₃and key on
signal KO₁Select and output only. lower keyboard data game
Key code of the key pressed on the upper keyboard selected in step 25
Octave chord B of LKD₁~B₃is not used at all
Note code N₁~N_Four(LKNC) only
LK/UK data conversion circuit 30 and LK/UK data
data conversion prohibition control circuit 31. In the LK/UK data conversion circuit 30, the circuit
Upper keyboard lowest pressed key key code given from 24
UKLD octave chord B₁~B₃Partial ULOC of
is a subtracter 70 and a selector for octave down.
It is added to the A input of 71. Also, the lowest key code
UKLD note code N₁~N_FourThe portion of ULNC is the ratio
It is added to the A input of the comparison circuit 72. B of comparison circuit 72
Input is from the lower keyboard data gate 25 to the lower keyboard pressed key.
The note code LKNC is given. selector
The output of the subtracter 70 is given to the B input of 71.
Ru. Is the subtractor 70 the value of the octave code ULOC?
Subtract 1 from the above to get the value one octave lower, ULOC-1.
Ru. A comparison circuit 7 is connected to the selection control input of the selector 71.
2 outputs are given. The comparison circuit 72 has A>B.
When the output “1” is generated, the A input of the selector 71
(i.e. ULOC). Other than A>B
In other words, when A≦B, the output of the comparison circuit 72 is
“0”, and the B input of selector 71 (that is,
Select ULOC-1). The comparison circuit 72 detects the note code of the pressed key on the lower keyboard.
The note name represented by LKNC is the note of the lowest pressed key on the upper manual.
Is it lower than the pitch name represented by the top chord ULNC?
Determine. The note name of the key pressed on the lower keyboard is the lowest pressed on the upper keyboard.
When it is lower than the note name of the pressure key, that is, ULNC>
When LKNC, A>B holds true in the comparison circuit 72.
However, the selector 71 selects the octave of the lowest pressed key on the upper keyboard.
Select and output the web code ULOC as is. Sele
Octave code selected and output from Kuta 71
B₁~B₃is the note code of the key pressed on the lower keyboard of LKNC.
The combination creates a new key code UKCD1
do. The note name of the key pressed on the lower keyboard is the lowest pressed key on the upper manual.
If it is the same as or higher than the pitch name, i.e.
When ULNC≦LKNC, selector 71 selects the upper key.
An octave below the lowest pressed key on the keyboard.
Select and output the cutter code ULOC-1. still,
The pitch relationship of the 12 note names is the note code size in Table 1.
As shown in the sub-relationships, C# is the lowest and C is the highest.
ing. In the above manner, the lower one of the lowest pressed keys on the upper keyboard is
Adjust the octave of the keys pressed on the lower keyboard so that they are within the quart.
Changed tarb and new key code UKCD1
It is formed. This key code UKCD1 is the gate
73. Enable input of gate 73
(EN) is the LK/UK data conversion inhibition control circuit 3.
Enable signal ENB from 1 is input. In the LK/UK data conversion inhibition control circuit 31
Therefore, one input of the comparator circuits 74, 75, 76 has an upper
The note code ULNC of the lowest pressed key is entered for each key.
One input of comparison circuits 77 and 78 is the upper keyboard.
The note code UHNC of the highest pressed key is entered respectively.
It will be done. The other inputs of the comparison circuit 74 are the lower keyboard press keys.
Note code LKNC is given from gate 69.
It will be done. Note code LKNC for this key pressed on the lower keyboard
is applied to the semitone upper conversion circuit 79 and the whole tone upper conversion circuit 80.
is input. The semitone conversion circuit 79 is a note code
The note code LKNC represents the value of LKNC.
Convert to a value corresponding to the note name one semitone above the note name. all
The acoustic conversion circuit 80 converts the value of the note code LKNC into
A whole step above the note name represented by the note code LKNC
Convert to the value corresponding to the note name. Note codes N1 to N4 as shown in Table 1
corresponds to the decimal numbers “4”, “8”, “12”, and “16 (0)”.
Response
Because there is something missing, it is a semitone above a certain note name.
To obtain the note code of the note name that is in the pitch relationship of
In this case, the original note name (input of circuit 79) is D#, F#,
For A or C, add 2 to the note code.
For other pitch names, add 1.
stomach. Also, sounds that have a pitch relation on a whole tone of a certain note name
If you want to get the note code for the note name, use the original note name (circuit
80 input) is C#, E, G or A#
Add 2 to that note chord and name the other notes
In this case, just add 3. Semitone conversion circuit 7
9 and the diatonic conversion circuit 80 convert the input note into
A semitone above the chord (LKNC) or
A Lee that outputs note chords above a whole tone.
It can also be configured with only one memory.
Ru. Lower keyboard press output from semitone upper conversion circuit 79
The note code LKNC (C) a semitone above the key is the comparison time.
to other inputs on paths 75 and 77. diatonic conversion
A whole tone above the pressed key of the lower keyboard output from the circuit 80
Note code LKNC (W) is comparator circuit 76 and 7
8 other inputs. Comparison circuits 74 to 78 are
When both inputs match, the match output EQ becomes “1”.
Then, the matching output EQ is input to the NOR circuit 81.
Either input of the NOR circuit 82 becomes “1”
Then, the enable signal ENB becomes “0” and the game
73 is shut off. The comparison circuit 74 selects the note code of the lowest pressed key on the upper keyboard.
Note code of the code ULNC and the key pressed on the lower keyboard
When LKNC matches, enable signal ENB is activated.
Set it to “0” to shut off gate 73 and key code
This is to ban UKCD1. Koto
The output of the comparison circuit 72 (A>B) is “0”.
, one octave lower octave chord ULOC−
1 is selected by the selector 71. Therefore, new
The newly formed key code UKCD1 is the highest key code on the upper keyboard.
Represents the note with the same note name one octave below the low pressure key.
This key code UKCD1 is the comparison circuit.
The gate 73 is blocked by the action of the gate 74. The comparison circuit 75 selects the note code of the lowest pressed key on the upper keyboard.
ULNC and the note code a semitone above the key pressed on the lower manual.
When the key code LKNC (C) matches, the key code
This is to ban UKCD1. Koto
The note name (LKNC) of the key pressed on the lower keyboard is
Interval relationship below semitone of pitch name of low pressure key (ULNC)
It is in. Therefore, the newly formed key code
UKCD1 represents the note a semitone below the lowest pressed key on the upper manual.
If the key code UKCD1 is
This is blocked at step 73. The comparison circuit 76 selects the note code of the lowest pressed key on the upper keyboard.
ULNC and the note code a whole tone above the key pressed on the lower manual.
To detect that the code LKNC (W) matches
belongs to. At this time, the note name of the key pressed on the lower keyboard
(LKNC) is the note name of the lowest pressed key on the upper manual (ULNC)
It is a whole tone below the pitch. Therefore, newly formed
The key code UKCD1 is the lowest pressed key on the upper keyboard.
If the note represents a whole tone below the key code,
UKCD1 is blocked by gate 73. The comparison circuit 77 is connected to the note controller of the highest pressed key on the upper keyboard.
note UHNC and a note a semitone above the key pressed on the lower manual.
To detect that the code LKNC (C) matches
belongs to. At this time, the note name of the key pressed on the lower keyboard
(LKNC) is the note name of the highest pressed key on the upper keyboard (UHNC)
The pitch is a semitone below the newly formed key.
-Code UKCD1 is also a semitone below the highest pressed key on the upper keyboard.
This is the pitch name of . Again, the matching output EQ
Then, the enable signal ENB becomes “0”, so
Key code UKCD1 is blocked. The comparison circuit 78 is connected to the note controller of the highest pressed key on the upper keyboard.
Note code UHNC and a whole tone above the key pressed on the lower keyboard.
To detect that the code LKNC (W) matches
belongs to. At this time, the note name of the key pressed on the lower keyboard
(LKNC) is the note name of the highest pressed key on the upper keyboard (UHNC)
It is a whole tone below the pitch. Therefore, newly formed
The key code UKCD1 is the highest pressed key on the upper keyboard.
It is a whole tone below the key code.
UKCD1 is blocked by gate 73. The same note name as the lowest pressed key on the upper keyboard or a semitone lower.
Rui is a whole step below the key code UKCD1 (i.e.
The reason for prohibiting automatic tones is that multiple tones with close pitches cannot be played.
The sound becomes unclear due to simultaneous pronunciation.
This is to prevent A semitone below the highest pressed key on the upper keyboard
Rui prohibits key code UKCD1 with note name below whole tone.
The reason why it stopped is 1 octave of the lowest pressed key on the upper keyboard.
If you want to generate the below sound (UKHD*), use this option.
Based on UKHD* sound and key code UKCD1
The pitch will become closer to the sound, and if left as is, the generated sound will not be heard.
This is because it becomes clearer. 1st key of the upper keyboard
Select the function that automatically generates the sound below the cube.
If not, that is, if switch 29 is off,
The key code UKHD for the most pressed key on the upper manual (therefore
The default code UHNC) is also not generated, so
Lower keyboard note code from comparison circuits 77 and 78
No matching output EQ occurs in response to LKNC.
keys a semitone or a whole tone below the most pressed key on the upper manual.
- Code UKCD1 will not be banned. In addition, in this example, the automatic tone is higher than the lowest pressed key on the upper keyboard.
(UKCD1) will not go up, but if it goes up
If the circuit is changed so that the upper keyboard
Automatic tone a semitone or whole tone above the lowest pressed key
Prohibition control circuit 31 to also prohibit (UKCD1)
can be configured. By the way, the upper keyboard is the best
The key code is higher than the note one octave below the pressed key.
This is because the automatic sound based on UKCD1 becomes higher.
This may also occur in the embodiments of . Therefore, the upper keyboard
Supports note names a semitone or a whole tone above the most pressed key
The key code UKCD1 is also prohibited.
A control circuit 31 may also be configured. The NOR circuit 81 contains the outputs of the comparison circuits 74 to 78.
In addition to EQ, the lowest note latch circuit 24 of the upper keyboard
Upper keyboard all-off signal UKOFF and lower keyboard data
Key-on signal of the lower keyboard selected by gate 25
The signal obtained by inverting LKON with inverter 82 is input.
be done. Therefore, no keys are pressed on the upper keyboard.
If not (UKOFF is “1”) or the lower keyboard
The key code (N1 to B3) is the latch circuit 49 (the
(Figure 4) is not output (LKON is
“0”) also the enable signal ENB becomes “0”,
Gate 73 is blocked. In the LK/UK data conversion circuit 30, the game
Key code selected and output at 73 (UKCD2)
is input to gate 83. Gate 83 is delayed
It is controlled by a signal from a control circuit 32. automatic
Delay control if you do not have the function to delay the sound.
The circuit 32 does not work and the gate 83 is always in a conductive state.
Become. In other words, the delay control circuit whose details are shown in FIG.
Delay function selection switch 84 is turned off at path 32.
In this case, the delay control signal DLY is “0” and the
The inverter 85 attached to the gate 83 in Figure 6
The signal DLY is inverted and gated through the OR circuit 86.
“1” is always added to the control input of gate 83, and the gate
83 is always conductive. First, we will explain the case where the delay function is not applied.
Ru. In that case, the key selected and output at gate 73
Code UKCD2 always passes through gate 83 and
LK/UK as a moving sound key code (UKCD*)
It is added to the conversion data gate 33. LK/UK conversion
The data gate 33 is controlled by the output of the OR circuit 88.
It includes a controlled gate 87. OR circuit 8
8 is the signal Y from the timing signal generation circuit 21.
28, Y31, Y34, Y37, Y40, Y4
3, Y46 (see FIG. 5e) is input. this
These signals Y28 to Y46 are sent to the latch circuit 4 in FIG.
9 to keys for each lower keyboard channel L9 to L11
-The timing at which codes N1 to B3 are sent (the
(see Figure 5 f). Dedicated channel for each lower keyboard
Turn on the key codes (LKD) for channels L9 to L11.
Key code for automatic sound obtained by changing the cube
The code UKCD* corresponds to the signals Y28 to Y46.
gate 87 in a time-sharing manner every three time slots.
is output from. Output from gates 87 and 33
Figure 5q shows the timing of the key code UKCD*.
Shown below. Here, the LK/UK data in the example in Figure 7
Conversion circuit 30 and LK/UK conversion data gate 3
The states of various signals of No. 3 are shown in g to k of the figure. lower keyboard
In data gate 25, channels L9, L
2, Lower keyboard press key E3 assigned to L5,
C3 and G3 are lower keyboard press keys key code LKD.
7g as shown in FIG. 7g. In this example
As the key code UKLD for the lowest pressed key on the upper keyboard
E5 is stored in the temporary storage circuit 64 of the latch circuit 24.
(Fig. 7f). Lower keyboard press keys E3, C
3. The note names E, C, and G of G3 are the lowest pressed keys on the upper keyboard.
Same as pitch name E or higher than E (see Table 1)
Therefore, in the selector 71, the output from the subtracter 70 is
The octave chord of the lowest pressed key E5 on the upper keyboard (B
3, B2, B1="011") lowered by one octave.
Octave code ULOC-1 (B3, B2, B1
= “010”). Therefore, the entrance of gate 73
Octa of key code UKCD1 given to power side
-B code B3, B2, B1 are all “010”
Yes, key code UKCD as shown in Figure 7h
1, E4, C5, and G4 are obtained (see Table 2).
(see). In addition, the lower keyboard press key E3 and the upper keyboard press the lowest key
Since key E5 has the same note name, the key code for E4 is
Enable signal ENB is “0” in response to UKCD1
However, C, G, and E are more than a whole pitch apart.
Therefore, it corresponds to C5 and G4 key code UKCD1.
Then, the enable signal ENB becomes “1” (7th
Figure i). Therefore, the key code output from gate 73
The code UKCD2 is connected to C5 and G as shown in Figure 7j.
E4 is prohibited. This C5 and G
4 key code UKCD2 is signal Y37 and Y40
is selected by the gate 33 at the timing of
Set the automatic tone key code UKCD* as shown in
C5 and G4 are output from the gate 33. Upper keyboard output from upper keyboard data gate 22
Key code UKD of pressed key, highest note conversion data game
The highest pressed key on the upper keyboard output from port 27
Key code UKHD* and LK/ below the cutter
Key code output from UK conversion data gate 33
The code UKCD* has one set of key codes in OR circuit group 28.
code bus 89 (corresponding to key codes N1 to B3)
(consisting of 7-bit lines). No.
Shown in Figure 5 o, p, q or Figure 7 c, e, k
Each key code UKD, UKHD*, UKCD*
The timing is off by 3 bit times.
Different key codes will not overlap. Next, a case in which a delay function is applied will be described. slow
When applying the delay function, use the delay function selection switch shown in Figure 8.
switch 84 and set the delay control signal DLY to “1”
Make it. When the signal DLY becomes “1”, as shown in Fig. 6.
The output of the inverter 85 becomes "0", and the AND
path 90 becomes operational. Other of AND circuit 90
A delay gate signal is input from the delay control circuit 32.
DLG is given, and gate 83 uses this design.
Controlled by erase gate signal DLG. No.
In the LK/UK data conversion circuit 30 in Figure 6,
Key code given from gate 73 to gate 83
UKCD2 is also input to the 7-input type OR circuit 91.
be done. Some kind of key code from gate 73
UKCD2, OR time when N1 to B3 are output
The output of path 91 becomes “1”, which is the automatic tone key.
Input to delay control circuit 32 as on signal AKON
be done. In the delay control circuit 32 shown in FIG.
The on signal AKON is the data of latch circuits 92 to 98.
are input to data input D, respectively. Each latch circuit 92~
Key code UKCD for strobe input S of 98
Signals Y28 and Y3 corresponding to the output timing of 2
1, Y34, Y37, Y40, Y43, Y46
Add each separately. Key code LKD of the key pressed on the lower keyboard
Automatic tone key code formed based on
UKCD2 has a dedicated channel for the lower keyboard as shown in Figure 5f.
Occurs in response to the timing of channels L9 to L11.
Ru. Signals Y28, Y31...Y46 are also on this lower keyboard
Dedicated individual channels L9, L12,...L11
occurs in accordance with the timing of
The lower keyboard key code LKD for channels L9 to L11 is also available.
The key code UKCD2 (maximum
each of the key-on signals AKON corresponding to 7 pieces)
is securely latched in each of the latch circuits 92 to 95.
be done. Key-on signal generated in a time-division manner
AKON is directly connected to the latch circuits 92 and 98.
be washed away. Therefore, the outputs of latch circuits 92-98
If you look at it, it corresponds to the automatic sound (UKCD2) that is being generated.
``1'' continues to be ``1'', and other
is “0”. In the example of Figure 7, channel L
C5 and G4 key codes corresponding to 2 and L5
Since UKCD2 is generated, the key-on signal
AKON is generated as shown in the figure. obey
In that case, the lock is activated in response to signals Y37 and Y40.
Key-on AKON is latched in the circuits 95 and 96.
be done. Setup is performed corresponding to each latch circuit 92 to 98.
Set-type flip-flops 99 to 105 are provided.
It is being In addition, the outputs of the latch circuits 92 to 98
are input to differentiating circuits 106 to 112, respectively. slight
The signals are input to branch circuits 106 to 112, respectively. differential times
Although only the circuit 106 is shown in detail, other circuits 107 to 1 are shown in detail.
12 has the same configuration, and the latch circuits 92 to 98
1μs width when output rises from “0” to “1”
outputs a pulse of Each differentiating circuit 106 to 112
The output of is applied to the OR circuit 113. Keiko
If UKCD2 is newly generated, the latch time will be
The output of the path (any one of 92 to 98) is “0”
It rises to “1” from Respond based on this
From the differential circuit (one of 106 to 112)
A “1” pulse is generated and output from the OR circuit 113.
Powered. Therefore, the output of the OR circuit 113 is newly
Key code UKCD2 has been generated (New
NKON). OR circuit 1
The output “1” of 13 is sent to AND circuits 114 to 120.
Added. Other inputs of AND circuits 114 to 120
For power, the outputs of latch circuits 92 to 98 are connected to an inverter.
An inverted signal is given to each AND circuit 114.
~120 outputs are flip-flops 99~105
is applied to the reset input (R). Therefore,
Key-on signal when U key-on NKON
Latch circuit that does not remember AKON (92~9
Out of 8, the output is “0”)
Pflops 99-105 are reset. The flip-flops 99-105 are set as follows.
Remember the key-on signal AKON as described below
This corresponds to latch circuits 92 to 98.
In terms of
Ru. AND circuits 121 to 127, OR circuit 128
~132, inverter 133~138, 146~
152 and delay flip-flops 139-145
Set flip-flops 99-105 by
A priority circuit is configured for control. Priority order
The highest rank is flip-flop 99, and the following 1
00, 101, 102, 103, 104, 105
The order is Any of AND circuits 121 to 127
When the signal “1” is output from the
Flip through AND circuits 153 to 159
Signal to set input (S) of flops 99-105
“1” is given. AND circuit 122-127
has a higher priority than that AND circuit 12
The outputs of 1 to 126 are connected to OR circuits 128 to 132 and
input via inverters 133 to 138.
Then, the outputs of AND circuits 121 to 126 are “1”
(set signal), the lower AND circuit is
All paths 122-127 are rendered inoperable.
All AND circuits 121 to 127 are rendered inoperable.
ing. To other inputs of AND circuits 121 to 127
corresponds to the outputs and self of the latch circuits 92-98.
The outputs (Q) of flip-flops 99 to 105 are
Delay flip-flops 139-145 delay and update
The signals inverted by inverters 146 to 152 are added to
available. Therefore, a certain flip-flop 99~
Once 105 is set, its flip-flop
AND circuits 121 to 127 corresponding to the
becomes impossible, and the lower AND circuit 122
Outputs of latch circuits 93 to 98 among ~127 are
Among the items marked as “1”, the one with the highest priority is activated.
It becomes possible to create Thus, in order according to priority
A set signal is generated from the AND circuits 121 to 127.
be born. The other inputs of the AND circuits 153 to 159 include
The oscillation pulse of the oscillator 160 is shaped by the differentiating circuit 161
The timing pulse TP is input. oscillator
160 has frequency adjustment in the range of 2ms to 16ms
oscillates a relatively slow clock pulse that is possible. slight
In the branch circuit 161, the pulse oscillated from the oscillator 160 is
timing signal Y near the rising edge of the pulse.
1 (Fig. 5 e), select only once, and type
Obtain ming pulse TP. Therefore timing pulse
TP has the same period as the oscillation output of the oscillator 160.
and a pulse with the same pulse width (1 μs) as signal Y1.
It's Luz. From any one of AND circuits 121 to 127
The set signal being output is a timing pulse.
When TP occurs, the corresponding AND circuit 15
Flip Flop 99-10 via 3-159
5 is supplied to the set input (S). Therefore, or
Flip-flops 99-105 have been set.
Flip-flop 10 lower than that since then
There is a timing delay before 0 to 105 is set next.
When the period is about 2 to 16 ms, which is equal to the period of the clock pulse TP.
There is a delay. This flip-flop 99-10
Due to the delay in the set timing in step 5, automatic
The key code for sound UKCD* is shifted in time.
Occurs in sequence and starts producing multiple automatic tones (chords)
This produces the effect of sequentially shifting the points in time. In addition, once set
The flipped flip-flops 99-105 are then reset.
The set state is maintained until it is set. Set output of flip-flops 99-105
(Q) is input to AND circuits 162 to 168, respectively.
It will be done. To other inputs of AND circuits 162 to 168
are input to the corresponding latch circuits 92 to 98, respectively.
The same signals Y28, Y31, Y34 as
...Y46 is input separately. These and times
Paths 162-168 are connected to each flip-flop 99-1.
05 output to the original time division timing (Fig. 5 f)
The timing of the lower keyboard dedicated channels L9 to L11 shown below
This is a circuit to return the output to
Delay gate signal via OR circuit 169
Supplied as DLG to the AND circuit 90 in Figure 6.
Ru. Gate 83 of LK/UK data conversion circuit 30
is the timing of this delay gate signal DLG.
Continuity is controlled. Taking the case of FIG. 7 as an example, the delay control circuit 32
The operation is shown in FIG. 9. As shown in Figure 7j
The key code shown in Figure 7 corresponds to UKCD2.
Automatic key-on signal AKON, which is generated to
When the time scale is reduced, it is shown in Figure 9a.
Become. Lower keyboard dedicated channels L2 and L5
Key-on signal generated in response to timing
AKON is latched based on signals Y37 and Y40.
latched in circuits 95 and 96, respectively. That's it
If the contents of latch circuits 95 and 96 at
In this case, the new key-on signal is
The signal NKON is generated from the OR circuit 113. For latch circuits 95 and 96, 95 has priority.
At first, the signal “1” is output from the AND circuit 124.
and the AND circuit 125 is connected to the OR circuit 130 and
is disabled via inverter 136.
Ru. Timing pulse TP as shown in Figure 9c
occurs, the signal from the AND circuit 124
AND circuit 156 outputs “1” due to “1”
Then, flip-flop 102 is set. Below
After that, the flip-flop 102 is operated as shown in FIG. 9d.
It will be in the set state. to timing signal Y37
Therefore, the output (Q) of flip-flop 102 is
selected by the control circuit 165, as shown in FIG. 9f.
The delay gate signal DLG is obtained. At first
Delay gate signal DLG corresponding to signal Y37
Therefore, from gate 33 (Figure 6)
The key code UKCD* for the automatic sound that is output is
As shown in Figure 9g, only those corresponding to C5 are available.
Ru. Flip-flop 102 is set
As a result, the delay flip-flop 142 and the inverter
The AND circuit 124 becomes inoperable via the
Now, the AND circuit corresponding to the latch circuit 96 is
Path 125 becomes operational. After a few ms have passed, the timing pattern returns again.
Rusu TP occurs. And circuit 125 this time?
These set signals are sent to the free circuit via the AND circuit 157.
is applied to the top flop 103 and is shown in FIG. 9e.
The flip-flop 103 is set as follows.
Ru. From then on, follow timing signals Y37 and Y40.
Therefore, the output Q of flip-flops 102 and 103 is
selected by the AND circuits 165 and 166, and
As shown in , there are two corresponding to signals Y37 and Y40.
The delay gate signal DLG is generated, and
Key code UKCD* for C5 and G4 as shown in
is output from the gate 33 (FIG. 6). More than
In this way, automatic tones C5 and G4 are played one by one in order.
pronounced with a delay. This delay time is shown in Figure 8.
Possible by adjusting the oscillation period of the oscillator 160.
be changed. In the example shown in Fig. 7, the automatic tone key code generation circuit is
To make it easier to understand the operation of path 16 (Figure 6)
, two keys (A#5 and E5) are pressed on the upper keyboard.
It is assumed that But this is a special case
However, the upper keyboard is generally used for playing melodies.
The lower keyboard is used for playing chords, so the upper
Only one key on the keyboard can be pressed at a time. upper keyboard
If only one key is pressed, the highest pressed key
(UKHD) and the lowest press key (UKLD) are the same key.
Ru. reassignment circuit FIG. 10 shows the allocation standard in the reallocation circuit 17.
Preparation circuit 34, key code storage circuit 35, comparison circuit
36 and the allocation control unit 37.
be. From the OR circuit group 28 shown in FIG.
The allocation preparation circuit 3 of FIG.
Key code given to gate 170 in 4
The timing of UKD, UKHD*, and UKCD* is
Figure 5 shows a state in which o, p, and q are multiplexed, and the 11th
The structure is as shown in Figure a. That is, each key
-The time width of the code is the width of one time slot (1μs)
and they are for 48 time slots (48μs)
is supplied in one time-sharing manner, and the time-sharing supply is
Repeated every 48 time slots. Assignment preparation session
At line 34, a 1 μs wide key is applied to bus 89.
The width of the code UKD, UKHD*, UKCD* is
Expanded formatting to a time width close to 48μs suitable for allocation processing
do. Key code UKD given to bus 89,
UKHD*, UKCD* is gate 170, OR circuit
16 stage/7 bit shift via group 171
It is stored in register 172. shift register 1
Storage to 72 is controlled as follows. Black
Shift driven every 1μs by Tsuku pulse φ
The output of the shift register 172 is sent to the OR circuit 173.
Added. The output of the OR circuit 173 is an AND circuit
Added to 174. Other inputs of AND circuit 174
Power has 48 time slots, first 16 time slots
signal H1 (see Figure 5k) corresponding to
has been entered. All 16 shift registers 172
If no key code is stored on the stage
If the signal H1 is being generated, the condition of the AND circuit 174 is
It has never been established. The output of the AND circuit 174 is passed through the OR circuit 175.
and is input to delay flip-flop 176. slow
The output of the extended flip-flop 176 is AND circuit 1.
77, self-maintained via OR circuit 175
However, the signal Y48 is input to the other input of the AND circuit 177.
(Fig. 5e) is inverted, and the signal Y48 is input.
Self-holding at the end of 48 time slots
is canceled. Contents of shift register 172 are empty
When , as mentioned above, the AND circuit 174
Since the signal “1” is not generated in the delay flip
The output of flop 176 is always "0". The output of delay flip-flop 176 is an inverter.
It is inverted by the input circuit 178 and input to the AND circuit 179.
It will be done. Final time slot “48” (signal Y48
timing), the output of the inverter 178 is
If it is “1”, the key code is stored in the shift register 172.
The code is not remembered at all (no key code).
NOKC). AND circuit 179
Signal Y48 is input to the other input of
When lip-flop 180 is in the reset state,
– Signal if key code signal NOKC is “1”
From the AND circuit 179 at the timing of Y48
“1” is output and flip-flop 180 is set.
be tested. No key code signal NOKC, un
The set signal SET and output from the code circuit 179
An example of the state of the flip-flop 180 is shown in the 12th
Shown in Figures a, b, and c. The output Q of flip-flop 180 is a delay flip
The load signal is delayed by 1μs by the flop 181.
of gate 170 as LOAD (see Figure 12d).
Supplied to enable input (EN). Also,
The gate signal LOAD is passed through the OR circuit 182.
applied to the enable input (EN) of the
Ru. Furthermore, the output of delay flip-flop 181
(LOAD) is applied to AND circuit 184. a
A signal Y48 is applied to the other input of the control circuit 184.
and flip-flop 180 is set.
When 48μs elapses in this state, the next signal Y48 is activated.
When the condition of the AND circuit 184 is satisfied, the reset
A reset signal RESET (FIG. 12e) is generated.
In addition, when resetting, the
The AND circuit 179 is deactivated and the reset signal is
is becoming a priority. Therefore, flip
Flop 180 remains set for only 48 μs.
In addition, the load signal LOAD is also generated for only 48 μs. When the load signal LOAD is generated, the game
Both ports 170 and 183 become conductive. gate 183
is the output of the final stage of shift register 172.
is given, and from the gate 183 the OR circuit group 17
1 to the first stage of shift register 172.
He is now returning to Ji. Therefore, low
While the LOAD signal is being generated, the shift register 17
2 memory self-retention and key code from bus 89
reading is performed at the same time. Shown in Figure 11a
The key code (UKD,
UKHD*, UKCD*) is a 2-bit time interval
Gate 170
By simultaneously conducting 183 and 183, different data can be obtained.
There will be no inconvenience caused by overlapping data. load signal
48μs during which LOAD occurs (from Y1 to Y48
Shift register 1 during the period (timing of )
The state of input data to 72 is shown in FIG. 11b.
In addition, in order to distinguish each key code in Figure 11a,
Assign a reference number from 1 to 15 for each key code.
Ta. First, for the first 16 μs (signal H1 shown in Figure 5k)
timing), enter the key codes with reference numbers 1 to 5.
The code is connected to the shift register via bus 89 and gate 170.
input to the star 172. The next 16 μs (see Figure 5)
In the timing of signal H2 shown in FIG.
10 key code via bus 89, gate 170
and is input to the shift register 172, and in the interval
The reference number previously stored in the shift register 172
Key codes numbered 1 to 5 are returned via gate 183.
The input is returned. The last 16μs (signal shown in Figure 5m)
H3 timing), reference numbers 11 to 15
The key code is transmitted via bus 89 and gate 170.
input to the shift register 172, and in between
Reference numbers 1 to 1 stored in shift register 172
10 key code returns through gate 183.
Powered. In this way, the load signal LOAD is generated.
The key code (UKD,
UKHD*, UKCD*) (up to 15) are all
is stored in the foot register 172. Key code stored in shift register 172
is output from the final stage, the OR circuit 17
3 becomes “1”, and this OR circuit 173 outputs “1”.
The AND circuit 17 outputs “1” when the signal H1 is generated.
Output from 4. First shift register 172
Assuming that three key codes are stored in the
An example of the output of the control circuit 174 is shown in FIG. 12f.
vinegar. The output of the AND circuit 174 is sent to the AND circuit 186.
join. The other input of the AND circuit 186 has a fritz
Output Q of flop 187 and key-off test signal X
A signal X, which is an inverted version of , is added. flipflops
187 is periodically set by signal Y48.
Initially, it is in the set state. Ki again
-Key-on test signal X from coder 11 (Figure 1)
In the normal state where no signal is generated, the signal
It is “1”. Therefore, from the AND circuit 174, the
When the signal “1” is output for the first time, the AND circuit 17
When the signal “1” is first output from 4, AND
The condition of circuit 186 is satisfied and the data latch pulse
One DL (Fig. 12h) is generated. datarats
The chip pulse DL is the strobe input of the latch circuit 188.
At this time, the shift register 172
One key input to the latch circuit 188
- Latch the cord. At the same time, the data
Output of inverter 189 at timing of pulse DL
becomes “0”, and the memory retention gate 183 becomes “0”.
When the key is shut off and latched in the latch circuit 188,
-Clears the memory of the code in the shift register 172.
a. Also, the data latch pulse DL is delayed
Flip-flop via flip-flop 190
187 reset input R and flip-flop
The output Q of the switch 187 is immediately set to “0” (the first
Figure 2g). This causes the AND circuit 186 to become inoperable.
In the end, the first part (reliability) was completed within 48 μs.
data latchper only once during the period of No. H1).
Rus DL is generated. The key code latched in the latch circuit 188 is 1
Since one shift register 172 erases the next
At the timing of signal H1, as shown in Fig. 12f,
Two pulses are generated from the AND circuit 174.
Ru. Then, as above, the data latch pulse is
DL is generated and another key command is applied to the latch circuit 188.
The key code will be latched and the memory of that key code will be shifted.
It is cleared in the register 172. Further next signal
At the H1 timing, the output voltage of the AND circuit 174 is
The number of pulses becomes one, and the data corresponds to this pulse.
A latch pulse DL is generated and the latch circuit 188
The memory key code of the key code is rewritten and the key code of the key code is rewritten.
The memory is cleared in shift register 172. child
In this way, the memory of the shift register 172 becomes empty.
The data latch pulse DL is generated approximately every 48μs.
It will be done. The memory of shift register 172 becomes empty.
And, as above, if the load signal LOAD is 48μs
The key code of key code bus 89
(UKD, UKHD＊, UKCD＊) is shifted again.
The data is captured in the register 172. Latch circuit 188
An example of the key code UKC output from
Shown in Figure i. Each key code (A#5, C5, G
4) is approximately from signal Y48 to the next Y48.
Is it the same figure that has been enlarged to a time width of 48 μs?
I can understand it. Note that the last latched key code
In case of G4, the next data latch pulse DL is generated.
It continues to be latched until
In short, the minimum time required for the allocation process (this
In the example, approximately 32 μs from signal H2 to H3) is confirmed.
If it's maintained, it doesn't matter if it's longer than that.
do not have. By the way, in the allocation process at the later stage,
In order to perform key detection, the inverse of the key-off test signal
The conversion signal X is input to the AND circuit 186, and
The content of the tsuchi circuit 188 is this key-off test signal
It is now cleared by to this
Therefore, when the key-off test signal X is generated, the latch time is
All outputs of line 188 are “0” and the key code is
The UKC is not sent. Also, Ann
Since the code circuit 186 becomes inoperable, the data
Tsuchipulse DL is also never generated. The key code UKC whose time width has been expanded is
-A input of selector 191 of code storage circuit 35
and the A input of the comparator 192 of the comparison circuit 36 and OR
It is input to circuit 193. Key code memory circuit 3
5, comparison circuit 36, allocation control section 37 and thirteenth
A circuit consisting of a truncation circuit 38, the details of which are shown in the figure.
The key code supplied from the allocation preparation circuit 34
7 upper keyboard channels (2nd
In order to allocate the data appropriately to the time division timing shown in Figure b)
This is the first circuit. These allocation circuits 35~
38 is the well-known Japanese Patent Application No. 52-93992 (Japanese Unexamined Patent Application No. 54-
No. 28614) (name of invention "electronic musical instrument") in the specification
The same technical concept as the “pronunciation assignment circuit” shown in
The structure is based on the concept, so its detailed operation is
The work can be easily understood from the above-mentioned specification which is publicly known.
Dew. Therefore, it will be briefly explained in this specification. The key code storage circuit 35 has selectors 191 and 1
6 stage/7 bit shift register 194
Contains and assigns to each channel dedicated to the upper keyboard.
The entered key code is stored in this shift register 194.
be remembered. The output of shift register 194 is select
input to the B input of the shift register 191.
94 and stored. Allocation control unit 3
Selector when load signal LD is given from 7.
191 A input is selected and B input is prohibited. General
Initial charge, which normally occurs only at power-on.
A signal IC is “0” and the output of NOR circuit 195 is
When the power becomes “1”, the B input of the selector 191 is selected.
and maintain the memory in the shift register 194. The output of the shift register 194 is the output of the comparator 192.
Added to B input. The comparator 192 indicates that A=B.
output “1”. A=B means allocation preparation
The key code UKC supplied from circuit 34 is already
What is stored in the key code storage circuit 35?
means. The AND circuit 196 includes the comparator 192.
Output, OR circuit 193 output, upper keyboard dedicated channel
The signals representing the channel time-division timing (Figure 2b)
The number YUK (Figure 5 n) is input. some key
OR circuit 1 if code UKC is given
The output KON of 93 is "1". Therefore, comparison
The coincidence detection output (A=B) of the device 192 is exclusively for the upper keyboard.
Key that belongs to the channel and is not "0"
Unknown if generated under code UKC.
A match signal EQ is generated from the code circuit 196. still,
The shift register 194 receives the clock pulse φ.
key code UKC.
and assigned key codes (UKC) for all channels.
*) Comparison with signal H3 (Fig. 5 m) at the latest
complete before it occurs. Match signal EQ and key code detection signal KON are
The signal is input to the command circuit 197. AND circuit 197
Other inputs include shift lever as key-on memory.
Key-on signal KO1* from register 198 is input
be done. Time slot for a certain upper keyboard channel
The conditions for AND circuit 197 are satisfied in
If the currently supplied key code UKC is
means it is already assigned to the channel
are doing. Therefore, in such a case, the load signal
Does not generate LD. The output of the AND circuit 197 is turned on.
delay filter via the circuit 198 and AND circuit 199.
The data is stored in the lip-flop 200. and circuit
The output “1” of 197 is the delay flip-flop 20.
Once stored at 0, the timing of signal Y48
The AND circuit 199 is operated by the inverted signal Y48.
is stored until it becomes inactive. Therefore, on the spot
In this case, the AND circuit 20 is connected via the inverter 201.
2,203 becomes inoperable and the load signal LD is generated.
Not born. The currently supplied key code UKC is still the upper key
It cannot be assigned to any channel of the board-only channel.
If not, the output of the AND circuit 197 is always
“0” and the output of inverter 201 is “1”
It is. Therefore, the conditions for AND circuit 202 are satisfied.
and corresponds to the generation period of signal H3 (Fig. 5 m).
and the channel whose key has already been released (KO1*
is “0”) and the upper key to be truncated
AND circuit 203 corresponding to the board-only channel
One load signal LD is generated. Trunque
The channel to be exported is the truncate shown in Figure 13.
truncate channel provided from the gate circuit 38.
It is designated by the channel designation signal TR. this signal
TR is the upper keyboard tone (auto tone) that has already been assigned.
), the oldest key-released note (automatic tone is
In reality, it does not directly correspond to key operations, but the key
When the key release signal KO1* becomes “0”, the key is released.
(considered) in sync with the allocated channel time.
generated. This truncated channel designation signal
No. TR is connected to AND circuit 2 via AND circuit 204.
03 and a single upper keyboard from the same circuit 203.
Load signal LD corresponding to dedicated channel time
generate. This load signal LD is the OR circuit 20
5. Delay flip-flop via AND circuit 206
It is stored in the CPU 207 and sent via the inverter 208.
to disable AND circuit 204 and 203.
Ru. Therefore, the load signal LD is only for one upper keyboard.
Occurs only once, corresponding to the channel time.
stomach. According to this load signal LD, key code UKC
is stored in the shift register 194, and the OR time is
“1” is sent to the shift register 198 via the path 209.
(Key-on signal KO1*) is memorized. instructor
and enter the key code UKC in the appropriate upper keyboard channel.
will be assigned. Shift as key-on memory
Storage in register 198 is carried out via AND circuit 210.
key-off from the AND circuit 211.
Cleared when detection signal KOF is output. The load signal LD is keyed via the OR circuit 212.
On shift register 213 as temporary memory
be remembered. The memory of this shift register 213
is cleared once every time key-off test signal X is generated.
It will be done. In other words, the key-off test signal is sent to the AND circuit 214.
No. X and signal H2 are input, and key-off inspection signal X
Output from AND circuit 214 when
By “1”, inverter 215 and AND circuit
Self-holding of shift register 213 via 216
The loop is broken and all 16 steps of the register 213 are
All of Aji's memories are temporarily cleared. after that,
assignment before the next key-off test signal X is generated.
Same key code UKC as already used key code UKC*
arrives, the output of the AND circuit 197 becomes “1”
Then, via the AND circuit 217 and the OR circuit 212,
"1" is stored in the shift register 213.
Ru. This means that the key associated with that key code UKC is still
means that it is being pressed. However, apart
Regarding key codes that are treated as locked
is not supplied with the same keycode UKC, so
Corresponds to the channel to which that key code is assigned.
The memory of shift register 213 has been cleared.
It remains as it is. Therefore, in that case, the next key-off detection
When scanning signal X is generated, it corresponds to the corresponding channel.
The output of the shift register 213 is “0”.
The output of the inverter 218 becomes “1” and the
The command circuit 211 becomes operational. AND circuit 2
The other input of 11 is from the shift register 198.
Output of key-on signal KO1* and AND circuit 214
Power is added, and even though the key is off, it is still
Key-on handling (KO1* is “1”)
The key is turned off from the AND circuit 211 on the condition that
Generates detection signal KOF. This key-off detection signal KOF is the OR circuit 219
Shift register as key-off memory via
220. key of shift register 220
-Off memory signal KOFM is passed through AND circuit 221.
However, the information corresponding to the channel is
When load signal LD is generated, inverter 2
It is cleared by a signal from 22. Furthermore, Keogh
When the KOF detection signal KOF is generated, until just before that
The key-off memory for the channel was “0”
New key o from AND circuit 223 on the condition that
NKF signal is generated. In the truncate circuit 38 shown in FIG.
10, which is supplied from the allocation control unit 37 in FIG.
The key-on memory signal KOFM is the input signal of the gate 224.
input to cable input EN and AND circuit 225.
The AND circuit 22 is used for the new key off signal NK.
6 is input. 4-bit adder 227, game
224, 16 stage/4 bit shift register
A counter consisting of a counter 228 is provided for each channel dedicated to the upper keyboard.
Release the key after releasing the key assigned to the Yannel.
Displays the number of times other keys have been released in hours and minutes for each channel.
This is to count the percentage. Therefore, Schiff
Holds the maximum value in the register 228
The key assigned to the channel is the oldest key that was released.
It can be said that it is something that In addition, turn on the power
At one time, all 16 stages of shift register 228
is the minimum based on the initial clear signal IC.
It is preset to the value “0001”. This is initially
Specify truncate channel in channel
This is to enable signal TR to be generated. New key off signal NKF is when a certain key is released.
the upper keyboard exclusive channel to which that key is assigned.
Generated only once, synchronized with channel time. obey
From the adder 227 and shift register 228
This new key off signal in the counter becomes
By counting the number of NKFs, the number of key releases can be calculated.
can be numbered. AND circuit 226, 22
9. New key off signal via OR circuit 230
NKF is stored in delay flip-flop 231.
In the AND circuit 225, when a certain key is released,
(The output of the delay flip-flop 231 is “1”),
Assigned to the upper keyboard channel (YUK is “1”)
Among the keys that have been released, those that are currently being released (KOFM
“1” is output in response to “1”). This and
The output of circuit 225 is provided to adder 227. 1 stage/4 bit shift register 233
and the selector 232 registers the shift register 228.
It stores the maximum value among the estimated values. S
The output of the shift register 233 is the B of the selector 232.
Self-maintained via input. shift register 2
The output of 33 is sent to the upper keyboard dedicated channel via gate 234.
Enter comparator 235 at Yannel's timing YUK
Powered. Comparator 235 is shift register 233
The maximum value stored in and output from the shift register 228
When the count value of each input channel matches
(A=B), corresponding to the timing of that channel.
to generate the truncate channel designation signal TR.
Ru. The shift register is stored in the shift register 233.
If the output of register 228 is larger (A>B),
Signal “1” from comparator 235 to AND circuit 236
is given, and the signal is input via the A input of the selector 232.
The output of the shift register 228 is sent to the shift register 23.
3 is stored. This shift register 233
To rewrite the memory of the grand count value, signal H2 is generated.
The timing of the upper keyboard channel when
Only held at YUK. On the other hand, shift register
The memory of 233 is held by the output “1” of the NOR circuit 237.
It is carried out by. In other words, the AND circuit 236
When the output of is “0”, the output of the NOR circuit 237 is
“1” and via the B input of the selector 232
The maximum value memory of the shift register 233 is self-maintained.
It will be done. The signal Y48 is input to the NOR circuit 237.
The shift register is cleared at the end of one processing cycle.
233's self-holding is released. From the above, valid
The truncate channel designation signal TR is signal H.
Understand that it occurs at the timing of 3.
can. Based on this signal TR, AND circuit 2
Load signal via 04,203 (Figure 10)
Generating LD depends on the generation timing of signal H3.
Since the load signal LD is
can occur. From the key code storage circuit 35 (Fig. 10), the hours and minutes are
Assigned to the upper keyboard dedicated channel that is output separately
Completed key code UKC* and shift register 1
Upper keyboard dedicated channel output from 98 in a time-sharing manner
The details of the key-on signal KO1* of the panel are shown in Figure 14.
The data is supplied to the data multiplexing circuit 39 indicating the data. above this
Occurrence of key code UKC* for keyboard-only channel
As is clear from Figure 2b, the timing is the first
The result will be as shown in Figure 5b. Numbers 3, 4, 6, 7, 1
0, 13, 16 are channels dedicated to the upper keyboard.
Indicates the channel number. Figure 15a shows multiplexed data KC1~
Combine KC4 time slots "1" to "48"
show. In the data multiplexing circuit 39 of FIG.
Note codes N1 to N4 of code UKC* are 2 steps.
Input to stage/4 bit shift register 238
and a 2-bit time delay as shown in Figure 15d.
It is extended and output. Octave chord B1-B
3 and key-on signal KO1* are 1 stage/4 bits
FIG.
The output is delayed by one bit time as shown in c.
Powered. The output of shift register 238 is selected
input to the A input of the shift register 240 and the shift register 23
The output of 9 is applied to the B input of selector 240. Se
As the A input select signal of the collector 240,
The signal 3Y3 shown in d is used and the B input select
Signal 3Y2 is used as the signal. In Figure 5 d
As shown, the signal 3Y2 is time slot "2",
It occurs at “5”, “8”, etc., so the time stamp
Lotto "5", "8", "11", "14", "17"
，
Shift register 23 corresponding to "20" and "23"
Channels 4, 7, 10, 1 output from 9
3, 16, 3, 6 octave chords B1-B3
and the key-on signal KO1* (see Figure 15c) is set.
Selected by the receiver 240 and multiplexed data KC1*~
Output as KC4*. As shown in Figure 5d, signal 3Y3 is a time slot.
Occurs at ``3'', ``6'', ``9''...
Then, time slots "6", "9", "12", "1"
Shift corresponding to ``5'', ``18'', ``21'', ``24''
Channel 4 output from register 238,
Note code N of 7, 10, 13, 16, 3, 6
1 to N4 (see FIG. 15 d) are selected by the selector 240.
Selected and output as multiplexed data KC1*~KC4*
be done. Therefore, the output from the data multiplexing circuit 39
Upper keyboard dedicated channels U4, U7, U10,
Multiplexed data KC1* of U13, U16, U3, U6
~KC4* starts from time slot “4” in Figure 3.
The same tie in exactly the same condition as shown in "24"
Occurred in Muslot "4" to "24"
Ru. In FIG. 14, the C sound data conversion circuit 40 has multiple
Input all heavy data KC1* to KC4* and then click
The NAND circuit 241 which inputs No. 3Y3 and this NAND circuit
Output of the command circuit 241 and data of the lower 2 bits
AND circuit 24 to which KC1* and KC2* are respectively input
It has 2,243. Signal 3Y3 is multiplexed
Note codes N1 to N as data KC1* to KC4*
It shows the timing when 4 appears. data
C note code N4 as KC1*~KC4*
When N1 “1111” is given, NAND circuit 24
1 becomes "0", and the AND circuits 242, 2
43 is made inoperable. Therefore, the note chord of C note
code N4 to N1 are converted from “1111” to “1100”.
The multiplexed data (KC1* to KC4*) is the corresponding C sound data.
It is obtained from the conversion circuit 40. For sounds other than C, press Na.
The output of the AND circuit 241 is “1”, and the output of the AND circuit 241 is “1”.
Paths 242 and 243 are input data KC1*,
Output KC2* as is. The multiplexed data output from the C sound data conversion circuit 40
The data (KC1* to KC4*) are selected by selector 18 (first
It is added to the A input in Figure). To B input of selector 18
is the multiplex signal supplied from the channel processor 13.
Data KC1 to KC4 are input. selector 18
Signal Y applied to A input select terminal SA<sub>Four</sub>−<sub>twenty four</sub>Hata
Continuously from im slot "4" to "24"
This signal becomes “1”, and this signal Y<sub>Four</sub>−<sub>twenty four</sub>flip the
The signal is input to the B input select terminal SB.
Therefore, from time slot "4" to "24"
At the data transmission timing regarding the upper keyboard of
is the upper key supplied from the channel processor 13.
Data about keyboard keys are blocked and reassigned
17 via the C sound data conversion circuit 40.
Multiplexed data of keys pressed on the upper keyboard including automatic sounds provided
KC1* to KC4* are selected by selector 18, and the musical tone is
It is supplied to the generating section 15. Other time slots
For ``1'' to ``3'' and ``25'' to ``48,''
Reference data supplied from the channel processor 13
“1111”, pedal keyboard, lower keyboard, and automatic arpeggi
The multiplexed data KC1 to KC4 related to YO are sent to the selector 18.
is selected and supplied to the musical tone generator 15. Musical tone generator An example of the musical tone generating section 15 is shown in FIG. Sele
4-bit multiplexed data given from the vector 18
KC1 to KC4 (KC1* to KC4*) are multiple data analysis
It is input to circuit 244. This multiple data analysis
The path 244 is the multiple data analysis circuit 2 shown in FIG.
It has almost the same configuration as 0, the only difference is the key-on signal.
There is no gate 48 controlled by No. KO1.
Only. In FIG. 16, symbols 41' to 4
The circuits designated 7', 49' to 52' are shown in Figure 4.
The circuits indicated by numerals 41 to 47 and 49 to 52
Same function, multiple data KC1 to KC4
(KC1*~KC4*) to note code N1~N4,
Octave code B1-B3, key-on signal
It works to take out KO1. Latch circuit 49'?
Key codes N1 to B3 output from
The channel relationship of No. KO1 is the same as in Figure 5 f.
Ru. Timing signal generation to which reference pulse SY is supplied
The raw circuit 21' also generates a timing signal as shown in FIG.
Similar to raw circuit 21, signal 3Y3, UKT, UKT
1, Y1 to Y48 (see Figure 5 d, e, g, h)
occurs. The musical tone generator 15 has seven upper keyboard channel channels.
Sound source and switching circuit corresponding to U4, U7...U6
245-1 to 245-7 and 7 lower keyboards only
Sounds corresponding to channels L9, L12,...L11
source and switching circuits 246-1 to 246-7, and
Sound source and open source compatible with Dull keyboard channel p
Closed circuit 247 and automatic arpeggio channel
Includes sound source and switching circuit 248 compatible with ARP
I'm here. Each sound source and switching circuit 245-1 to
248, the latch circuits 249-1 to 24
9-7,250-1 to 250-7,251,2
52 are provided. Each latch circuit 249-1
to 252 are the racks of the multiplex data analysis circuit 244.
Key codes N1 to B output from the circuit 49'
3 and key-on signal KO1 are input. Each rat
Strobe input s of circuits 249-1 to 252
For each channel (U4~U6, L9~L1
1, P, ARP) key code sending timing
Signals Y7, Y10, corresponding to (see Fig. 5f)
Y13, Y16, Y19, Y22, Y25, Y2
8, Y31, Y34, Y37, Y40, Y43,
Y46, Y4, Y1 (see Figure 5 e) are provided separately.
be provided. This causes the latch circuit 49' to
Key code N for each channel supplied separately
1 to B3 and key-on signal KO1 are for each channel.
Latch circuits 249-1 to 249-25 corresponding to the channels
2, each is latched separately and converted to DC. converted to direct current
(non-time-sharing) key codes N1 to B3 and
The key-on signal KO1 is the latch circuit 249-1.
to 252 to sound source and switching circuit 245-1 to 245-2
48 and corresponds to key codes N1 to B3.
The sound source signal of the pitch is detected by the key-on signal KO1.
Opening/closing is controlled and output. Sound source and opening/closing circuit 245-1 regarding the upper keyboard
The sound source signal output from 245-7 is mixed
After being input to the upper keyboard tone circuit 253, the upper
The tone selected for the keyboard is given.
Sound source and opening/closing circuit 246-1 to lower keyboard
The sound source signal output from 246-7 is mixed
After that, it is supplied to the lower keyboard tone circuit 254, and the lower key tone is
The tone selected for the board is given. Pe
Output of the sound source and opening/closing circuit 247 regarding the dull keyboard
is given a tone by the pedal keyboard tone circuit 255, and is automatically
Sound source for dynamic arpeggio and output of opening/closing circuit 248
is given a tone by an arpeggio tone circuit 256. The musical tone generator 15 generates musical tones corresponding to each channel.
In addition to the generator circuits 245-1 to 256, the upper key
The best upper keyboard that specially shapes only the highest notes of the keyboard.
It includes a sound generation circuit 257. In this invention,
The sound produced by changing the pressed keys by an octave is played on the upper keyboard.
In the melody sound (the original key press sound of the upper keyboard) with the tone
the original melody sound becomes unclear.
There is a risk of Therefore, the original melody sound (upper)
In order to emphasize the original sound of the keys being pressed,
A high-pitched sound generation circuit 257 is provided. press lower key
Automatic sounds that change the pressure keys by an octave are played when the upper key is pressed lowest.
The pitch is considered to be within one octave below the pressure key, so
This musical tone generating section 15 generates an upper keyboard tone.
The highest note played is always actually pressed on the upper keyboard.
This is the original melody sound. Therefore,
The upper keyboard tone is generated by the upper keyboard highest tone generation circuit 257.
Detects the highest sound among the sounds that should be generated and selects the highest sound.
By pronouncing notes in a special way, the original melody can be reproduced.
It can emphasize the sound. In the upper keyboard highest note generation circuit 257, the upper keyboard
comparator 258 and temporary memory to detect the highest note of
A storage circuit 259 is provided. Comparator 258
The A input is time-divisionally output from the latch circuit 49'.
The key codes N1 to B3 of each channel to be
Key-on signal KO1 is added, and the B input is temporarily recorded.
The output of the storage circuit 259 is added. Comparator 258 has both
When inputs A and B are A>B, an output "1" is produced.
The output of comparator 258 is applied to AND circuit 260.
Ru. The other inputs of the AND circuit 260 are exclusively for the upper keyboard.
The signal UKT (5th
(see figure g) is input to the upper keyboard channel.
Only the relevant comparison output is selected by the AND circuit 260.
do. The output of the AND circuit 260 is the OR circuit 261
It is added to the AND circuit 262 via. and circuit
The other input of 262 is the signal 3Y1 (Fig. 5d).
The output is read from the temporary storage circuit 259.
It is applied to control input L. Other OR circuits 261
The signal UKT1 (Fig. 5h) is applied to the input.
, the first channel U4 (5th
Forcibly read at the timing (see figure f)
state, and the key code of the first channel U4
Temporarily store N1 to B3 and key-on signal KO1
path 259. Since then, the chain has continued
Key codes N1 to B3 and keys of keys U7, U10...
-On signal KO1 and stored in temporary memory circuit 259
Key codes N1 to B3 and key-on signal KO1
are sequentially compared by the comparator 258, and the latch circuit 4
Key codes N1 to B3 and keys given from 9'
-On signal KO1 is recorded in temporary memory circuit 259.
If it is larger than the stored value, A>B, temporary memory circuit
259 memory contents with the larger key code N1 ~
Rewrite to B3 and key-on signal KO1. In addition, ratio
In the comparator 258, the key-on signal KO1 is at the highest level.
It is treated as a high-bit signal. Therefore, Kiko
Items with large (high-pitched) values for codes N1 to B3
Even if the key is released, a key-on signal is issued.
Since KO1 is “0”, the key code being pressed
It is treated as having a smaller value than N1 to B3.
Ru. As described above, the upper keyboard channel U4
~Key codes N1 to B3 assigned to U6 and
The key-on signal KO1 is compared sequentially, and the final
Temporarily when the comparison with channel U6 of
Key code N1 stored in memory circuit 259
~B3 and key-on signal KO1 are the best on the true upper keyboard
This represents the pressed key (highest note). temporary memory
Key code representing the highest note stored in circuit 259
keys N1 to B3 and key-on signal KO1 are latch times.
263. Stretching the latch circuit 263
Lobe input S corresponds to time slot “1”.
A signal Y1 is input. This signal Y1 is generated
The comparison operation for detecting the highest note has ended.
The temporary memory circuit 259 contains the true upper keyboard.
Sound key code N1-B3 and key-on signal
Since KO1 is memorized, this true upper keyboard is the most
High-pitched key code N1-B3 and key-on signal
KO1 is latched in the latch circuit 263. Key code N latched in latch circuit 263
1 to B3 and key-on signal KO1 are the sound source and opening/closing
The sound source signal of the highest note of the upper keyboard is input to the circuit 264.
is generated from the circuit 264. From circuit 264
The sound source signal of the highest tone generated is transferred to the selector switch 26.
5 and corresponds to the operating position of the switch 265.
Solo tone circuit 266 or mixing resistor
267 to the upper keyboard tone circuit 253.
Ru. The solo tone circuit 266 is for the highest note of the upper keyboard.
This is a tone circuit specially provided for the upper keyboard tone.
Creates a unique solo tone that is different from the color circuit 253.
Assigned to the highest note on the keyboard. Upper keyboard highest note generation circuit 2
Solo sound as the tone of the sound generated by 57
Select the tone of color circuit 266 or upper keyboard tone circuit 25
It is up to the performer to select the tone 3 using the switch 26.
It can be appropriately selected by the operation in step 5.
The highest note on the upper keyboard is the sound source and opening/closing circuit for the upper keyboard.
Also occurs in 245-1 to 245-7
Therefore, musical tones are generated in two series. The output of each tone circuit 253 to 256, 266 is a sound
Sound system 269 via volume controller 268
leading to. In the above embodiment, the automatic tone key code generation circuit is
At 16, the automatic sound key code (UKCD*)
Lower keyboard key code used for formation
(LKD) is related to the key actually pressed on the lower keyboard.
It was explained as something that would be done. But actually
Not only those pressed on the lower keyboard, but also the ones pressed first.
Automatic bass chord playing single finger mentioned
Key coder 11 based on function (ABC-SF)
is automatically generated as a key code for the lower keyboard from
key code or memory function (MM).
It is assumed that the key continues to be pressed even after the key is released.
Key codes that keep being generated dynamically, etc. are actually keys.
Automatically functions as a key on the upper and lower keyboards when not pressed
Based on the automatically generated key code (LKD)
to form an automatic sound key code (UKCD*)
You can do it like this. In the above embodiment, the channel processor 13
Generates musical tones based on assigned key codes
An example of applying this invention to an electronic musical instrument using
However, this is not limited to, and is not limited to, the publicly known
Press the key at the time position shown in Publication No. 17895.
It can also be applied to different types of electronic musical instruments. So
For example, in the case of
automatic sound (octave converted from the key pressed on the lower keyboard)
) is the output of a circuit with the same function as the delay control circuit 32.
temporally through a switching circuit controlled by force.
By shifting the opening/closing control, the sounds will be emitted sequentially.
I'll do it. As explained above, according to this invention, the melody
Accompaniment sound that automatically follows the A note (auto
Since the rising point of the sound (sound) is sequentially delayed, the actual
You can get the natural feeling that the performer is playing with his hands.
It has the excellent effect of

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明に係る電子楽器の一実施例の
全体構成を示すブロツク図、第２図は第１図に示
すチヤンネルプロセツサ内部において形成される
各チヤンネルの時分割的な割当て時間関係を示す
タイミングチヤート、第３図は同じくチヤンネル
プロセツサから出力される各チヤンネルのキーコ
ード及びキーオン信号の多重状態を示す図、第４
図は第１図に示す多重データ分析回路及びタイミ
ング信号発生回路の詳細例を示す回路図、第５図
はタイミング信号発生回路から発生される各種信
号の時間関係を示すタイミングチヤート、第６図
は第１図に示す自動音キーコード形成回路の詳細
例を示すブロツク図、第７図は第６図に示す回路
の一動作例を示すタイミングチヤート、第８図は
第１図及び第６図に示す遅延制御回路の詳細例を
示す回路図、第９図は第８図に示す回路の一動作
例を示すタイミングチヤート、第１０図は第１図
に示す割当て準備回路、キーコード記憶回路、比
較回路、及び割当て制御部の詳細例を示す回路
図、第１１図は第１０図の割当て準備回路内のシ
フトレジスタにキーコードが飛び飛びに記憶され
ていく状態を説明するタイミングチヤート、第１
２図は第１０図の割当て準備回路の一動作例を示
すタイミングチヤート、第１３図は第１図に示す
トランケート回路の詳細例を示すブロツク図、第
１４図は第１図に示すデータ多重回路及びＣ音デ
ータ変換回路の一例を示すブロツク図、第１５図
は第１４図に示すデータ多重回路においてキーコ
ード及びキーオン信号を４ビツトのデータに多重
化する状態を説明するためのタイミングチヤー
ト、第１６図は第１図に示す楽音発生部の一例を
示すブロツク図、である。 １４……自動音挿入制御部、１５……楽音発生
部、１６……自動音キーコード形成回路、１７…
…再割当て回路、２０，２４４……多重データ分
析回路、２１，２１′……タイミング信号発生回
路。 FIG. 1 is a block diagram showing the overall configuration of an embodiment of an electronic musical instrument according to the present invention, and FIG. 2 shows the time-divisional allocation time relationship of each channel formed inside the channel processor shown in FIG. FIG. 3 is a timing chart showing the multiplexed state of the key code and key-on signal of each channel output from the channel processor, and FIG.
The figure is a circuit diagram showing a detailed example of the multiplex data analysis circuit and timing signal generation circuit shown in Fig. 1, Fig. 5 is a timing chart showing the time relationship of various signals generated from the timing signal generation circuit, and Fig. 6 is a circuit diagram showing a detailed example of the multiplexed data analysis circuit and timing signal generation circuit shown in Fig. FIG. 1 is a block diagram showing a detailed example of the automatic tone key code generation circuit, FIG. 7 is a timing chart showing an example of the operation of the circuit shown in FIG. 6, and FIG. 8 is a block diagram showing an example of the operation of the circuit shown in FIG. 9 is a timing chart showing an example of the operation of the circuit shown in FIG. 8. FIG. 10 is a comparison of the allocation preparation circuit and key code storage circuit shown in FIG. 1. FIG. 11 is a circuit diagram showing a detailed example of the circuit and the allocation control unit; FIG.
2 is a timing chart showing an example of the operation of the allocation preparation circuit shown in FIG. 10, FIG. 13 is a block diagram showing a detailed example of the truncate circuit shown in FIG. 1, and FIG. 14 is a data multiplexing circuit shown in FIG. 1. and a block diagram showing an example of a C sound data conversion circuit; FIG. 15 is a timing chart for explaining the state in which a key code and key-on signal are multiplexed into 4-bit data in the data multiplex circuit shown in FIG. FIG. 16 is a block diagram showing an example of the musical tone generator shown in FIG. 1. 14...Automatic sound insertion control section, 15...Musical tone generation section, 16...Automatic sound key code forming circuit, 17...
...Reassignment circuit, 20,244...Multiple data analysis circuit, 21,21'...Timing signal generation circuit.

Claims (1)

【特許請求の範囲】 １ 第１の鍵盤部分と第２の鍵盤部分とを有する
鍵盤部と、 前記鍵盤部での鍵の押下にもとづいて音名を表
わすノートコードとオクターブ音域を表わすオク
ターブコードとを含むキーコードを発生するキー
コード発生手段と、 前記第２の鍵盤部分に関するキーコードの各ノ
ートコードに、前記第１の鍵盤部分に関するキー
コードのオクターブコードに関するオクターブコ
ードを付加して、複数のキーコードを形成する自
動音キーコード形成手段と、 前記自動音キーコード形成手段で形成された複
数のキーコードに対応する複数の音を、発音開始
時点のみをそれぞれ所定の微小時間だけ順次ずら
して同時に発生する楽音発生手段と を具えた電子楽器。 ２ 楽音発生手段は、入力されたキーコードに対
応する楽音を発生する楽音発生回路と、発振周波
数の調整可能な発振器と、自動音キーコード発生
手段で形成されたキーコードを該発振器の発振周
波数に対応した所定の時間間隔で順番に選択して
前記楽音発生回路に供給する選択手段とを具えた
特許請求の範囲第１項記載の電子楽器。[Scope of Claims] 1. A keyboard section having a first keyboard section and a second keyboard section; a note code representing a note name and an octave code representing an octave range based on the depression of a key on the keyboard section; key code generating means for generating a key code including a plurality of key codes; an automatic sound key code forming means for forming a key code; and a plurality of sounds corresponding to the plurality of key codes formed by the automatic sound key code forming means, by sequentially shifting only the start point of pronunciation by a predetermined minute time. An electronic musical instrument comprising means for generating musical sounds simultaneously. 2. The musical tone generation means includes a musical tone generation circuit that generates a musical tone corresponding to the input key code, an oscillator whose oscillation frequency is adjustable, and an automatic tone key code generation means, which generates a musical tone corresponding to the input key code. 2. The electronic musical instrument according to claim 1, further comprising selection means for sequentially selecting at predetermined time intervals corresponding to the musical tone generation circuit and supplying the selected musical tone to the musical tone generating circuit.