JPH03192742A - 電気回路部品の接続方法 - Google Patents

電気回路部品の接続方法

Info

Publication number
JPH03192742A
JPH03192742A JP1334105A JP33410589A JPH03192742A JP H03192742 A JPH03192742 A JP H03192742A JP 1334105 A JP1334105 A JP 1334105A JP 33410589 A JP33410589 A JP 33410589A JP H03192742 A JPH03192742 A JP H03192742A
Authority
JP
Japan
Prior art keywords
electrode
conductor
piece
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1334105A
Other languages
English (en)
Inventor
Takahiro Okabayashi
岡林 高弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP1334105A priority Critical patent/JPH03192742A/ja
Publication of JPH03192742A publication Critical patent/JPH03192742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロエレクトロニクス分野における電気
回路部品の接続方法に関し、更に詳述すればICパッケ
ージにおけるICチップの基板上への電気的接続方法に
関する。
〔従来技術〕
多ピン構造のICチップを小型パッケージに実装するに
は、基板表面に形成した導体に対して、ICチップの電
極面を下方に向けて電極と接続する、所謂フェースダウ
ン接続が行われる。この接続方式には従来フリップチッ
プ法、ビームリード法等がある。
第4図はフリップチップ法の接続方式を示す模式図であ
る。 ICチップ21の電極22上に予め半田等の金属
バンプ25を形成しておき、この金属バンブ25を、基
板23上に形成した導体24上に位置合せして載置した
後、金属バンブ25を加熱融解することにより、電極2
2と基板上の導体24とを接続する。
第5図はビームリード法の接続方式を示す模式図である
。ICチップ31の電極32にはウェハの製造工程で上
記フリップチップの金属バンプ25に相当するビーム3
3を形成しておき、このビーム33を基板34上の導体
35にボンディングツールを用いる熱圧着によって接続
する。
ところで、前者のフリップチップ法にあっては通常、金
属バンプ25に半田を用いる為、接続後、周囲の温度が
半田がリフローする250°C以上になるような工程が
あると、接続不良が生じる為、適用できないという問題
がある。
また、後者のビームリード法にあっては、ビーム33を
ウェハの製造工程で形成する為、コストが高いという問
題がある。
そこで、このような問題を解決し、容易に高密度な実装
が可能なものとして、第6図に示すような電気的接続部
材を用いる方式が提案されている(特開昭63−222
437号公報、特開昭63−224235号公報等)。
第6図における電気的接続部材45は絶縁保持体中に複
数の導電部材46をこれらの両端が絶縁保持体の両面か
ら露出するように相互に絶縁させて備えたものであり、
これをICチップ41の電極42と、基板43の導体4
4との間に介装して導電部材46の両端部を夫々熱圧着
法等によって電極42及び導体44と合金化することに
よって接続する。
〔発明が解決しようとする課題〕
ところが、上述の如き電気的接続部材45を用いる接続
方式にあっても、基板43及びICチップ41の一方に
でも反り、又はうねり等が生じている場合、接続状態が
電極によりバラツキが生じ、ICチップ41の複数の電
極に対して均一な接続性が得られ難いという問題があり
、接続箇所全体の信錬性を確保するのが困難である。
本発明は斯かる事情に鑑みてなされたものであり、基板
及びrcチップの一方、又は両方に反り、又はうねりが
生じている場合であっても、それらに影響されず、接続
箇所全体に亘って均一な接続性が得られる電気回路部品
の接続方法の提供を目的とする。
〔課題を解決するための手段〕
本発明に係る電気回路部品の接続方法は、ICチップの
電極と、基板に備えられた導体とを接続する方法におい
て、その一端が前記電極に、他端が前記導体に位置する
ように前記基板上に略平行に導電片を配し、電気的絶縁
材からなる保持体と、該保持体中に互いに絶縁状態に備
えられ、その両端部が前記保持体の両面から露出してい
る複数の導電部材とから構成される電気的接続部材を、
前記導電片の両端と、前記電極及び前記基板の導体との
間の少なくとも一方に介在させ、前記導電片の両端と前
記電極及び前記基板の導体とを接続することを特徴とす
る。
〔作用〕
導電片は、一端が電極に、他端が導体に夫々位置するよ
うに基板上に略平行に配され、導電片の両端と、電極及
び導体との間の少なくとも一方に、電気的接続部材が介
在されて導電片の両端と電極及び導体とが接続される。
これにより、夫々複数配列された電極及び導体を複数の
導電片によって接続する場合に、電極列、又は導体列に
基板の板面と直交する方向にうねりがあり、これが電気
的接続部材の各導電部材に及ぶときでも、各導電片の両
端を基板の板面と直交する同一線上で接続しない、即ち
電極列と導体列とが対向しない位置で接続する為、うね
りは導電片に吸収され、影響が導電片の両端に及ぶこと
がない。
〔実施例〕
以下、本発明をその実施例を示す図面に基づき具体的に
説明する。第1図は本発明に係る電気回路部品の接続方
法を適用したICチップの電極と基板上の導体との接続
状態を示す平面図、第2図は第1図の■−■線による断
面図である。ICチップ1はこれの下面の例えば2辺に
夫々複数の電極2を配列してなり、これらの各電極2と
、電気的接続部材5aに装備された複数の棒状の導電体
6aの各上端とが接続しである。導電体6aはこれらの
両端部を電気的接続部材5aの両面がら露出させるよう
に相互に絶縁させて装備されたものである。ここで導電
体6aの材質としてはAu、Cu等を、また、これを保
持する保持体部分にはポリイミド樹脂等を用いである。
一方、基板3の上面には、ICチップ1の電極2と対応
する数の配線パターンをなすインナーリード4が形成し
てあり、これらのICチップ1と接続される側の各端部
には、前記電気的接続部材5aと同様の構成をなす電気
的接続部材5bが、これに装備された導電体6bの各下
端を接続しである。ここで基板3の材質としてはアルミ
ナ、 AIN 、 SiC等が使用され、インナーリー
ド4はAu、 AI、Cu等を厚膜法、薄膜法、メツキ
等によって形成される。
このように構成されたICチップ1と、基板3のインナ
ーリード4とは、導電片7によって接続しである。導電
片7は、例えばTAB (Tape Automat−
ed Bonding)実装法に使用されるキャリヤテ
ープ等を使用でき、ポリイミド等の有機樹脂製のテープ
8の一面に電極2及びインナーリード4の数と対応する
数を、銅等の導体パターンとして並列状態に形成し、各
導電片7の両端部をテープ8から突出させたものである
この各導電片7を基板3の板面と略平行にして導電片7
の両側の突出部分を夫々、ICチップ1の電極2と接続
された電気的接続部材5aの導電体6aの各下端、及び
基板3のインナーリード4と接続された電気的接続部材
5bの導電体6bの各上端と夫々接続しである。つまり
、ICチップlの電極2と、基板3のインナーリード4
の接続部分とは対向しない状態で接続しである。
第3図は上記導電片及び電気的接続部材によるICチッ
プの電極と基板の導体との接続工程を示す模式図である
まず、第3図(a)に示すようにICチップ1は電極2
側を上にして、テープ8から突出する導電片7の一端を
導電片7が電極2からICチップ1の面方向へ突出する
ように電極2の上に位置合せしておき、これらの間に電
気的接続部材5aを介在させて導電体6aの両端を夫々
電極2及び導電片7の一端と接続する。この接続は、熱
圧着、超音波、又はそれらの併用のいずれの方法でも良
い、また接続形態は、−組の電極2及び導電片7毎に接
続するシングル・ポイント接続、複数組同時に接続する
同時部分接続、又はrcチップ1の全電極2の接続を同
時に行う同時−括接続のいずれの形態でも良い。
次に第3図(b)に示すようにICチップ1の電極側を
下にして各導電片7の他端と基板3上のインナーリード
4のICチップ1と接続される側の各端部とを位置合せ
し、それらの間に電気的接続部材5bを介在させて導電
体6bの両端を夫々導電片7及びインナーリード4と接
続する。この接続方法及び接続形態については前述した
ICチップ1の電極2と導電片7との接続と同様である
これにより、ICチップ1の電極2が基板3のインナー
リード4と、導電片7及び電気的接続部材5a、5bの
各導電体6a、6bを介して接続される。ここでICチ
ップ1の電極2の配設部分に反り、又はうねり等が生じ
ている場合、電気的接続部材5aの各導電体6aはその
まま反り、又はうねりを反映して電極2と接続される。
つまり、各導電体6aの電極2と接続されている側の端
部と反対側の端部は一定の高さに揃わないことになる。
これは基板3のインナーリード4における場合も同様で
あり、基板3に反り、又はうねりがあると、電気的接続
部材5bの各導電体6bはインナーリード4と接続され
ている側の端部と反対側の端部は全体的にうねった状態
となる。
導電片7はこのような両者の反り、又はうねりによる影
響を排除して接続する為のものであり、テープ8から突
出する各導電片7の端部が個別に各導電体6a及び6b
と接続される為、電気的接続部材5a及び5bの全体に
うねりが生じている場合でも、導電片7の突出部分の柔
軟性によりうねりが吸収される。
この結果、各導電片7と電気的接続部材5a及び5bと
の接続性は均一に保たれる。
最後に具体的な寸法例を示しておく。電気的接続部材5
a、5bに共に厚み5μm、導電片7に厚み15μmの
ものを使用して、基板3上の厚みが3〜5μmのインナ
ーリード4と接続した。この場合、ICチップ1と接続
された電気的接続部材5aと、基板3との間隔は23〜
25μmとなるが、この程度の間隔であれば、接続上の
支障はなく、十分な接続性を確保できた。
なお、本実施例においては、ICチップ1側、基板3側
の両方に電気的接続部材5a、5bを使用する構成とし
であるが、いずれか一方だけとしても良く、例えば基板
3のインナーリード4と導電片7との接続はAu/Sn
共晶による接続を行っても良い。
また、電気的接続部材5a 、 5bは、絶縁材の保持
体部分を、接続後除去する構成としても良い。
更に本発明方法は2辺に電極を有するICチップに限定
されず、4辺に有するICチップにも同様に適用でき、
適用されるパッケージの形態もDIP(口ual  I
n−1ine  Package)  +SOP  (
Small  OutlinePackage ) 、
QFP (Quad  Flat Package) 
、 CC(Chip Carrier) +PGA (
Pin Grid Array)等に適用可能である。
〔効果〕
以上の如く本発明に係る電気回路部品の接続方法におい
ては、導電片を用いて、これの両端が夫々電極と基板の
導体とに位置するように基板上に略平行に配し、この両
端と電極及び導体との間の少なくとも一方に電気的接続
部材を介在させて導電片の両端と電極及び導体とを接続
する。つまり、ICチップをこれの電極と基板の導体と
が対向しない基板上の位置に配した状態で接続が行われ
る。
この結果、ICチップの電極配設部分、又は基板の導体
配設部分の一方、又は両方に反り、又はうねり等が生じ
ていると、それは直接接続されている電気的接続部材に
も生じるが、この電気接続部材と接続される導電片が反
り、又はうねりを吸収するように働く為、うねりに影響
されることはなく、電気的接続部材を用いた場合の利点
、即ち接続の容易性及び高密度化を確保した上で、接続
箇所全体に亘って均一な接続性を確保でき、ICチップ
の電極と基板の導体との接続の信顛性を大幅に向上でき
る等、本発明は優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明に係る電気回路部品の接続方法を適用し
たICチップの電極と基板上の導体との接続状態を示す
平面図、第2図は第1図のII−I[Mによる断面図、
第3図はICチップと基板との接続工程を示す模式図、
第4.5.6図は従来方法による接続状態を示す模式図
である。 l・・・ICチップ 2・・・電極 3・・・基板 4
・・・インナーリード 5a、5b・・・電気的接続部
材 6a、6b・・・導電体 7・・・導電片 持 許 出願人

Claims (1)

    【特許請求の範囲】
  1. 1.ICチップの電極と、基板に備えられた導体とを接
    続する方法において、 その一端が前記電極に、他端が前記導体に 位置するように前記基板上に略平行に導電片を配し、電
    気的絶縁材からなる保持体と、該保持体中に互いに絶縁
    状態に備えられ、その両端部が前記保持体の両面から露
    出している複数の導電部材とから構成される電気的接続
    部材を、前記導電片の両端と、前記電極及び前記基板の
    導体との間の少なくとも一方に介在させ、前記導電片の
    両端と前記電極及び前記基板の導体とを接続すること を特徴とする電気回路部品の接続方法。
JP1334105A 1989-12-21 1989-12-21 電気回路部品の接続方法 Pending JPH03192742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1334105A JPH03192742A (ja) 1989-12-21 1989-12-21 電気回路部品の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1334105A JPH03192742A (ja) 1989-12-21 1989-12-21 電気回路部品の接続方法

Publications (1)

Publication Number Publication Date
JPH03192742A true JPH03192742A (ja) 1991-08-22

Family

ID=18273583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1334105A Pending JPH03192742A (ja) 1989-12-21 1989-12-21 電気回路部品の接続方法

Country Status (1)

Country Link
JP (1) JPH03192742A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103347A (ja) * 2007-11-19 2008-05-01 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造
JP2008153206A (ja) * 2007-11-19 2008-07-03 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造
JP2008153208A (ja) * 2007-11-19 2008-07-03 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103347A (ja) * 2007-11-19 2008-05-01 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造
JP2008153206A (ja) * 2007-11-19 2008-07-03 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造
JP2008153208A (ja) * 2007-11-19 2008-07-03 Hitachi Chem Co Ltd 接続部材及びこれを用いた電極の接続構造

Similar Documents

Publication Publication Date Title
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6133065A (en) Multi-chip module employing carrier substrate with micromachined alignment structures and method of forming
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US4949224A (en) Structure for mounting a semiconductor device
JP2570637B2 (ja) Mcmキャリア
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
KR980012316A (ko) 반도체 장치 및 그 제조 방법
JPH07170098A (ja) 電子部品の実装構造および実装方法
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
US6465876B1 (en) Semiconductor device and lead frame therefor
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
JPH0558657B2 (ja)
JP3164391B2 (ja) 垂直リードオンチップパッケージ
JPH03192742A (ja) 電気回路部品の接続方法
JP2949969B2 (ja) フィルムキャリア半導体装置
KR900004719B1 (ko) 칩 인터페이스 메사
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 tbga 패키지와 그제조 방법 및 멀티 칩 패키지
JPH0547836A (ja) 半導体装置の実装構造
JP3485424B2 (ja) Icパッケージ
JP2652222B2 (ja) 電子部品搭載用基板
JP2970101B2 (ja) 半導体素子の支持基板及びそれを使用した回路装置
JP2001127202A (ja) Bga型半導体装置
JPH0645763A (ja) 印刷配線板
JP2001015627A (ja) 半導体装置および半導体装置の製造方法