JPH0319273A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0319273A JPH0319273A JP15431389A JP15431389A JPH0319273A JP H0319273 A JPH0319273 A JP H0319273A JP 15431389 A JP15431389 A JP 15431389A JP 15431389 A JP15431389 A JP 15431389A JP H0319273 A JPH0319273 A JP H0319273A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- resistor
- resistors
- polycrystalline silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 19
- 230000008859 change Effects 0.000 abstract description 11
- 238000000206 photolithography Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多結晶シリコン抵抗の
構造に関する． 〔従来の技術〕 従来、この種の多結晶シリコン抵抗（以下ボリシリ抵抗
と略記する）は、所定の大きさ、および抵抗値になるよ
うに多結晶シリコン層を形成し、その両端に金属配線、
たとえばアルミニウム配線（以下、アルミ配線と略記す
る）を接続して完或されていた． 従来技術の詳細を第５図および第６図を参照して説明す
る。ボリシリ抵抗１１は、アルミ配線３および４間に設
けられ、このアルミ配線３，４との接触部にはシリサイ
ド６が形成されている．（シリサイド６は便宜上、斜線
を施してあるが、断面を示すものではない。） 次に従来のポリシリ抵抗の製造方法を示す。
構造に関する． 〔従来の技術〕 従来、この種の多結晶シリコン抵抗（以下ボリシリ抵抗
と略記する）は、所定の大きさ、および抵抗値になるよ
うに多結晶シリコン層を形成し、その両端に金属配線、
たとえばアルミニウム配線（以下、アルミ配線と略記す
る）を接続して完或されていた． 従来技術の詳細を第５図および第６図を参照して説明す
る。ボリシリ抵抗１１は、アルミ配線３および４間に設
けられ、このアルミ配線３，４との接触部にはシリサイ
ド６が形成されている．（シリサイド６は便宜上、斜線
を施してあるが、断面を示すものではない。） 次に従来のポリシリ抵抗の製造方法を示す。
絶縁膜８上に多結晶シリコンを０．２〜０．３μｍの厚
さで被着させ、その多結晶シリコン中に、所定の抵抗値
を得るために不純物をイオン注入する．次に、フォトリ
ソグラフィー技術によりレジストをマスクとして多結晶
シリコンをエッチングし、ポリシリ抵抗１１を形或する
。その上に０．３〜０．５μｍの厚さの絶縁膜９を形成
し、フォトリングラフィー技術にてポリシリ抵抗１ｌの
所定のコンタクト部上に開孔を設ける。その上に高融点
金属、たとえば白金等のシリサイドを形成しやすい金属
を被着させ、４００〜５００℃程度の熱処理を加えると
、ポリシリ抵抗１１のフンタクト部にシリサイド６が形
成される．その後、王水によるウェットエッチングによ
りシリサイドしなかった白金をエッチングした後、１．
０〜１．５μｍの厚さの絶縁膜１０を形成し、フォトリ
ソグラフィー技術により、アルミ配線と接続するための
コンタクト孔５を形或する。その上にバリアメタルとし
て、タングステンあるいはチタン等の高融点金属を厚サ
１． ０〜１．５μｍのアルミニウムを被着させ、フォ
トリングラフィー技術によりアルミニウムを所定の配線
形状にパターニングしてアルミ配線３および４を形成す
る． 以上述べた様に従来の半導体装置におけるポリシリ抵抗
は、コンタクト部のみにシリサイドを有する構造となっ
ていた． 〔発明が解決しようとする課題〕 上述した従来のボリシリ抵抗は、アルミ配線とのコンタ
クト部だけにシリサイドを形成しているが、複数の異な
る抵抗値を持つ抵抗が必要な場合、抵抗毎に大きさを変
えるか、不純物のイオン注入量を変える必要があり設計
工数又は、イオン注入工程の増加によりプロセス工期が
長くなる欠点がある。
さで被着させ、その多結晶シリコン中に、所定の抵抗値
を得るために不純物をイオン注入する．次に、フォトリ
ソグラフィー技術によりレジストをマスクとして多結晶
シリコンをエッチングし、ポリシリ抵抗１１を形或する
。その上に０．３〜０．５μｍの厚さの絶縁膜９を形成
し、フォトリングラフィー技術にてポリシリ抵抗１ｌの
所定のコンタクト部上に開孔を設ける。その上に高融点
金属、たとえば白金等のシリサイドを形成しやすい金属
を被着させ、４００〜５００℃程度の熱処理を加えると
、ポリシリ抵抗１１のフンタクト部にシリサイド６が形
成される．その後、王水によるウェットエッチングによ
りシリサイドしなかった白金をエッチングした後、１．
０〜１．５μｍの厚さの絶縁膜１０を形成し、フォトリ
ソグラフィー技術により、アルミ配線と接続するための
コンタクト孔５を形或する。その上にバリアメタルとし
て、タングステンあるいはチタン等の高融点金属を厚サ
１． ０〜１．５μｍのアルミニウムを被着させ、フォ
トリングラフィー技術によりアルミニウムを所定の配線
形状にパターニングしてアルミ配線３および４を形成す
る． 以上述べた様に従来の半導体装置におけるポリシリ抵抗
は、コンタクト部のみにシリサイドを有する構造となっ
ていた． 〔発明が解決しようとする課題〕 上述した従来のボリシリ抵抗は、アルミ配線とのコンタ
クト部だけにシリサイドを形成しているが、複数の異な
る抵抗値を持つ抵抗が必要な場合、抵抗毎に大きさを変
えるか、不純物のイオン注入量を変える必要があり設計
工数又は、イオン注入工程の増加によりプロセス工期が
長くなる欠点がある。
また、設計変更等で抵抗値を変えたい場合、抵抗の大き
さを変更すると、第６図に示すように、ポリシリ抵抗１
１の形状，シリサイド６の位置、コンタクト孔５の位置
、アルミ配線３，４のパターンを変更することとなり、
結果として、抵抗形或用マスク，シリサイド形戊用マス
ク，コンタクト形或用マスク，アルミ配線形成用マスク
の４種類のマスクを各工程でしなければならない。その
ため、変更にかかる時間，経費等が大きくなる欠点があ
る。
さを変更すると、第６図に示すように、ポリシリ抵抗１
１の形状，シリサイド６の位置、コンタクト孔５の位置
、アルミ配線３，４のパターンを変更することとなり、
結果として、抵抗形或用マスク，シリサイド形戊用マス
ク，コンタクト形或用マスク，アルミ配線形成用マスク
の４種類のマスクを各工程でしなければならない。その
ため、変更にかかる時間，経費等が大きくなる欠点があ
る。
本発明の目的は、抵抗値の変更に対して、製造工程等に
おいて、大幅に工数の増加を招くことなく、設計の自由
度を向上させた半導体装置を提供することにある。
おいて、大幅に工数の増加を招くことなく、設計の自由
度を向上させた半導体装置を提供することにある。
本発明の半導体装置は、多結晶シリコンで層で形或され
た抵抗と、該抵抗の両端部に夫々形或された第１及び第
２のシリサイド部と、該第１及び第２のシリサイド部を
介して前記抵抗と電気的に接続された配線層と、該配線
層と前記抵抗との接触部以外の前記多結晶シリコン層の
所定の領域に設けられた第３のシリサイド部とを有して
いる。
た抵抗と、該抵抗の両端部に夫々形或された第１及び第
２のシリサイド部と、該第１及び第２のシリサイド部を
介して前記抵抗と電気的に接続された配線層と、該配線
層と前記抵抗との接触部以外の前記多結晶シリコン層の
所定の領域に設けられた第３のシリサイド部とを有して
いる。
このような構虞によりシリサイド部形或用マスクを変更
するだけで、任意のシリサイド部を多結晶シリコン層に
形或でき、工程数の増加を招くことむく低抵抗を形戒す
ることが可能となる。
するだけで、任意のシリサイド部を多結晶シリコン層に
形或でき、工程数の増加を招くことむく低抵抗を形戒す
ることが可能となる。
次に本発明について図面を参照して説明する．第１図に
本発明の第１の実施例の平面図を示す。
本発明の第１の実施例の平面図を示す。
アルミ配線３および４０間には、ボリシリ抵抗１および
２が形成される。ポリシリ抵抗ＡＩは、ほぼ中央部にシ
リサイド７が形成されており，ボリシリ抵抗Ａ１と抵抗
Ｂ２とは互いに異なる抵抗値を有している。これらのポ
リシリ抵抗１および２は、従来技術同様、アルミ配線３
および４と夫々、コンタクト孔５に設けられたシリサイ
ド６を介して電気的に接続されている。（シリサイド６
，７は便宜上、斜線が施してあるが、断面を示すもので
はない。） 以下にポリシリ抵抗Ａ１およびポリシリ抵抗Ｂ２につい
て第２図（ａ）および（ｂ）を参照して詳述する。
２が形成される。ポリシリ抵抗ＡＩは、ほぼ中央部にシ
リサイド７が形成されており，ボリシリ抵抗Ａ１と抵抗
Ｂ２とは互いに異なる抵抗値を有している。これらのポ
リシリ抵抗１および２は、従来技術同様、アルミ配線３
および４と夫々、コンタクト孔５に設けられたシリサイ
ド６を介して電気的に接続されている。（シリサイド６
，７は便宜上、斜線が施してあるが、断面を示すもので
はない。） 以下にポリシリ抵抗Ａ１およびポリシリ抵抗Ｂ２につい
て第２図（ａ）および（ｂ）を参照して詳述する。
ポリシリ抵抗Ａｌには、第２図（ａ）に示すようにアル
ミ配線３および４との接触部、すなわち、コンタクト孔
にシリサイド６が設けられている。
ミ配線３および４との接触部、すなわち、コンタクト孔
にシリサイド６が設けられている。
またこのコンタクト孔５以外の多結晶シリコン領域にシ
リサイド７が形或されている。また、ボリシリ抵抗Ｂ２
には、コンタクト孔５部にのみシリサイド６が形成され
ている。
リサイド７が形或されている。また、ボリシリ抵抗Ｂ２
には、コンタクト孔５部にのみシリサイド６が形成され
ている。
次に本発明の実施例の一製造方法を示す。絶縁膜８上に
多結晶シリコンを０．２〜０．３μｍの厚さで被着させ
その多結晶シリコン中に不純物をイオン注入する。フォ
トリソグラフィー技術によりレジストをマスクにして多
結晶シリコンをエッチングし、ポリシリ抵抗Ａ１および
抵抗Ｂ２を形或する。その上に０．３〜０．５μｍの厚
さの絶縁膜９を形成し、フォトリングラフィー技術によ
りシリサイド化する部分に開孔を設ける。この実施例で
は、ボリシリ抵抗Ａ１は、コンタクト孔部と、たとえば
抵抗中央部に開孔を設け、ポリシリ抵抗Ｂ２ではコンタ
クト孔部だけに開孔を行う。その上に白金等の金属を被
着させ４００〜５００℃の熱処理を加えると絶縁膜９の
開孔部の多結晶シリコンにシリサイド６および７が形成
される。シリサイドしなかった白金をエッチングした後
、１．０〜１．５μｍの厚さの絶縁膜１０を形成し、フ
ォトリソグラフィー技術にて抵抗と配線を接続するため
のコンタクト孔５の開孔を行う。その上にバリアメタル
と１．０〜１．５μｍの厚さのアルミニウムを被着し、
フォトリソグラフィー技術にて、アルミニウムをパター
ニングして、アルミ配線３，４を形或する。この様に、
ボリシリ抵抗Ａ１は、配線接続用のコンタクト孔５部と
抵抗の中央部にシリサイド構造を持ち、ポひシリ抵抗Ｂ
２は、配線接続用のコンタクト孔５部だけにシリサイド
構造を持つ。
多結晶シリコンを０．２〜０．３μｍの厚さで被着させ
その多結晶シリコン中に不純物をイオン注入する。フォ
トリソグラフィー技術によりレジストをマスクにして多
結晶シリコンをエッチングし、ポリシリ抵抗Ａ１および
抵抗Ｂ２を形或する。その上に０．３〜０．５μｍの厚
さの絶縁膜９を形成し、フォトリングラフィー技術によ
りシリサイド化する部分に開孔を設ける。この実施例で
は、ボリシリ抵抗Ａ１は、コンタクト孔部と、たとえば
抵抗中央部に開孔を設け、ポリシリ抵抗Ｂ２ではコンタ
クト孔部だけに開孔を行う。その上に白金等の金属を被
着させ４００〜５００℃の熱処理を加えると絶縁膜９の
開孔部の多結晶シリコンにシリサイド６および７が形成
される。シリサイドしなかった白金をエッチングした後
、１．０〜１．５μｍの厚さの絶縁膜１０を形成し、フ
ォトリソグラフィー技術にて抵抗と配線を接続するため
のコンタクト孔５の開孔を行う。その上にバリアメタル
と１．０〜１．５μｍの厚さのアルミニウムを被着し、
フォトリソグラフィー技術にて、アルミニウムをパター
ニングして、アルミ配線３，４を形或する。この様に、
ボリシリ抵抗Ａ１は、配線接続用のコンタクト孔５部と
抵抗の中央部にシリサイド構造を持ち、ポひシリ抵抗Ｂ
２は、配線接続用のコンタクト孔５部だけにシリサイド
構造を持つ。
次に本実施例のポリシリ抵抗の機能を説明する。
ポリシリ抵抗Ａ１及び抵抗Ｂ２が有するコンタクト孔５
部のシリサイド構造は抵抗と配線の接続抵抗を減少させ
る。また、ポリシリ抵抗Ａ１は、中央部にもシリサイド
構造を有しているが、これはシリサイド両端部をショー
トさせる様に機能する。
部のシリサイド構造は抵抗と配線の接続抵抗を減少させ
る。また、ポリシリ抵抗Ａ１は、中央部にもシリサイド
構造を有しているが、これはシリサイド両端部をショー
トさせる様に機能する。
そのため、ボリシリ抵抗Ａ１の抵抗値は、中央にシリサ
イド構造を有しないポリシリ抵抗Ｂ２に比べて低くなる
。この様に、抵抗中央部にシリサイド構造を形或するこ
とにより抵抗値を変化させることができる。
イド構造を有しないポリシリ抵抗Ｂ２に比べて低くなる
。この様に、抵抗中央部にシリサイド構造を形或するこ
とにより抵抗値を変化させることができる。
本発明において、抵抗値の設計変更が生じた場合につい
て、第３図および第４図を参照して説明する。第４図に
おいて、ポリシリ抵抗１１の抵抗値をＲｕとする。次に
、設計変更により抵抗値Ｒｌ１より小さい抵抗値が必要
となった場合には、ポリシリ抵抗ｌ１のコンタクト孔５
部以外にもシリサイド部１２を第３図のようにたとえば
、２ケ所形成すれば良い。このような設計変更における
マスク変更はシリサイド形或領域用のマスクを変更する
だけで良く、１工程の変更だけで実現できる。
て、第３図および第４図を参照して説明する。第４図に
おいて、ポリシリ抵抗１１の抵抗値をＲｕとする。次に
、設計変更により抵抗値Ｒｌ１より小さい抵抗値が必要
となった場合には、ポリシリ抵抗ｌ１のコンタクト孔５
部以外にもシリサイド部１２を第３図のようにたとえば
、２ケ所形成すれば良い。このような設計変更における
マスク変更はシリサイド形或領域用のマスクを変更する
だけで良く、１工程の変更だけで実現できる。
以上説明した様に本発明は、ポリシリ抵抗の配線とのコ
ンタクト部以外の部分にもシリサイド構造を有しており
、このシリサイド部の長さ，幅等を変えるだけで、抵抗
値を変えることができ、設計が容易になる。さらに設計
変更等で、多結晶シリコン層の抵抗値を変えたい場合は
、コンタクト部以外に形或されるシリサイド部の長さ，
幅等を変更するため、開孔部形或マスクのみを変更すれ
ばよく、工数を大幅に低減できる利点がある。
ンタクト部以外の部分にもシリサイド構造を有しており
、このシリサイド部の長さ，幅等を変えるだけで、抵抗
値を変えることができ、設計が容易になる。さらに設計
変更等で、多結晶シリコン層の抵抗値を変えたい場合は
、コンタクト部以外に形或されるシリサイド部の長さ，
幅等を変更するため、開孔部形或マスクのみを変更すれ
ばよく、工数を大幅に低減できる利点がある。
第６図は、従来例における設計変更時の抵抗を示す平面
図である。
図である。
ｌ・・・・・・ポリシリ抵抗Ａ，２・・・・・・ポリシ
リ抵抗Ｂ、３，４・・・・・・アルミ配線、５・・・・
・・コンタクト孔、６，７．１２・・・・・・シリサイ
ド、８，９．１０・・・・・・絶縁膜、ｌ１・・・・・
・ポリシリ抵抗。
リ抵抗Ｂ、３，４・・・・・・アルミ配線、５・・・・
・・コンタクト孔、６，７．１２・・・・・・シリサイ
ド、８，９．１０・・・・・・絶縁膜、ｌ１・・・・・
・ポリシリ抵抗。
Claims (1)
- 多結晶シリコンで形成された抵抗と、該抵抗の両端部に
それぞれ設けられた第１および第２のシリサイド部と、
該第１および第２のシリサイド部を介して前記抵抗とそ
れぞれ電気的に接続された配線層と、該配線層と前記抵
抗との接触部以外の前記多結晶シリコン層の所定の領域
に設けられた第３のシリサイド部とを有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431389A JPH0319273A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431389A JPH0319273A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319273A true JPH0319273A (ja) | 1991-01-28 |
Family
ID=15581389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15431389A Pending JPH0319273A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319273A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137466A (en) * | 1990-10-29 | 1992-08-11 | Yazaki Corporation | Electric connector |
| US5591042A (en) * | 1994-10-27 | 1997-01-07 | Sumitomo Electric Industries, Ltd. | Connector assembly |
| JP2001196559A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2001257271A (ja) * | 2001-02-13 | 2001-09-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| WO2004105135A1 (en) * | 2003-05-19 | 2004-12-02 | Advanced Micro Devices, Inc. | Method of forming resistive structures |
| US7180153B2 (en) | 2001-03-30 | 2007-02-20 | Renesas Technology Corp. | Capture of residual refractory metal within semiconductor device |
| JP2008235936A (ja) * | 2008-05-26 | 2008-10-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7888728B2 (en) | 1997-07-10 | 2011-02-15 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and its manufacturing method |
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2014192314A (ja) * | 2013-03-27 | 2014-10-06 | Citizen Holdings Co Ltd | 半導体装置の製造方法 |
| KR20180084613A (ko) * | 2017-01-17 | 2018-07-25 | 에이블릭 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216356A (ja) * | 1985-03-20 | 1986-09-26 | Nec Corp | 半導体抵抗 |
| JPS6289341A (ja) * | 1985-10-15 | 1987-04-23 | Mitsubishi Electric Corp | マスタスライス方式大規模半導体集積回路装置の製造方法 |
| JPS6467942A (en) * | 1987-09-08 | 1989-03-14 | Nec Corp | Formation of resistance circuit of semiconductor device |
-
1989
- 1989-06-15 JP JP15431389A patent/JPH0319273A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216356A (ja) * | 1985-03-20 | 1986-09-26 | Nec Corp | 半導体抵抗 |
| JPS6289341A (ja) * | 1985-10-15 | 1987-04-23 | Mitsubishi Electric Corp | マスタスライス方式大規模半導体集積回路装置の製造方法 |
| JPS6467942A (en) * | 1987-09-08 | 1989-03-14 | Nec Corp | Formation of resistance circuit of semiconductor device |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137466A (en) * | 1990-10-29 | 1992-08-11 | Yazaki Corporation | Electric connector |
| US5591042A (en) * | 1994-10-27 | 1997-01-07 | Sumitomo Electric Industries, Ltd. | Connector assembly |
| US8969942B2 (en) | 1997-07-10 | 2015-03-03 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and its manufacturing method |
| US8698225B2 (en) | 1997-07-10 | 2014-04-15 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and its manufacturing method |
| US7888728B2 (en) | 1997-07-10 | 2011-02-15 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and its manufacturing method |
| JP2001196559A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2001257271A (ja) * | 2001-02-13 | 2001-09-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US7408239B2 (en) | 2001-03-30 | 2008-08-05 | Renesas Technology Corp. | Capture of residual refractory metal within semiconductor device |
| US7180153B2 (en) | 2001-03-30 | 2007-02-20 | Renesas Technology Corp. | Capture of residual refractory metal within semiconductor device |
| GB2417830B (en) * | 2003-05-19 | 2007-04-25 | Advanced Micro Devices Inc | Method of forming resistive structures |
| GB2417830A (en) * | 2003-05-19 | 2006-03-08 | Advanced Micro Devices Inc | Method of forming resistive structures |
| WO2004105135A1 (en) * | 2003-05-19 | 2004-12-02 | Advanced Micro Devices, Inc. | Method of forming resistive structures |
| JP2008235936A (ja) * | 2008-05-26 | 2008-10-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2014192314A (ja) * | 2013-03-27 | 2014-10-06 | Citizen Holdings Co Ltd | 半導体装置の製造方法 |
| KR20180084613A (ko) * | 2017-01-17 | 2018-07-25 | 에이블릭 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN108336067A (zh) * | 2017-01-17 | 2018-07-27 | 艾普凌科有限公司 | 半导体装置和半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664403B2 (ja) | 特注集積回路の製造方法 | |
| JPH0319273A (ja) | 半導体装置 | |
| JPH06216254A (ja) | 自己整合垂直アンチフューズ | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| JPH07211873A (ja) | アンチフュ−ズ素子 | |
| JPH0746716B2 (ja) | 注入された抵抗器の製作方法および半導体抵抗器 | |
| JP3030550B2 (ja) | アナログ半導体装置の製造方法 | |
| EP0374690B1 (en) | Programmable fusible link structure allowing for plasma metal etching. | |
| JPS62174934A (ja) | 半導体装置およびその製造方法 | |
| JPS63278361A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JPS63237458A (ja) | 半導体抵抗素子 | |
| JPS63133563A (ja) | 半導体装置 | |
| JP2653672B2 (ja) | スケイラブル・ヒューズ・リンク素子の形成方法 | |
| JPH03276755A (ja) | 半導体装置の製造方法 | |
| KR940005727B1 (ko) | 박막저항의 제조방법 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPH09289286A (ja) | 半導体装置の容量素子 | |
| JPS62154759A (ja) | 半導体装置及びその製造方法 | |
| JP2002289783A (ja) | 半導体装置およびその製造方法 | |
| JP2000040790A (ja) | 半導体装置及びその製造方法 | |
| JPH04324673A (ja) | 薄膜抵抗形成法 | |
| JPH04324672A (ja) | 抵抗形成法 | |
| JPH0513683A (ja) | 半導体装置の製造方法 |