JPH0318892A - Face sequential display - Google Patents
Face sequential displayInfo
- Publication number
- JPH0318892A JPH0318892A JP15400289A JP15400289A JPH0318892A JP H0318892 A JPH0318892 A JP H0318892A JP 15400289 A JP15400289 A JP 15400289A JP 15400289 A JP15400289 A JP 15400289A JP H0318892 A JPH0318892 A JP H0318892A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- line
- storage capacitor
- switch group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000003071 parasitic effect Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は迫力ある映像を創出する面順次表示装置の構成
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the configuration of a frame-sequential display device that creates impressive images.
第2図が従来技術による実施例のブロック図である。1
が表示部で、2が液晶表示による単位表示素子である。FIG. 2 is a block diagram of an embodiment according to the prior art. 1
2 is a display section, and 2 is a unit display element using a liquid crystal display.
3はドレイン電極が単位表示素子2に、ソース電極が垂
直方向に共通ライン5で2列水平データホルド回路7に
、ゲート電極が水平方向に共通ライン4で垂直走査回路
6にそれぞれ継れているトランジスタである0表示部1
は簡単の為に4単位表示素子で示したが実際は240X
240〜600x480単位表示素子でテレビ等に応用
されている。3 has a drain electrode connected to a unit display element 2, a source electrode connected vertically to a two-column horizontal data hold circuit 7 via a common line 5, and a gate electrode connected horizontally to a vertical scanning circuit 6 via a common line 4. 0 display section 1 which is a transistor
is shown using a 4-unit display element for simplicity, but in reality it is 240X
It has 240 to 600 x 480 unit display elements and is applied to televisions and the like.
8はシステムを制御するシステム制御部である。8 is a system control unit that controls the system.
水平データホルド回路7は水平方向の映像データを垂直
走査回路6が次の垂直走査信号を発生するまで同じデー
タをホルトする。垂直走査信号が発生しているラインの
トランジスタは導通して水平データホルド回路のデータ
mに比例して単位表示索子2を励起する。The horizontal data hold circuit 7 holds the same horizontal video data until the vertical scanning circuit 6 generates the next vertical scanning signal. The transistor on the line where the vertical scanning signal is generated becomes conductive and excites the unit display element 2 in proportion to the data m of the horizontal data hold circuit.
従来技術による表示Mr11はこの様に線順次表示の構
成であった。The display Mr11 according to the prior art had a configuration of line sequential display as described above.
しかし、前述の従来技術では最近のテレビカメラの高速
高感度化に伴う迫力のある画面には特性を表現出来ない
問題点がある。However, the above-mentioned conventional technology has a problem in that it is unable to express the characteristics of the powerful screens that accompany recent high-speed, high-sensitivity television cameras.
それは、第3図に示す様な1/60秒毎に1/100・
0〜115000秒の瞬間数の第1フイルド、第2フイ
ルド・・・・・・の映像を1/60秒に線順次で伸長す
る為に、瞬間の動きが上下画面でずれて迫力に欠けるの
である。As shown in Figure 3, every 1/60 second is 1/100.
Because the images of the first field, second field, etc. with instantaneous numbers from 0 to 115,000 seconds are expanded line-by-line to 1/60 seconds, the instantaneous movements are shifted between the top and bottom screens and lack impact. be.
そこで本発明はこの問題点を解決するもので、目的は映
像データの取り込みは点、又は線順次であるが、表示は
面順次にした面順次表示装置の提供にある。SUMMARY OF THE INVENTION The present invention aims to solve this problem, and its purpose is to provide a frame sequential display device that captures video data in point or line sequential fashion, but displays it in frame sequential fashion.
垂直m行と水平n列よりなる画素数m×n個の表示装置
に於て、前記画素数に対応したゲート電極が水平方向に
まとめられてmライン垂直走査回路にソース電極が垂直
方向にm個まとめられてnライン水平データホルド回路
にそれぞれ接続されている第1スイッチ群、この第1ス
イッチ詳のドレイン電極に独立に接続されている寄生容
量も含む記憶コンデンサーに線順次で画像データをフィ
ルド画像データ、又はフレーム画像データが揃うまで一
旦記憶する。In a display device with m×n pixels consisting of m vertical rows and n horizontal columns, gate electrodes corresponding to the number of pixels are grouped in the horizontal direction and source electrodes are arranged in the m-line vertical scanning circuit in the vertical direction. Image data is filled line-sequentially into a first switch group which is individually connected to an n-line horizontal data hold circuit, and into a storage capacitor including parasitic capacitance which is independently connected to the drain electrode of this first switch. The image data or frame image data is temporarily stored until it is complete.
この揃った画像データを前記記憶コンデンサーをソース
電極にドレイン電極を単位表示素子に接続されてゲート
電極は一括接続されている第2スイッチで一斉に転送し
て面順次で表示する11+4成としたのが本発明の特徴
である。This complete image data is transferred all at once by a second switch in which the storage capacitor is connected to the source electrode, the drain electrode is connected to the unit display element, and the gate electrode is connected all at once, resulting in an 11+4 configuration in which the image data is displayed in a screen-sequential manner. This is a feature of the present invention.
本発明の以上の構成によれば、瞬間数の画像データの取
込みは送像順であるが、−旦蓄積して画面全体が一斉に
変更可能にしたことにより迫力のある映像を表示出来る
。According to the above configuration of the present invention, although the instantaneous image data is captured in the order in which the images are sent, it is possible to display an impressive image by accumulating the data once and making it possible to change the entire screen at once.
第1図は本発明の実施例に於ける具体的な回路とブロッ
クを示す図である。10が表示部で単位表示索子11は
3x3=9個で示しである。FIG. 1 is a diagram showing specific circuits and blocks in an embodiment of the present invention. Reference numeral 10 denotes a display section, and the number of unit display strings 11 is 3x3=9.
12は第1スイッチ8Tを表すトランジスタで、水平デ
ータホルド回路の画像データをライン16を通して垂直
走査回路18の垂直走査信号発生毎にライン15を通じ
てスイッチされて、寄生容量も含む記憶コンデンサー1
3に順次記憶させる。Reference numeral 12 denotes a transistor representing a first switch 8T, through which the image data of the horizontal data hold circuit is passed through a line 16 and switched through a line 15 every time a vertical scanning signal is generated from a vertical scanning circuit 18, and is transferred to a storage capacitor 1 including parasitic capacitance.
3 to be stored sequentially.
14は第2スイッチ群のトランジスタを表すもので、画
像データを記憶している記憶コンデンサー13と単位表
示索子11に転送する。Reference numeral 14 represents a transistor of the second switch group, which transfers image data to a storage capacitor 13 storing image data and a unit display element 11.
トランジスタ14のゲート電極は全て一括に継れて一斉
パルス回路20の一斉パルスで同時にスイッチする。The gate electrodes of the transistors 14 are all connected together and switched simultaneously by a simultaneous pulse from a simultaneous pulse circuit 20.
この−斉パルスの発生はフィルド、又はフレームの全画
像データが記憶コンデンサー13の全てに転送された後
に実行する。This simultaneous pulse generation is performed after all image data of the field, or frame, has been transferred to all storage capacitors 13.
21はシステム制御するシステム制御部で、画像データ
の同期信号に合せて垂直走査回路18、水平データホル
ド回路19、及び−斉パルス回路20のタイミングを制
御する。A system control unit 21 controls the timing of the vertical scanning circuit 18, the horizontal data hold circuit 19, and the simultaneous pulse circuit 20 in accordance with the image data synchronization signal.
ところで、単位表示素子が液晶であれその他のものでも
必ず寄生容量がある故、 記憶コンデンサー13の容量
は充分大きく設定する。それは画像データに比例した電
荷が単位表示素子に転送されるので電圧降下量を小さく
する為である。電圧降下量が大きいと充分なコントラス
トが得られない。By the way, since there is always a parasitic capacitance whether the unit display element is a liquid crystal or something else, the capacitance of the memory capacitor 13 is set to be sufficiently large. This is because charges proportional to image data are transferred to the unit display elements, thereby reducing the amount of voltage drop. If the amount of voltage drop is large, sufficient contrast cannot be obtained.
尚、図示してないが単位表示索子11に前のデータが蓄
積されていると正しい表示にならない故、電荷を逃がす
手段を設ける必要がある場合もある。Although not shown, if the previous data is stored in the unit display element 11, the display will not be correct, so it may be necessary to provide a means for dissipating the charge.
以上述べた様に本発明によれば、表示部内で一時記憶す
る記憶コンデンサーと画像データを取込む第1スイッチ
群とで一旦全画像を取込むまで、順次記憶して一斉に表
示することにより、臨場感のある画像が得られる効果は
極めて大である。As described above, according to the present invention, the storage capacitor for temporarily storing data in the display unit and the first switch group for importing image data sequentially store and display all images at once until all images are captured. The effect of obtaining images with a sense of realism is extremely large.
第1図は本発明の実施例に於ける具体的な回路とブロッ
クを示す図である。
第2図は従来技術による具体的なブロック図である。
第3図はフィルド、又はフレームの瞬間取の画像データ
の様子を示す図である。
以 上FIG. 1 is a diagram showing specific circuits and blocks in an embodiment of the present invention. FIG. 2 is a concrete block diagram according to the prior art. FIG. 3 is a diagram showing the state of image data of a field or frame taken instantaneously. that's all
Claims (1)
示装置に於て、前記画素数に対応したゲート電極が水平
方向にまとめられてmライン垂直走査回路にソース電極
が垂直方向にm個まとめられてnライン水平データホル
ド回路にそれぞれ接続されている第1スイッチ群、この
第1スイッチ群のドレイン電極に独立に接続されている
寄生容量も含む記憶コンデンサー、この記憶コンデンサ
ーをソース電極にドレイン電極を単位表示素子に接続さ
れてゲート電極は一括接続されている第2スイッチより
成り、面順次で表示可能にしたことを特徴とする面順次
表示装置。(1) In a display device with m×n pixels consisting of m vertical rows and n horizontal columns, gate electrodes corresponding to the number of pixels are grouped horizontally and source electrodes are vertically connected to an m-line vertical scanning circuit. A first group of m switches arranged in a direction and connected to an n-line horizontal data hold circuit, a storage capacitor including parasitic capacitance independently connected to the drain electrode of this first switch group, 1. A frame-sequential display device comprising a second switch having a source electrode and a drain electrode connected to a unit display element, and a gate electrode connected together, and capable of displaying a frame-sequential display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15400289A JPH0318892A (en) | 1989-06-16 | 1989-06-16 | Face sequential display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15400289A JPH0318892A (en) | 1989-06-16 | 1989-06-16 | Face sequential display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0318892A true JPH0318892A (en) | 1991-01-28 |
Family
ID=15574769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15400289A Pending JPH0318892A (en) | 1989-06-16 | 1989-06-16 | Face sequential display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0318892A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194331A (en) * | 1998-11-18 | 2000-07-14 | Agilent Technol Inc | Pixel cell incorporated with dc balancing circuit |
JP2000267635A (en) * | 1999-03-16 | 2000-09-29 | Canon Inc | Method for driving liquid crystal device |
KR100407060B1 (en) * | 2000-07-24 | 2003-11-28 | 세이코 엡슨 가부시키가이샤 | Electro-optical panel, method for driving the same, electroopitcal device, and electronic equipment |
US6972432B1 (en) | 2002-10-10 | 2005-12-06 | Victor Company Of Japan, Limited | Liquid crystal display |
JP2007519050A (en) * | 2004-01-22 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | Charge control circuit |
JP2008015080A (en) * | 2006-07-04 | 2008-01-24 | Seiko Epson Corp | Display device and display system using the same |
-
1989
- 1989-06-16 JP JP15400289A patent/JPH0318892A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194331A (en) * | 1998-11-18 | 2000-07-14 | Agilent Technol Inc | Pixel cell incorporated with dc balancing circuit |
JP4584386B2 (en) * | 1998-11-18 | 2010-11-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | Method for driving pixel cell of display device and liquid crystal display device |
JP2000267635A (en) * | 1999-03-16 | 2000-09-29 | Canon Inc | Method for driving liquid crystal device |
KR100407060B1 (en) * | 2000-07-24 | 2003-11-28 | 세이코 엡슨 가부시키가이샤 | Electro-optical panel, method for driving the same, electroopitcal device, and electronic equipment |
US6972432B1 (en) | 2002-10-10 | 2005-12-06 | Victor Company Of Japan, Limited | Liquid crystal display |
JP2007519050A (en) * | 2004-01-22 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | Charge control circuit |
JP2008015080A (en) * | 2006-07-04 | 2008-01-24 | Seiko Epson Corp | Display device and display system using the same |
JP4508166B2 (en) * | 2006-07-04 | 2010-07-21 | セイコーエプソン株式会社 | Display device and display system using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2783412B2 (en) | Matrix display device | |
JP2678062B2 (en) | Photoelectric conversion device | |
JPH0318892A (en) | Face sequential display | |
JPS6318392B2 (en) | ||
EP1455338A1 (en) | Image processor with frame-rate conversion | |
JP4088855B2 (en) | Timing pulse generator | |
JPH11282437A (en) | Interface device of liquid-crystal display panel | |
JPS62631B2 (en) | ||
JP2605261B2 (en) | LCD matrix panel drive circuit | |
JP2874190B2 (en) | Liquid crystal display device | |
JPH065478B2 (en) | Active matrix circuit | |
JPH01174186A (en) | Liquid crystal drive circuit | |
JP2001022334A (en) | Planar display device | |
JPS604992A (en) | Driving of image display | |
JP3421570B2 (en) | Solid-state imaging device | |
JPH07295511A (en) | Driving method for liquid crystal display device | |
JPH05276468A (en) | Liquid crystal display device | |
JP3149084B2 (en) | Display device | |
KR960012486B1 (en) | Scan converter for digital video signal processor | |
JPH08336090A (en) | Liquid crystal display device | |
JPS63286075A (en) | Image pickup device | |
RU2109409C1 (en) | Picture reception and display method | |
JPH04172326A (en) | Liquid crystal display | |
JPH05122640A (en) | Matrix type image display device and its driving method | |
JPH04156586A (en) | Liquid crystal display device |