JPS63286075A - Image pickup device - Google Patents

Abstract

PURPOSE:To improve the S/N of the titled device by reading an electric charge sequentially in a horizontal direction corresponding to a series of picture elements arranged in the horizontal direction during one horizontal scanning period and repeating the readout at least twice during one horizontal scanning period by means of a readout means and providing an adder means accumulating signals for same picture element to be read respectively. CONSTITUTION:A frequency being nearly twice the frequency in one readout is given to a signal readout clock from a picture element to read out a signal of all picture elements corresponding to one horizontal picture element row in one horizontal scanning period. Then the signal read at the first time in one horizontal scanning period is given to a delay line 181 having a time being a half the horizontal scanning period (1/2H) and added to a signal read at the 2nd time. That is, periods 211, 221, 231 shown in figure are period of the latter half of the one horizontal scanning periods 201, 202, 203 and the addition period adding the signal read at the first time to the signal read at the 2nd time being the latter half. The signal including random noise is read twice in one horizontal period and added to each other, the signal is doubled and the S/N is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョンの撮像装置に関するものであり
、特に固体撮像部における信号対雑音比（Ｓ／Ｎ）の向
上を図ったものである。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a television imaging device, and in particular aims to improve the signal-to-noise ratio (S/N) in a solid-state imaging section. .

（従来の技術） 固体撮像部の雑音を分類すると、ランダム雑音と固定パ
ターン雑音とがある。ランダム雑音を低減してＳ／Ｎを
向上させる方法として従来より相関二重サンプリング方
法が用いられている。(Prior Art) Noise in solid-state imaging units can be classified into random noise and fixed pattern noise. A correlated double sampling method has conventionally been used as a method for reducing random noise and improving S/N.

〔発明が解決しようとする問題点） しかしながら・、上述の方法によっても雑音レベルとし
ては、固体撮像部が木来有しているランダム雑音より小
さくすることはできない。[Problems to be Solved by the Invention] However, even with the above-described method, the noise level cannot be made smaller than the random noise inherent in the solid-state imaging section.

そこで、本発明の目的は、固体撮像部を用いて、その本
来有しているＳ／Ｎよりも高い値のＳ／Ｎを得ることの
できる撮像装置を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an imaging device that uses a solid-state imaging section and can obtain a higher S/N than its original S/N.

〔問題点を解決するための手段〕[Means for solving problems]

このような目的を達成するために、本発明では、光電変
換された電荷が読出し動作により破壊されることのない
画素を平面上に配列した固体撮像部を用いて、１水平走
査期間内に水平方向に配列された１列の画素に対応する
電荷を水平方向に順次読出す動作を少なくとも２回行な
い、この動作により読出された同一画素毎の信号をそれ
ぞれ累積加算し、その結果を１水平走査期間の信号とし
て用いるようにする。In order to achieve such an object, the present invention utilizes a solid-state imaging unit in which pixels are arranged on a plane so that photoelectrically converted charges are not destroyed by a readout operation, and a At least twice, the charges corresponding to one column of pixels arranged in the horizontal direction are sequentially read out in the horizontal direction, and the signals read out from each pixel are cumulatively added, and the results are used for one horizontal scan. Use it as a period signal.

すなわち、本発明は光電変換された電荷が、読み出し動
作により、破壊されることのない特性を有する画素を、
平面上に配列した固体撮像部を有する撮像装置において
、１水平走査期間内に、水平方向に配列された１列の画
素に対応する電荷を、水平方向に順次に読み出し、かつ
その読み出しを１水、平走査期間内に少くとも２回繰り
返す読み出し手段と、その読み出し手段より繰り返し読
み出された同一画素毎の信号を、それぞれ累積加算する
加算手段と、加算手段からの出力を１水平走査期間にわ
たり読み出す手段とを具えたことを特徴とする。That is, the present invention provides a pixel having a characteristic that photoelectrically converted charges are not destroyed by a readout operation.
In an imaging device having a solid-state imaging unit arranged on a plane, charges corresponding to one column of pixels arranged in the horizontal direction are sequentially read out in the horizontal direction within one horizontal scanning period, and the readout is carried out in one horizontal scanning period. , a readout means that repeats at least twice within a horizontal scanning period; an addition means that cumulatively adds signals for each same pixel repeatedly read out from the readout means; and an output from the addition means over one horizontal scanning period. It is characterized by comprising a readout means.

（作用〕 テレビジョン画面の１水平走査期間はその１画面に相当
する走査期間（１フイールド）に比べてテレビジョン標
準方式の場合的１７２６２である。したがって、画素に
蓄積される電荷の１水平走査期間に変化する量もこれに
比例して極めて小さく、無視し得る程度である。(Function) One horizontal scanning period of a television screen is 17262 times in the case of the standard television system compared to the scanning period (one field) corresponding to one screen.Therefore, one horizontal scanning period of charges accumulated in pixels The amount that changes over time is proportionally very small and can be ignored.

したがって、本発明によれば、１水平走査期間内に映像
信号をＭ回繰り返して読出し、累積加算することにより
信号成分をＭ倍したものを得ることができる。すなわち
もとの信号をＳとするとＭ回加算した信号Ｓ′は次式で
表わされる。Therefore, according to the present invention, a signal component multiplied by M can be obtained by repeatedly reading the video signal M times within one horizontal scanning period and cumulatively adding the video signal. That is, when the original signal is S, the signal S' added M times is expressed by the following equation.

Ｓ’＝ＭＸＳ　　　　　　　　−（１）一方、ランダム
雑音は、その性質からＭ回加算すると、４倍になるとい
うことが知られている。S'=MXS - (1) On the other hand, it is known that random noise increases by four times when added M times due to its nature.

すなわちもとのランダム雑音をＮとするとＭ回加算した
ランダム雑音Ｎ°は次式で表わされる。That is, when the original random noise is N, the random noise N° added M times is expressed by the following equation.

Ｎ’−＆ｘＮ　　　　　　　　　・・・（２）したがっ
て、上述の（１）および（２）式よりＭ回に比べて四倍
改善することができる。N'-&xN (2) Therefore, from the above equations (1) and (2), it is possible to achieve a four-fold improvement compared to M times.

例えば、２回加算すると４倍、すなわち３ｄＢＳ／Ｎが
改善される。For example, adding it twice will improve the 4x, or 3dBS/N.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の実施例を詳細かつ具体的
に説明する。Hereinafter, embodiments of the present invention will be described in detail and specifically based on the drawings.

第１図は本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

固体撮像部の平面上に配列される画素数は、水平方向お
よび垂直方向に十分な解像度が得られるように定められ
るが、第１図の本実施例においては、基本的な動作を説
明するのに理解を得やすくするため、水平方向４列、垂
直方向４行を例にして示しである。The number of pixels arranged on the plane of the solid-state image sensor is determined so as to obtain sufficient resolution in the horizontal and vertical directions. In order to make it easier to understand, four columns in the horizontal direction and four rows in the vertical direction are shown as an example.

第１図において、１０１および１０２はシフトレジスタ
であり、シフトレジスタ１０１は垂直方向の読出し走査
を行ない、シフトレジスタ１０２は水平方向の読出し走
査を行なう。In FIG. 1, 101 and 102 are shift registers, and shift register 101 performs readout scanning in the vertical direction, and shift register 102 performs readout scanning in the horizontal direction.

１０３〜１０６は駆動線であり、それぞれ水平配列され
ている一列分の画素の電荷を読出す。１１１〜１１８は
スイッチトランジスタであり、水平方向の走査を行なう
。１２１〜１２８はコンデンサであり、画素から読出し
た信号を一時蓄わえる。１３１〜１３４はトランジスタ
であり、それぞれコンデンサ】２１　と１２５　、１２
２　と１２６．１２３　と１２７、および１２４と１２
８に蓄積された信号電荷を放電してリセット状態にする
。１３５はリセット信号の印加端子である。さらに、１
４１〜１４８は垂直信号母線である。１５１〜１６６は
画素であり、非破壊読み出しが可能な１６（４行×４列
）個を示しである。１７１および１７２はそれぞれ奇数
列および偶数列の水平信号母線、１８１および１８２は
遅延線、１８３および１８４は加算器、１８５および１
８６は記憶装置、１８７．１９１および１９２はスイッ
チ、１８８は信号処理回路である。Reference numerals 103 to 106 are drive lines, each of which reads out the charges of one column of horizontally arranged pixels. Switch transistors 111 to 118 perform horizontal scanning. Capacitors 121 to 128 temporarily store signals read from the pixels. 131 to 134 are transistors, and capacitors ]21, 125, and 12, respectively.
2 and 126, 123 and 127, and 124 and 12
The signal charge accumulated in 8 is discharged to bring it into a reset state. 135 is a reset signal application terminal. Furthermore, 1
41 to 148 are vertical signal bus lines. 151 to 166 are pixels, 16 (4 rows x 4 columns) that can be read out non-destructively. 171 and 172 are odd and even column horizontal signal bus lines, 181 and 182 are delay lines, 183 and 184 are adders, 185 and 1
86 is a storage device, 187, 191 and 192 are switches, and 188 is a signal processing circuit.

つぎに、第１図にしたがって動作を説明する。Next, the operation will be explained according to FIG.

光に反応して、画素１５１〜１６６のベース領域の等測
的なコンデンサに、電荷が蓄積されている。In response to light, charge is stored in isometric capacitors in the base regions of pixels 151-166.

垂直シフトレジスタ１０１の出力が水平画素列の駆動線
１０３〜１０Ｂのうちひとつの読み出すべき駆動線に読
み出しパルスを印加すると、その水平画素列の全ての画
素の電荷が同時に一時蓄積されるコンデンサに転送され
る。例えば、駆動線１０３にパルスが印加されると画素
１５１．１５２，１５３および１５４の電荷が信号母線
１４１，１４３．１４５および１４７を介してコンデン
サ１２１，１２２．１２３および１２４に転送される。When the output of the vertical shift register 101 applies a read pulse to one of the drive lines 103 to 10B of the horizontal pixel column to be read, the charges of all the pixels of that horizontal pixel column are simultaneously transferred to the capacitor where they are temporarily stored. be done. For example, when a pulse is applied to drive line 103, the charges of pixels 151, 152, 153, and 154 are transferred to capacitors 121, 122, 123, and 124 via signal buses 141, 143, 145, and 147.

そして水平シフトレジスタ１０２の出力によりスイッチ
トランジスタ１１１，１１２，１１３および１１４を順
次導通状態にして母線１７１から１水平画素列に対応す
る画素１５１〜１５４の信号を得る。Then, switch transistors 111, 112, 113, and 114 are sequentially turned on by the output of horizontal shift register 102, and signals of pixels 151 to 154 corresponding to one horizontal pixel column are obtained from bus line 171.

次に、リセット信号を端子１３５に印加し、トランジス
タ１３１〜１３４を同時に導通させてコンデンサ１２１
〜１２４に残留していた電荷を放電する。しかし、この
リセット動作により、各画素１５１〜１５４の電荷は破
壊されないので、各画素の電荷をゼロに戻すには、垂直
シフトレジスタ１０１の出力で、水平画素列に対応する
画素１５１〜１５４の電荷を読み出す動作を行なうと同
時に、リセット端子１３５にパルスを印加して読出され
た電荷を共通電位（アース）に流す。Next, a reset signal is applied to the terminal 135 to make the transistors 131 to 134 conductive at the same time, so that the capacitor 121
The charges remaining in ~124 are discharged. However, this reset operation does not destroy the charges in each pixel 151 to 154, so in order to return the charges in each pixel to zero, use the output of the vertical shift register 101 to charge the pixels 151 to 154 corresponding to the horizontal pixel column. At the same time, a pulse is applied to the reset terminal 135 to cause the read charge to flow to the common potential (earth).

また、奇数列の水平配列画素１５１−１５４および１５
９〜１６２は垂直信号母線１４１，１４３，１４５およ
び１４７に接続し、偶数列の水平配列画素１５５〜１５
８および１６３〜１６６は垂直信号母線１４２，１４４
，１４６および１４８に接続している。そして、信号母
線１４１゜１４３．１４５および１４７に読出される信
号は奇数の１水平配列毎に１時記憶用のコンデンサ１２
１，１２２゜１２３および１２４に蓄積される。それを
水平走査シフトレジスタ１０２の出力でスイッチトラン
ジスタ１１１．１１２，１１３および１１４を順次導通
させて母線１７１に読出す。また、信号母線１４２，１
４４，１４６および１４８に読出される信号は偶数の１
水平配列毎に１時記憶用のコンデンサ１２５，１２６，
１２７および１２８に蓄積され、それを水平走査シフト
レジスタ１０２の出力でスイッチトランジスタ１１５，
１１６，１１７および１１Ｂを順次導通させて母線１７
２に訣出す。Also, horizontally arranged pixels 151-154 and 15 in odd-numbered columns
9 to 162 are connected to vertical signal buses 141, 143, 145 and 147, and horizontally arranged pixels 155 to 15 in even-numbered columns.
8 and 163 to 166 are vertical signal buses 142, 144
, 146 and 148. The signals read out to the signal bus lines 141, 143, 145 and 147 are connected to the memory capacitor 12 for each odd horizontal array.
1,122 degrees 123 and 124. The output of the horizontal scanning shift register 102 is used to sequentially turn on switch transistors 111, 112, 113 and 114 to read it to the bus line 171. In addition, the signal bus 142,1
The signals read out to 44, 146 and 148 are even 1
1 hour memory capacitors 125, 126 for each horizontal array,
127 and 128, and transfers it to the output of the horizontal scanning shift register 102 and the switch transistors 115,
116, 117 and 11B are made conductive in sequence to connect the bus bar 17.
I'll tell you about 2.

第２図は第１図示の実施例における信号処理のタイミン
グを示す説明図である。第２図において、２００は水平
シフトレジスタ１０２のパルス、２０１．２０２および
２０３ユそれぞれ連続する１水平走査期間を表わしてい
る。画素からの信号読み出しクロックは、１水平走査期
間内に１水平画素列に対応する全ての画素の信号を例え
ば２回読出すためには、通常の１回だけ読み出す場合に
比べて約２倍の周波数で動作させる。モして１水平走査
期間のうち第１回目に読み出した信号は１水平走査期間
の半分（％Ｈ）４の時間の遅延線１８１を通し、第２回
目に読み出した信号と加え合せる。FIG. 2 is an explanatory diagram showing the timing of signal processing in the embodiment shown in the first diagram. In FIG. 2, 200 represents a pulse of the horizontal shift register 102, and each of 201, 202, and 203 represents one continuous horizontal scanning period. In order to read out the signals of all the pixels corresponding to one horizontal pixel column twice within one horizontal scanning period, the signal readout clock from the pixels must have a frequency that is approximately twice that of the normal case where the signals are read out only once. Make it work. The signal read out the first time in one horizontal scanning period is added to the signal read out the second time through a delay line 181 having a time of half (%H)4 of one horizontal scanning period.

すなわち、第２図に示す２１１．２２１および２３１の
期間は、１水平走査期間２０１，２０２および２０３の
後半の期間であり、前半の第１回目に読み出した信号と
後半の第２回目に読み出した信号とを加え合わせる加算
期間である。That is, the periods 211, 221 and 231 shown in FIG. 2 are the latter half of one horizontal scanning period 201, 202 and 203, and the signals read out in the first period in the first half and the signals read out in the second period in the second half are the periods 211, 221 and 231 shown in FIG. This is the addition period in which the signals are added together.

上述の加算動作について更に詳しく述べる。The above addition operation will be described in more detail.

水平走査期間２０１の間に出力信号母線１７１に例えば
奇数列の画素１５１〜１５４が２回読み出される。この
うち第１回目に読出される信号はスイッチ１９１の第１
の状態により遅延線１８１に供給される。そして第２回
目に読み出される信号は同じスイッチ１９１の第２の状
態により加算器１８３に導びかれ、第１回目に読み出さ
れた信号との加算が行なわれ、その結果がアナログ記憶
装置１８５に蓄積される。このアナログ記憶装置１８５
として例えばＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　
Ｄｅｖｉｃｅ）を用いることができる。第２図示の２７
０はこの記憶装置１８５の書き込み、読み出しクロック
のタイミングを示す。すなわち加算期間２１１は、水平
読出しクロックに同期した高速（２倍速）のクロックで
蓄積し、次の１水平走査期間乏０２で前記クロックの約
半分の周波数、すなわち、画素１５１−１５４の通常の
読み出し方に対応する周波数のクロックで読み出し、信
号処理回路１８８に送り出す。For example, pixels 151 to 154 in odd-numbered columns are read out twice to the output signal bus 171 during the horizontal scanning period 201. Among these, the signal read out the first time is the first signal of the switch 191.
is supplied to the delay line 181 depending on the state of . The signal read out the second time is guided to the adder 183 by the second state of the same switch 191, where it is added to the signal read out the first time, and the result is stored in the analog storage device 185. Accumulated. This analog storage device 185
For example, CCD (Charge Coupled
Device) can be used. 27 shown in the second diagram
0 indicates the timing of the write/read clock for this storage device 185. That is, during the addition period 211, accumulation is performed using a high-speed (double speed) clock synchronized with the horizontal readout clock, and in the next horizontal scanning period 02, the frequency is about half that of the clock, that is, the normal readout of pixels 151-154. The signal is read out using a clock having a frequency corresponding to the clock signal and sent to the signal processing circuit 188.

このようにして、奇数列の信号を読み出して信号処理回
路１８８に送り出すまでに２水平走査期間２０１　と２
０２　との時間を要する。In this way, it takes two horizontal scanning periods 201 and 2 to read out the odd-numbered column signals and send them to the signal processing circuit 188.
It takes time with 02.

一方、偶数列に対しては、水平走査期間２０２の時間に
、偶数列の画素１５５〜１５８の信号の読み出しと加算
を行なって、次の水平走査期間２０３に記憶装置１８６
から通常の速度で読み出して信号処理回路１１１８に送
り出す。第２図示の２８０はこの記憶装置１８６の書き
込み、および読み出しクロックのタイミングを示す。On the other hand, for even-numbered columns, the signals of the pixels 155 to 158 of the even-numbered columns are read out and added during the horizontal scanning period 202, and the storage device 186 is
The signal is read out at normal speed and sent to the signal processing circuit 1118. Reference numeral 280 in the second diagram indicates the write and read clock timings of this storage device 186.

したがって、奇数列の信号は一方のアナログ記憶装置１
８５から、偶数列の画素信号を読出し加算している時間
に取り出され、偶数列の信号は他方のアナログ記憶装置
１８６から、奇数列の信号を読出し加算している時間に
取り出されて、これらをスイッチ１８７で１水平走査期
間毎に交互に切換えを行なって信号処理回路１８８に導
く。Therefore, signals in odd columns are stored in one analog storage device 1.
The even-numbered column signals are taken out from the other analog storage device 186 while the odd-numbered column signals are being read out and added. The switch 187 performs switching alternately every horizontal scanning period and leads to the signal processing circuit 188.

このように、ランダム雑音を含んだ信号を１水平期間に
２回読み出して加算することにより信号は２倍され、ラ
ンダム雑音はσ倍されるので、Ｓ／Ｎは４倍、すなわち
３ｄＢ改善される。In this way, by reading out and adding the signal containing random noise twice in one horizontal period, the signal is doubled, and the random noise is multiplied by σ, so the S/N is improved by 4 times, or 3 dB. .

さらに、３回以上Ｍ回読み出して蓄積加算すれば、Ｓ／
Ｎ　Ｇま摺倍改善される。Furthermore, if the data is read three or more times M times and accumulated and added, the S/
NG is improved.

第３図は本発明の他の実施例として、１水平期間に３回
以上読み出して加算するための構成を示すブロック図で
ある。FIG. 3 is a block diagram showing a configuration for reading and adding three or more times in one horizontal period as another embodiment of the present invention.

第３図において、第１図と同様の箇所には同一符号を付
してその説明は省略する。３０１および３０２は信号処
理ブロックであり、それぞれ奇数列および偶数列の信号
を処理する。１９１°および１９２゜はスイッチ回路、
３０および３１はスイッチ、２゜３．４および５は切換
端子であり、スイッチ回路１９１°および１９２°は同
様の回路で構成される。In FIG. 3, parts similar to those in FIG. 1 are given the same reference numerals and their explanations will be omitted. Signal processing blocks 301 and 302 process signals in odd-numbered columns and even-numbered columns, respectively. 191° and 192° are switch circuits,
30 and 31 are switches, 2°3.4 and 5 are switching terminals, and switch circuits 191° and 192° are constructed of similar circuits.

第３図示の実施例では１水平画素列の全ての画素から読
み出される信号を１水平期間内にＭ（Ｍは３以上の整数
）回読み出し、かつそれらを蓄積加算する動作を１水平
走査期間内に行ない、次の１水平走査期間に後段の信号
処理回路１８８に送出するものであり、信号処理ブロッ
ク３０１が奇数列の水平信号母線１７１からの信号を処
理し、信号処理ブロック３０２が偶数列の水平信号母線
１７２からの信号を処理する。In the embodiment shown in the third figure, the signals read from all the pixels in one horizontal pixel column are read out M times (M is an integer of 3 or more) within one horizontal period, and the signals are accumulated and summed within one horizontal scanning period. The signal processing block 301 processes the signals from the horizontal signal buses 171 in the odd columns, and the signal processing block 302 processes the signals from the horizontal signal buses 171 in the even columns. The signals from horizontal signal bus 172 are processed.

奇数列の信号処理ブロック３０１と偶数列の信号処理ブ
ロック３０２とはそのタイミングは異なるが、動作とし
ては同様であるので、奇数列の信号処理ブロック３０１
の動作について以下に第３図により詳しく説明する。The signal processing block 301 in the odd column and the signal processing block 302 in the even column have different timings, but their operations are the same, so the signal processing block 301 in the odd column
The operation will be explained in detail below with reference to FIG.

１水平走査期間内において、第１回目に読出された信号
は、スイッチ１９１’のスイッチ３０を切換端子２．お
よびスイッチ３１を切換端子４にそれぞれ接続すること
により遅延線１８１に供給される。この遅延線１８１は
遅延時間として１水平走査期間のＭ分の！程度のものを
用いる。Within one horizontal scanning period, the first read signal causes the switch 30 of the switch 191' to be connected to the switching terminal 2. and the switch 31 are connected to the switching terminal 4, thereby being supplied to the delay line 181. This delay line 181 has a delay time of M of one horizontal scanning period! Use something of a certain degree.

第１回目の信号読み出しの終了後、第２回目の信号読み
出しが開始される以前に、スイッチ回路１９１°におい
てスイッチ３０を切換端子３に、スイッチ３１を切換端
子５に接続する。第２回目に読出される信号は遅延線１
８１により遅延された第１回目の読出し信号と加算器１
８３で加算され、その結果が再び遅延線１８１に人力さ
れる。第３回目に読出される信号は、遅延線１８１に蓄
積されている第１回目と第２回目の累積加算信号と、加
算器１８３で加算され、再び遅延線１８１に入力される
。第４回目以降も同様の動作を繰り返す。そして、Ｍ回
読み出され、累積加算された信号は画素の読み出しクロ
ックと同じクロックで一時記憶装置１８５に蓄積され、
これが次の１水平走査期間にわたり、通常のクロックで
読み出されて後段の信号処理回路１８８に送出される。After the first signal reading is completed and before the second signal reading is started, the switch 30 is connected to the switching terminal 3 and the switch 31 is connected to the switching terminal 5 in the switch circuit 191°. The signal read out the second time is delay line 1
The first read signal delayed by 81 and adder 1
83 and the result is input again to the delay line 181. The signal read out for the third time is added by the adder 183 to the first and second cumulative addition signals stored in the delay line 181, and is input to the delay line 181 again. Repeat the same operation from the fourth time onwards. The signals read out M times and cumulatively added are stored in the temporary storage device 185 using the same clock as the pixel readout clock.
This signal is read out using a normal clock over the next horizontal scanning period and sent to the subsequent signal processing circuit 188.

なお、上述した実施例において、非破壊読み出し可能な
撮像素子として、トランジスタのベース領域あるいはゲ
ート領域で光電変換する型式のものを用いたが、ＣＩＤ
（Ｃｈａｒｇｅ　Ｉｎｊｅｃｔｉｏｎ　Ｄｅｖｉｃｅ）
として知られている素子等、同種の撮像素子を用いても
よいことは明らかである。In the above-described embodiments, an image sensor that performs photoelectric conversion in the base region or gate region of a transistor was used as an image sensor capable of non-destructive readout.
(Charge Injection Device)
It is clear that the same type of imaging device may be used, such as the device known as .

〔発明の効果〕〔Effect of the invention〕

以上から明らかなように、本発明によれば、通常の回路
方式を組合わせることにより、固体撮像部を有する撮像
装置のＳ／Ｎを少なくとも３ｄＢ以上向上させることが
可能である。As is clear from the above, according to the present invention, by combining ordinary circuit systems, it is possible to improve the S/N of an imaging device having a solid-state imaging section by at least 3 dB or more.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の構成を示すブロック図、 第２図は第１図に示す実施例における信号処理のタイミ
ングを示す説明図、 第３図は本発明の他の実施例の構成を示すブロック図で
ある。 １０１．１０２・・・シフトレジスタ、１０３．１０４
４０５．１０６・・・駆動線、１１１．１１２４１３，
１１４，１１５，１１６，１１７，１１８・・・スイッ
チトランジスタ、 １２１．１２２，１２３，１２４，１２５，１２６，１
２７，１２８・・・コンデンサ、 １３１．１３２，１３３，１３４・・・トランジスタ、
１３５・・・印加端子、 １４１．１４２，１４３，１４４，１４５，１４６，１
４７，１４８・・・垂直信号母線、 １５１．１５２，１５３，１５４，１５５，１５８，１
５７，１．５８゜１５９．１８０，１６１，１６２．Ｉ
［ｉ３，１８４，１８５，１６８・・・画素、 １７１．１７２・・・水平信号母線、 １８１．１８２・・・遅延線、 １８３．１８４・・・加算器、 １８５．１８６・・・記憶装置、 ３０．３１，１８７，１９１，１９２・・・スイッチ、
１８８・・・信号処理回路、 １９１°、１９２’・・・スイッチ回路、３０１．３０
２・・・信号処理ブロック、２．３，４．５・・・切換
端子FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention, FIG. 2 is an explanatory diagram showing the timing of signal processing in the embodiment shown in FIG. 1, and FIG. 3 is a diagram showing another embodiment of the present invention. FIG. 2 is a block diagram showing the configuration. 101.102...Shift register, 103.104
405.106... Drive line, 111.112413,
114,115,116,117,118...Switch transistor, 121.122,123,124,125,126,1
27,128...Capacitor, 131.132,133,134...Transistor,
135... application terminal, 141.142,143,144,145,146,1
47,148...Vertical signal bus, 151.152,153,154,155,158,1
57, 1.58° 159.180, 161, 162. I
[i3, 184, 185, 168... Pixel, 171.172... Horizontal signal bus line, 181.182... Delay line, 183.184... Adder, 185.186... Storage device, 30.31,187,191,192...switch,
188... Signal processing circuit, 191°, 192'... Switch circuit, 301.30
2... Signal processing block, 2.3, 4.5... Switching terminal

Claims (1)

【特許請求の範囲】 １）光電変換された電荷が、読み出し動作により、破壊
されることのない特性を有する画素を、平面上に配列し
た固体撮像部を有する撮像装置において、 １水平走査期間内に、水平方向に配列された１列の画素
に対応する電荷を、水平方向に順次に読み出し、かつそ
の読み出しを前記１水平走査期間内に少くとも２回繰り
返す読み出し手段と、その読み出し手段より繰り返し読
み出された同一画素毎の信号を、それぞれ累積加算する
加算手段と、 前記加算手段からの出力を前記１水平走査期間にわたり
読み出す手段と を具えたことを特徴とする撮像装置。 ２）特許請求の範囲第１項に記載の撮像装置において、 前記固体撮像部の前記水平方向に配列された奇数列およ
び偶数列の画素からの信号をそれぞれ第１および第２の
信号母線に取り出し、 前記第１および第２の信号母線からの信号をそれぞれ前
記１水平走査期間内に前記加算手段により累積加算し、
次の１水平走査期間内にわたり読み出す ことを特徴とする撮像装置。[Claims] 1) In an imaging device having a solid-state imaging unit in which pixels having a characteristic that photoelectrically converted charges are not destroyed by a readout operation are arranged on a plane, within one horizontal scanning period. a readout means for sequentially reading charges corresponding to one row of pixels arranged in the horizontal direction in the horizontal direction and repeating the readout at least twice within the one horizontal scanning period; An imaging device comprising: an adding means for cumulatively adding read signals of the same pixel, and means for reading an output from the adding means over the one horizontal scanning period. 2) In the imaging device according to claim 1, signals from pixels in the horizontally arranged odd-numbered columns and even-numbered columns of the solid-state imaging section are extracted to first and second signal buses, respectively. , cumulatively adding signals from the first and second signal buses respectively within the one horizontal scanning period by the adding means;
An imaging device characterized in that reading is performed over the next one horizontal scanning period.