JPH0318183A

JPH0318183A - ２画面テレビ

Info

Publication number: JPH0318183A
Application number: JP1152526A
Authority: JP
Inventors: Yasuhiro Yoshida; 育弘吉田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-06-15
Filing date: 1989-06-15
Publication date: 1991-01-25
Anticipated expiration: 2013-04-02
Also published as: JP2736441B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野］この発明は、親画面の所定位置に子画面を表示する２画
面テレビに関する。［従来の技術］２画面テレビの基本的構成は、日経エレクトロニクス１
９８０年４月１４日号に記載ざれている。すなわち、親画面用の映像信号と子画面用の映像信号の
時間差を吸収するための画像メモリを備え、子画面用の
映像信号をその間朋にしたがって画像メモリに書き込み
、親画面用の映像信号の同朋にしたがって読み出すこと
で、親画面の所定位置に子画面を表示するように構成さ
れる．このような構成の２画面テレビには、技術的に２つの問
題がある。これらの問題は、いずれも親画面用の映像信
号と子画面用の映像信号の信号位相が、一般的に一致し
ていないことにより発生する．第１に、親画面用の映ＩＩ信号と子画面用の映像信号の
インターレース間係が一致していない場合、上述した画
像メモリはフィールド単位で制御されるのが一般的であ
るから、表示される子画面のインターレース間係が反転
してしまうという問題（インターレースの不備の間Ｈ）
がある．このようにインターレース間係が反転すると、
子画面には激しいラインフリッカや２重像妨害等を発生
する．第２に、親画面用の映像信号および子画面用の映像信号
の垂直同朋信号位相がある関係を満足していない場合、
上述したＩｉｉｌ像メモリより子画面用の映像信号の読
み出し途中で、その内容が次のフィールド情報に書き換
えられてしまい、子画面の上下に異なるフィールドの画
像が表示されてしまうという間ａ（境界問題）がある。このように子画面の上下に異なるフィールドの画像が表
示されると、特に動画像のときｌＪ界線上の走査線がは
っきりｉ察され、見苦しい妨害となる．また、境界線の
上下でインターレース関係が反転するから、単に境界線
上の走査線が観察されるのみではなく、上述した第１の
問題も同時に発生する．つまり、境界線の上下のどちら
か一方でのみ正常な画像が得られ、他方ではラインフリ
ッカや２重像妨害等を発生する．これら２つの問題は、２画面テレビの画質を向上するた
めに解決しなければならない基本的な問題であり、従来
これらの問題の解決方法が提案されている．まず、第１の問題に関しては、親画面用の映像信号およ
び子画面用の映像信号の両方のフィールドを判定し、子
画面用の映（ｉ信号のフィールド判定結果に基づいて、
子画面用の映像信号を画像メモリの定められた領域に書
き込み、一方、親画面用の映像信号のフィールド判定結
果に基づいて、適当な開始位相から子画面用の映像信号
を読み出し、これによって、親画面用の映像信号と子画
面用の映像信号のインターレース間係を一致させること
が提案されている（特公昭５９−３７９　１　３号公報
参１），次に、第２の問題に間しては、画像メモリを４つの領域
に分け、第１，第２フィールト用にそれぞれ２Ｍ域づつ
割り当て、同一領域内で読み書きを同時にしないように
制御する追い越し防止回路を設け、これによって、画像
メモリより子画面用の映像信号を読み出している途中で
、その内容が次のフィールド情報に書き換えられてしま
う、いわゆる追い越しを防止することが提案されている
（特開昭６２−２６９４８２号公報参＠）．つまり、子
画面用の映像信号のフィールド判定結果に基づいて、こ
の子画面用の映像信号を画像メモリの定められた領域に
書き込む．一方、追い越し防止回路は、親画面用の映像
信号のフィールドを判定し、その判定結果と一致したフ
ィールド情報が書き込まれている２領域のうち、先に書
き込まれた方から子画面用の映像信号を読み出す．これ
により、画像メモリの各領域にはファーストイン・ファ
ーストアウトで読み書きされ、フィールト情報の読み書
きは読み出しが常に先行するので、上述したように追い
越しを防止できる．以上のように、第１および第２の問
題は個々には解決されている。また、第２の問題の解決
手法における追い越し防止回路に、第１の問題の解決手
法で示した親画面用の映像信号と子画面用の映像信号の
インターレース間係を一致させる制御機能を付加すれば
、２つの問題を同時に解決することができる。［発明が解決しようとする課題］ところで、上述したようにして第１および第２の問題を
解決するものによれば、親画面用の映像信号および子画
面用の映像信号の両方のフィールトを判定する必要があ
り、フィールド判定手段が誤りなく動作する場合には、
上述したように第１および第２の問題を良好に解決する
ことができ、子画面の画質の劣化を防止することができ
る。しかし、上述のような第１および第２の問題の解決手法
を用いても、例えば家庭用ＶＴＲからの再生映像信号に
よる子画面を表示しようとする場合には、ラインフリッ
カや２重像妨害が発生し、また境界問題も発生し、充分
な画質が得られないことがある。この原因は、家庭用ＶＴＲの再生映像信号に対し、第１
および第２の問題の解決手法に使用されるフィールド判
定手段が誤動作することがあるためてある。このように家庭用ＶＴＲの再生映像信号に対してフィー
ルド判定手段が誤動作するのは、里直同期信号付近にヘ
ッド切換えに起因するノイズが混入しているためである
。フィールド判定手段は、一般に水平同期信号と垂直同
期信号の位相を比較してフィールド順位を判定するもの
であるから、上述したように垂直同期信号付近にノイズ
が混入すると、フィールド判定動作を誤ることがある。このような謂動１乍は、ピクチャーサーチやスロー再生
などの特殊再生時に、高い確率で生しる。また、このような誤動作は、家庭用ＶＴＲの再生映像信
号に対してだけでなく、静止画フォトプレーヤやテレビ
ゲーム嶺からの映１１８号に対しても生じる。これらか
らの映像！信号に対して誤動作をするのは、上述したよ
うなノイズではなく、出力される映像信号自体がもとも
とインターレースしていないためである。インターレースしていない映像信号に対するフィールド
判定手段の動作は、一般には全く定義できない．例えば
、第１、第２フィールドのいずれか一方の判定出力を出
し続けるか、あるいは、第１、第２フィールドの判定出
力を不規則に出力するか、全く不定である。このような
出力に対して、上述したような第１および第２の問題の
解決手法を用いるときには、問題解決が有勤になされる
場合と、そうでない場合が等しい確率で生じる。つまり
、問題解決が有効になされない場合がある。ところで、ノイズによる該動作は、フィールド判定手段
の横出精度を向上させることで防止することができるが
、この検出精度の向上はインターレースしていない映像
信号に対する処理に矛盾する。また、誤動作したことを
別途検出し、それに基づき新たな制御を行なうことも考
えられるが、この誤動作の検出はフイールト判定精度を
向上させるよりも難しい技術であると考えられる。また、インターレースしていない映像信号に対して、イ
ンターレースしていないというフィールド判定出力を得
ることも可能であるが、上述したような第１および第２
の問題解決のための手法をとのように制御するのが好ま
しいか不明である。それは、この方法が、フィールド判定という状態検出手
段側の技術的問題を被制御測の変更でカバーしようとす
る矛盾を含んだ方法だからである。このようにフィールド判定手段の誤動作を考慮にいれる
と、上述したような第１および第２の問題の解決手法に
は限界がある。すなわち、子画面用の映像信号としてフ
ィールド判定手段が誤動作するような映像信号が供給さ
れるとき、子画面の画質劣化を生じるおそれがある．そこで、この発明では、子画面用の映像信号がどのよう
なものであっても、子画面の画質劣化を防止できるよう
にしたものである．［課題を解決するための手段］第１の発明に係る２画面テレビは、第１の映像信号によ
る親画面の所定位置に第２の映像信号による子画面を表
示するものであって、第２の映像信号の書き込み、読み
出しが行なわれると共に、この書き込み、読み出しを非
同期で制御できるフレームメモリと、フレームメモリに
第２の映１１信号がノンインターレース状に書き込まれ
るように第２の映像信号を間引く間引き手段と、フレー
ムメモリに書き込まれている第２の映像信号を書き込み
時より高速のクロックを用いて読み出して時間軸圧縮を
する時間軸圧縮手段と、第１の映像信号に対してフィー
ルドの判定をするフィールド判定手段と、このフィール
ド判定手段の判定結果に基づき、第２の映像信号が第１
の映像信号に対して正しいインターレース順位となるよ
うに、フレームメモリより第２の映１１１８号をノンイ
ンターレース状態からインターレース変換をしながら読
み出すように制帥する読み出し制御手段とを備えるもの
である。第２の発明に係る２画面テレビは、第１の映像信号によ
る親画面の所定位置に第２の映ＩＩ信号による子画面を
表示するものであって、第２の映像信号の書き込み、読
み出しが行なわれると共に、この書き込み、読み出しを
非同期で制御できるフレームメモリと、このフレームメ
モリに第２の映像信号がノンインターレース状に書き込
まれるように第２の映像信号を間引く間引き手段と、フ
レームメモリに書き込まれている第２の映｛ｌ信号を書
き込み時より高速のクロックを用いて読み出して時間軸
圧縮をする時間軸圧縮手段と、フレームメモリより１フ
ィールド分の読み出しが完了するまで当該フィールドの
書き込みを行なわないように制御する書き込み制御手段
とを備えるものであ第３の発明に係る２画面テレビは、
第１の映像信号による親画面の所定位置に第２の映（ｉ
信号による子画面を表示するものであって、第２の映像
信号の書き込み、読み出しが｛テなわれると共に、この
書き込み、読み出しを非同期で制御できるフレームメモ
リと、このフレームメモリに第２の映像信号がノンイン
ターレース状に書き込まれるように第２の映像信号を間
引く間引き本段と、フレームメモリに書き込まれている
第２の映像信号を書き込み時より高速のクロックを用い
て読み出して時間軸圧縮をする時間軸圧縮手段と、第１
の映１１１８号に対してフィールドの判定をするフィー
ルド判定手段と、このフィールド判定手段の判定結果に
基づき、第２の映像信号が第１の映像信号に刻して正し
いインターレース順位となるように、フレームメモリよ
り第２の映ｉｔ＋＝号をノンインターレース状態からイ
ンターレース変換をしながら読み出すように制御する読
み出し制御手段と、フレームメモリより１フィールド分
の読み出しか完了するまで当該フィールドの書き込みを
行なわないように制御する書き込み制御手段とを備える
ものである。［作　用］上述構成においては、フレームメモリ７に子画面用の映
像信号が、常にノンインターレース状に書き込まれる。つまり、子画面用の映像信号はインターレースしている
か否かに拘らず、フレームメモリ７にはノンインターレ
ース状に書き込まれる。これにより、子画面用の映像信
号はフレームメモリ７の第１、第２フィールドのどちら
のフィールド部分に書き込んでもよく、子画面用の映像
信号に対するフィールド判定手段は不要となる．この状
態で、親画面用の映像信号に対してフィールド判定を行
ない、その判定結果に基づいて、子画面用の映像信号が
親画面用の映像信号に対して正しいインターレース順位
となるように、フレームメモリ７より子画面用の映像信
号がノンインターレース状態からインターレース変換を
しながら読み出されることにより、親画面用の映儂信号
と子画面用の映像信号のインターレース関係は常に一致
し、子画面にラインフリッカや２重儂妨害等が発生する
ことはない．また、上述構成においては、フレームメモリ７より１フ
ィールド分の読み出しが完了するまで当該フィールド部
分への書き込みは行なわれず、もしその必要が生じたら
、他のフィールド部分に書き込まれるようにしたことに
より、フレームメモ’Ｊ　７からの子画面用の映（ｌ信
号の読み出し途中で、その内容が次のフィールト情報に
書き換えられてしまい、子画面の上下に異なるフィール
ドの画像が表示されるという境界問題が発生することは
ない。つまり、フレームメモリに書き込まれる信号は、常にノ
ンインターレース状となるように制御されるので、フレ
ームメモリの書き込みフィールドと子画面用の映像信号
のフィールドを必ずしも一致させる必要がなく、したが
って、境界問題のみを考慮して、書き込みフィールドを
切換える操作を行なうことが可能となる。［実　施　例］以下、第１図を参熊しながら、この発明の一実施例につ
いて説明する。同図において、人力端子１には親画面用の映像信号Ｓｖ
ＩＩ＋、例えばテレビチューナからのＮＴＳＣ方式の映
像信号が供給される。この映像信号ＳＶｍは切換スイッ
チ２のｍ側の固定端子に供給される。また、人力端子３には子画面用の映像信号ＳｖＳ，例え
ばＶＴＲからの再生映像信号が供給される。この映像信
号ＳＶｓはＡ／Ｄ変換器４でディジタル信号に変換され
たのち間引き回路５に供給される。この間引き回路５の
動作は間引き制御回路６によって制御される。そして、間引き回路５の出力信号は、例えばＲＡＭで構
成されるフレームメモリ７に書き込み信号として供給さ
れる。このフレームメモリ７における書き込み動作は、
書き込み制御回路８によって制御される。また、人力端子３に供給される映像信号ＳＶｓは同期分
離回路９に供給され、この分離回路９で分離される垂直
同朋信号ＷＶＤおよび水平同期信号ＷＨＤは間引き制御
回ｌｌａ６、書き込み制御回路８に供給される．また、１０は、例えばＰＬＬ回路をもって構成される書
き込みクロック発生回路であり、この発生回路１０より
出力されるクロックＷＣＫはＡ／Ｄ変換器４、間引き回
路５、間引き制御回路６に供給される。このクロックＷ
ＣＫの周波数は、映Ｉｌ！信号ＳＶｓのカラーバースト
信号の周波数ｆｓｃもしくは水平同期信号ＷＨＤの周波
数ｆｗｈの！！数倍とされる。例えば、３ｆｓｃ、４　
ｆ　ｓｃ、９１０ｆｗｈとされる。上述した間引き回路５ては、親画面に対する子画面の表
示面積比に応じて垂直方向および水平方向のサンプルレ
ートの低減が行なわれる。この場合、垂直方向に関して
は走査線が間引かれると共に、水平方向に間してはサン
プリングされた画素信号が間引かれる．なお、サンプル
レートを低減する際には、予め低減したレートに応じた
ローパスフィルタが挿入され、ナイキスト周波数以上の
信号成分が存在しないようにされる．ところで、第２図Ａはインターレース信号の各フィール
ドｆｌ．　　ｆ２．　　・・・ことの走査線位置を示し
ている。同図において、　「○」印は走査線を表してお
り、フィールトごとにその位置が垂直方向に１ライン分
ずれている。また、第２図Ｂはノンインターレース信号
の各フィールト′ごとの走査線位置を示している。同図
において、　「○」印、「×ｊ印は走査線を表しており
、　「○」印はインターレース信号に対応した走査線で
あり、　「×」印はインターレース信号から補間された
走査線であり、すべてのフィールドで同じ位置に走査線
が存在する。なお、第２図において、横軸はフィールト周期を単位と
した時間方向を、縦軸は走査線間隔を単位とした垂直方
向を示している。間引き回１５では、上述したサンプルレートの低減処理
の他に、走査線信号を補間してノンインターレース信号
の形成処理が行なわれる。次に、サンプルレートの低減処理およびノンインターレ
ース信号の形成処理について詳細に説明する。ここでは
、子画面の表示面積比がｌ／４．１／９．１／１６の場
合を例にとって説明する。まず、垂直方向のサンプルレートの低減処理およびノン
インターレース信号の形成処理について説明する。表示面積比が１７４の場合について説明する。映像信号ＳＶｓの１フィールトのライン数を、便宜上Ｑ
ｎ本とすると、フレームメモリ７に書き込まれるべきノ
ンインターレース信号の１フィールドのライン数は、Ｑｎ÷２ｘ２＝Ｒｎ　　［本］となる。ここで、　「÷２」は表示面積比が１／４であ
るので、子画面の垂直方向の画面高が１／２となること
を、　「×２』はノンインターレース化によってライン
数が２倍となること表している。このように、フレームメモリ７に書き込まれるべきｌフ
ィールドのライン数は、映像信号ＳＶｓの１フィールド
のライン数と等しくなるので、″次のようにノンインタ
ーレース化される。映像信号ＳＶｓの１フレームのライン数が偶数本である
ときには、映像信号ＳＶｓ自体がノンインターレース信
号であると考えられるから、映像信号ＳＶｓのいずれの
フィールトの走査線信号も、そのままノンインターレー
ス信号の各フィールドの走査線信号に割り当てられる。また、映＋１信号ＳＶｓの１フレームのライン数が２ｎ
千１本（ｎは正の整数）で奇数本であるときには、垂直
同期信号ＷＶＤを１／２分周して得られるフレームパル
スを基準に、各フレーム肋間で、以下の処理が行なわれ
る。つまり、映像信号ＳＶｓの最初のｎ本の走査線信号がノ
ンインターレース信号の一方のフィールドの走査線信号
にそのまま割り当てられる。続いて、映像信号ＳＶｓの
残りｎ＋１本の走査線信号が利用されて、上述したｎ本
の走査線と同し位置に走査線が存在するように補間走査
線信号が形成され、この補間走査線信号がノンインター
レース信号の他方のフィールドの走査線信号に割り当て
られる．第３図Ａは映像信号ＳＶｓを示しており、　「○」印は
走査線である。また、同図Ｂはフレームメモリ７に書き
込まれるノンインターレース１言号であり、　「×」印
は補間走査線信号による走査線てある。補間走査＆！信号は、例えば上下のラインの相加平均処
理によって形成される。つまり、フレームパルスを基準
に残りのｎ＋１本のラインでは、第４図Ａに実線で囲ん
で示したように２走査線が繍み合わせられてそれぞれ１
／２の割合で加算され、これにより補間走査線信号が形
成される。第４図Ｂは、以上のようにして形成されるノンインター
レース信号を示している。この場合、各走査線の垂直方
向の位置を同図Ａに揃えて書くことで、各走査線の位置
が、映１象信号ＳＶｓではどの位置に対応するかを分か
り易くしている。つまり、ノンインターレース信号のＱ１の走査線は映像
信号ＳＶｓのＱＩの位置に、ノンインターレース信号の
９２の走査線は映像信号ＳＶｓの２３の位置に、以下同
様の位置に対応するように演算処理がされてノンインタ
ーレース信号が形成される。ところで、上述したようにフレームパルスを基準として
いるが、フレームパルスの位相が反転する場合には、第
５図Ａに示すように、補間走査線信号の形成処理が行な
われ、同図Ｂに示すように、ノンインターレース信号が
形成される。この場合、ノンインターレース信号の９１
の走査線は映像信号ＳＶｓのＱ２の位置に、ノンインタ
ーレース信号のＱ２の走査線は映像信号ＳＶｓのＱ４の
位置に、以下同隔の位置に対応するようになり、第４図
例の場合に比べて１ライン分ずつずれるが、各フィール
ドごとの走査線位置は一定しており、同様にノンインタ
ーレース信号が形成される．なお、第３図〜第５図では、映像信号ＳＶｓの１フレー
ムのライン数を１１本として説明したが、一般に奇数本
の場合には同様にしてノンインターレース信号が形成さ
れる。第６図は、上述した処理をするための間引き回路５およ
び間引き制御回路６の具体構成ｆｆｌ＋を示すものであ
る。同図において、Ａ／Ｄ変換器４からの映像信号ＳＶｓは
切換スイッチ５１ｖのａ側の固定端子に供給される。ま
た、この映像信号ＳＶｓは直接加算器３２ｖに供給され
ると共に、１水平朋間の遅延時間を有する遅延素子を構
成するラインメモリ５３ｖを介して加算器１１５２ｖに
供給される。加算器５２ｖでは２つの信号がそれぞれ１
／２の割合で加算され、その出力信号は補間走査線信号
として切換スイッチ５１ｖのｂｙ４の固定端子に供給さ
れる。また、同期分離回路９からの垂直同期信号ＷＶＤは、例
えばＴフリップフロップ、ゲート回路等で構成されるフ
レーム順位回路６ｌに供給される．このフレーム順位回
路６１ては、垂直同期信号ＷＶＤを１７２に分周してフ
レームパルスＷＦＰが形成されると共に、このフレーム
パルスＷＦＰが存在するフィールドであるかどうかを示
す信号ＳＦＰが形成される。フレーム順位回路６ｌからのフレームパルスＷＦＰは、
例えばカウンタを用いて構成されるライン数計数回路６
２に供給ざれると共に、この計数回路６２には同門分離
回路９からの水平同期信号Ｗ　Ｈ　Ｄが供給されて、ｌ
フレームのライン数が計数される。そして、この計数回
路６２からの１フレームのライン数データはステータス
判定回路６３に供給され、ｌフレームのライン数が偶数
か奇数かが判定される。またフレームｌＩＩ位回路６１からのフレームパルスＷ
ＦＰは、例えばカウンタで構成されるラインタイミング
表示回路６４に供給されると共に、このタイミング表示
回路６４には同門分離回路９からの水平同期信号ＷＨＤ
が供給される。そして、このタイミング表示回路６４で
は、現在のラインがフレームパルスＷＦＰから数えて何
木目であるかが計数される。上連したフレーム順位回路６ｌからの信号ＳＦＰ、ステ
ータス判定回路６３からの判定信号およびタイミング表
示回路６４からの計数データは、間引き回路５の切換ス
イッチ５１ｖに切り換え制御信号として供給される。すなわち、切換スイッチ５１ｖは、ｌフレームのライン
数が偶数であるときには、ａ　（ＲＩ１に接続されたま
まとされる。一方、　ｌフレームのライン数が奇数であ
るときには、フレームパルスからｎラインまでの期間は
ａＩＩＩＩＩに接続され、残りのｎ＋１ラインの期間は
ｂ　ＩＩＩに接続される。これにより、切換スイッチ５１ｖからは、表示面積比が
１／４の場合のノンインターレース信号が出力され、こ
のノンインターレース信号はフレームメモリ７に供給さ
れる。また、間引き制御回路６において、フレーム順位回路６
ｌからの信号ＳＦＰ、ステータス判定回路６３からの判
定信号およびタイミング表示回路６４からの計数データ
は、ラインアトレス制御回路６５に供給される。そして
、このラインアドレス制御回路６５より書き込み制御回
路８には、ラインアドレスのインクリメント信号ＩＮＣ
が供給される．なお、このインクリメント信号ＩＮＣは
、後述するようにフレームメモリ７に書き込みイネープ
ル信号ＷＥとしても供給される。次に、表示面積比が１／９の場合について説明する．映像信号ＳＶｓの１フィールドのライン数を、便宜上９
０本とすると、フレームメモリ７に書き込まれるべきノ
ンインターレース信号の１フィールドのライン数は、２ｎ÷３Ｘ２＝２　Ｑｎ　／３　［本］となる．ここで
、　「÷３」は表示面積比が１／９であるので、子画面
の垂直方向の画面高が１／３となることを、　「×２」
はノンインターレース化によって走査線数が２倍となる
ことを表している。このように、フレームメモリ７に書き込まれるべき１フ
ィールドのライン数は、映ｍｆＮ号ＳＶｓの１フィール
ドのライン数の２／３となるので、映像信号ＳＶｓの１
フレームのライン数に応じて、次のようにノンインター
レース化される。映像信号ＳＶｓの１フレームのライン数が偶数本（例え
ば５２６木、６２６本など〉であるときには、映像信号
ＳＶｓ自体がノンインターレース信号であると考えられ
る。この場合は、映像ｉｌＮ号ＳＶｓの各フィールドご
とに、３　ｎ　＋　Ｏｒ　　３　１１　＋１，３ｎ＋２
＠目の走査線信号から２本分の走査線信号が形成され、
これがノンインターレース信号の各フィールドの走査線
信号に割り当てられる。例えば、３ラインごとに、以下の制御が繰り返されて形
成される。第３ｎ＋０＠目のラインでは、現在の走査線信号および
１ライン前の走査線信号が、それぞれ１／２の割合で加
算されてノンインターレース信号の走査線信号が形成さ
れる。第３０千１番目のラインでは、ノンインターレース信号
の走査線信号は形成されない。第３０＋２番目のラインでは、現在の走！．線信号、ｌ
ライン前の走査線信号および２ライン前の走査線信号が
、それぞれ１／４、１／２および１／４の割合で加算さ
れてノンインターレース信号の走査線信号が形成される
。また、映像信号ＳＶｓの１フレームのライン数が６ｋ＋
３本（ｋは正の整数であり、例えば５２５本、６２７本
、　１１２５本なと）である場合には、垂直同期信号Ｗ
ＶＤを１／２分周して得られるフレームパルスを基準に
して、各フレーム朋間で３ラインことに制御が繰り返さ
れてノンインターレース信号の走査線信号が形成される
。第７図Ａは映像信号ＳＶｓを示しており、　「○」印は
走査線である。また、同図Ｂはフレームメモリ７に書き
込まれるノンインターレース信号を示しており、　「×
」印は走査線である。この壜合、ノンインターレース信
号の各走査線信号は、すべて映像信号ＳＶｓの複数の走
査線信号より演算されて形成される．例えば、各フレーム朋間で３ラインごとに、以下の制御
が繰り返される。すなわち、フレームパルスから３ｎ＋０（０．３，６，
・・・）番目のラインでは、第８図Ａに破線で囲んで示
した現在の走査線信号および１ライン前の走査線信号が
、それぞれ１／２の割合で加算されてノンインターレー
ス信号の走査線信号が形成される。また、３ｎ＋１　　（１，　　４，　　７，　　・−　
・）番目のラインでは、ノンインターレース｛言号の走
ｌＥ線信号は形成されない。また、３ｎ＋２　（２．　　５．　　８．　　・・・）
番目のラインては、第８図Ａに実線で囲んで示した現在
の走査線信号、　１ライン前の走査＆Ｉ信号および２ラ
イン前の走査線信号が、それぞれ！／４、ｌ／２および
１／４の割合で加算されてノンインターレース信号の走
査線信号が形成される。なお、第８図Ａにおいて、　「■Ｃｘ＝０〜１４）」は
走査線である。また、第８図Ｂは以上の制御が繰り屯されて形威された
ノンインターレース信号を示しており、「×」印は走査
線である。この場合、各走査線の垂直方向の位置を同図
Ａに揃えて書くことで、各走査線の位置が映像信号ＳＶ
ｓてはとの位置に対応するかを分かり易くシている。つまり、ノンインターレース信号の２１の走査線は映像
信号ＳＶｓのＱ２の位置に、ノンインターレース信号の
２２の走査線は映像信号ＳＶｓの１１３’の位置に、以
下同様の位置に対応するように演算処理がされてノンイ
ンターレース１言号が形成される。ところで、上述したようにフレームパルスを基準として
いるが、フレームパルスの位相が反転する場合には、第
９図Ａに示すように処理が行なわれ、同図Ｂに示すよう
に、ノンインターレース信号が形成される。この場合、
ノンインターレース信号のｉｌｌの走査線は、映像信号
ＳＶｓのｉｌ１の位置に、ノンインターレース信号の９
２の走査線は、映像信号ＳＶｓの９２’の位置に、以下
同様の位置に対応するようになり、第８図例の場合に比
べて２ライン分ずつずれるが、各フィールドごとの走査
線位置は一定しており、同様にノンインターレース信号
が形成される．なお、第７図〜第９図では映１１１８号ＳＶｓの走査線
数を１５本として説明したが、例えば５２５木、６２７
本、１１２５本など、一般に走査線数が６ｋ＋３本の場
合には同様にしてノンインターレース信号が形成される
。また、映像信号ＳＶｓの１フレームのライン数が６ｋ＋
１本（ｋは正の整数であり、例えば５２３本、６２５本
など）である場合には、３ラインごとに制御が繰り返さ
れてノンインターレース信号の走査線信号が形成される
．この場合、垂直同期信号ＷＶＤを１／２分周して得ら
れるフレームパルスが存在するフィールドと存在しない
フィールドでは、その制御が異なるようにされる。第１０図Ａは映像信号ＳＶｓを示しており、　「○」印
は走査線である。また、同図Ｂはフレームメモリ７に書
き込まれるノンインターレース信号を示しており、　「
×」印は走査線である。この場合、ノンインターレース
信号の各走査線信号は、すべて映像信号ＳＶｓの複数の
走査線信号より演算されて形成される．例えば、フレームパルスが存在するフィールドと存在し
ないフィールドでは、３ラインごとに、それぞれ以下の
制御が繰り返される。すなわち、第１１図Ａにおいて、フィールドｆ１にフレ
ームパルスが存在したとすると、このフィールＦ’　ｆ
　Ｉでは、フレームパルスから３０＋０（０，　　３．
　　６．　　・・◆）番目のラインでは、第ｌｌ図Ａに
実線て囲んて示した現在の走査線信号、ｌライン前の走
査線信号および２ライン前の走査線信号が、それぞれ１
／４、　１／２およＵ１／４の割合で加算されてノンイ
ンターレース信号の走査線信号が形成される。また、３ｎ＋１　　（１．　　４．　　７．　　・・・
）番目のラインでは、ノンインターレース信号の走査線
信号は形成されない。また、３１１＋２　（２．　　５．　　ＥＬ　　・・・
）番目のラインでは、第１１図Ａに破線で囲んで示した
ｌライン前の走査線信号および２ライン前の走査線信号
が、それぞれ１／２の割合で加算されてノンインターレ
ース信号の走査線信号が形成される．また、フレームパ
ルスが存在しないフィールドｆ２ては、フレームパルス
から３ｎ＋０（１２．１５．１Ｂ．　　・・・）番目の
ラインでは、第１１図Ａに破線で囲んで示した現在の走
査線ｆ８号および１ライン前の走査線信号が、それぞれ
！／２の割合で加算されてノンインターレース信号の走
査線信号が形成される。また、　３ｎ＋１　　（１３．　　　１６．　　１９．
　　−　　−　　−’）番目のラインでは、ノンインタ
ーレース１言号の走査線信号は形成されない。また、　３ｎ＋２　　（１　　１，　　　１４．　　１
７．　　・　・　・）番目のラインでは、第１１図Ａに
実線で囲んで示した現在の走査線信号、ｌライン前の走
査線１言号および２ライン前の走査線信号が、それぞれ
ｌ／４、１／２および１／４の割合で加算されてノンイ
ンターレース信号の走査線信号が形成される．なお、第
１１図Ａにおいて、　「■（ｘ＝Ｏ〜ｌ８）」は走査線
である。まｋ、第１１図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×』印は走
査線である。この場合、各走査線の蚕直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号Ｓ
Ｖｓではどの位置に対応するかを分かり易くしている。つまり、ノンインターレース信号のＱ１の走査線は映像
信号ＳＶｓの２１′の位置に、ノンインターレース信号
の９２の走査線は映ｔＩ１８号ＳＶｓの９３の位置に、
以下同様の位置に対応するように演算処理がされてノン
インターレース信号が形成される。なお、以上の説明では、フレームパルスが存在するフィ
ーノレドの３ｎ＋１番目のラインでは、ノンインターレ
ース信号の走査線信号は形成ざれず、３ｎ＋２ｉ１目の
ラインで、１ライン前の走査線信号および２ライン前の
走査線信号よりノンインターレース信号の走査線信号を
形成するようにしているが、これは次のようにしてもよ
い。すなわち、３ｎ＋ＩＩ目のラインで、現在の走査線
１言号および１ライン前の走査線信号よりノンインター
レース信号の走査線信号を形成し、３ｎ千２番目のライ
ンでは、ノンインターレース信号の走査線信号を形成し
ないようにしてもよい。ところで、フレームパルスの位相が反転する場合には、
第１２図Ａに示す処理が行なわれ、同図Ｂに示すように
、ノンインターレース信号が形成される．この場合、ノ
ンインターレース１言号の９１の走査線は、映像信号Ｓ
ＶｓのＱ２の位置に、ノンインターレース信号のＱ２の
走査線は、映像信号ＳＶｓの２３’の位置に、以下同様
の位置に対応するようになり、第１１図例の場合に比べ
て１ライン分ずつずれるが、各フィールドごとの走査線
位置は一定しており、同様にノンインターレース信号が
形成される。なお、第１０図〜第１２図では映像信号ＳＶｓの走査線
数を１９本として説明したが、例えば５２３本、６２５
本など、一般に走査線数が６ｋ＋１本の場合には同様に
してノンインターレース信号が形成される。また、映像信号ＳＶＳの１フレームのライン数が６ｋ＋
５本（ｋは正の整数であり、例えば５２７本、６２３本
など〉である場合には、３ラインことに制御が繰り返さ
れてノンインターレース信号の走査線信号が形成される
。１フレームのライン数が６ｋ＋１本の場合と同様に、
垂直同ｌ！Ｉ１信号ＷＶＤを１／２分周して得られるフ
レームパルスが存在するフィールドと存在しないフィー
ルトでは、その制御が異なるようにされる。第１３図Ａは映像信号ＳｖＳを示しており、　「Ｏ」印
は走査線である。また、同図Ｂはフレームメモリ７に書
き込まれるノンインターレース信号を示しており、　「
×」印は走査線である．この場合、ノンインターレース
信号の各走査線信号は、すべて映像信号ＳｖＳの複数の
走査線信号より演算されて形成される．例えば、フレームパルスが存在するフィールドと存在し
ないフィールドでは、３ラインごとに、それぞれ以下の
制御が繰り返される。すなわち、第１４図Ａにおいて、フィールドｆ１にフレ
ームパルスが存在したとすると、このフィールドｆ１で
は、フレームパルスから３ｎ＋０（０，３，６，・・・
）番目のラインでは、第１４図Ａに実線で囲んで示した
現在の走査線信号およびｌライン前の走査線信号が、そ
れぞれ１／２の割合で加算されてノンインターレース信
号の走査線信号が形成される。また、３ｎ＋１　　（１．　　４，　　７．　　・・・
）８目のラインでは、ノンインターレース信号の走査線
信号は形成されない．また、３ｎ＋２　（２．　　５．　　８．　　・・・）
番目のラインでは、第１４図Ａに破線で囲んで示した現
在の走査＆ｌＢ信号、ｌライン前の走査線信号および２
ライン前の走査線信号が、それぞれ１／４．１／２およ
び１／４の割合で加算されてノンインターレース信号の
走査線信号が形成される。また、フレームパルスが存在しないフィールドｆ２では
、フレームパルスから３ｎ＋Ｏ（９．　　１２．１　５
．　　・・●）＠目のラインでは、第１４図Ａに破線で
囲んで示した現在の走査線信号、ｌライン前の走査線信
号および２ライン前の走査線信号が、それぞれ３／４．
１／２および】／４の割合で加算されてノンインターレ
ース信号の走査線信号が形成される。また、　３ｎ＋１　　（１０．　　１３．　　１６．　
　◆　管　・）番目のラインては、ノンインターレース
信号の走査線信号は形成ざれない。？ｋ、３ｎ＋２　（１　１，．　１４．　　・・・）番
目のラインでは、第１４図Ａに実線で囲んで示したｌラ
イン前の走査線信号および２ライン前の走査線信号が、
それぞれ１／２の割合で加算されてノンインターレース
信号の走査線信号が形成される。なお、第１４図Ａにおいて、　「■（ｘ＝０〜ｌ６）」
は走査線である。また、第１４図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号Ｓ
ｖＳではとの位置に対応するかを分かり易くしている。つまり、ノンインターレース信号の２！の走査線は映像
信号ＳＶＳのＱ２の位置に■、ノンインターレース信号
の２２の走査線は映像信号ＳｖＳの９３’の位置に、以
下同様の位置に対応するように演算処理がされてノンイ
ンターレース信号が形成される．なお、以上の説明では
、フレームパルスが存在しないフィーノレドの３ｎ＋１
番目のラインでは、ノンインターレース信号の走査線信
号は形成されず、３ｎ＋２番目のラインで、１ライン前
の走査線信号および２ライン前の走査線信号よりノンイ
ンターレース信号の走査線信号を形成するようにしてい
るが、これは次のようにしてもよい。すなわち、３ｎ＋
１＠目のラインで、現在の走査線信号およびｌライン前
の走査線信号よりノンインターレース信号の走査線信号
を形成し、３ｎ＋２８目のラインでは、ノンインターレ
ース信号の走査線信号を形成しないようにしてもよい。ところで、フレームパルスの位相が反転する場合には、
第１５図Ａに示す処理が行なわれ、同図Ｂに示すように
、ノンインターレース信号が形威される。この場合、ノ
ンインターレース信号の２１の走査線は映像信号ＳｖＳ
の９２′の位置に、ノンインターレース信号のＱ２の走
査線は映像信号ＳｖＳのＱ４の位置に、以下同様の位置
に対応するようになり、第１４図例の場合に比べてｌラ
イン分ずつずれるが、各フィールドごとの走査線位置は
一定しており、同様にノンインターレース信号が形成さ
れる。なお、第１３図〜第１５図では映像信号ｓＶｓの走査線
数を１７木として説明したが、例えば５２７本、６２３
木など、一般に走査線数が６ｋ＋５木の場合にζま同様
にしてノンインターレーヌ１８号が形或される，第１６図は、上述したように表示面積が１／９のときの
処理をするための間引き回路５および間引き制御回路６
の具体構成例を示すものである。同図において、Ａ／Ｄ変換器４からの映ｖｊ！信号ＳＶ
ｓは１水平期間の遅延時間を有する遅延素子を構成する
ラインメモリ５４ｖおよび５５ｖの直列回路に供給され
る。そして、ラインメモリ５４Ｖおよびδ５ｖの出力信
号は加Ｗ．器５８ｖに供給ざれて、それぞれ１／２の割
合で加算されたのち切換スイッチ５７ｖのｃ　ＩＲｌの
固定端子に供給される。また、Ａ／Ｄ変換器４からの映
｛１信号ＳＶｓ、ラインメモリ５４ｖの出力信号および
ラインメモリ５５ｖの出力信号は加算６５８ｖに供給ざ
れて、それぞれ１／４、１／２およびｌ／４の割合で加
算されたのち切換スイッチ５７ｖのｂ　ＩＩＩの固定端
子に供給される。さらに、Ａ／Ｄ変換器４からの映ｔｔ
　＋＝号ＳＶｓおよびラインメモリ５４ｖの出力信号は
加算器５９ｖに供給されて、それぞれｌ／２の割合で加
算されたのち切換スイッチ５７ｖの＆銅の固定端子に供
給される。また、間引き制御回路６のステータス判定回路６３では
、走査線数が、偶数、６　ｋ　＋　１本、６ｋ＋３本お
よび６ｋ＋５本のいずれに該当するか判定ざれる。すな
わち、ライン数計数回路６２からの１フレームのライン
数データよりライン数が偶数であるか判断されると共に
、奇数の場合には６で割った余りが求められる。このス
テータス判定回＃ｉ６３はハードウエアでも構成できる
が、ＲＯＭを用いれば簡単に構成できる．ここで用いるＲＯＭの容量は、通常の走査線本数が５２
５本程度とすると、次のように２Ｋビッ１・どなる。す
なわち、ＲＯＭのアドレスにライン数データを供給する
とｌＯビット必要である。また、ステータスは全部で４
通りであるから２ビットで表現できる。したがって、２１＠Ｘ２＝２Ｋビットである。また、間引き制御回路６のラインタイミング表示回路６
４では、現在のラインがフレームパルスＷＦＰまたは垂
直同期信号ＷＶＤより何ライン目であるかが計数され、
その値を３で割った余りが出力される。その他は第６図
例と同様に構成される。そして、フレーム順位回路６ｌからの信号ＳＦＰ、ステ
ータス判定回路６３からの判定信号およびタイミング表
示回路６４からの出力信号は、間引き回路５の切換スイ
ッチ５７ｖに供給される共にラインアドレス制御回路６
５に供給され、切換スイッチ５７ｖの切り換え制御およ
びフレームメモリ７への書き込みが制御される。すなわち、ｌフレームの走査線数がＩＩＩ数であるとき
には、以下のように制御される。各フィールドの３ｎ＋
０番目のラインでは切換スイッチ６７ＶはａｌＰｌに接
続されると共に、ラインアドレス制御回路６５よりイン
クリメント信号ＩＮＣが出力されて切換スイッチ５７ｖ
の出力信号がフレームメモリ７に書き込まれ、３ｎ＋１
番目のラインでは切換スイッチ５７ｖは不定とされると
共に、ラインアドレス制御回路６５よりインクリメント
信号■ＮＣは出力されず書き込みが禁止され、３ｎ千２
番目のラインでは切換スイッチ５７ｖはｂ則に接続され
ると共に、ラインアトレス制御回路６５よりインクリメ
ント信号ＩＮＣが出力されて切換スイッチ５７ｖの出力
信号がフレームメモリ７に書き込まれる。また、１フレームの走査線数が６ｋ＋１本であるときに
は、以下のように制御される。フレームパルスの存在す
るフィールドであって、フレームパルスから３ｎ＋Ｏ番
目のラインでは切換スイッチ５７ｖはｂ　ＩＩに接続さ
れると共に、ラインアドレス制御回路６５よりインクリ
メント信号が出力されて切換スイッチ５７ｖの出力信号
がフレームメモリ７に書き込まれ、フレームパルスから
３０千１番目のラインでは切換スイッチ５７ｖは不定と
されると共に、ラインアドレス制御回路６５よリインク
リメント信号ＩＮＣは出力されずフレームメモリ７への
書き込みが禁止され、３ｎ千２番目のラインでは切換ス
イッチ５７ｖはｃ９［１に接続されると共に、ラインア
ドレス制御回路６５よりインクリメント信号ＩＮＣが出
力されて切換スイッチ５７ｖの出力信号がフレームメモ
リ７に書き込まれる。一方、フレームパルスが存在しな
いフィールドであって、フレームパルスから３ｎ千０番
目のラインでは切換スイッチ５７ｖはａＩＩ１に接続さ
れると共に、ラインアドレス制御回路６５よリインクリ
メント信号ＩＮＣが出力されて切換スイッチ５７ｖの出
力信号がフレームメモリ７に書き込まれ、フレームパル
スから３ｎ＋１ｇ目のラインでは切換スイッチ５７ｖ不
定とされると共に、ラインアドレス制御回路６５よりイ
ンクリメント信号ＩＮＣは出力されずフレームメモリ７
への書き込みが禁止され、３ｎ千２番目のラインでは切
換スイッチ５７ｖはｂ　ｌｕｌ＋に接続されると共に、
ラインアドレスｉＩｉＩＪ！１１回路６５よりインクリ
メント信号ＩＮＣが出力されて切換スイッチ５７ｖの出
力信号がフレームメモリ７に書き込まれる。なお、フレームパルスの存在するフィールドでは、つぎ
のように制御されるようにしてもよい。すなわち、フレームパルスから３ｎ＋Ｏ＠目のラインで
は切換スイッチ５７ｖはｂ　ＩＲＩ＋に接続されると共
に、ラインアドレス制御回路６５よりインクリメン｝　
ＩＮ号が出力されて切換スイッチ５７ｖの出力信号がフ
レームメモリ７に書き込まれ、フレームパルスから３ｎ
千１番目のラインでは切換スイッチ５７ｖはａ　（Ｉｌ
ｌに接続されると共に、ラインアドレス制御回路６５よ
りインクリメント信号■ＮＣが出力されて切換スイッチ
５７ｖの出力信号がフレームメモリ７に書き込まれ、フ
レームパルスから３ｎ千２番目のラインでは切換スイッ
チ５７ｖは不定とされると共に、ラインアドレス制御回
路６５よりインクリ７メント信号ＩＮｃは出力されずフ
レームメモリ７への書き込みが禁止される。また、１フレームの走査線数が６　ｋ　＋　３本である
ときには、以下のように制御される。フレームパルスか
ら３ｎ＋０＠目のラインでは切１負スイッチ５７ｖはａ
　９１に接続されると共に、ラインアドレス制御回路６
５よりインクリメント信号ＩＮＣが出力されて切換スイ
ッチδ７ｖの出力信号がフレームメモリ７に書き込まれ
、フレームパルスから３０＋１番目のラインでは切換ス
イッチ５７ｖは不定とされると共に、ラインアドレス制
御回路６５よりインクリメント１８号ＩＮＣは出力され
ずフレームメモリ７への書き込みが禁止され、３ｎ＋２
番目のラインでは切換スイッチ５７ｖはｂ側に接続され
ると共に、ラインアトレス制御回路６５よりインクリメ
ント信号ＩＮＣが出力されて切換スイッチ５７ｖの出力
信号がフレームメモリ７に書き込まれる。また、Ｉフレームの走査線が６ｋ＋５本であるときには
、以下のように制御される。フレームパルスの存在する
フィルードであって、フレームパルスから３ｎ＋０番目
のラインでは切換スイッチ５７ｖはａ側に接続ざれると
共に、ラインアドレス制御回路６５よりインクリメント
信号が出力されて切換スイッチ５７ｖの出力１言号がフ
レームメモリ７に書き込まれ、フレームパルスから３ｎ
＋１番目のラインでは切換スイッチ５７ｖは不定とされ
ると共に、ラインアドレス制御回路６５よりインクリメ
ント信号ＩＮＣは出力されずフレームメモリ７への書き
込みが禁止され、３ｎ＋２９目のラインでは切換スイッ
チ５７ｖはｂ側に接続されると共に、ラインアド゛レス
制御回′＃Ｉ６５よりインクリメント信号ＩＮＣが出力
されて切換スイッチ５７ｖの出力信号がフレームメモリ
７に書き込まれる．一方、フレームパルスが存在しない
フィールドであって、フレームパルスから３０千０番目
のラインでは切換スイッチ５７ｖはｂ側に接続されると
共に、ラインアトレス制御回路６５よりインクリメント
１言号ＩＮＣが出力されて切換スイッチ５７ｖの出力信
号がフレームメモリ７に書き込まれ、フレームパルスか
ら３ｎ＋１＠目のラインでは切換スイッチ５７ｖは不定
とされると共に、ラインアドレス制御回路６５よりイン
クリメント信号ＩＮＣは出力されずフレームメモリ７へ
の書き込みが禁止され、３ｎ＋２番目のラインでは切換
スイッチ５７ｖはｃ　（Ｉｌｌに接続されると共に、ラ
インアドレス制御回路６５よりインクリメント信号ＩＮ
ｃが出力されて切換スイッチ５７ｖの出力１８号がフレ
ームメモリ７に書き込まれる。なお、フレームパルスの存在しないフィールドでは、次
のように制御されるようにしてもよい。すなわち、フレームパルスから３ｎ＋Ｏ＠目のラインで
は切換スイッチ５７ｖはｂｇｌＩ１に接続されると共に
、ラインアドレス制御回路６５よりインクリメント信号
ｌＮＣが出力されて切換スイッチ６７ｖの出力信号がフ
レームメモリ７に書き込まれ、フレームバノレスから３
ｎ＋１ｇ目のラインでは切換スイッチ５７ｖはａＯｌ１
に接続されると共に、ラインアドレス制御回路６５より
インクリメント信号

【ＮＣが出力されて切換スイッチ５
７ｖの出力信号がフレームメモリ７に書き込まれ、フレ
ームパルスから３０＋２番目のラインでは切換スイッチ
５７ｖは不定とざれると共に、ラインアドレス制御回路
６５よりインクリメント信号ＴＮＣは出力されずフレー
ムメモリ７への書き込みが禁止される。次に、表示面積比が１／ｌ６の場合について説明する，この場合には、表示面積比が１／４の場合の考え方が応
用できる。すなわち、走査＆！ｉｓ数を１／４の場合の
さらに１／２とすればよいので、　１／４の場合と同様
の制御によって、一旦ノンインターレース信号が形成さ
れたのち、２ラインごとに相加平均処理されて走査線数
が１／２とされる。このように表示面積比が１／１　６のときの処理をする
ための間引き回路５および間引き制御回路６は、例えば
第６図例の切換スイッチ５１ｖの後段に、２ラインごと
に相加平均処理をする回路が付加されて構成される。こ
れにより、表示面積比がｌ／１６の場合にも良好なノン
インターレース信号が形成される。このように、表示面積比が１７４の場合とｌ／１６の場
合とでは、第６図例の回路を共通に使用することができ
る。なお、この表示面積比が１／ｌ６の場合には、１／４の
場合と同様に、ライン数を直接１／４に間引いてノンイ
ンターレース信号を得るようにしてもよい。以上述べたように、映像信号ＳＶｓがいかなる信号であ
っても、子画面の表示面積比が１／４、１／９、ｌ／１
６であれば、間引き回路５でノンインターレース信号が
形成される。なお、上述したと同擾に構成することにより、表示面積
比が１／４ｎ２　　１／９ｎ２　（ｎは自然数）の関係
を満たす池の場合にも完全なノンインターレース信号を
形成することができる。ところで、上述の制御では、フレームパルスの泣相に拘
らず、良好にノンインターレース信号が形成される。こ
れは、制御が偶奇、いずれのフィールドからはじまって
も構わないことを意味している。この結果、書き込み側
での映１１８号ＳＶｓのフィールド判定を行なわなくて
も、インターレース信号からノンインターレース信号へ
の変換をすることができる。次に、水平方向のサンプルレートのｌＩＨｊｔ処理につ
いて説明する。この場合、折り返し歪みを防止するために、低減された
サンプルレートを満足するナイキスト周波数となるよう
に信号帯域が制限されたのち、サンプル数を所望の数と
なるように間引くことで行なわれる。例えば、表示面積比が１７４の場合には１／２に間引か
れ、表示面積比が１／９の場合にはｌ／３に間引かれ、
表示面積比が１／１６の場合には１／４に間引かれる。上述せずも間引き回路５には、このような水平方向のサ
ンプルレートの低減処理を行なうための回路が付加され
る。例えば、表示面積比が１７４の場合には、第６＼図において、切換スイッチ５１ｖの出力信号はローバス
フィルタ５１Ｉ１で帯域が制限されたのちＤフリップフ
ロップ５２ｈおよび５３ｈの直列回路を介してフレーム
メモリ７に書き込み信号として供給される。また、書き込みクロック発生回路１０からの書き込みク
ロックＷＣＫはＤフリップフロップ５２ｈに１共給ざれ
る。また、この書き込みクロックＷＣＫは分周器５４ｈ
て２分周されたのちＤフリッフ゜フロップ５３ｌ１に１
共給されると共に、フレームメモリ７の書き込みクロッ
クとされる。これにより、Ｄフリップフロップ５　３　ｂからは、切
換スイッチ５１ｖより出力されるノンインターレース信
号の各走査線信号のサンプル数が１／２に間引かれて出
力され、これがフレームメモリ７に書き込まれる。また、表示面積比が１／９の場合には、第１６図におい
て、切換スイッチ５７ｖの出力信号はローバスフィルタ
５５ｈで帯域が制限されたのちＤフリップフロップ５６
ｈおよび５７ｈの直列回路を介してフレームメモリ７に
書き込み信号として供給ざれる。また、書き込みクロック発生回路１ｏからの書き込みク
ロックＷ　Ｃ　Ｋ　！，ｌ　Ｄフリップフロップ５６ｈ
に供給される。゛また、この書き込みクロックＷＣ　Ｋ
は分周器５８ｈで３分周ざれたのちＤフリップフロツブ
５７ｈに供給されると共に、フレームメモリ７の書き込
みクロックとされる。以下、表示面積比が１／ｌ６等の場合にも、同様に構成
することにより、水平方向のサンプルレートを低減する
ことができる。なお、このような低減処理は第６図例、第１６図例のよ
うな位置とは別に、間引き回路５の初段に配して、垂直
方向の間引き処理およびノンインターレース信号の形成
処理を行なう前に水平方向の間引き処理を行なうように
してもよい。この場合には、以下の回路部分では分周漫
の書き込みクロックＷ　Ｃ　Ｋ　’が用いられることに
なる。ま＆，ＬＰＦ５ｌｂ．５５ｈなとは必ずしもディジタル
で構成される必要はなく、Ａ／Ｄ前のアナログローバス
フィルタで代用させることもできる．この場合は、アナ
ログローバスフィルタの通過帯域を５１ｂ．５５ｈなど
と同様にしておけば、５１ｈ．５５ｈなどは省略するこ
とができる。以上のようにして、間引き回路５および間引き制御回路
６によって、水平方向および垂直方向のサンプルレート
の低減処理およびノンインターレース信号の形成処理が
行なわれる。第１図に戻って、間引き回路５より出力されるノンイン
ターレース信号の各走査線信号はフレームメモリ７に書
き込まれる。上述したように、書き込み側では、映像信号ＳＶｓのフ
ィールド判定は行なわれておらず、映像信号ＳＶｓがイ
ンターレース信号である場合に、どちらのフィールドが
フレームメモリ７のどちらのフィールド部分に書き込ま
れるかは定義できない。しかし、間引き回路５の出力信
号自体がノンインターレース化ざれているので、フレー
ムメモリ７上には、偶奇フィールドの別の概念を持ち込
む必要はなく問題はない．また、１１は追い越し判定回路である．この追い越し判
定回路１ｌでは、後述するように書き込み制御回路８お
よび読み出し制御回路ｌ２からのラインアドレスのＭＳ
Ｂのデータに基づいて、フレームメモリ７の書き込み、
読み出しが各々どちらのフィールド部分に対してなされ
ているか調べられ、書き込みフィールドを反転する反転
信号！ＮＶが出力される。そして、この反転信号ＩＮＶ
は書き込み制御回路８に供給され、フレームメモリ７の
同一フィールド部分に対して書き込み、読み出しが同時
に起きないように書き込み銅のフィールドが反転制御さ
れる。書き込み制御回路８には、上述したように同間信号ＷＨ
Ｄ．ＷＶＤの池に、間引き回路５からの書き込みクロッ
クＷＣＫ’　　間引き制御回路６からのラインアトレス
のインクリメント１８号ＩＮＣ、追い越し判定回路１ｌ
からの反転信号ＩＮＶが供給され、これらに基づいてフ
レームメモリ７の書き込みアドレスが形成される。第１７図は書き込み制御回路８の具体構成例を示す図で
ある。同図において、間引き回路５からの書き込みクロックＷ
ＣＫ’はカウンタ８ｌに供給され、この方ウンタ８ｌに
は同期分離回＃ｉ９からの水平同期信号ＷＨＤがリセッ
ト信号として供給される。そして、この方ウンタ８】の
カウント出力が水平方向アドレスとしてフレームメモリ
７に供給される．また、同期分離回路９からの水平同期
信号ＷＨＤはカウンタ８２にクａツクとして供給される
と共に、この方ウンタ８２には同期分離回路９からの垂
直同ｌ＃Ｉ｛ｇ号ＷＶＤがリセット信号として供給され
る。また、このカウンタ８２には間引き制御回路６から
のインクリメント信号ＩＮＣがカウンタイネーブル信号
として供給される．そして、カウンタ８２のカウント出
力のＭＳＢ−１〜ＬＳＢはラインアドレス（垂直方向ア
ドレス）のＭＳＢ−１〜ＬＳＢとしてフレームメモリ７
に供給される。また、カウンタ８２のカウント出力のＭＳＢはエクスク
ルーシブオア回＆１８３の一方の人力端子に供給され、
このエクスクルーシブオア回路８３の他方の人力端子に
は追い越し判定回Ｎ１１からの反転信号ＩＮＶが供給さ
れる．そして、このエクスクルーシブオア回路８３の出
力信号がラインアドレスのＭＳＢとしてフレームメモリ
７に供給される．この場合、追い越し制御回路ｌ１より反転信号ＩＮＶが
供給されると、エクスクルーシブオア回路８３の出力信
号、したがってラインアドレスのＭＳＢの状態が反転し
、これにより書き込み制のフィールドが反転される。ま
た、間引き制御回路６よりインクリメント信号ＩＮＣが
供給ざれると、カウンタ８２はカウント可能な状態とな
ってラインアドレスがインクリメントされる。このとき
、フレームメモリ７に書き込みイネーブル信号ＷＥが供
給されるので、フレームメモリ７は書き込み可能な状態
となる。また、カウンタ８２のカウント出力のＭＳＢは追い越し
判定回路１１に供給され、追い越し判定回路ｌ１では、
後述するように読み出しラインアドレスのＭＳＢとの比
較から反転信号ＩＮＶが形成される．なお、第１７図例の書き込み制御回路８は、フレームメ
モリ７を通常のＲＡＭを用いて構成する場合の倒である
が、フレームメモリ７はフィールドメモリ専用のＩＣな
どを用いて構成してもよく、その場合にはより簡単に構
成することができる。このように書き込み制御回路８で形成される書き込みア
ドレスによって、フレームメモリ７の各々のフィールド
部分には、第１８図に示すようにノンインターレース信
号が書き込まれる。第１８図は、簡単のため１フィール
ドのライン数が９本の場合を示している。次に、このようにフレームメモリ７に書き込まれたノン
インターレース信号を、どのように読み出して、親画面
用の映像信号ＳｖＩＩ＋と合成して出力するかについて
説明する。第１図において、１３はＰＬＬ回路等を用いて構成され
た読み出しクロック発生回路である．このクロック発生
回路１３で発生される読み出しクロックＲＣＫの周波数
は、子画面の水平方向の長さに彩響する。上述したよう
に、フレームメモリ７の書き込みクロックＷＣＫ’は、
表示面積比に応じて書き込みクロックＷ　Ｃ　Ｋを分周
して形成されているので、読み出しクロックＲＣＫは、
例えば書き込みクロックＷＣＫと同じ周波数とされる。これにより子画面は最初に設定した表示面積比で表示さ
れるようになる。つまり、この読み出しクロックＲ　Ｃ　Ｋは、フレーム
メモリ７に洪給される．ここにおいて、フレームメモリ
７は、時間軸圧縮手段として動作することになる。また、親画面用の映像信号ＳＶｍは同間分離回路ｌ４に
供給ざれ、垂直同期信号ＲＶＤおよび水平同期信号ＲＨ
Ｄが分離される。これら同期信号ＲＶＤ．ＲＨＤはフィ
ールド判定回路ｌ５に供給される．このフィールド判定
回路１５では、同期信号ＲＶＤ，ＲＨＤの位相に基づい
て親画面用の映像信号ＳＶｍの偶奇フィールドの判定が
行なわれる。例えば、水平同期信号Ｒ　Ｈ．　Ｄおよび
垂直同期信号ＲＶＤの位相が、それぞれ第１９図Ａおよ
びＢに示すように一致しているフィールドは奇数フィー
ルドと判定され、一方、水平同期信号ＲＨＤおよび垂直
同期信号ＲＶＤの位相が、同図ＣおよびＤに示すように
１７２水平朋間（Ｈ／２）だけずれているフィールドは
偶数フィールトと判定される。この場合、第２０図に示
すように、偶数フィールドの走査線が、奇数フィールド
の同一番目の走査線より上にあるものとする。なお、第
２０図では、　１フレームのライン数が９本の場合を示
している．このフィールド判定回路ｌ５からの判定信号ＦＤは読み
出し制御回路１日に供給される。この読み出し制御回路
１６には同期分離回路１４で分離ざれる同ＩＪ！信号Ｒ
ＶＤ．ＲＨＤが供給ざれると共に、クロック発生回路１
３からの読み出しクロックＲＣＫが供給される。そして
、これらに基づいてフレームメモリ７の読み出しアドレ
スが形成され、フレームメモリ７に書き込まれているノ
ンインターレース信号が、親画面用の映像信号ＳｖｌＩ
のインターレース順位に一致するインターレース信号に
変換されて読み出される。ここにおいて、フレームメモリ７上には、第１８図に示
すように、偶数フィールドの第１ラインに相当する走査
線信号が書き込まれていないことに注意する必要がある
．すなわち、親画面用の映像信号ＳＶｍとのインターレー
ス順位を一致させるためには、奇数フィールドでは第１
８図の１．　　３．　　５．　　・・・の走査線信号を
、偶数フィールドでは第１８図の２．４，６．・・・の
走査線信号を読み出す必要がある。この場合、フレームメモリ７にはノンインターレース信
号が２フィールド分書き込まれているので、どちらのフ
ィールド部分を親画面用の映像ｉｆｔ号ＳＶｍのどちら
のフィールドに割り当てても構わない。つまり、フレー
ムメモリ７の２つのフィールド部分から、交互に親画面
用の映像信号ＳＶｍのフィールド判定結果にしたがって
、上述したように信号を読み出すようにされる。第２１図は読み出し制御回路１Ｇの具体構成例を示す図
である。同図において、読み出しクロック発生回路ｌ３からの読
み出しクロックＲ　Ｃ　Ｋはカウンタ１６１に供給され
る。このカウンタ１６１には同間分離回路１４からの水
平同ＩＩｌ１信号ＲＨＤが遅延回路ｌ６２を介してリセ
ット信号として供給される。そして、このカウンタ１６
１のカウント出力は水平方向アドレスとしてフレームメ
モリ７に供給される．この場合、水平同期信号ＲＨＤは、子画面水平位置調整
回路１６３で設定した時間だけ遅延されたのちカウンタ
１６１に供給されてカウンタ１６ｌがリセットされる。つまり、このリセットタイミングからフレームメモリ７
の水平方向の読み出しが開始され、子画面の水平方向の
表示開始位置が決められる。なお、遅延量は、例えば読み出しクロックＲＣＫの１周
朋を単位としてｉＰＪ１！できるように構成される．こ
こで、遅延量が大きくなるほど、子画面の表示位置は右
側となる．また、同朋分離回路１４からの水平同門信号ＲＨＤはカ
ウンタ１６４にクロックとして供給される。このカウン
タ１６４には同期分離回路ｌ４からの垂直同１ｊｌｌ＠
号ＲＶＤが遅延回路１６２を介してロード信号として供
給される。また、フィールド判定回路ｌ５からのフィー
ルド判定信号ＦＤはカウンタ１６４にロードデータのＬ
ＳＢとして供給ざれる．なお、ロードデータのその辿の
ビットは、例えば低レベル“Ｏ　Ｔ＋とされる。上述せ
ずも、フィールド判定信号ＦＤは、例えば奇数フィール
トのときには低レベル“０”とされ、偶数フィールドの
ときには高レベル“１”１とされている。そして、カウ
ンタ１６４のカウント出力はラインアドレス（垂直方向
アドレス）のＭＳ日−１〜ＬＳＢ＋１としてフレームメ
モリ７に供給される。また、フィールド判定回路１５からのフィールド判定信
号ＦＤはインバータ１６６に供給れ、このインハータ１
６６の出力信号はラインアドレスのＭＳＢおよびＬＳＢ
としてフレームメモリ７に洪給される。この場合、フィールド判定信号ＦＤに応じてラインアド
レスのＭＳＢの状態が変化するので、親画面用の映像信
号ＳＶｍの偶奇フィールドに応じて、フレームメモリ７
の２つのフィールド部分より交互に読み出しが行なわれ
る。また、奇数フィールドの場合には、ラインアトレスの下
位２ビットは最初「Ｏｌ」となると共にＬＳＢは「ｌ」
に固定されるので、１．　　３．　　５．・・・の走査
線信号が順次読み出され、一方、偶数フィールドの場合
には、ラインアドレスの下位２ビットは最初「ｌＯ」と
なると共にＬＳＢは「０』に固定されるので、２．　　
４，　　６，　　−−夢の走査ｊＩＩ信号が順次読み出
される。またこの場合、垂直同期信号ＲＶＤは、子画面里直位置
調整回路１６７で設定した時間だけ遅延されたのちカウ
ンタ１６４に供給されてカウンタ１６４にロードデータ
がロードされる．つまり、このロードタイミングからフ
レームメモリ７の垂直方向の読み出しが開始され、子画
面の垂直方向の表示開始位置が決められる。また、遅延回路１６２で遅延された水平同期信号ＲＨＤ
は子画面長作成回路１６８に供給され、この作成回路１
６８からは、水平同期信号ＲＨＤのタイミングより子画
面を表示する期間（例えば、表示面積比が１／４のとき
にはＨ／２、表示面積比が１／９のときにはＨ／３等）
だ番九　例えば高レベル“１”となり、その他の朋間は
低レベル“１０”となる信号が出力される。そして、こ
の作成回路１６Ｂの出力信号はオア回路１６０に供給さ
れる。また、遅延回路１６５でＭ延された垂直同期信号ＲＶＤ
は子画面高作成回路１６９に供給され、この作成回路１
６９からは、垂直同朋信号ＲＶＤのタイミングより子画
面を表示する朋間（例えば、表示面積比が１／４のとき
には１／２フィールト′朋間、表示面積比が１７９のと
きには１／３フィールド期間等）だけ、例えば高レベル
゛ｌ″となり、その池の期間は低レベル“０゛′となる
信号が出力される。そして、この作成回路１６９の出力
信号はオア回路１６０に洪給される。また、インバータ１６６より出力される読み出しライン
アドレスのＭＳＢは追い越し判定回路１ｌに供給される
。上述せずも、追い越し判定回路１１では読み出しライ
ンアドレスのＭＳＢおよび書き込みラインアドレス（カ
ウンタ８２の出力）のＭＳＢが常に監視され、これらが
同一極性となるときには、書き込みフィールドを反転す
る高レベル“１”の反転信号ＩＮＶが出力される。なお、第２１図例の読み出し制御回路ｌ６は、フレーム
メモリ７として、通常のＲＡＭを用いて構成する場合の
例を示したが、フィールドメモリ専用のＩＣなどを用い
てフレームメモリ７を構成してもよく、その場合にはよ
り簡単な構成とすることができる。第１図に戻って、上述したようにフレームメモリ７より
読み出される子画面用の映像信号は、Ｄ／Ａ変換器１７
でアナログ信号とされたのち切換スイッチ２のＳ側の固
定端子にＩＰ．給される．この切換スイッチ２には、読
み出し制帥回路ｌ６のオア回路１６０の出力信号が切り
換え制＆Ｉｌ＋信号として供給される。そして、この切
換スイッチ２は、オア回路１６０の出力信号が高レベル
“′ｌ”であるときにはｓｏｌに接続され、一方低レベ
ル“Ｏ”であるときにはｍＩＩ１に接続される。上述し
たように、オア回ｖＮ１６０の出力信号は、子画面の表
示期間で高レベル゛１”となり、この期間のみ切換スイ
ッチ２はｓ　５１に接続され、親画面用の映像信号ＳＶ
ＴＩ＋に、フレームメモリ７より読み出される子画面用
の映像信号が挿入される．また、切換スイッチ２の出力信号はモニター受像機１８
に供給される。この場合、親画面用の映像信号ＳＶｍに
挿入される子画面用の映像信号は、上述したように境界
問題やインターレース不備は生じないので、このモニタ
ー受（ＩＩ１１Ｂには親画面の一部に子画面が良好に表
示される。この場合、モニター受像１６１１８は、現行のテレビジ
ｓ：，ｔ受（ｌ　ｍ　ハ勿論、Ｉ　ＤＴＶやＥＤＴＶな
どに対応するものであってもよい。また、扱う映像信号
がハイビジョン信号であるときには、ハイビジョン対応
のものとなる。なお、上述では色信号に言及していないが、色信号につ
いてもベースバンドに復調してしまえば、上述説明と全
く同様に処理できる．この場合には、適当な復調器、変
調器が処理の前後に付加されることになる。勿論、モニ
ター受像器１日には、ベースバンドのコンポーネント信
号として映像信号を供給してもよく、この場合には、変
調器は不要となる。いずれにしても、色信号帯域等を考慮して、２つの色差
信号をＴＣｒやＴＤＭすれば、メモリ容量を有効に低減
できる。このように本例においては、子画面用の映像信号ＳＶｓ
がインターレースしているか否かに拘らずフレームメモ
リ７の各フィールド部分にはノンインターレース状に書
き込まれる．そして、親画面用の映像信号ＳＶｍのフィ
ールド判定結果に基づいて、子画面用の映像信号が親画
面用の映像信号ＳＶｍに対して正しいインターレース順
位となるように、フレームメモリ７より子画面用の映像
信号がインターレース変換をしながら読み出される。したがって、本例によれば、親画面用の映像信号ＳＶａ
＋と子画面用の映像Ｉｔ信号のインターレース間係は常
に一致し、従来のように子画面用の映像信号ＳＶｓのフ
ィールド誤判定によるラインフリッカや２重像妨害等は
発生しない。また、本例においては、フレームメモリ７の各フィール
ドには、子画面用の映像信号がノンインターレース状に
書き込まれるため、フレームメモリの書き込みフィール
ドと子画面用の映１１１８号ＳＶｓのフィールドを必ず
しも一致させる必要はない。そして、フレームメモリ７
の書き込み、読み出しが各々どちらのフィールドに対し
てなされているか調べられ、フレームメモリ７の同一フ
ィールド部分に対して書き込み、読み出しが同時に起き
ないように書き込み側のフィールドが反転制御される。従って、従来のように子画面用の映像信号ＳＶｓのフィ
ールド誤判定による境界問題は発生しない。このように本例によれば、書き込み側で子画面用の映像
信号ＳＶｓのフィールト゜判定は不要であり、子画面用
の映像信号ＳＶｓとして、家庭用ＶＴＲからの再生映像
信号等を使用する場合にも、フィールド誤判定による画
質劣化のない良好な子画面を表示することができる．なお、上述実施例においては、親画面用の映像信号ＳＶ
ｍがアナログ信号の形成で人力端子ｌに供給されるもの
であるが、この映像信号ＳＶｍがディジタル化されて入
力端子ｌに供給されるものとすると、第１図のＤ／Ａ変
換器ｌ７は不要になり、ディジタル信号のままｌＩ／子
信号が切り換えられてモニター受像１１Ｂに導かれるこ
とになる。これは本発明をディジタルテレビに有効に利用するため
の一応用例である，ディジタルテレビは周知のようにＴ
　ＤＴＶ％　ＥＤＴＶなどとして高画質を得ることがで
きるから、上述の応用例はＩＤＴＶ，ＥＤＴＶを２画面
化する場合に用いて好適である。［発明の効果］以上説明したように、この発明によれば、書き込み側で
のフィールド判定を不要とでき、子画面用の映像信号に
家庭用ＶＴＲからの再生映像信号等を使用する場合でも
、フィールド誤判定によるインターレース不備の問題や
境界問題を生じることがなく、画質劣化のない良好な子
画面を表示することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図はイ
ンターレース信号とノンインターレース信号の走査線構
造を示す図、第３図〜第５図は表示面積比が１／４の場
合のインターレース化の説明のための図、第６図は表示
面積比が１７４の場合の間引き回路および間引き”ｌＶ
ｊＥ回路のＩＩ７ｉｉ図、第７図〜第１５図は表示面積
比が１／９の場合のインターレース化の説明図、第１６
図は表示面積比が１／９の場合の間引き回路および間引
き制御回路の構成図、第１７図は書き込み制御回路の構
成図、第１８図はフレームメモリの書き込み状態を示す
図、第１９図および第２０図は偶奇フィールド判定の説
明図、第２１図は読み出し制御回路の構成図である。１．　　３・・・入力端子２・・・切換スイッチ９．４５６７８１　４１　０１１１　２ｌ　３ｌ　６１　６１　７ｌ　８・Ａ／Ｄ変換器・間引き回路・間引き制御回路・フレームメモリ・書き込み制御回路・同門分離回路・書き込みクロック発生回路・追い越し判定回路・読み出し制御回路・読み出しクａツク発生回路・フィールド判定回路・読み出し制御回路 ◆Ｄ／Ａ変換器・モニター受像機実施例の溝氏図第１図

Claims

【特許請求の範囲】

（１）第１の映像信号による親画面の所定位置に第２の
映像信号による子画面を表示する２画面テレビにおいて
、上記第２の映像信号の書き込み、読み出しが行なわれる
と共に、この書き込み、読み出しを非同期で制御できる
フレームメモリと、上記フレームメモリに上記第２の映像信号がノンインタ
ーレース状に書き込まれるように上記第２の映像信号を
間引く間引き手段と、上記フレームメモリに書き込まれている上記第２の映像
信号を書き込み時より高速のクロックを用いて読み出し
て時間軸圧縮をする時間軸圧縮手段と、上記第１の映像信号に対してフィールドの判定をするフ
ィールド判定手段と、このフィールド判定手段の判定結果に基づき、上記第２
の映像信号が上記第１の映像信号に対して正しいインタ
ーレース順位となるように、上記フレームメモリより上
記第２の映像信号をノンインターレース状態からインタ
ーレース変換をしながら読み出すように制御する読み出
し制御手段とを備えることを特徴とする２画面テレビ。
（２）第１の映像信号による親画面の所定位置に第２の
映像信号による子画面を表示する２画面テレビにおいて
、上記第２の映像信号の書き込み、読み出しが行なわれる
と共に、この書き込み、読み出しを非同期で制御できる
フレームメモリと、上記フレームメモリに上記第２の映像信号がノンインタ
ーレース状に書き込まれるように上記第２の映像信号を
間引く間引き手段と、上記フレームメモリに書き込まれている上記第２の映像
信号を書き込み時より高速のクロックを用いて読み出し
て時間軸圧縮をする時間軸圧縮手段と、上記フレームメモリより１フィールド分の読み出しが完
了するまで当該フィールドの書き込みを行なわないよう
に制御する書き込み制御手段とを備えることを特徴とす
る２画面テレビ。
（３）第１の映像信号による親画面の所定位置に第２の
映像信号による子画面を表示する２画面テレビにおいて
、上記第２の映像信号の書き込み、読み出しが行なわれる
と共に、この書き込み、読み出しを非同期で制御できる
フレームメモリと、上記フレームメモリに上記第２の映像信号がノンインタ
ーレース状に書き込まれるように上記第２の映像信号を
間引く間引き手段と、上記フレームメモリに書き込まれている上記第２の映像
信号を書き込み時より高速のクロックを用いて読み出し
て時間軸圧縮をする時間軸圧縮手段と、上記第１の映像信号に対してフィールドの判定をするフ
ィールド判定手段と、この上記フィールド判定手段の判定結果に基づき、上記
第２の映像信号が上記第１の映像信号に対して正しいイ
ンターレース順位となるように、上記フレームメモリよ
り上記第２の映像信号をノンインターレース状態からイ
ンターレース変換をしながら読み出すように制御する読
み出し制御手段と、上記フレームメモリより１フィールド分の読み出しが完
了するまで当該フィールドの書き込みを行なわないよう
に制御する書き込み制御手段とを備えることを特徴とす
る２画面テレビ。