JPH0317756A - 記憶装置のアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータ等の周辺装置である外
部記憶装置等のアクセス方式に関するものである。

〔従来の技術〕

第３図は従来のアクセス方式を採用した外部記憶装置と
マイクロコンピュータとの要部構或を示すブロック図で
ある。図において、外部記憶装置１１は、データを格納
するメモリ１３と、このメモリ１３をアクセスするため
の複数の信号を処理装置としてのマイクロコンピュータ
１５から受信などを行うインタフェース１２とを備えて
いる。

マイクロコンピュータ１５は外部記憶装置１１のインタ
フェース１２とのデータの送受信を行うインタフェース
ｌ６を備えている。マイクロコンピュータＩ５と外部記
憶装置１１この間には、アドレス信号又はデータ信号を
伝送するアドレス・データ・マルチブレソクス・バスで
あるＡＤ信号線２ｌと、アドレス信号の受信を可能とす
るためのＡＬＥ信号線２２と、データ信号の受信を可能
とするためのＯＥ信号線２３とが接続されている．次に
第４図に示すタイミングチャートを参照してこの従来例
の動作について説明する。マイクロコンピュータ１５が
外部記憶装置１１のメモリ１３をアクセスする場合、ア
クセスしようとするメモリ１３のアドレスがマイクロコ
ンピュータ１５のインタフェース１６からＡＤ信号線２
１に出力される。外部記憶装置１１のインタフェース１
２はＡＬＥ信号線２２のＡＬＥ信号がハイレベルのとき
そのアドレスを受信し、ＯＥ信号線２３のＯＥ信号がロ
ーレベルのときメモリ１３内の該当する番地からデータ
を取り出す。この取り出されたデータは再びＡＤ信号線
２１に出力され、マイクロコンピュータｌ５に送信され
る。このような動作をアクセスしようとするメモリ１３
の最後の番地まで繰り返す。

〔発明が解決しようとする課題〕

ところが、このような従来のアクセス方式では外部記憶
装置１ｌがマイクロコンピュータ１５からのアドレス信
号などのアクセス信号を受け付けた後、データを出力す
るという動作を繰り返すのでマイクロコンピュータ１５
の高速処理化に伴ってメモリ１３のアクセス高速化を図
りたいがメモ＋７　１　３をアクセスする時間を更に短
縮することができないとう問題点があった． この発明は上記のような問題点を解決するためになされ
たもので、外部記憶装置のアクセス時間を更に短縮する
ことができるアクセス方式を提供することを目的とする
． 〔課題を解決するための手段〕 この発明に係るアクセス方式においては、アクセスすべ
きメモリ３のアドレスを保持するアドレスポインタ４ａ
を有するメモリアクセスコントローラ４ｌを設け、処理
装置（マイクロコンピュータ５）が最初に出力したアド
レスをインタフェース２を介して受信してアドレスポイ
ンタ４ａに保持し、このアドレスポインタ４ａが示すア
ドレスによりメモリ３をアクセスし、それ以後はメモリ
アクセスコントローラ４はアドレスポインタ４ａの内容
を順次インクリメントし、このインクリメントされたア
ドレスによりメモリ３をアクセスすることを特徴とする
ものである。

〔作用〕

処理装置（マイクロコンピュータ５）が最初に出力した
アドレスはアドレスポインタ４ａに保持され、このアド
レスによってメモリアクセスコントローラ４はメモリ３
をアクセスする。それ以後のアドレスはメモリアクセス
コントローラ４においてインクリメントされる。即ち、
アドレスポインタ４ａの内容は順次インクリメントされ
る。したがって、それ以後はインクリメントされたアド
レスによってメモリ３はアクセスされる。

〔発明の実施例〕

第１図はこの発明に係る記憶装置のアクセス方式を採用
した外部記憶装置とマイクロコンピュータとの要部構成
を示すブロック図である。図において、外部記憶装置ｌ
は、データを格納するメモリ３と、このメモリ３をアク
セスするための複数の信号を処理装置としてのマイクロ
コンピュータ５から受信などを行うインタフェース２と
、アクセスすべきメモリ３のアドレスを保持するレジス
夕の一種であるアドレスポインタ４ａを有するメモリア
クセスコントローラ４とを備えいる。マイクロコンピュ
ータ５は外部記憶装置１のインタフェース２とのデータ
の送受信を行うインタフェース６を備えている。マイク
ロコンピュータ５と外部記憶装置１との間には、前述し
たＡＤ信号線２ｌとＡＬＥ信号線２２と○Ｅ信号線２３
とが接続され、さらにメモリアクセスコントローラ４が
メモリ３にアドレスを送るのを可能とするためのＴＭＤ
信号線２４と、アドレスポインタ４ａの内容をインクリ
メントするためのＴＡＳ信号！２５とが接続されている
。

次に第２図に示すタイミングチャートを参照してこの実
施例の動作について説明する。マイクロコンピュータ５
は外部記憶装置１をアクセスする場合、マイクロコンピ
ュータ５はアクセスしようとするメモリ３のアドレスを
ＡＤ信号線２１に出力する。外部記憶装置１はＡＬＥ信
号線２２のＡＬＥ信号がハイレベルのときそのアドレス
を受け取り、インタフェース２を経由してメモリアクセ
スコントローラ４のアドレスポインタ４ａにそのアドレ
スを保持する。メモリアクセスコントローラ４はＯＥ信
号線２３のＯＥ信号がローレベルのときアドレスポイン
タ４ａに保持されたアドレスに該当するメモリ３の番地
からデータを読み出し、インタフェース２を経由してＡ
Ｄ信号線２１に出力する。次にアドレスポインタ４ａの
内容はＴＡＳ信号線２５のＴＡＳ信号に応答してインク
リメント（＋１加算）され、メモリアクセスコントロー
ラ４はアドレスポインタ４ａに指示されたアドレスに１
亥当するメモリ３の番地からデータを読み出し、ＡＤ信
号線２１に出力する。以後はこのような動作をアクセス
するメモリ３の最終番地まで行う。

このように上記実施例によれば、外部記憶装置１はマイ
クロコンピュータ５からアドレスを最初に１回受けるだ
けで、その後はアドレスポインタ４の内容をインクリメ
ントしていき、このインクリメントされたアドレスによ
ってメモリ３をアクセスするのでマイクロコンピュータ
５は外部記憶装置ｌを高速にアクセスすることが可能に
なる。

〔発明の効果〕

以上のように本発明によれば、処理装置が最初に出力し
たアドレスをアドレスポインタに保持し、このアドレス
によりメモリをアクセスし、それ以後はアドレスポイン
タの内容を順次インクリメントし、このインクリメント
されたアドレスによりメモリをアクセスするようにした
ので、処理装置は記憶装置をアクセスする場合、アドレ
スを１回出力するだけで記憶装置から順次データが読み
出され、これにより処理装置の高速処理化に伴って外部
記憶装置のアクセス時間を更に短縮できるという効果が
得られる。

【図面の簡単な説明】

第１図はこの発明に係る記憶装置のアクセス方式を採用
した外部記憶装置及びマイクロコンピュータの要部構或
を示すブロック図、第２図はこの実施例の動作を説明す
るためのタイミングチャート、第３図は従来のアクセス
方式を採用した外部記憶装置及びマイクロコンピュータ
の要部構或を示すブロック図、第４図はこの従来例の動
作を説明するためのタイミングチャートである。 １・・・外部記憶装置（記憶装置）、２・・・インタフ
ェース、３・・・メモリ、４・・・メモリアクセスコン
トローラ、４ａ・・・アドレスポインタ、５・・・マイ
クロコンピュータ（処理装置）。

Claims (1)

【特許請求の範囲】
1. 　データを格納するメモリと、このメモリをアクセスす
   るための複数の信号を処理装置から受信するインタフェ
   ースとを備えた記憶装置において、アクセスすべき上記
   メモリのアドレスを保持するアドレスポインタを有する
   メモリアクセスコントローラを設け、上記処理装置が最
   初に出力したアドレスを上記インタフェースを介して受
   信して上記アドレスポインタに保持し、このアドレスポ
   インタが示すアドレスにより上記メモリをアクセスし、
   それ以後は上記メモリアクセスコントローラは上記アド
   レスポインタの内容を順次インクリメントし、このイン
   クリメントされたアドレスにより上記メモリをアクセス
   することを特徴とする記憶装置のアクセス方式。