JPH03177179A - タイムベースコレクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＶＴＲ（ビデオテープレコーダ）などの映像
信号再生装置に係り、特に、再生映像信号の時間軸誤差
（ジッタ）を補正するタイムベースコレクタに関する。

〔従来の技術〕

ＶＴＲなどでの再生に際しては、磁気テープの伸縮やデ
ィスクの偏心などの記録媒体の歪みに起因する記録媒体
と再生ヘッドとの相対速度の変動により、再生映像信号
に時間軸誤差が生じ、再生画像に歪みや揺れが起る。こ
れを防止するためには、ＶＴＲなどにタイムベースコレ
クタを設け、再生映像信号から時間軸誤差成分を除くよ
うにすればよい、タイムベースコレクタは映像信号を遅
延する遅延手段を有しており、その遅延量を再生映像信
号が有する時間軸誤差に応じて変化させることにより、
再生映像信号から時間軸誤差が除かれる。

遅延手段として数Ｈ（但し、ＩＨは映像信号の１水平期
間）程度のラインメモリを用いたタイムベースコレクタ
が知られている（たとえば、特開昭６３−２２８４６４
号公報〉、以下、第５図により、かかるタイムベースコ
レクタについて説明する。但し、同図において、１はヘ
ッド、２はＡ／Ｄ　（アナログ／ディジタル）変換器、
３はラインメモリ、４はＤ／Ａ　（ディジタル／アナロ
グ）変換器、５は同期分離回路、６は再生系ＰＬＬ　（
位相同期ループ）、７は基準クロック発生器、８は分周
回路、９は回転系サーボ回路、１０はモータ、１１は再
生処理回路、１２は出力端子である。

ヘッド１１によって図示しない記録媒体から再生された
信号は再生処理回路１１に供給され、復調、フィルタリ
ングなどの再生処理が施されて映像信号の形態となる。

この映像信号ＶｉｎはＡ／Ｄ変換Ｆ５２と同期分離回路
５とに供給される。

同期分離回路５では、供給された映像信号Ｖｉｎから同
期信号が分離され、再生糸ＰＬＬ６により、この同期信
号に位相同期した書込クロックＷＣＫと書込リセットパ
ルスＷＲＥＳが生成される。ここで、映像信号Ｖｉｎは
時間軸誤差を有しており、したがって、同期分離回路５
から出力される同期信号にも同様の時間軸誤差があって
、これに位相同期した書込クロックＷＣＫ、書込リセッ
トパルスＷＲＥＳにも同様の時間軸誤差が含まれている
。

Ａ／Ｄ変換器２では、映像信号Ｖｉｎが書込クロックＷ
ＣＫをサンプリングパルスとしてディジタル化される。

得られたディジタル映像信号はラインメモリ３に供給さ
れる。ラインメモリ３においては、内部に書込アドレス
カウンタと読出アドレスカウンタとが設けられており、
書込アドレスカウンタは書込クロックＷＣＫをカウント
してラインメモリ３の書込アドレス信号を順次出力する
。

Ａ／Ｄ変換器２から供給されるディジタル映像信号の順
次のサンプルデータは、ラインメモリ３の上記書込アド
レス信号によって指定されるアドレスに順次書き込まれ
る。

また、上記書込アドレスカウンタは書込リセットパルス
ＷＲＥＳによってリセットされる。これにより、書込ア
ドレスカウンタが書込リセットパルスＷＲＥＳでリセッ
トされる毎に、ラインメモＩ７３の先頭アドレスが書込
アドレスとして指定され、この先頭アドレスから順にデ
ィジタル映像信号の順次のサンプルデータが書き込まれ
る。したがって、書込リセットパルスＷＲＥＳの周期は
映像信号ＶｉｎでのＩＨの整数倍であるが、ラインメモ
リ３の容量分の書込みに要する時間以下に設定され、た
とえば、ラインメモリ３が４Ｈの容量を有するものとす
ると、書込リセットパルスＷＲＥＳの周期を映像信号Ｖ
ｉｎでの４Ｈとする。

一方、基準クロック発生器７は一定周期の読出クロック
ＲＣＫを発生する。この読出クロックＲＣＫの周期は、
映像信号Ｖｉｎに時間軸誤差がないときの書込クロック
ＷＣＫの１＠期に等しく設定されている。この読出クロ
ックＲＣＫは分周回路７で分周され、読出リセットパル
スＲＲＥＳと基準垂直同期信号ＲＥＦＶとが生成される
。この読出リセットパルスＲＲＥＳの周期は、映像信号
Ｖｉｎに時間軸誤差がないときの書込リセットパルスＷ
ＲＥＳの周期と等しく設定され、また、基準垂直同期信
号ＲＥＦＶの周期も、時間軸誤差がないときの映像信号
Ｖｉｎの垂直同期信号の周期に等しく設定されている。

ラインメモリ３では、上記の読出カウンタが読出リセッ
トパルスＲＲＥＳでリセットされながら読出クロックＲ
ＣＫをカウントし、そのカウント値で表わされる読出ア
ドレス信号を出方する。そして、この読出アドレス信号
で指定されるアドレスからサンプルデータが読み出され
る。勿論、読出カウンタが読出リセットパルスＲＲＥＳ
でリセットされる毎に、ラインメモリ３の先頭アドレス
が読出アドレスとして指定される。

このように、ラインメモリ３では、映像信号Ｖｉｎ中の
時間軸誤差を含む書込クロックＷＣＫをもとに書込みが
行なわれ、一定周期の読出クロックＲＣＫをもとに読出
しが行なわれるから、ディジタル映像信号の各サンプル
データの書込みから読出しまでの時間（すなわち、遅延
時間）が映像信号Ｖｉｎが有する時間軸誤差に応じて変
化し、したがって、この時間軸誤差が補正されたディジ
タル映像信号が出力される。

このディジタル映像信号はＤ／Ａ変換器４に供給され、
読出クロックＲＣＫをサンプリングパルスとしてアナロ
グ化されて、出力映像信号Ｖｏｕｔとして出力端子１２
からモニタ装置など図示しない装置に供給される。

分周回路８で生成された基準垂直同期信号ＲＥＦＶはサ
ーボ基準信号として回転系サーボ回路９に供給され、こ
の回転サーボ回路９の制御によってモータ１０が基準垂
直同期信号ＲＥＦＶに同期して回転する。これにより、
ＶＴＲの場合には、基準垂直同期信号ＲＥＦＶを基準と
してヘッドの回転や磁気テープの走行が制御され、また
、ビデオディスク装置などのディスク再生装置の場合に
は、基準垂直同期信号ＲＥＦＶを基準としてディスクの
回転が制御される。これにより、再生された映像信号に
時間軸誤差があったとしても、その垂直同期周波数や水
平同期周波数が平均的に基準垂直同期信号ＲＥＦＶの周
波数やこれに対する基準水平同期信号と一致し、これら
の定常的な周波数ずれがなくなる。ラインメモリ３では
、時間軸誤差のうち同期周波数の定常的なずれの分を除
いた残りの時間軸誤差が映像信号Ｖｉｎから取り除かれ
る。

〔発明が解決しようとする課題〕

ところで、タイムベースコレクタにおいては、映像信号
の同期信号に対しても同様の遅延処理が行なわれる。こ
のために、タイムベースコレクタに入力される映像信号
の同期信号のエツジがなまっていたり、同期信号が欠落
したりしていると、これがそのままタイムベースコレク
タから出力される。これを防止するために、タイムベー
スコレクタに遅延手段としてフレームメモリやフィール
ドメモリが用いられる場合、基準クロックから生成され
る同期信号をタイムベースコレクタのメモリから出力さ
れる映像信号の同期信号と置換するようにしている。こ
れは、フレームメモリやフィールドメモリの読出リセッ
トパルスを基準クロックから生成される水平、垂直同期
信号に同期させることにより、メモリから出力される映
像信号の同期信号をこれら水平、垂直同期信号に同期さ
せることができるからである。

これに対し、上記従来技術のようにタイムベースコレク
タの遅延手段にラインメモリを用いる場合には、ライン
メモリから出力される映像信号の特に垂直同期信号を基
準クロックから生成した垂直同期信号に同期させること
ができず、上記の同期信号の置換を行なうことができな
い。以下、この点について、第６図を用いて説明する。

第６図（Ａ）は第５図における基準垂直同期信号ＲＥＦ
Ｖを示し、これに対して、第６図（Ｂ）に示すように、
垂直同期周波数が平均的に基準垂直同期信号ＲＥＦＶの
周波数に等しい再生映像信号Ｖｉｎが再生処理回路１１
から得られ、ディジタル化されてラインメモリ３で書込
み、読出しされるのであるが、このときのラインメモリ
３の書込リセットパルスＷＲＥＳ、、読出リセットパル
スＲＲＥＳの周期が夫々上記の意味での４Ｈであるとす
ると、第６図（Ｃ）で示すように、４Ｈ毎に再生映像信
号Ｖｉｎ　（第６図（Ｂ））での水平同期信号と位相が
同期しており、また、第６図（Ｄ）で示す読出リセット
パルスＲＲＥＳ（ａ）（この（ａ）は第６図（Ｆ）に示
す位相のときの読出リセットパルスＲＲＥ　Ｓ　（ｂ）
と区別するものである）は出力端子１２での映像信号Ｖ
ｏｕｔ（ａ）　（第６図（Ｅ））の水平同期信号と４Ｈ
毎に位相が同期している。

ここで、第６図（Ｄ）に示す読出リセットパルスＲＲＥ
　Ｓ　（ａ）は書込リセットパルスＷＲＥＳ　（第６図
（Ｃ））に対して位相差ΔΦがあり、時間軸誤差に応じ
てこの位相差ΔΦが変化する。このために、出力映像信
号Ｖｏｕｔ（ａ）　（第６図（Ｅ））の垂直同期信号は
基準垂直同期信号ＲＥＦＶ　（第６図（Ａ））との間に
ΔΦだけ位相差が生ずる。

一方、書込リセットパルスＷＲＥＳ　（第６図（Ｃ））
に対する読出リセットパルスＲＲＥＳの位相関係は分周
回路８のリセットタイミングで決まり、任意である。そ
こで、第６図（Ｆ）に示すように、読出リセットパルス
ＲＲＥ　Ｓ　（ｂ）が書込リセットパルスＷＲＥＳ　（
第６図（Ｃ））に対してΔΦと異なるΔΦ′だけ位相が
ずれているとすると、このときの出力映像信号Ｖｏｕｔ
（ｂ）における垂直同期信号は基準垂直同期信号ＲＥＦ
Ｖ　（第６図（Ａ））との間にΔΦとは異なるΔΦ′の
位相差が生ずる。

このように、書込リセットパルスＷＲＥＳと読出リセッ
トパルスＲＲＥＳとの間の位相差に応じて基準垂直同期
信号ＲＥＦＶに対する出力映像信号Ｖｏｕ　ｔの垂直同
期信号の位相が変化してしまい、分周回路８で第６図（
Ｈ）に示すような複合同期信号Ｃ３ＹＮＣを生成し、こ
れを出力映像信号Ｖｉｎの複合同期信号と置換すると、
その水平ブランキング期間内で正しく水平同期信号が置
換されても、その垂直ブランキング期間では、垂直同期
信号や等化パルスは正しい位置に設定されず、これらの
設定位置が書込リセットパルスＷＲＥＳと読出リセット
パルスＲＲＥＳとの間の位相差に応じて変化することに
なる。

以上は出力映像信号Ｖｏｕ　ｔで複合同期信号の置換を
行なったときに垂直同期信号の位置ずれが生ずる原因が
書込リセットパルスＷＲＥＳと読出リセットパルスＲＲ
ＥＳとの位相が一定していないことであったが、これ以
外にも、複合同期信号が置換されることによって出力映
像信号Ｖｏｕ　ｔでの垂直同期信号の位置が正しく設定
できない原因がある。

すなわち、ＶＴＲの場合、磁気テープ上の垂直同期信号
の記録位置は磁気テープ上のトラックの一方の端部に設
定されるが、この記録位置のバラツキがある程度許容さ
れている。しかし、この許容度はかなり大きく　（たと
えばＶＨ５規格の場合、±３Ｈ）、このため、ＶＴＲ毎
でも垂直同期信号の磁気テープでの記録位置にバラツキ
が生じ、再生時、第５図の分周回路８で生成される基準
垂直同期信号ＲＥＦＶに同期してヘッド１を回転させて
も、いかなるＶＴＲで記録された磁気テープに対しても
、再生映像信号Ｖｉｎの垂直同期信号を基準垂直同期信
号に対して一定の位相関係に保つことはできない。

この再生映像信号Ｖｉｎの垂直同期信号の基準垂直同期
信号ＲＥＦＶに対する位相ずれは出力映像信号Ｖｏｕｔ
にも現われ、したがって、基準垂直同期信号ＲＥＦＶと
所定位相関係にある複合同期信号でもってこの出力映像
信号Ｖｏｕｔの複合同期信号を置換すると、その垂直ブ
ランキング期間内で垂直同期信号の位置が正しく設定さ
れないことになる。

以上のように、出力映像信号Ｖｏｕ　ｔにおける垂直ブ
ランキング期間内で垂直同期信号の位置が正しく設定さ
れないと、モニタ装置での画面上で画像が全体的に垂直
方向にずれてしまうし、こればかりでなく、文字多重放
送などのように、意味をもつ内容のデータが垂直ブラン
キング期間の所定の位置に付加されている映像信号の場
合には、これを抜き取るためのゲート信号の形成基準と
なる垂直同期信号の位置がずれているため、このデータ
を満足に抜き取ることができなくなる。

本発明の目的は、かかる問題点を解消し、同期信号の置
換による垂直同期信号の位置ずれを防止可能とする、ラ
インメモリを用いたタイムベースコレクタを提供するこ
とにある。

〔発明が解決しようとする課題〕

上記目的を達成するために、本発明は、ラインメモリか
ら読み出された映像信号の垂直同期信号に位相同期した
同期情報を得る第１の手段と、該同期情報に位相同期し
た垂直同期信号を有する複合同期信号を生成する第２の
手段と、該複合同期信号を該ラインメモリから読み出さ
れた映像信号の複合同期信号と置換する第３の手段とを
設ける。

〔作　　　用〕

第１の手段によって得られる同期情報はラインメモリの
出力映像信号の垂直同期信号に位相同期しているから、
第２の手段で生成される複合同期信号の垂直同期信号も
該ラインメモリの出力映像信号の垂直同期信号と位相同
期している。そこで、該ラインメモリの出力映像信号の
複合同期信号を咳第２の手段で生成される複合同期信号
で置換しても、この結果得られる映像信号においては、
垂直ブランキング期間内の所定位置に、位置ずれなく、
垂直同期信号が位置づけられることになる。

〔実　施　例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明によるタイムベースコレクタの一実施例
を示すブロック図であって、１３は同期分離回路、１４
はリセットパルス生成回路、１５は基準同期信号発生器
、１６はスイッチであり、第５図に対応する部分には同
一符号をつけて重複する説明を省略する。

同図において、第５図に示した従来のタイムベースコレ
クタと同様にして時間軸誤差が補正された映像信号Ｖｏ
ｕ　ｔがＤ／Ａ変換器４から出力され、通常Ｘ側に閉じ
ているスイッチ１６を通って出力端子１２から出力され
る。

また、この映像信号Ｖｏｕｔは同期分離回路１３に供給
されて同期信号が分離され、その垂直同期信号に同期し
たリセットパルス５ＲＥＳがリセットパルス生成回路１
４で生成される。基準同期信号発生器１５はこのリセッ
トパルス５ＲＥＳに同期した複合同期信号Ｃ３ＹＮＣと
ブランキング信号ＢＬＮＫを発生する。この複合同期信
号Ｃ３ＹＮＣは映像信号Ｖｏｕｔ中の複合同期信号と同
期しており、スイッチ１６のＹ側に供給される。ブラン
キング信号ＢＬＮＫも映像信号Ｖｏｕ　を中の複合同期
信号と同期しており、この映像信号Ｖｏｕｔでの水平ブ
ランキング期間の水平同期信号期間と、垂直同期信号と
等化パルスとを含む期間とを表わしている。

スイッチ１６は、通常はＸ側に閉じているが、ブランキ
ング信号ＢＬＮＫが供給されるとＹ側に閉じ、複合同期
信号Ｃ３ＹＮＣを選択する。これにより、映像信号Ｖｏ
ｕ　ｔの水平同期信号や垂直同期信号、等化パルスの代
りに複合同期信号Ｃ５ＹＮＣが出力端子１２から出力さ
れる。

このようにして、この映像信号Ｖｏｕ　ｔは、その複合
同期信号がこれに同期した複合同期信号ｃｓｙＮＣと置
換され、出力端子１２に得られる映像信号Ｖｏｕ　ｔで
は、良好な波形の水平、垂直同期信号が正しい位置に設
定される。したがって、モニタ画面での再生画像の垂直
方向のずれを防止することができるばかりでなく、映像
信号Ｖｏｕｔの垂直ブランキング期間に付加された所望
データを確実にかつ正確に抜き取ることが可能となる。

第２図は本発明によるタイムベースコレクタの他の実施
例を示すブロック図であって、１７はフラグデータ発生
回路、１８はスイッチ、１９はフラグデータ検出回路で
あり、第１図に対応する部分には同一符号をつけて重複
する説明を省略する。

同図において、Ａ／Ｄ変換器２とラインメモリ３との間
にスイッチ１８が設けられている。このスイッチ１８の
Ｐ側にはＡ／Ｄ変換器２が出力するディジタル映像信号
が供給され、Ｑ側にはフラグデータ発生回路１７が出力
するフラグデータが供給される。このフラグデータはＡ
／Ｄ変換器２で生成できない内容のデータである。

スイッチ１８は、通常、Ｐ側に閉じており、Ａ／Ｄ変換
器２から出力されるディジタル映像信号がラインメモリ
３に供給される。そして、同期分離回路５から映像信号
Ｖｉｎの垂直同期信号ＰＢＶＤが出力されると、これを
制御信号としてスイッチ１８がＱ側に閉じ、フラグデー
タ発生回路１７が出力するフラグデータがラインメモリ
３に供給される。

すなわち、Ａ／Ｄ変換器２から出力されるディジタル映
像信号は、その垂直同期信号期間がフラグデータと置換
されて、ラインメモリ３に書き込まれる。

ラインメモリ３から出力されるディジタル映像信号は、
Ｄ／Ａ変換器４に供給されてアナログ化されるとともに
、フラグデータ検出回路１９に供給されてフラグデータ
が検出され、このフラグデータによってリセットパルス
５ＲＥＳがリセットパルス生成回路１４で生成される。

以下、′Ｗ、１図に示した実施例と同様に、基準同期信
号発生器１５で複合同期信号Ｃ３ＹＮＣとブランキング
信号ＢＬＮＫが生成され、このブランキング信号ＢＬＮ
Ｋによってスイッチ１６が制御されて映像信号Ｖｏｕ　
ｔの複合同期信号が複合同期信号Ｃ３ＹＮＣと置換され
る。

以上のようにして、この実施例においても、第１図に示
した実施例と同様の効果が得られ、さらに、フラグデー
タ発生回路１７、スイッチ１８、フラグデータ検出回路
１９はディジタル回路であってＩＣ化でき、他のディジ
タル回路のＩＣ内に埋め込むことが可能となって基板上
でこれらの占める面積を実質的に零とすることができる
から、第１図に示した実施例に比べ、回路規模が縮小さ
れる。

第３図は本発明によるタイムベースコレクタのさらに他
の実施例を示すブロック図であって、２０は位相差検出
回路、２１は位相シフト回路であり、第１図に対応する
部分には同一符号をっけて重複する説明を省略する。

同図において、再生系ＰＬＬ６から出力される書込リセ
ットパルスＷＲＥＳと分周回路８から出力される読出リ
セットパルスＲＲＥＳとの位相差ΔΦが位相差検出回路
２０で検出され、この位相差ΔΦに応じて位相シフト回
路２１のシフト量が設定される。同期分離回路５で分離
された垂直同期信号ＰＢＶＤは位相シフト回路２１でΔ
Φだけ位相シフトされ、リセットパルス生成回路１４に
供給されてリセットパルス５ＲＥＳが生成される。この
リセットパルス５ＲＥＳに同期して基準同期信号発生器
１５から複合同期信号Ｃ３ＹＮＣとブランキング信号Ｂ
ＬＮＫが出力される。

第６図で説明したように、映像信号Ｖｉｎはラインメモ
リ３で書込リセットパルスＷＲＥＳと読出リセットパル
スＲＲＥＳとの位相差ΔΦ分遅延されて出力映像信号Ｖ
ｏｕ　ｔとなる。したがって、映像信号Ｖｉｎ、　Ｖｏ
ｕｔの垂直同期信号にはΔΦの位相差がある。そこで、
同期分離回路５で映像信号Ｖｉｎから分離されて位相シ
フト回路２１でΔΦだけ位相シフトされた垂直同期信号
ＰＢＶＤは、出力映像信号Ｖｏｕｔの垂直同期信号と位
相同期しており、したがって、基準同期信号発生器１５
が出力する複合同期信号Ｃ３ＹＮＣは出力映像信号Ｖｏ
ｕ　ｔの複合同期信号と位相同期していることになる。

このようにして、この実施例においても、垂直同期信号
が位置ずれすることなく、複合同期信号の置換が可能と
なり、第１図に示した実施例と同様の効果が得られる。

第４図は本発明によるタイムベースコレクタのさらに他
の実施例を示すブロック図であって、２２は基準系Ｐ　
Ｌ　Ｌ、　２３．２４はスイッチ、２５はデコード回路
、２６はＡ／Ｄ変換器、２７はラインメモリ、２８はＤ
／Ａ変換器、２９はエンコード回路、３０は出力端子、
３１は加算器、３２は出力端子、３３は入力端子であり
、第１図に対応する部分には同一符号をつけて重複する
説明を省略する。

この実施例は、再生された輝度信号と搬送色信号とを別
々に処理するとともに、外部装置との同期運転を可能と
したものである。

第４図において、再生処理回路１１からは再生された輝
度信号Ｙｉｎと搬送色信号Ｃｉｎとが別々に出力される
。この輝度信号Ｙｉｎは、第１図での再生映像信号Ｖｉ
ｎと同様に、Ａ／Ｄ変換器２でディジタル化され、ライ
ンメモリ３に書き込まれて読み出され、Ｄ／Ａ変換器４
でアナログ化されて輝度信号Ｙｏｕ　ｔとなり、スイッ
チ１６によって基準同期信号発生器１５からの複合同期
信号Ｃ３ＹＮＣと置換される。

一方、再生処理回路１１から出力される搬送色信号Ｃｉ
ｎはデコード回路２５に供給され、２つの色差信号Ｒ−
Ｙ、Ｂ−Ｙに復調される。これら色差信号Ｒ−Ｙ、Ｂ−
ＹはＡ／Ｄ変換器２６に供給され、再生系ＰＬＬ６で生
成される書込クロックＷＣＫ′をサンプリングパルスと
してディジタル化される。

Ａ／Ｄ変換器２６から出力されるディジタル色差信号は
ラインメモリ２７に供給され、ラインメモリ３と同様に
、再生系ＰＬＬ６で生成される書込クロックＷＣＫ’、
書込リセットパルスＷＲＥＳ”によって書き込まれて基
準系ＰＬＬ２２で生成される読出クロックＲＣＫ’、読
出リセットパルスＲＲＥＳ’によって読み出される。こ
れにより、ディジタル色差信号に含まれる時間軸誤差が
補正される。

ラインメモリ２７から読み出されたディジタル色差信号
はＤ／Ａ変換器２８に供給され、読出クロックＲＣＫ’
をサンプリングパルスとしてアナログ化され、２つの色
差信号Ｒ−Ｙ％Ｂ−Ｙが得られる。これら色差信号Ｒ−
Ｙ、Ｂ−Ｙはエンコード回路２９に供給され、基準同期
信号発生器１５から供給される色副搬送波ＳＣを直角二
相変調して搬送色信号Ｃｏｕｔが生成される。

ここで、ラインメモリ３．２７は輝度信号Ｙｏｕ　ｔと
搬送色信号Ｃｏｕ　ｔとの間に遅延差が生じないように
動作しており、輝度信号Ｙｏｕ　ｔは出力端子１２から
、搬送色信号Ｃｏｕ　ｔは出力端子３０から夫々出力さ
れるとともに、これら輝度信号Ｙｏｕｔ、搬送色信号Ｃ
ｏｕ　ｔは加算器３１で加算され、コンポジットカラー
映像信号Ｖｏｕ　ｔとして出力端子３２から出力される
。

なお、Ａ／Ｄ変換器２６では、２つの色差信号Ｒ−ＹＳ
Ｂ−Ｙが多重されてディジタル化され、Ｄ／Ａ変換器２
８では、ラインメモリ２７から読み出されたディジタル
色差信号がアナログ化されて色差信号Ｒ−Ｙ、Ｂ−Ｙに
分離されるが、これら色差信号Ｒ−Ｙ、Ｂ−Ｙ毎にＡ／
Ｄ変換器、ラインメモリ、Ｄ／Ａ変換器を設け、別々に
時間軸誤差の補正を行なうようにしてもよい。

また、色差信号Ｒ−Ｙ、Ｂ−Ｙは輝度信号Ｙｉｎに比べ
て狭帯域であるため、書込クロックＷＣＫ′、読出クロ
ックＲＣＫ　”を夫々書込クロックＷＣＫ、読出クロッ
クＲＣＫよりも低周波のクロックとしてよく、この分ラ
インメモリ２７の容量をラインメモリ３の容量よりも小
さくすることができる。

この実施例は、さらに、外部装置（図示せず）とは独立
に動作する自由運転と、外部装置に同期して動作する外
部同期運転とが選択可能に構成されている。

自由運転の場合には、制御信号ＩＮＴ／ＥＸＴにより、
スイッチ２３がオンし、スイッチ２４がＳ側に閉じる。

これにより、基準クロック発生器７から出力される基準
クロックは基準系ＰＬＬ２２に供給される。この場合の
基準系ＰＬＬ２２は、第１図〜第３図における分周回路
と同様に、基準クロック発生器７からの基準クロックを
分周して読出クロックＲＣＫ、ＲＣＫ’や読出リセット
パルスＲＲＥＳ、ＲＲＥＳ”、基準垂直同期信号ＲＥＦ
Ｖを生成する。

これにより、第１図に示した実施例と同様に動作し、同
様の効果が得られる。

また、外部同期運転の場合には、制御信号ＩＮＴ／ＥＸ
Ｔにより、スイッチ２３はオフし、スイッチ２４はＴ側
に閉じる。入力端子３３には外部装置からの外部同期信
号ＥＳＹＮＣが入力され、これに同期して基準系ＰＬＬ
２２が動作する。これにより、基準系ＰＬＬ２２からこ
の外部同期信号ＥＳＹＮＣの垂直同期信号に位相同期し
たリセットパルス５ＲＥＳが出力され、スイッチ２４を
介して基準同期信号発生器１５に供給される。したがっ
て、スイッチ１６から出力される輝度信号Ｙｏｕｔの複
合同期信号は入力端子３３からの外部同期信号ＥＳＹＮ
Ｃと同期することになる。

このように、外部同期運転の場合は、ラインメモリ３か
ら読み出された輝度信号に対して複合同期信号の置換を
行なうことにより、外部装置に同期した映像信号が得ら
れることになる。

なお、外部同期運転の場合、基準系ＰＬＬ２２から出力
される読出リセットパルスＲＲＥＳ、ＲＲＥＳ’を外部
同期信号ＥＳＹＮＣの水平同期信号と位相同期させるこ
とにより、Ｄ／Ａ変換器４から出力される輝度信号Ｙｏ
ｕ　ｔの水平同期信号と基準同期信号発生器１５から出
力される複合同期信号Ｃ３ＹＮＣの水平同期信号と位相
同期させることができる。これに対し、この輝度信号Ｙ
ｏｕ　ｔの垂直同期信号と複合同期信号Ｃ３ＹＮＣとの
位相関係は外部同期信号ＥＳＹＮＣと再生輝度信号Ｙｉ
ｎの垂直同期信号との位相関係や書込リセットパルスＷ
ＲＥＳと読出リセットパルスＲＲＥＳとの位相関係など
によって決まるから、輝度信号Ｙｏｕ　ｔの垂直同期信
号を複合同期信号Ｃ３ＹＮＣの垂直同期信号に常に位相
同期させるということは極めて困難である。

しかしながら、基準系ＰＬＬ２２から出力される基準垂
直同期信号ＲＥＦＶが外部同期信号ＥＳＹＮＣの垂直同
期信号に対して常に所定の決まった位相関係となるよう
にすることにより、輝度信号Ｙｏｕｔの垂直同期信号と
複合同期信号Ｃ３ＹＮＣの垂直同期信号との位相ずれを
１数Ｈ以内とすることができ、したがって、モニタ画面
上で再生画像が上下に数Ｈ程度ずれて映出されるだけで
、許容できる画像再生が可能となる。

以上、本発明の詳細な説明したが、本発明はこれら実施
例のみに限定されるものではない。

すなわち、先に挙げた数値は説明の便宜上示したもので
あって、任意の数値をとり得る。たとえば、ラインメモ
リ３の容量を４Ｈとしたが、これはＮを正整数としてＮ
Ｈとすることができる。

また、時間軸誤差が補正された映像信号は、スイッチ１
６の切換えによって複合同期信号の置換がなされたが、
この映像信号に、アナログ、ディジタルのいずれの状態
においても、ブランキング信号が付加された後、複合同
期信号が加算されて置換されるようにしてもよい。

さらに、第１図〜第３図に示した実施例においても、第
４図に示した実施例と同様にして、自由運転と外部同期
運転とを選択的に行なえるようにすることもできる。

〔発明の効果〕

以上説明したように、本発明によれば、ライン単位の容
量のメモリを用いたタイムベースコレクタにおいて、該
メモリから読み出された映像信号に、垂直同期信号に位
置ずれが生ずることなく、その複合同期信号を基準同期
信号発生器で発生された良好な複合同期信号と置換する
ことができ、モニタ画面上で、時間軸変動による歪みや
揺れがなく、また、垂直同期信号の位置ずれによる上下
の位置変動がない画像再生が可能となるばかりでなく、
垂直ブランキング期間の定位置に付加されている所望デ
ータを確実にかつ正確に抜き取ることが可能となる。

また、本発明は、時間軸誤差が補正された映像信号を外
部装置の動作を同期させることもできる。

【図面の簡単な説明】

第１図〜第４図は夫々本発明によるタイムベースコレク
タの実施例を示すブロック図、第５図は従来のタイムベ
ースコレクタの一例を示すブロック図、第６図はその動
作の説明図である。 ２・・・Ａ／Ｄ変換器、３・・・ラインメモリ、４・・
・Ｄ／Ａ変換器、５・・・同期分離回路、６・・・再生
系ＰＬＬ、？・・・基準クロック発生器、８・・・分周
回路、１２・・・出力端子、１３・・・同期分離回路、
１５・・・基準同期信号発生器、１６・・・スイッチ、
１７・・・フラグデータ発生回路、１８・・・スイッチ
、１９・・・フラグデータ検出回路、２０・・・位相差
検出回路、２１・・・位相シフト回路、２２・・・基準
系Ｐ　Ｌ　Ｌ、　２３．２４・・・スイッチ、３３・・
・外部同期信号の入力端子。 （Ｈ）Ｃ５ＹＮＣ 第６図

Claims (1)

1. 【特許請求の範囲】 １、ライン単位の容量を有するメモリを備え、時間軸誤
   差を有する入力映像信号を該入力映像信号に同期した書
   込クロックによつて該メモリに書き込み、一定周期の読
   出クロックによつて該メモリから読み出し、時間軸誤差
   が補正された映像信号を得るようにしたタイムベースコ
   レクタにおいて、 該メモリから読み出された映像信号の垂直同期信号に位
   相同期した同期情報を得る第１の手段と、 該同期情報に垂直同期信号が位相同期した複合同期信号
   を生成する第２の手段と、 該メモリから読み出された映像信号の複合同期信号を該
   第２の手段で生成された該複合同期信号と置換する第３
   の手段と、 を設けたことを特徴とするタイムベースコレクタ。 ２、請求項１において、 前記第１の手段は、前記メモリから読み出された映像信
   号の垂直同期信号を分離する手段であつて、該垂直同期
   信号を前記同期情報とすることを特徴とするタイムベー
   スコレクタ。 ３、請求項１において、 前記入力映像信号の垂直同期信号を特定の情報内容のフ
   ラグ信号と置換する手段を設け、前記第１の手段は、前
   記メモリから読み出された映像信号の該フラグ信号を抽
   出する手段であつて、該フラグ信号を前記同期情報とす
   ることを特徴とするタイムベースコレクタ。 ４、請求項１において、 前記第１の手段は、前記メモリによる前記映像信号の遅
   延量を検出する第４の手段と、検出された該遅延量に等
   しく位相シフト量が設定され前記入力映像信号から分離
   された垂直同期信号を位相シフトする第５の手段とから
   なり、位相シフトされた該垂直同期信号を前記同期情報
   とすることを特徴とするタイムベースコレクタ。 ５、請求項４において、 前記第４の手段は、前記メモリの書込リセットパルスと
   読出リセットパルスとの位相差を検出する手段であつて
   、該位相差が前記遅延量であることを特徴とするタイム
   ベースコレクタ。 ６、請求項１、２、３、４または５において、前記メモ
   リの読出クロック、読出リセットパルスを発生する読出
   パルス発生手段は基準クロックもしくは外部装置からの
   外部同期信号を入力とし、 該外部同期信号の入力時、該読出パルス発生手段が該外
   部同期信号の垂直同期信号に位相同期した前記同期情報
   を発生し、前記第１の手段による同期情報に代えて前記
   第２の手段に供給することを特徴とするタイムベースコ
   レクタ。