JPH03186084A - ビデオ信号再生装置 - Google Patents
ビデオ信号再生装置Info
- Publication number
- JPH03186084A JPH03186084A JP1325483A JP32548389A JPH03186084A JP H03186084 A JPH03186084 A JP H03186084A JP 1325483 A JP1325483 A JP 1325483A JP 32548389 A JP32548389 A JP 32548389A JP H03186084 A JPH03186084 A JP H03186084A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tbc
- circuit
- dropout
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 57
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 101100152550 Caenorhabditis elegans tbc-11 gene Proteins 0.000 abstract 2
- 238000001514 detection method Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、回転ヘッド型VTRに適用されるビデオ信
号再生装置に関する。
号再生装置に関する。
(発明の概要〕
この発明は、メモリとメモリの書き込み及び読み出しを
制御するコントローラとからなり、メモリに磁気ヘッド
で再生された再生信号と同期したクロックで再生信号を
書き込み、安定なクロックで再生信号をメモリから読み
出す第1のTBCと、再生信−号から検出されたドロッ
プアウトパルスが供給されるメモリを有し、メモリが第
1のTBCのコントローラで制御される第2のTBCと
、第1のTBCの出力側に設けられ、第2のTBCから
出力されるドロップアウトパルスにより制御されるよう
にしたドロップアウト補償回路とからなり、ドロップア
ウトパルスと再生ビデオ信号との時間ずれの発生を防止
できる。
制御するコントローラとからなり、メモリに磁気ヘッド
で再生された再生信号と同期したクロックで再生信号を
書き込み、安定なクロックで再生信号をメモリから読み
出す第1のTBCと、再生信−号から検出されたドロッ
プアウトパルスが供給されるメモリを有し、メモリが第
1のTBCのコントローラで制御される第2のTBCと
、第1のTBCの出力側に設けられ、第2のTBCから
出力されるドロップアウトパルスにより制御されるよう
にしたドロップアウト補償回路とからなり、ドロップア
ウトパルスと再生ビデオ信号との時間ずれの発生を防止
できる。
フレーム周波数で回転するテープ案内ドラムに一対の磁
気ヘッドが取りつけられ、案内ドラムの周面に斜めに巻
きつけられた磁気テープに磁気ヘッドが交互に接触する
回転ヘッド型VTRが知られている。この種のVTRで
は、磁気ヘッドからの再生信号のレベルが規定の値より
小さくなることをドロップアウトとして検出し、IH遅
延線を利用したドロップアウト補償回路で以前の再生信
号によりドロップアウト期間を補償していた。
気ヘッドが取りつけられ、案内ドラムの周面に斜めに巻
きつけられた磁気テープに磁気ヘッドが交互に接触する
回転ヘッド型VTRが知られている。この種のVTRで
は、磁気ヘッドからの再生信号のレベルが規定の値より
小さくなることをドロップアウトとして検出し、IH遅
延線を利用したドロップアウト補償回路で以前の再生信
号によりドロップアウト期間を補償していた。
VTRの再生画像の質を向上させるために、ディジタル
TBCを設けることが有効である。つまり、再生輝度信
号と同期した書き込みクロックで再生輝度信号をメモリ
に書き込み、安定な読み出しクロックでメモリから再生
輝度信号を読み出すことで、ジッタと称される時間軸変
動を除去することができる。TBCの出力側でドロップ
アウト補償を行う時には、時間軸補償がされた輝度信号
とドロップアウトパルスとの時間ずれが生じる問題があ
った。
TBCを設けることが有効である。つまり、再生輝度信
号と同期した書き込みクロックで再生輝度信号をメモリ
に書き込み、安定な読み出しクロックでメモリから再生
輝度信号を読み出すことで、ジッタと称される時間軸変
動を除去することができる。TBCの出力側でドロップ
アウト補償を行う時には、時間軸補償がされた輝度信号
とドロップアウトパルスとの時間ずれが生じる問題があ
った。
従って、この発明の目的は、TBCの出力側でドロップ
アウト補償を行う時に、再生ビデオ信号とドロップアウ
トパルスとの間で時間的なずれが発生することを防止で
きるビデオ信号再生装置を提供することにある。
アウト補償を行う時に、再生ビデオ信号とドロップアウ
トパルスとの間で時間的なずれが発生することを防止で
きるビデオ信号再生装置を提供することにある。
この発明は、メモリ(40)とメモリ(40)の書き込
み及び読み出しを制御するコントローラ(工2)とから
なり、メモリ(40)に磁気ヘッドで再生された再生信
号と同期したクロックで再生信号を書き込み、安定なク
ロックで再生信号をメモリ(40)から読み出す第1の
TBC(10)と、 再生信号から検出されたドロップアウトパルスが供給さ
れるメモリ(46)を有し、メモリ(46)が第1のT
BC(10)のコントローラ(12)で制御される第2
のTBC(11)と、第1のTBC(10)の出力側に
設けられ、第2のTBC(11)から出力されるドロッ
プアウトパルスにより制御されるようにしたドロップア
ウト補償回路(15〉と からなる。
み及び読み出しを制御するコントローラ(工2)とから
なり、メモリ(40)に磁気ヘッドで再生された再生信
号と同期したクロックで再生信号を書き込み、安定なク
ロックで再生信号をメモリ(40)から読み出す第1の
TBC(10)と、 再生信号から検出されたドロップアウトパルスが供給さ
れるメモリ(46)を有し、メモリ(46)が第1のT
BC(10)のコントローラ(12)で制御される第2
のTBC(11)と、第1のTBC(10)の出力側に
設けられ、第2のTBC(11)から出力されるドロッ
プアウトパルスにより制御されるようにしたドロップア
ウト補償回路(15〉と からなる。
再生ビデオ信号は、第1のTBCIOにより、その時間
軸変動が除去される。TBCIOに対しては、再生ビデ
オ信号と同期した書き込みクロックを形威し、安定な読
み出しクロックを形成するTBCコントローラ12が設
けられている。ドロップアウトパルスが供給されるメモ
リ46が設けられ、メモリ46が第1のTBCIOと共
通のTBCコントローラ12で制御される第2のTBC
llが設けられている。TBCIOの出力側で、TBC
IIからのドロップアウトパルスでドロップアウトを補
償する回路15が設けられるので、ビデオ信号とドロッ
プアウトパルスとの間に時間ずれが発生することを防止
できる。
軸変動が除去される。TBCIOに対しては、再生ビデ
オ信号と同期した書き込みクロックを形威し、安定な読
み出しクロックを形成するTBCコントローラ12が設
けられている。ドロップアウトパルスが供給されるメモ
リ46が設けられ、メモリ46が第1のTBCIOと共
通のTBCコントローラ12で制御される第2のTBC
llが設けられている。TBCIOの出力側で、TBC
IIからのドロップアウトパルスでドロップアウトを補
償する回路15が設けられるので、ビデオ信号とドロッ
プアウトパルスとの間に時間ずれが発生することを防止
できる。
以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の1幀序に従ってなされる。
する。この説明は、下記の1幀序に従ってなされる。
a、全体の構成
TBC
c、TBC動作の制御
a、全体の構成
第1図において、lが再生信号から分離されたFM変調
輝度信号の入力端子である。リミッタ2、FM復調回路
3及びデイエンファシス回路4によりFM変mat度信
号がFM復調される。デイエンファシス回路4からの再
生輝度信号が壽キサ−5に供給され、ミキサー5におい
て変速再生時にのみ擬似垂直同期信号QVDが挿入され
る。
輝度信号の入力端子である。リミッタ2、FM復調回路
3及びデイエンファシス回路4によりFM変mat度信
号がFM復調される。デイエンファシス回路4からの再
生輝度信号が壽キサ−5に供給され、ミキサー5におい
て変速再生時にのみ擬似垂直同期信号QVDが挿入され
る。
擬似垂直同期信号発生回路6には、端子7からスイッチ
ングパルスPsが供給される。スイッチングパルスPs
は、テープ案内ドラム、即ち、磁気ヘッドの回転位相と
同期して、フィールド毎に反転するパルス信号である。
ングパルスPsが供給される。スイッチングパルスPs
は、テープ案内ドラム、即ち、磁気ヘッドの回転位相と
同期して、フィールド毎に反転するパルス信号である。
スイッチングパルスPsは、テープ案内ドラムと関連し
た磁気的な回転検出器の出力信号から形成される。擬似
垂直同期信号発生回路6は、スイッチングパルスPsの
立ち上がりエツジ及び立ち下がりエツジから所定の時間
遅れたタイミングの擬似垂直同期信号QVDを発生する
。擬似垂直同期信号QVDは、ゲート回路8を介してミ
キサー5に供給される。
た磁気的な回転検出器の出力信号から形成される。擬似
垂直同期信号発生回路6は、スイッチングパルスPsの
立ち上がりエツジ及び立ち下がりエツジから所定の時間
遅れたタイミングの擬似垂直同期信号QVDを発生する
。擬似垂直同期信号QVDは、ゲート回路8を介してミ
キサー5に供給される。
ゲート回路8には、端子9から変速再生の動作中である
ことを示す制御信号が供給される。変速再生動作は、ス
ロー再生、ステイル再生、キュー再生、レビュー再生等
である。従って、ミキサー5には、これらの変速再生動
作の時にのみゲート回路8を介して擬似垂直同期信号Q
VDが供給される。
ことを示す制御信号が供給される。変速再生動作は、ス
ロー再生、ステイル再生、キュー再生、レビュー再生等
である。従って、ミキサー5には、これらの変速再生動
作の時にのみゲート回路8を介して擬似垂直同期信号Q
VDが供給される。
変速再生時には、再生信号のレベルの変動が大きくなり
、垂直同期信号のレベルが小さ(なると、モニターの垂
直同期が不安定となるおそれがある。
、垂直同期信号のレベルが小さ(なると、モニターの垂
直同期が不安定となるおそれがある。
このため、変速時に擬似垂直同期信号QVDが挿入され
る。
る。
ミキサー5の出力信号がTBCIO及びTBCコントロ
ーラ12に供給される。色信号に関するTBCIIも設
けられている。このTBCIIには、入力端子13から
低域変換色信号が供給される。TBCIO及び11に対
して、TBCコントローラ12から書き込み用のタイ泉
ング信号と読み出し用のタイミング信号とが共通に供給
される。
ーラ12に供給される。色信号に関するTBCIIも設
けられている。このTBCIIには、入力端子13から
低域変換色信号が供給される。TBCIO及び11に対
して、TBCコントローラ12から書き込み用のタイ泉
ング信号と読み出し用のタイミング信号とが共通に供給
される。
TBCIO及び11には、例えば5ラインの容量のFI
FOメモリが夫々設けられている。このメモリに対して
、4fse(fsc:色副搬送波周波数)のサンプリン
グ周波数でディジタル化された輝度信号及び低域変換色
信号が書き込まれる。書き込み側のクロックは、再生輝
度信号から分離された水平同期信号に基づいてPLLで
生成される。
FOメモリが夫々設けられている。このメモリに対して
、4fse(fsc:色副搬送波周波数)のサンプリン
グ周波数でディジタル化された輝度信号及び低域変換色
信号が書き込まれる。書き込み側のクロックは、再生輝
度信号から分離された水平同期信号に基づいてPLLで
生成される。
読み出し側のクロックは、水晶発振器14の出力信号に
基づいて形成される。TBCIO及び11のメモリから
読み出された信号がD/A変換器により夫々アナログ信
号に変換される。
基づいて形成される。TBCIO及び11のメモリから
読み出された信号がD/A変換器により夫々アナログ信
号に変換される。
TBCIOからの時間軸補償された輝度信号がノイズ除
去及びドロップアウト補償回路15に供給される。再生
信号のレベルからドロップアウトが検出され、ドロップ
アウト期間に対応したパルス幅のドロップアウトパルス
が発生する。後述のように、このドロップアウトパルス
に対しても例えば色信号用のTBCIIを利用して、輝
度信号及び低域変換色信号と同一の時間軸補償がなされ
る。この時間軸補償がされたドロップアウトパルスがノ
イズ除去及びドロップアウト補償回路15に供給される
。
去及びドロップアウト補償回路15に供給される。再生
信号のレベルからドロップアウトが検出され、ドロップ
アウト期間に対応したパルス幅のドロップアウトパルス
が発生する。後述のように、このドロップアウトパルス
に対しても例えば色信号用のTBCIIを利用して、輝
度信号及び低域変換色信号と同一の時間軸補償がなされ
る。この時間軸補償がされたドロップアウトパルスがノ
イズ除去及びドロップアウト補償回路15に供給される
。
輝度信号に関しては、巡回形のくし形フィルタを用いた
ノイズ除去がなさる。このノイズ除去は、垂直方向の解
像度を劣化させるので、再生時のテープ速度が遅く、再
生輝度信号のS/Nが悪い時にのみ動作する。また、I
H(H:水平期間)遅延された信号と非遅延信号との差
信号のレベルから垂直相関の有無を示す検出信号を発生
する相関検出器がノイズ除去及びドロップアウト補償回
路15に設けられている。この検出信号が色信号に関す
るノイズ除去回路21に供給される。更に、ドロップア
ウト補償に必要なIH遅延回路は、ノイズ除去及び相関
検出器と兼用されている。ノイズ除去及びドロップアウ
ト補償回路15からの再生輝度信号が出力端子16に取
り出されると共に、ミキサー17に供給される。ミキサ
ー17の出力端子18には、複合カラービデオ信号が取
り出される。
ノイズ除去がなさる。このノイズ除去は、垂直方向の解
像度を劣化させるので、再生時のテープ速度が遅く、再
生輝度信号のS/Nが悪い時にのみ動作する。また、I
H(H:水平期間)遅延された信号と非遅延信号との差
信号のレベルから垂直相関の有無を示す検出信号を発生
する相関検出器がノイズ除去及びドロップアウト補償回
路15に設けられている。この検出信号が色信号に関す
るノイズ除去回路21に供給される。更に、ドロップア
ウト補償に必要なIH遅延回路は、ノイズ除去及び相関
検出器と兼用されている。ノイズ除去及びドロップアウ
ト補償回路15からの再生輝度信号が出力端子16に取
り出されると共に、ミキサー17に供給される。ミキサ
ー17の出力端子18には、複合カラービデオ信号が取
り出される。
TBCIIからの低域変換色信号が周波数変換器20に
供給される0周波数変換器20では、低域変換色信号が
元の搬送波周波数fse(NTSC方式では、fsc=
3.58MHz)の信号に戻される0周波数変換器20
からの搬送色信号がノイズ除去回路21に供給される。
供給される0周波数変換器20では、低域変換色信号が
元の搬送波周波数fse(NTSC方式では、fsc=
3.58MHz)の信号に戻される0周波数変換器20
からの搬送色信号がノイズ除去回路21に供給される。
ノイズ除去回路21には、クロストーク除去回路、輝度
信号に対するのと同様に、巡回形のくし形フィルタを用
いたノイズ除去回路、輪郭補償回路等が設けられている
。
信号に対するのと同様に、巡回形のくし形フィルタを用
いたノイズ除去回路、輪郭補償回路等が設けられている
。
再生輝度信号から得られた上述の検出信号が搬送色信号
に関するノイズ除去回路21に供給され、垂直方向の非
相関部では、垂直方向のノイズ除去を停止することで、
垂直方向の色の劣化が防止されている。ノイズ除去回路
2iからの再生色信号が出力端子19に取り出されると
共に、電キサ−17に供給される。出力端子16及び1
9には、輝度信号と搬送色信号とが夫々得られる。
に関するノイズ除去回路21に供給され、垂直方向の非
相関部では、垂直方向のノイズ除去を停止することで、
垂直方向の色の劣化が防止されている。ノイズ除去回路
2iからの再生色信号が出力端子19に取り出されると
共に、電キサ−17に供給される。出力端子16及び1
9には、輝度信号と搬送色信号とが夫々得られる。
上述のように、ノイズ除去及びドロップアウト補償回路
15で発生した相関検出信号をノイズ除去回路21に供
給する時に、色信号とこの検出信号との時間的なずれの
発生を防止するために、TBCIIの出力側にノイズ除
去及びドロップアウト補償回路15が設けられている。
15で発生した相関検出信号をノイズ除去回路21に供
給する時に、色信号とこの検出信号との時間的なずれの
発生を防止するために、TBCIIの出力側にノイズ除
去及びドロップアウト補償回路15が設けられている。
b、 TBC
第2図は、TBCIO及びI L TBCコントローラ
12のより詳細な構成を示す、5Yがミキサー5からの
輝度信号が供給される入力端子であり、13が低域変換
色信号が供給される入力端子であり、31がドロップア
ウトパルスDOPが供給される入力端子である。ドロッ
プアウトパルスDOPは、FM変調輝度信号をリミッタ
に供給し、り稟ツタの出力信号をエンベロープ検波する
ことで形成できる。FM変調輝度信号のエンベロープが
所定レベル以下となるドロップアウト期間で、ドロップ
アウトパルスDOPが例えばハイレベルとなる。
12のより詳細な構成を示す、5Yがミキサー5からの
輝度信号が供給される入力端子であり、13が低域変換
色信号が供給される入力端子であり、31がドロップア
ウトパルスDOPが供給される入力端子である。ドロッ
プアウトパルスDOPは、FM変調輝度信号をリミッタ
に供給し、り稟ツタの出力信号をエンベロープ検波する
ことで形成できる。FM変調輝度信号のエンベロープが
所定レベル以下となるドロップアウト期間で、ドロップ
アウトパルスDOPが例えばハイレベルとなる。
輝度信号は、TBCIOのクランプ回路32及びTBC
コントローラ12の同期分離回路33に供給される。同
期分離回路33により分離された水平同期信号がPLL
34に供給される。PLL34は、再生輝度信号と同期
した水平周波数の信号と4fscの周波数のクロックと
を発生する。これらの信号がタイミング発生回路35に
供給される。水晶発振器14の出力信号もタイミング発
生回路35に供給される。
コントローラ12の同期分離回路33に供給される。同
期分離回路33により分離された水平同期信号がPLL
34に供給される。PLL34は、再生輝度信号と同期
した水平周波数の信号と4fscの周波数のクロックと
を発生する。これらの信号がタイミング発生回路35に
供給される。水晶発振器14の出力信号もタイミング発
生回路35に供給される。
また、水晶発振器14の出力信号が分周器36に供給さ
れ、分周器36の出力信号がドラムサーボ回路37に供
給される。ドラムサーボ回路37は、後述のように、位
相サーボ回路と速度サーボ回路とからなり、ドラムモー
タ38の回転動作を制御する0分周器36の出力信号は
、位相サーボ回路のサーボ基準信号として使用される。
れ、分周器36の出力信号がドラムサーボ回路37に供
給される。ドラムサーボ回路37は、後述のように、位
相サーボ回路と速度サーボ回路とからなり、ドラムモー
タ38の回転動作を制御する0分周器36の出力信号は
、位相サーボ回路のサーボ基準信号として使用される。
TBCIO及び11の読み出し側のクロックを分周して
ドラムサーボ回路3vに供給することにより、TBCI
O及び11の書き込みクロックとその読み出しクロック
の周波数を平均的に一致させることができる。その結果
、書き込みアドレスと読み出しアドレスとの間で追い越
しが発生することを防止できる。
ドラムサーボ回路3vに供給することにより、TBCI
O及び11の書き込みクロックとその読み出しクロック
の周波数を平均的に一致させることができる。その結果
、書き込みアドレスと読み出しアドレスとの間で追い越
しが発生することを防止できる。
クランプ回路32の出力側にA/D変換器39が接続さ
れ、A/D変換器39にタイミング発生回路35からラ
イトクロックWCKが供給される。
れ、A/D変換器39にタイミング発生回路35からラ
イトクロックWCKが供給される。
A/D変換器39からは、サンプリング周波数が4fs
cで、1サンプルが8ビツトのディジタル輝度信号が発
生する。このディジタル輝度信号がバッファメモリ40
に入力される。バッファメモリ40には、ライトクロッ
クWCKとリセットライトパルスWRESとがタイミン
グ発生回路35から供給される。これらの書き込み側の
信号WCK及びWRESは、PLL34の出力信号から
形成される。
cで、1サンプルが8ビツトのディジタル輝度信号が発
生する。このディジタル輝度信号がバッファメモリ40
に入力される。バッファメモリ40には、ライトクロッ
クWCKとリセットライトパルスWRESとがタイミン
グ発生回路35から供給される。これらの書き込み側の
信号WCK及びWRESは、PLL34の出力信号から
形成される。
タイミング発生回路35で水晶発振器14の安定な出力
信号から形成されたリードクロックRCKとリセットリ
ードパルスRRYとがバッファメモリ40に供給され、
バッファメモリ40から時間軸変動が除去されたディジ
タル輝度信号が得られる。このディジタル輝度信号がD
/A変換器41でアナログ信号に変換される。D/A変
換器41に対しては、ローパスフィルタ42が接続され
、ローパスフィルタ42の出力端子43から時間軸変動
が除去された再生輝度信号が取り出される。
信号から形成されたリードクロックRCKとリセットリ
ードパルスRRYとがバッファメモリ40に供給され、
バッファメモリ40から時間軸変動が除去されたディジ
タル輝度信号が得られる。このディジタル輝度信号がD
/A変換器41でアナログ信号に変換される。D/A変
換器41に対しては、ローパスフィルタ42が接続され
、ローパスフィルタ42の出力端子43から時間軸変動
が除去された再生輝度信号が取り出される。
入力端子13からの低域変換色信号に関しても、輝度信
号と同様に、クランプ回路44、A/D変換器45、バ
ッファメモリ46、D/A変換器47及びローパスフィ
ルタ48が設けられている。
号と同様に、クランプ回路44、A/D変換器45、バ
ッファメモリ46、D/A変換器47及びローパスフィ
ルタ48が設けられている。
出力端子49には、時間軸変動が除去された低域変換色
信号が取り出される。バッファメモリ46の書き込み側
の制御は、輝度信号と同じであるが、その読み出し側の
制御は、リードクロックRCKとリセットリードパルス
RRCによりなされる。
信号が取り出される。バッファメモリ46の書き込み側
の制御は、輝度信号と同じであるが、その読み出し側の
制御は、リードクロックRCKとリセットリードパルス
RRCによりなされる。
A/D変換器45からはサンプリング周波数が4fsc
であり、1サンプルが6ビツトのディジタル信号が得ら
れる。バッファメモリ46は、バッファメモリ40と同
様に、5H分の8ビットデー夕を記憶できる容量を有し
ている0色信号の場合には、輝度信号と比して量子化ビ
ット数が2ビツト少ないので、バッファメモリ46に使
用されないメモリ領域が生じる。このメモリ領域が入力
端子31からのドロップアウトパルスDOP (1ビツ
ト)に割り当てられる。従って、バッファメモ146か
らのドロップアウトパルスDOPは、時間軸変動が輝度
信号及び低域変換色信号と同様に除去されている。この
ドロップアウトパルスD。
であり、1サンプルが6ビツトのディジタル信号が得ら
れる。バッファメモリ46は、バッファメモリ40と同
様に、5H分の8ビットデー夕を記憶できる容量を有し
ている0色信号の場合には、輝度信号と比して量子化ビ
ット数が2ビツト少ないので、バッファメモリ46に使
用されないメモリ領域が生じる。このメモリ領域が入力
端子31からのドロップアウトパルスDOP (1ビツ
ト)に割り当てられる。従って、バッファメモ146か
らのドロップアウトパルスDOPは、時間軸変動が輝度
信号及び低域変換色信号と同様に除去されている。この
ドロップアウトパルスD。
PがIH遅延回路50を介して出力端子51に取り出さ
れる。
れる。
この一実施例では、ドロップアウトパルスD。
Pがバッファメモリ46を使用して時間軸補償がなされ
るので、メモリ容量の節減を図ることができる。
るので、メモリ容量の節減を図ることができる。
TBCIOの出力側には、前述のように、ノイズ除去及
びドロップアウト補償回路15が設けられ、この回路1
5にTBCIIからのドロップアウトパルスDOPが供
給される。ドロップアウトパルスDOPがハイレベルの
ドロツブアウト期間は、IH前の輝度信号により補償さ
れる。再生輝度信号及びドロップアウトパルスDOPが
同一の時間軸方向の制御を受けるので、ドロップアウト
補償回路では、両者の間で時間関係のずれが生じない。
びドロップアウト補償回路15が設けられ、この回路1
5にTBCIIからのドロップアウトパルスDOPが供
給される。ドロップアウトパルスDOPがハイレベルの
ドロツブアウト期間は、IH前の輝度信号により補償さ
れる。再生輝度信号及びドロップアウトパルスDOPが
同一の時間軸方向の制御を受けるので、ドロップアウト
補償回路では、両者の間で時間関係のずれが生じない。
バッファメモリ40は、5HのFIFOメモリで構成さ
れている・、FIFOメモリは、書き込み及び読み出し
が異なるサイクルで独立且つ非同期に行うことができる
。第3図は、バッファメモリ40の一例の構成を示し、
52で示すメモリアレイは、(8ビツトX5048ワー
ド)の容量を有している。NTSC方式の場合では、サ
ンプリング周波数が4fscの時に、5H分のデータは
、(910X5−4550ワード)である。
れている・、FIFOメモリは、書き込み及び読み出し
が異なるサイクルで独立且つ非同期に行うことができる
。第3図は、バッファメモリ40の一例の構成を示し、
52で示すメモリアレイは、(8ビツトX5048ワー
ド)の容量を有している。NTSC方式の場合では、サ
ンプリング周波数が4fscの時に、5H分のデータは
、(910X5−4550ワード)である。
メモリアレイ52には、人力バッファ53を介して8ビ
ツトのデータが供給され、メモリアレイ52の出力デー
タは、出力バッファ54を介して取り出される。入力バ
ッファ53は、ライトイネーブルWEで制御され、出力
バッファ54は、リードイネーブルREで制御される。
ツトのデータが供給され、メモリアレイ52の出力デー
タは、出力バッファ54を介して取り出される。入力バ
ッファ53は、ライトイネーブルWEで制御され、出力
バッファ54は、リードイネーブルREで制御される。
メモリアレイ52の書き込み位置を決めるために、ライ
トアドレスポインタ発生回路55が設けられる。メモリ
アレイ52の読み出し位置を決めるために、リードアド
レスポインタ発生回路56が設けられる。ライトアドレ
スポインタ発生回路55には、ライトクロックWCK及
びリセットライトパルスWRESが供給される。リセッ
トライトパルスWRESによりポインタが初期位置(0
番地)に飛び、ライトクロックWCKによりポインタの
位置がインクリメントされる。同様に、リードアドレス
ポインタが制御される。
トアドレスポインタ発生回路55が設けられる。メモリ
アレイ52の読み出し位置を決めるために、リードアド
レスポインタ発生回路56が設けられる。ライトアドレ
スポインタ発生回路55には、ライトクロックWCK及
びリセットライトパルスWRESが供給される。リセッ
トライトパルスWRESによりポインタが初期位置(0
番地)に飛び、ライトクロックWCKによりポインタの
位置がインクリメントされる。同様に、リードアドレス
ポインタが制御される。
バッファメモリ46も上述のバッファメモリ40と同様
の構成であり、リセットリードパルスとしてRRCがR
RYO代わりに供給される。
の構成であり、リセットリードパルスとしてRRCがR
RYO代わりに供給される。
第4図は、タイミング発生回路35からバッファメモリ
40及び46に供給される信号を示す。
40及び46に供給される信号を示す。
リセットライトパルスWRESに対してリセットリード
パルスRPCが2H遅れ、RRCに対してRRYがI
H遅れている。これらのパルスWRES、RRC,,R
RYは、5Hの周期を有している。
パルスRPCが2H遅れ、RRCに対してRRYがI
H遅れている。これらのパルスWRES、RRC,,R
RYは、5Hの周期を有している。
リセットライトパルスWRESとリセットリードパルス
RRCSRRYとの時間差は、再生信号の持つ時間軸変
動に応じて変化する0時間軸変動が無い時に、入力側に
対して2Hの遅延が与えられた低域変換色信号がTBC
IIから得られ、入力端に対して3Hの遅延が与えられ
た輝度信号が得られる。
RRCSRRYとの時間差は、再生信号の持つ時間軸変
動に応じて変化する0時間軸変動が無い時に、入力側に
対して2Hの遅延が与えられた低域変換色信号がTBC
IIから得られ、入力端に対して3Hの遅延が与えられ
た輝度信号が得られる。
TBCの出力側における色信号と輝度信号の関係では、
色信号の方が輝度信号よりIH1進んでいる。このよう
にTBCIO及び11の読み出しタイミングを制御して
、輝度信号と低域変換色信号との間に時間差を生じさせ
ることにより、TBCllの後段のノイズ除去回路21
で生じる色信号の遅れを補償することができる。つまり
、ノイズ除去回路21では、クロストーク除去回路が設
けられており、このクロストーク除去回路を通ることで
色信号にIHの遅れが生じる。IH遅延線を使用したク
ロストーク除去回路或いは3ラインロジカルくし形フィ
ルタを使用したクロストーク除去回路の場合に、IHの
遅れが生じる。ロジカルフィルタは、波形の中の複数の
ポイントを取七出して信号の変化の形を判別するフィル
タであt垂直方向のにじみを発生せずに、クロストーク
4除去することができる。
色信号の方が輝度信号よりIH1進んでいる。このよう
にTBCIO及び11の読み出しタイミングを制御して
、輝度信号と低域変換色信号との間に時間差を生じさせ
ることにより、TBCllの後段のノイズ除去回路21
で生じる色信号の遅れを補償することができる。つまり
、ノイズ除去回路21では、クロストーク除去回路が設
けられており、このクロストーク除去回路を通ることで
色信号にIHの遅れが生じる。IH遅延線を使用したク
ロストーク除去回路或いは3ラインロジカルくし形フィ
ルタを使用したクロストーク除去回路の場合に、IHの
遅れが生じる。ロジカルフィルタは、波形の中の複数の
ポイントを取七出して信号の変化の形を判別するフィル
タであt垂直方向のにじみを発生せずに、クロストーク
4除去することができる。
また、TBCIIのバッファメモリ46からおみ出され
たドロップアウトパルスDOPが供給されるIH遅延回
路50は、低域変換色信号と同綺にドロップアウトパル
スDOPが輝度信号に対してI H進んでいることを補
償するために設けら刺ている。
たドロップアウトパルスDOPが供給されるIH遅延回
路50は、低域変換色信号と同綺にドロップアウトパル
スDOPが輝度信号に対してI H進んでいることを補
償するために設けら刺ている。
勿論、I Hの時間差に限らず、TBCの後の43号処
理系に設けられたフィルタ等で生じる輝度13号と色信
号との間の時間差をTBCにおいて補償することができ
る。この場合には、リセットリードパルスRRY及びR
RCの少なくとも一方のタイミングを任意に調整できる
横取が望ましい。
理系に設けられたフィルタ等で生じる輝度13号と色信
号との間の時間差をTBCにおいて補償することができ
る。この場合には、リセットリードパルスRRY及びR
RCの少なくとも一方のタイミングを任意に調整できる
横取が望ましい。
c、TBC動作の制御
上述のTBCIO及び11は、ユーザーのスイッチ操作
により、又はVTRの動作状態に応じてその動作を停止
(オフ)できる、第5図は、TBCの制御のための構成
を示す、第5図において、破線で囲んで示す部分は、T
BCと関連した構成を備えるIC基板61を表す、また
、62は、VTRの動作を制御するために、マイクロコ
ンピュータからなるシステムコントローラである。
により、又はVTRの動作状態に応じてその動作を停止
(オフ)できる、第5図は、TBCの制御のための構成
を示す、第5図において、破線で囲んで示す部分は、T
BCと関連した構成を備えるIC基板61を表す、また
、62は、VTRの動作を制御するために、マイクロコ
ンピュータからなるシステムコントローラである。
システムコントローラ62には、TBCのオン/オフス
イッチの・状態に応じた検出信号SWと、ノーマル再生
とジッダダイヤルが操作される変速再生とを区別する検
出信号J/Pとが供給される。
イッチの・状態に応じた検出信号SWと、ノーマル再生
とジッダダイヤルが操作される変速再生とを区別する検
出信号J/Pとが供給される。
例えば検出信号SW及びJ/PのハイレベルがTBC動
作のオンを表し、そのローレベルがTBC動作のオフを
表す、システムコントローラ62からは、TBCと関連
する制御信号S1、S2及びS3が出力される。制御信
号S1のハイレベルは、VTRが記録動作中であること
を意味する。制御信号S2は、TBCのオン/オフの制
御のための信号である。制御信号S3は、分周回路36
に対するリセット信号である。このリセット動作により
分周回路36の出力信号の位相が制御信号S3と同期し
たものとされる。
作のオンを表し、そのローレベルがTBC動作のオフを
表す、システムコントローラ62からは、TBCと関連
する制御信号S1、S2及びS3が出力される。制御信
号S1のハイレベルは、VTRが記録動作中であること
を意味する。制御信号S2は、TBCのオン/オフの制
御のための信号である。制御信号S3は、分周回路36
に対するリセット信号である。このリセット動作により
分周回路36の出力信号の位相が制御信号S3と同期し
たものとされる。
前述のように、TBCの書き込み側と読み出し側の周波
数を平均的に合わせるように、水晶発振器14の出力信
号が分周回路36で分周されこ分周回路36の出力信号
がドラム位相サーボのサーボ基準信号とされる0分周回
路36の出力信号がスイッチ回路63の再生側端子pと
スイッチ回路64を介して基準信号発生回路65に供給
される。
数を平均的に合わせるように、水晶発振器14の出力信
号が分周回路36で分周されこ分周回路36の出力信号
がドラム位相サーボのサーボ基準信号とされる0分周回
路36の出力信号がスイッチ回路63の再生側端子pと
スイッチ回路64を介して基準信号発生回路65に供給
される。
基準信号発生回路65は、PLLの構成とされ、スイッ
チ回路64を介して供給される信号と同期したサーボ基
準信号REFを発生する。
チ回路64を介して供給される信号と同期したサーボ基
準信号REFを発生する。
サーボ基準信号REFは、ドラム位相サーボ回路66に
供給される。ドラム位相サーボ回路66では、ドラムの
回転位相を示す検出信号PGとサーボ基準信号REFと
が位相比較され、位相エラー信号が形成される。また、
ドラムの回転速度に比例した周波数の検出信号FGが供
給されるドラム速度サーボ回路67により速度エラー信
号が形成される。加算回路68により位相エラー信号と
速度エラー信号とが加算され、加算回路68の出力信号
がアンプ69を介してD/A変換器70に供給される。
供給される。ドラム位相サーボ回路66では、ドラムの
回転位相を示す検出信号PGとサーボ基準信号REFと
が位相比較され、位相エラー信号が形成される。また、
ドラムの回転速度に比例した周波数の検出信号FGが供
給されるドラム速度サーボ回路67により速度エラー信
号が形成される。加算回路68により位相エラー信号と
速度エラー信号とが加算され、加算回路68の出力信号
がアンプ69を介してD/A変換器70に供給される。
D/A変換器70からのアナログの駆動信号が積分回路
71を介してドラムモータ38に供給される。また、検
出信号PCからスイッチングパルスPsが形成され、ス
イッチングパルスPsがシステムコントローラ62に供
給される。
71を介してドラムモータ38に供給される。また、検
出信号PCからスイッチングパルスPsが形成され、ス
イッチングパルスPsがシステムコントローラ62に供
給される。
更に、システムコントローラ62からIC基板61に対
してスイン・チングパルスPsが供給されている。
してスイン・チングパルスPsが供給されている。
スイッチ回路63は、システムコントローラ62からの
制御信号Slで制御される。記録時には、同期分淵回路
72により記録ビデオ信号から分離された垂直同期信号
がスイッチ回路63の記録側端子rを介してスイッチ回
路64に供給される。
制御信号Slで制御される。記録時には、同期分淵回路
72により記録ビデオ信号から分離された垂直同期信号
がスイッチ回路63の記録側端子rを介してスイッチ回
路64に供給される。
スイッチ回路64は、ORゲート73の出力がハイレベ
ルの時にオンする。ORゲート73には、システムコン
トローラ62からの制御Il信号S1及びS2が供給さ
れる。従って、記録時には、スイッチ回路64がオンし
、基準信号発生回路65は、記録ビデオ信号中の垂直同
期信号と同期したサーボ基、単信号REFを発生する。
ルの時にオンする。ORゲート73には、システムコン
トローラ62からの制御Il信号S1及びS2が供給さ
れる。従って、記録時には、スイッチ回路64がオンし
、基準信号発生回路65は、記録ビデオ信号中の垂直同
期信号と同期したサーボ基、単信号REFを発生する。
再生時で制御信号S2がハイレベルの時には、分周回路
36の出力信号がスイッチ回路63及び64を介して基
準信号発生回路65に供給される。
36の出力信号がスイッチ回路63及び64を介して基
準信号発生回路65に供給される。
従って、分周回路36の出力信号と同期したサーボ基準
信号REFが発生する。この場合に、TBCの書き込み
クロックと読み出しクロックとの周波数が平均的に一致
される。
信号REFが発生する。この場合に、TBCの書き込み
クロックと読み出しクロックとの周波数が平均的に一致
される。
制御信号S2は、ORゲート73に供給されると共に、
遅延回路74に供給される。遅延回路74でL2の時間
、遅延された制御信号s4がタイミング発生回路35に
設けられたスイッチ回路75に供給される。スイッチ回
路75は、書き込みクロックWCKを切り換える。スイ
ッチ回路75の一方の入力端子には、前述のように、P
LL34(第2図参照)からの再生信号と同期したクロ
ックCKIが供給され、その他方の入力端子に読み出し
クロックと同様に固定の周波数のクロックCK2が供給
される。書き込みクロックWCKとして、クロックCK
Iが選択される時にTBC動作がなされる。他方、クロ
ックCK2が書き込みクロックとして選択される時には
、TBCIO及び11の夫々のバッファメモリ4o及び
46で固定の遅延(輝度信号に対してば3H1低域変換
色信号に対しては2H)が生じるだけである。つまり、
TBC動作がオフする。
遅延回路74に供給される。遅延回路74でL2の時間
、遅延された制御信号s4がタイミング発生回路35に
設けられたスイッチ回路75に供給される。スイッチ回
路75は、書き込みクロックWCKを切り換える。スイ
ッチ回路75の一方の入力端子には、前述のように、P
LL34(第2図参照)からの再生信号と同期したクロ
ックCKIが供給され、その他方の入力端子に読み出し
クロックと同様に固定の周波数のクロックCK2が供給
される。書き込みクロックWCKとして、クロックCK
Iが選択される時にTBC動作がなされる。他方、クロ
ックCK2が書き込みクロックとして選択される時には
、TBCIO及び11の夫々のバッファメモリ4o及び
46で固定の遅延(輝度信号に対してば3H1低域変換
色信号に対しては2H)が生じるだけである。つまり、
TBC動作がオフする。
第6図に示すタイミングチャートを参照して、第5図の
構成の動作を説明する。第5図Aは、操作スイッチの状
態を示す検出信号swである。第5図Bは、ドラムの回
転位相と同期したスイッチングパルスPsである。
構成の動作を説明する。第5図Aは、操作スイッチの状
態を示す検出信号swである。第5図Bは、ドラムの回
転位相と同期したスイッチングパルスPsである。
ユーザーがスイッチを操作し、検出信号swがハイレベ
ルに立チ上がった後のスイッチングパルスPsにより第
6図Cに示す制御信号s3がシステムコントローラ62
で形成される。この制御信号S3の立ち下がりエツジは
、スイッチングパルスPsのエツジから所定時間t1の
遅れを有している。制御信号s3の立ち下がりで分周回
路36がリセットされる。このリセット以降、分周回路
36の出力信号の位相は、制御信号s3の立ち下がりと
同一の位相を有している。
ルに立チ上がった後のスイッチングパルスPsにより第
6図Cに示す制御信号s3がシステムコントローラ62
で形成される。この制御信号S3の立ち下がりエツジは
、スイッチングパルスPsのエツジから所定時間t1の
遅れを有している。制御信号s3の立ち下がりで分周回
路36がリセットされる。このリセット以降、分周回路
36の出力信号の位相は、制御信号s3の立ち下がりと
同一の位相を有している。
制御信号S3の立ち下がりから制御信号S2が立ち上が
り、検出信号SWがローレベルになると制御信号S2が
立ち下がる。遅延回路74からは、制御信号S2に対し
てt2の時間遅れた制御信号S4が得られる。制御信号
S2がハイレベルとなると、スイッチ回路64がオンし
、分周回路36の出力信号が基準信号発生回路65に供
給される。
り、検出信号SWがローレベルになると制御信号S2が
立ち下がる。遅延回路74からは、制御信号S2に対し
てt2の時間遅れた制御信号S4が得られる。制御信号
S2がハイレベルとなると、スイッチ回路64がオンし
、分周回路36の出力信号が基準信号発生回路65に供
給される。
TBCがオフの状態では、基準信号発生回路65からの
サーボ基準信号REFとドラムの回転位相、即ち、スイ
ッチングパルスPsの位相は、−定の関係に規定されて
いる。この位相関係と制御信号S3及びスイッチングパ
ルスPsの位相関係とが同一となるように、遅延時間(
1が設定されている。従って、TBCがオフからオンに
なり、その結果、基準信号発生回路65に分周回路36
の出力信号が供給された時にも、サーボ基準の位相の大
幅な変動がなく、位相サーボの乱れを防止できる。
サーボ基準信号REFとドラムの回転位相、即ち、スイ
ッチングパルスPsの位相は、−定の関係に規定されて
いる。この位相関係と制御信号S3及びスイッチングパ
ルスPsの位相関係とが同一となるように、遅延時間(
1が設定されている。従って、TBCがオフからオンに
なり、その結果、基準信号発生回路65に分周回路36
の出力信号が供給された時にも、サーボ基準の位相の大
幅な変動がなく、位相サーボの乱れを防止できる。
制ffl 信号S4がハイレベルになることで、書き込
みクロックWCKとして、再生信号と同期したクロツタ
CKIがスイッチ回路75で選択され、TBC動作がオ
ンする。遅延回路74の遅延時間L2は、ドラムサーボ
が不安定な状態でTBCが動作することを避けるために
必要な時間に設定されている。
みクロックWCKとして、再生信号と同期したクロツタ
CKIがスイッチ回路75で選択され、TBC動作がオ
ンする。遅延回路74の遅延時間L2は、ドラムサーボ
が不安定な状態でTBCが動作することを避けるために
必要な時間に設定されている。
第6図は、TBCのオン/オフがスイッチの操作でなさ
れる例で″あるが、スイッチでTBCオンの状態が設定
されていても、ジョグモードでは、検出信号J/Pによ
り上述と同様に、TBCがオフとされる。ジョグモード
は、ジョグダイヤルの操作で、スロー再生、スチル再生
、キュー再生、レビュー再生等の変速再生を行うもので
ある。変速再生時には、再生信号の水平同期信号の周波
数が規定の値からずれるので、TBC動作が困難となる
。このために、ジョグモードでは、TBCがオフとされ
る。ジョグモードからノーマル再生動作に復帰する時で
も、検出信号J/Pが変化するので、上述と同様の動作
でTBCオフの状態からTBCオンの状態に制御される
。
れる例で″あるが、スイッチでTBCオンの状態が設定
されていても、ジョグモードでは、検出信号J/Pによ
り上述と同様に、TBCがオフとされる。ジョグモード
は、ジョグダイヤルの操作で、スロー再生、スチル再生
、キュー再生、レビュー再生等の変速再生を行うもので
ある。変速再生時には、再生信号の水平同期信号の周波
数が規定の値からずれるので、TBC動作が困難となる
。このために、ジョグモードでは、TBCがオフとされ
る。ジョグモードからノーマル再生動作に復帰する時で
も、検出信号J/Pが変化するので、上述と同様の動作
でTBCオフの状態からTBCオンの状態に制御される
。
この発明は、再生ビデオ信号と同一の時間軸補償をドロ
ップアウトパルスに対して行うので、TBCの出力側で
ドロップアウトを補償する時に、再生ビデオ信号とドロ
ップアウトパルスとの間で時間ずれが発生することを防
止できる。
ップアウトパルスに対して行うので、TBCの出力側で
ドロップアウトを補償する時に、再生ビデオ信号とドロ
ップアウトパルスとの間で時間ずれが発生することを防
止できる。
第1図はこの発明の一実施例の全体的な構成を示すブロ
ック図、第2図はこの一実施例におけるTBCの構成を
示すブロック図、第3図はTBCに使用されるバッファ
メモリの一例のブロック図、第4図はバッファメモリに
対する制御信号のタイミングチャート、第5図はTBC
動作の制御と関連した構成を示すブロック図、第6図は
第5図の動作の説明のためのタイミングチャートである
。 図面における主要な符号の説明 1:FM変調輝度信号の入力端子、 1O111:TBC。 13:低域変換色信号の入力端子、 トバルスの入力端子、 31:ドロップアラ 36:分周回路、 37:ドラムサーボ回路、 38ニドラムモータ、 40.46:バッファメモリ、 62ニジステムコントローラ、 65:基準信号発生回路、 75:スイッチ回路。
ック図、第2図はこの一実施例におけるTBCの構成を
示すブロック図、第3図はTBCに使用されるバッファ
メモリの一例のブロック図、第4図はバッファメモリに
対する制御信号のタイミングチャート、第5図はTBC
動作の制御と関連した構成を示すブロック図、第6図は
第5図の動作の説明のためのタイミングチャートである
。 図面における主要な符号の説明 1:FM変調輝度信号の入力端子、 1O111:TBC。 13:低域変換色信号の入力端子、 トバルスの入力端子、 31:ドロップアラ 36:分周回路、 37:ドラムサーボ回路、 38ニドラムモータ、 40.46:バッファメモリ、 62ニジステムコントローラ、 65:基準信号発生回路、 75:スイッチ回路。
Claims (1)
- 【特許請求の範囲】 メモリと上記メモリの書き込み及び読み出しを制御する
コントローラとからなり、上記メモリに磁気ヘッドで再
生された再生信号と同期したクロックで上記再生信号を
書き込み、安定なクロックで上記再生信号を上記メモリ
から読み出す第1のTBCと、 上記再生信号から検出されたドロップアウトパルスが供
給されるメモリを有し、上記メモリが上記第1のTBC
の上記コントローラで制御される第2のTBCと、 上記第1のTBCの出力側に設けられ、上記第2のTB
Cから出力される上記ドロップアウトパルスにより制御
されるようにしたドロップアウト補償回路と からなるビデオ信号再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1325483A JPH03186084A (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1325483A JPH03186084A (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03186084A true JPH03186084A (ja) | 1991-08-14 |
Family
ID=18177381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1325483A Pending JPH03186084A (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03186084A (ja) |
-
1989
- 1989-12-15 JP JP1325483A patent/JPH03186084A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4438456A (en) | Time base corrector | |
US4719519A (en) | Component video signal magnetic recording and reproducing apparatus including means for expanding and compressing luminance and color difference signals | |
JPH05219528A (ja) | 映像信号磁気再生装置 | |
JP2861160B2 (ja) | ビデオ信号再生装置 | |
JP2844765B2 (ja) | ビデオ信号再生装置 | |
JPH03186084A (ja) | ビデオ信号再生装置 | |
US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
US4884150A (en) | Information reproducer | |
EP0393203A1 (en) | Apparatus for recording and reproducing digital pal signals | |
JP2708176B2 (ja) | 映像信号再生装置 | |
JP2645860B2 (ja) | フイールドメモリ装置 | |
JPH03177179A (ja) | タイムベースコレクタ | |
JPS6150473A (ja) | 円盤状情報信号記録媒体再生装置 | |
JPH0722769Y2 (ja) | ドロツプアウト補償回路 | |
JPH03184485A (ja) | 再生信号処理回路 | |
JP2832902B2 (ja) | ビデオ信号再生装置 | |
JP3231463B2 (ja) | 画像信号の再生装置 | |
JP2525883B2 (ja) | 同期変換装置 | |
JPH07114485B2 (ja) | 磁気記録再生装置 | |
JPH07274208A (ja) | 時間軸補正回路 | |
JPH03184493A (ja) | 再生信号処理回路 | |
JPS6379267A (ja) | 映像記録再生装置 | |
JPS6334770A (ja) | 画像記録再生装置 | |
JPH0233295A (ja) | 時間軸誤差補正装置 | |
JPS6398294A (ja) | カラ−映像信号処理装置 |