JPH03186084A - ビデオ信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘッド型ＶＴＲに適用されるビデオ信
号再生装置に関する。

（発明の概要〕 この発明は、メモリとメモリの書き込み及び読み出しを
制御するコントローラとからなり、メモリに磁気ヘッド
で再生された再生信号と同期したクロックで再生信号を
書き込み、安定なクロックで再生信号をメモリから読み
出す第１のＴＢＣと、再生信−号から検出されたドロッ
プアウトパルスが供給されるメモリを有し、メモリが第
１のＴＢＣのコントローラで制御される第２のＴＢＣと
、第１のＴＢＣの出力側に設けられ、第２のＴＢＣから
出力されるドロップアウトパルスにより制御されるよう
にしたドロップアウト補償回路とからなり、ドロップア
ウトパルスと再生ビデオ信号との時間ずれの発生を防止
できる。

〔従来の技術〕

フレーム周波数で回転するテープ案内ドラムに一対の磁
気ヘッドが取りつけられ、案内ドラムの周面に斜めに巻
きつけられた磁気テープに磁気ヘッドが交互に接触する
回転ヘッド型ＶＴＲが知られている。この種のＶＴＲで
は、磁気ヘッドからの再生信号のレベルが規定の値より
小さくなることをドロップアウトとして検出し、ＩＨ遅
延線を利用したドロップアウト補償回路で以前の再生信
号によりドロップアウト期間を補償していた。

〔発明が解決しようとする課題〕

ＶＴＲの再生画像の質を向上させるために、ディジタル
ＴＢＣを設けることが有効である。つまり、再生輝度信
号と同期した書き込みクロックで再生輝度信号をメモリ
に書き込み、安定な読み出しクロックでメモリから再生
輝度信号を読み出すことで、ジッタと称される時間軸変
動を除去することができる。ＴＢＣの出力側でドロップ
アウト補償を行う時には、時間軸補償がされた輝度信号
とドロップアウトパルスとの時間ずれが生じる問題があ
った。

従って、この発明の目的は、ＴＢＣの出力側でドロップ
アウト補償を行う時に、再生ビデオ信号とドロップアウ
トパルスとの間で時間的なずれが発生することを防止で
きるビデオ信号再生装置を提供することにある。

〔課題を解決するための手段〕

この発明は、メモリ（４０）とメモリ（４０）の書き込
み及び読み出しを制御するコントローラ（工２）とから
なり、メモリ（４０）に磁気ヘッドで再生された再生信
号と同期したクロックで再生信号を書き込み、安定なク
ロックで再生信号をメモリ（４０）から読み出す第１の
ＴＢＣ（１０）と、 再生信号から検出されたドロップアウトパルスが供給さ
れるメモリ（４６）を有し、メモリ（４６）が第１のＴ
ＢＣ（１０）のコントローラ（１２）で制御される第２
のＴＢＣ（１１）と、第１のＴＢＣ（１０）の出力側に
設けられ、第２のＴＢＣ（１１）から出力されるドロッ
プアウトパルスにより制御されるようにしたドロップア
ウト補償回路（１５〉と からなる。

〔作用〕

再生ビデオ信号は、第１のＴＢＣＩＯにより、その時間
軸変動が除去される。ＴＢＣＩＯに対しては、再生ビデ
オ信号と同期した書き込みクロックを形威し、安定な読
み出しクロックを形成するＴＢＣコントローラ１２が設
けられている。ドロップアウトパルスが供給されるメモ
リ４６が設けられ、メモリ４６が第１のＴＢＣＩＯと共
通のＴＢＣコントローラ１２で制御される第２のＴＢＣ
ｌｌが設けられている。ＴＢＣＩＯの出力側で、ＴＢＣ
ＩＩからのドロップアウトパルスでドロップアウトを補
償する回路１５が設けられるので、ビデオ信号とドロッ
プアウトパルスとの間に時間ずれが発生することを防止
できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の１幀序に従ってなされる。

ａ、全体の構成 　　ＴＢＣ ｃ、ＴＢＣ動作の制御 ａ、全体の構成 第１図において、ｌが再生信号から分離されたＦＭ変調
輝度信号の入力端子である。リミッタ２、ＦＭ復調回路
３及びデイエンファシス回路４によりＦＭ変ｍａｔ度信
号がＦＭ復調される。デイエンファシス回路４からの再
生輝度信号が壽キサ−５に供給され、ミキサー５におい
て変速再生時にのみ擬似垂直同期信号ＱＶＤが挿入され
る。

擬似垂直同期信号発生回路６には、端子７からスイッチ
ングパルスＰｓが供給される。スイッチングパルスＰｓ
は、テープ案内ドラム、即ち、磁気ヘッドの回転位相と
同期して、フィールド毎に反転するパルス信号である。

スイッチングパルスＰｓは、テープ案内ドラムと関連し
た磁気的な回転検出器の出力信号から形成される。擬似
垂直同期信号発生回路６は、スイッチングパルスＰｓの
立ち上がりエツジ及び立ち下がりエツジから所定の時間
遅れたタイミングの擬似垂直同期信号ＱＶＤを発生する
。擬似垂直同期信号ＱＶＤは、ゲート回路８を介してミ
キサー５に供給される。

ゲート回路８には、端子９から変速再生の動作中である
ことを示す制御信号が供給される。変速再生動作は、ス
ロー再生、ステイル再生、キュー再生、レビュー再生等
である。従って、ミキサー５には、これらの変速再生動
作の時にのみゲート回路８を介して擬似垂直同期信号Ｑ
ＶＤが供給される。

変速再生時には、再生信号のレベルの変動が大きくなり
、垂直同期信号のレベルが小さ（なると、モニターの垂
直同期が不安定となるおそれがある。

このため、変速時に擬似垂直同期信号ＱＶＤが挿入され
る。

ミキサー５の出力信号がＴＢＣＩＯ及びＴＢＣコントロ
ーラ１２に供給される。色信号に関するＴＢＣＩＩも設
けられている。このＴＢＣＩＩには、入力端子１３から
低域変換色信号が供給される。ＴＢＣＩＯ及び１１に対
して、ＴＢＣコントローラ１２から書き込み用のタイ泉
ング信号と読み出し用のタイミング信号とが共通に供給
される。

ＴＢＣＩＯ及び１１には、例えば５ラインの容量のＦＩ
ＦＯメモリが夫々設けられている。このメモリに対して
、４ｆｓｅ（ｆｓｃ：色副搬送波周波数）のサンプリン
グ周波数でディジタル化された輝度信号及び低域変換色
信号が書き込まれる。書き込み側のクロックは、再生輝
度信号から分離された水平同期信号に基づいてＰＬＬで
生成される。

読み出し側のクロックは、水晶発振器１４の出力信号に
基づいて形成される。ＴＢＣＩＯ及び１１のメモリから
読み出された信号がＤ／Ａ変換器により夫々アナログ信
号に変換される。

ＴＢＣＩＯからの時間軸補償された輝度信号がノイズ除
去及びドロップアウト補償回路１５に供給される。再生
信号のレベルからドロップアウトが検出され、ドロップ
アウト期間に対応したパルス幅のドロップアウトパルス
が発生する。後述のように、このドロップアウトパルス
に対しても例えば色信号用のＴＢＣＩＩを利用して、輝
度信号及び低域変換色信号と同一の時間軸補償がなされ
る。この時間軸補償がされたドロップアウトパルスがノ
イズ除去及びドロップアウト補償回路１５に供給される
。

輝度信号に関しては、巡回形のくし形フィルタを用いた
ノイズ除去がなさる。このノイズ除去は、垂直方向の解
像度を劣化させるので、再生時のテープ速度が遅く、再
生輝度信号のＳ／Ｎが悪い時にのみ動作する。また、Ｉ
Ｈ（Ｈ：水平期間）遅延された信号と非遅延信号との差
信号のレベルから垂直相関の有無を示す検出信号を発生
する相関検出器がノイズ除去及びドロップアウト補償回
路１５に設けられている。この検出信号が色信号に関す
るノイズ除去回路２１に供給される。更に、ドロップア
ウト補償に必要なＩＨ遅延回路は、ノイズ除去及び相関
検出器と兼用されている。ノイズ除去及びドロップアウ
ト補償回路１５からの再生輝度信号が出力端子１６に取
り出されると共に、ミキサー１７に供給される。ミキサ
ー１７の出力端子１８には、複合カラービデオ信号が取
り出される。

ＴＢＣＩＩからの低域変換色信号が周波数変換器２０に
供給される０周波数変換器２０では、低域変換色信号が
元の搬送波周波数ｆｓｅ（ＮＴＳＣ方式では、ｆｓｃ＝
３．５８ＭＨｚ）の信号に戻される０周波数変換器２０
からの搬送色信号がノイズ除去回路２１に供給される。

ノイズ除去回路２１には、クロストーク除去回路、輝度
信号に対するのと同様に、巡回形のくし形フィルタを用
いたノイズ除去回路、輪郭補償回路等が設けられている
。

再生輝度信号から得られた上述の検出信号が搬送色信号
に関するノイズ除去回路２１に供給され、垂直方向の非
相関部では、垂直方向のノイズ除去を停止することで、
垂直方向の色の劣化が防止されている。ノイズ除去回路
２ｉからの再生色信号が出力端子１９に取り出されると
共に、電キサ−１７に供給される。出力端子１６及び１
９には、輝度信号と搬送色信号とが夫々得られる。

上述のように、ノイズ除去及びドロップアウト補償回路
１５で発生した相関検出信号をノイズ除去回路２１に供
給する時に、色信号とこの検出信号との時間的なずれの
発生を防止するために、ＴＢＣＩＩの出力側にノイズ除
去及びドロップアウト補償回路１５が設けられている。

ｂ、　ＴＢＣ 第２図は、ＴＢＣＩＯ及びＩ　Ｌ　ＴＢＣコントローラ
１２のより詳細な構成を示す、５Ｙがミキサー５からの
輝度信号が供給される入力端子であり、１３が低域変換
色信号が供給される入力端子であり、３１がドロップア
ウトパルスＤＯＰが供給される入力端子である。ドロッ
プアウトパルスＤＯＰは、ＦＭ変調輝度信号をリミッタ
に供給し、り稟ツタの出力信号をエンベロープ検波する
ことで形成できる。ＦＭ変調輝度信号のエンベロープが
所定レベル以下となるドロップアウト期間で、ドロップ
アウトパルスＤＯＰが例えばハイレベルとなる。

輝度信号は、ＴＢＣＩＯのクランプ回路３２及びＴＢＣ
コントローラ１２の同期分離回路３３に供給される。同
期分離回路３３により分離された水平同期信号がＰＬＬ
３４に供給される。ＰＬＬ３４は、再生輝度信号と同期
した水平周波数の信号と４ｆｓｃの周波数のクロックと
を発生する。これらの信号がタイミング発生回路３５に
供給される。水晶発振器１４の出力信号もタイミング発
生回路３５に供給される。

また、水晶発振器１４の出力信号が分周器３６に供給さ
れ、分周器３６の出力信号がドラムサーボ回路３７に供
給される。ドラムサーボ回路３７は、後述のように、位
相サーボ回路と速度サーボ回路とからなり、ドラムモー
タ３８の回転動作を制御する０分周器３６の出力信号は
、位相サーボ回路のサーボ基準信号として使用される。

ＴＢＣＩＯ及び１１の読み出し側のクロックを分周して
ドラムサーボ回路３ｖに供給することにより、ＴＢＣＩ
Ｏ及び１１の書き込みクロックとその読み出しクロック
の周波数を平均的に一致させることができる。その結果
、書き込みアドレスと読み出しアドレスとの間で追い越
しが発生することを防止できる。

クランプ回路３２の出力側にＡ／Ｄ変換器３９が接続さ
れ、Ａ／Ｄ変換器３９にタイミング発生回路３５からラ
イトクロックＷＣＫが供給される。

Ａ／Ｄ変換器３９からは、サンプリング周波数が４ｆｓ
ｃで、１サンプルが８ビツトのディジタル輝度信号が発
生する。このディジタル輝度信号がバッファメモリ４０
に入力される。バッファメモリ４０には、ライトクロッ
クＷＣＫとリセットライトパルスＷＲＥＳとがタイミン
グ発生回路３５から供給される。これらの書き込み側の
信号ＷＣＫ及びＷＲＥＳは、ＰＬＬ３４の出力信号から
形成される。

タイミング発生回路３５で水晶発振器１４の安定な出力
信号から形成されたリードクロックＲＣＫとリセットリ
ードパルスＲＲＹとがバッファメモリ４０に供給され、
バッファメモリ４０から時間軸変動が除去されたディジ
タル輝度信号が得られる。このディジタル輝度信号がＤ
／Ａ変換器４１でアナログ信号に変換される。Ｄ／Ａ変
換器４１に対しては、ローパスフィルタ４２が接続され
、ローパスフィルタ４２の出力端子４３から時間軸変動
が除去された再生輝度信号が取り出される。

入力端子１３からの低域変換色信号に関しても、輝度信
号と同様に、クランプ回路４４、Ａ／Ｄ変換器４５、バ
ッファメモリ４６、Ｄ／Ａ変換器４７及びローパスフィ
ルタ４８が設けられている。

出力端子４９には、時間軸変動が除去された低域変換色
信号が取り出される。バッファメモリ４６の書き込み側
の制御は、輝度信号と同じであるが、その読み出し側の
制御は、リードクロックＲＣＫとリセットリードパルス
ＲＲＣによりなされる。

Ａ／Ｄ変換器４５からはサンプリング周波数が４ｆｓｃ
であり、１サンプルが６ビツトのディジタル信号が得ら
れる。バッファメモリ４６は、バッファメモリ４０と同
様に、５Ｈ分の８ビットデー夕を記憶できる容量を有し
ている０色信号の場合には、輝度信号と比して量子化ビ
ット数が２ビツト少ないので、バッファメモリ４６に使
用されないメモリ領域が生じる。このメモリ領域が入力
端子３１からのドロップアウトパルスＤＯＰ　（１ビツ
ト）に割り当てられる。従って、バッファメモ１４６か
らのドロップアウトパルスＤＯＰは、時間軸変動が輝度
信号及び低域変換色信号と同様に除去されている。この
ドロップアウトパルスＤ。

ＰがＩＨ遅延回路５０を介して出力端子５１に取り出さ
れる。

この一実施例では、ドロップアウトパルスＤ。

Ｐがバッファメモリ４６を使用して時間軸補償がなされ
るので、メモリ容量の節減を図ることができる。

ＴＢＣＩＯの出力側には、前述のように、ノイズ除去及
びドロップアウト補償回路１５が設けられ、この回路１
５にＴＢＣＩＩからのドロップアウトパルスＤＯＰが供
給される。ドロップアウトパルスＤＯＰがハイレベルの
ドロツブアウト期間は、ＩＨ前の輝度信号により補償さ
れる。再生輝度信号及びドロップアウトパルスＤＯＰが
同一の時間軸方向の制御を受けるので、ドロップアウト
補償回路では、両者の間で時間関係のずれが生じない。

バッファメモリ４０は、５ＨのＦＩＦＯメモリで構成さ
れている・、ＦＩＦＯメモリは、書き込み及び読み出し
が異なるサイクルで独立且つ非同期に行うことができる
。第３図は、バッファメモリ４０の一例の構成を示し、
５２で示すメモリアレイは、（８ビツトＸ５０４８ワー
ド）の容量を有している。ＮＴＳＣ方式の場合では、サ
ンプリング周波数が４ｆｓｃの時に、５Ｈ分のデータは
、（９１０Ｘ５−４５５０ワード）である。

メモリアレイ５２には、人力バッファ５３を介して８ビ
ツトのデータが供給され、メモリアレイ５２の出力デー
タは、出力バッファ５４を介して取り出される。入力バ
ッファ５３は、ライトイネーブルＷＥで制御され、出力
バッファ５４は、リードイネーブルＲＥで制御される。

メモリアレイ５２の書き込み位置を決めるために、ライ
トアドレスポインタ発生回路５５が設けられる。メモリ
アレイ５２の読み出し位置を決めるために、リードアド
レスポインタ発生回路５６が設けられる。ライトアドレ
スポインタ発生回路５５には、ライトクロックＷＣＫ及
びリセットライトパルスＷＲＥＳが供給される。リセッ
トライトパルスＷＲＥＳによりポインタが初期位置（０
番地）に飛び、ライトクロックＷＣＫによりポインタの
位置がインクリメントされる。同様に、リードアドレス
ポインタが制御される。

バッファメモリ４６も上述のバッファメモリ４０と同様
の構成であり、リセットリードパルスとしてＲＲＣがＲ
ＲＹＯ代わりに供給される。

第４図は、タイミング発生回路３５からバッファメモリ
４０及び４６に供給される信号を示す。

リセットライトパルスＷＲＥＳに対してリセットリード
パルスＲＰＣが２Ｈ遅れ、ＲＲＣに対してＲＲＹがＩ　
Ｈ遅れている。これらのパルスＷＲＥＳ、ＲＲＣ，，Ｒ
ＲＹは、５Ｈの周期を有している。

リセットライトパルスＷＲＥＳとリセットリードパルス
ＲＲＣＳＲＲＹとの時間差は、再生信号の持つ時間軸変
動に応じて変化する０時間軸変動が無い時に、入力側に
対して２Ｈの遅延が与えられた低域変換色信号がＴＢＣ
ＩＩから得られ、入力端に対して３Ｈの遅延が与えられ
た輝度信号が得られる。

ＴＢＣの出力側における色信号と輝度信号の関係では、
色信号の方が輝度信号よりＩＨ１進んでいる。このよう
にＴＢＣＩＯ及び１１の読み出しタイミングを制御して
、輝度信号と低域変換色信号との間に時間差を生じさせ
ることにより、ＴＢＣｌｌの後段のノイズ除去回路２１
で生じる色信号の遅れを補償することができる。つまり
、ノイズ除去回路２１では、クロストーク除去回路が設
けられており、このクロストーク除去回路を通ることで
色信号にＩＨの遅れが生じる。ＩＨ遅延線を使用したク
ロストーク除去回路或いは３ラインロジカルくし形フィ
ルタを使用したクロストーク除去回路の場合に、ＩＨの
遅れが生じる。ロジカルフィルタは、波形の中の複数の
ポイントを取七出して信号の変化の形を判別するフィル
タであｔ垂直方向のにじみを発生せずに、クロストーク
４除去することができる。

また、ＴＢＣＩＩのバッファメモリ４６からおみ出され
たドロップアウトパルスＤＯＰが供給されるＩＨ遅延回
路５０は、低域変換色信号と同綺にドロップアウトパル
スＤＯＰが輝度信号に対してＩ　Ｈ進んでいることを補
償するために設けら刺ている。

勿論、Ｉ　Ｈの時間差に限らず、ＴＢＣの後の４３号処
理系に設けられたフィルタ等で生じる輝度１３号と色信
号との間の時間差をＴＢＣにおいて補償することができ
る。この場合には、リセットリードパルスＲＲＹ及びＲ
ＲＣの少なくとも一方のタイミングを任意に調整できる
横取が望ましい。

ｃ、ＴＢＣ動作の制御 上述のＴＢＣＩＯ及び１１は、ユーザーのスイッチ操作
により、又はＶＴＲの動作状態に応じてその動作を停止
（オフ）できる、第５図は、ＴＢＣの制御のための構成
を示す、第５図において、破線で囲んで示す部分は、Ｔ
ＢＣと関連した構成を備えるＩＣ基板６１を表す、また
、６２は、ＶＴＲの動作を制御するために、マイクロコ
ンピュータからなるシステムコントローラである。

システムコントローラ６２には、ＴＢＣのオン／オフス
イッチの・状態に応じた検出信号ＳＷと、ノーマル再生
とジッダダイヤルが操作される変速再生とを区別する検
出信号Ｊ／Ｐとが供給される。

例えば検出信号ＳＷ及びＪ／ＰのハイレベルがＴＢＣ動
作のオンを表し、そのローレベルがＴＢＣ動作のオフを
表す、システムコントローラ６２からは、ＴＢＣと関連
する制御信号Ｓ１、Ｓ２及びＳ３が出力される。制御信
号Ｓ１のハイレベルは、ＶＴＲが記録動作中であること
を意味する。制御信号Ｓ２は、ＴＢＣのオン／オフの制
御のための信号である。制御信号Ｓ３は、分周回路３６
に対するリセット信号である。このリセット動作により
分周回路３６の出力信号の位相が制御信号Ｓ３と同期し
たものとされる。

前述のように、ＴＢＣの書き込み側と読み出し側の周波
数を平均的に合わせるように、水晶発振器１４の出力信
号が分周回路３６で分周されこ分周回路３６の出力信号
がドラム位相サーボのサーボ基準信号とされる０分周回
路３６の出力信号がスイッチ回路６３の再生側端子ｐと
スイッチ回路６４を介して基準信号発生回路６５に供給
される。

基準信号発生回路６５は、ＰＬＬの構成とされ、スイッ
チ回路６４を介して供給される信号と同期したサーボ基
準信号ＲＥＦを発生する。

サーボ基準信号ＲＥＦは、ドラム位相サーボ回路６６に
供給される。ドラム位相サーボ回路６６では、ドラムの
回転位相を示す検出信号ＰＧとサーボ基準信号ＲＥＦと
が位相比較され、位相エラー信号が形成される。また、
ドラムの回転速度に比例した周波数の検出信号ＦＧが供
給されるドラム速度サーボ回路６７により速度エラー信
号が形成される。加算回路６８により位相エラー信号と
速度エラー信号とが加算され、加算回路６８の出力信号
がアンプ６９を介してＤ／Ａ変換器７０に供給される。

Ｄ／Ａ変換器７０からのアナログの駆動信号が積分回路
７１を介してドラムモータ３８に供給される。また、検
出信号ＰＣからスイッチングパルスＰｓが形成され、ス
イッチングパルスＰｓがシステムコントローラ６２に供
給される。

更に、システムコントローラ６２からＩＣ基板６１に対
してスイン・チングパルスＰｓが供給されている。

スイッチ回路６３は、システムコントローラ６２からの
制御信号Ｓｌで制御される。記録時には、同期分淵回路
７２により記録ビデオ信号から分離された垂直同期信号
がスイッチ回路６３の記録側端子ｒを介してスイッチ回
路６４に供給される。

スイッチ回路６４は、ＯＲゲート７３の出力がハイレベ
ルの時にオンする。ＯＲゲート７３には、システムコン
トローラ６２からの制御Ｉｌ信号Ｓ１及びＳ２が供給さ
れる。従って、記録時には、スイッチ回路６４がオンし
、基準信号発生回路６５は、記録ビデオ信号中の垂直同
期信号と同期したサーボ基、単信号ＲＥＦを発生する。

再生時で制御信号Ｓ２がハイレベルの時には、分周回路
３６の出力信号がスイッチ回路６３及び６４を介して基
準信号発生回路６５に供給される。

従って、分周回路３６の出力信号と同期したサーボ基準
信号ＲＥＦが発生する。この場合に、ＴＢＣの書き込み
クロックと読み出しクロックとの周波数が平均的に一致
される。

制御信号Ｓ２は、ＯＲゲート７３に供給されると共に、
遅延回路７４に供給される。遅延回路７４でＬ２の時間
、遅延された制御信号ｓ４がタイミング発生回路３５に
設けられたスイッチ回路７５に供給される。スイッチ回
路７５は、書き込みクロックＷＣＫを切り換える。スイ
ッチ回路７５の一方の入力端子には、前述のように、Ｐ
ＬＬ３４（第２図参照）からの再生信号と同期したクロ
ックＣＫＩが供給され、その他方の入力端子に読み出し
クロックと同様に固定の周波数のクロックＣＫ２が供給
される。書き込みクロックＷＣＫとして、クロックＣＫ
Ｉが選択される時にＴＢＣ動作がなされる。他方、クロ
ックＣＫ２が書き込みクロックとして選択される時には
、ＴＢＣＩＯ及び１１の夫々のバッファメモリ４ｏ及び
４６で固定の遅延（輝度信号に対してば３Ｈ１低域変換
色信号に対しては２Ｈ）が生じるだけである。つまり、
ＴＢＣ動作がオフする。

第６図に示すタイミングチャートを参照して、第５図の
構成の動作を説明する。第５図Ａは、操作スイッチの状
態を示す検出信号ｓｗである。第５図Ｂは、ドラムの回
転位相と同期したスイッチングパルスＰｓである。

ユーザーがスイッチを操作し、検出信号ｓｗがハイレベ
ルに立チ上がった後のスイッチングパルスＰｓにより第
６図Ｃに示す制御信号ｓ３がシステムコントローラ６２
で形成される。この制御信号Ｓ３の立ち下がりエツジは
、スイッチングパルスＰｓのエツジから所定時間ｔ１の
遅れを有している。制御信号ｓ３の立ち下がりで分周回
路３６がリセットされる。このリセット以降、分周回路
３６の出力信号の位相は、制御信号ｓ３の立ち下がりと
同一の位相を有している。

制御信号Ｓ３の立ち下がりから制御信号Ｓ２が立ち上が
り、検出信号ＳＷがローレベルになると制御信号Ｓ２が
立ち下がる。遅延回路７４からは、制御信号Ｓ２に対し
てｔ２の時間遅れた制御信号Ｓ４が得られる。制御信号
Ｓ２がハイレベルとなると、スイッチ回路６４がオンし
、分周回路３６の出力信号が基準信号発生回路６５に供
給される。

ＴＢＣがオフの状態では、基準信号発生回路６５からの
サーボ基準信号ＲＥＦとドラムの回転位相、即ち、スイ
ッチングパルスＰｓの位相は、−定の関係に規定されて
いる。この位相関係と制御信号Ｓ３及びスイッチングパ
ルスＰｓの位相関係とが同一となるように、遅延時間（
１が設定されている。従って、ＴＢＣがオフからオンに
なり、その結果、基準信号発生回路６５に分周回路３６
の出力信号が供給された時にも、サーボ基準の位相の大
幅な変動がなく、位相サーボの乱れを防止できる。

制ｆｆｌ　信号Ｓ４がハイレベルになることで、書き込
みクロックＷＣＫとして、再生信号と同期したクロツタ
ＣＫＩがスイッチ回路７５で選択され、ＴＢＣ動作がオ
ンする。遅延回路７４の遅延時間Ｌ２は、ドラムサーボ
が不安定な状態でＴＢＣが動作することを避けるために
必要な時間に設定されている。

第６図は、ＴＢＣのオン／オフがスイッチの操作でなさ
れる例で″あるが、スイッチでＴＢＣオンの状態が設定
されていても、ジョグモードでは、検出信号Ｊ／Ｐによ
り上述と同様に、ＴＢＣがオフとされる。ジョグモード
は、ジョグダイヤルの操作で、スロー再生、スチル再生
、キュー再生、レビュー再生等の変速再生を行うもので
ある。変速再生時には、再生信号の水平同期信号の周波
数が規定の値からずれるので、ＴＢＣ動作が困難となる
。このために、ジョグモードでは、ＴＢＣがオフとされ
る。ジョグモードからノーマル再生動作に復帰する時で
も、検出信号Ｊ／Ｐが変化するので、上述と同様の動作
でＴＢＣオフの状態からＴＢＣオンの状態に制御される
。

〔発明の効果〕

この発明は、再生ビデオ信号と同一の時間軸補償をドロ
ップアウトパルスに対して行うので、ＴＢＣの出力側で
ドロップアウトを補償する時に、再生ビデオ信号とドロ
ップアウトパルスとの間で時間ずれが発生することを防
止できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体的な構成を示すブロ
ック図、第２図はこの一実施例におけるＴＢＣの構成を
示すブロック図、第３図はＴＢＣに使用されるバッファ
メモリの一例のブロック図、第４図はバッファメモリに
対する制御信号のタイミングチャート、第５図はＴＢＣ
動作の制御と関連した構成を示すブロック図、第６図は
第５図の動作の説明のためのタイミングチャートである
。 図面における主要な符号の説明 １：ＦＭ変調輝度信号の入力端子、 １Ｏ１１１：ＴＢＣ。 １３：低域変換色信号の入力端子、 トバルスの入力端子、 ３１：ドロップアラ ３６：分周回路、 ３７：ドラムサーボ回路、 ３８ニドラムモータ、 ４０．４６：バッファメモリ、 ６２ニジステムコントローラ、 ６５：基準信号発生回路、 ７５：スイッチ回路。

Claims (1)

1. 【特許請求の範囲】 メモリと上記メモリの書き込み及び読み出しを制御する
   コントローラとからなり、上記メモリに磁気ヘッドで再
   生された再生信号と同期したクロックで上記再生信号を
   書き込み、安定なクロックで上記再生信号を上記メモリ
   から読み出す第１のＴＢＣと、 上記再生信号から検出されたドロップアウトパルスが供
   給されるメモリを有し、上記メモリが上記第１のＴＢＣ
   の上記コントローラで制御される第２のＴＢＣと、 上記第１のＴＢＣの出力側に設けられ、上記第２のＴＢ
   Ｃから出力される上記ドロップアウトパルスにより制御
   されるようにしたドロップアウト補償回路と からなるビデオ信号再生装置。