JPH02139932A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02139932A
JPH02139932A JP63292329A JP29232988A JPH02139932A JP H02139932 A JPH02139932 A JP H02139932A JP 63292329 A JP63292329 A JP 63292329A JP 29232988 A JP29232988 A JP 29232988A JP H02139932 A JPH02139932 A JP H02139932A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
tungsten
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63292329A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63292329A priority Critical patent/JPH02139932A/ja
Priority to DE68926656T priority patent/DE68926656T2/de
Priority to EP89312090A priority patent/EP0370775B1/en
Priority to KR1019890016970A priority patent/KR940000906B1/ko
Publication of JPH02139932A publication Critical patent/JPH02139932A/ja
Priority to US08/327,450 priority patent/US5620925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は基板表面の処理方法を改良した半導体装置の製
造方法に関する。
(従来の技術) 近年、コンピューターや通信機器の重要部分には大規模
集積回路(LSI)が多用されている。
これらのLSIは、数ミリ角の半導体基板上に多数の能
動素子或は受動素子を電気回路の構成部分となる様に結
び付けながら、これらを集積化して作られている。この
高集積化はますます進む一方であり、構成素子の微細化
及び高密度化への研究が急速に進められ、超高集積化さ
れたLSIの製造が図られている。この様なLSIでは
例えば配線を例にとると、設計基準の縮小で配線幅は小
さくなるのに対し、能動素子が増大するため、細くかつ
複雑な配線の取り回しを行う必要があり、コンタクトホ
ール内に直接アルミ配線が延在する一般の配線では、高
抵抗化や段切れ等の問題が生じる。そこでこの様な問題
の起きにくい構造の信頼性の高い配線が要求される。
その1つに、配線の水平部分にはアルミ系の一般配線を
用いると共に、垂直部分ではコンタクトホールにWやア
ルミニウム等を埋め込んだ埋め込み配線を用いる手法が
有る。これを第5図に示す。
半導体基板(11)に積層して設けられた絶縁層(12
)上にアルミ系の第1の配線層(13)が形成されてい
る。これは紙面の奥ゆき方向に延びている。
(14)は層間絶縁層であり、この第1の配線層(13
)上が開口され、そこにWWJ(16)が例えば選択C
VD法により形成されている。 (17)はこのW層(
16)とつながるアルミ系の第2の配線層である。
しかし、この様な構造の配線にもいくつかの問題が生じ
ている。これを第6図に示した。例えば、絶縁層(14
)からアルミの第1の配線層(13)を露出させて開口
を形成した状態から、タングステンの選択CVD法を行
って、この開口を埋め込む際、何らかの原因でパターニ
ング時に形成されたと考えられる絶縁性の高いフッ化物
、炭化物、酸化物或はその混合物等の汚染膜(60)が
この第1の配線層(13)表面に被着しているために、
タングステン層(63)はこの膜のない所に不均一に成
長してしまい、完全な層にならなかった(第6図(a)
)、この汚染膜(60)は、蒸気圧が低く、化学的に極
めて安定な化合物であるため化学的に除去することは困
難である。これを除去するために第1の配線層(13)
を露出した状態で、不活性ガス例えばアルゴンのスパッ
タリング法により真空中で物理的に除去するのが効果的
である。しかしこの後にタングステンの選択CVDを行
うと、絶縁層(14)の表面がこのスパッタリングで活
性化されているために。
第1の配線層(13)上のみならず、絶縁層(14)上
にもタングステン(64)が成長してしまい、完全な選
択成長ができなかった(第6図(b))。
この様な問題はシラン(SiH2)ガスを原料ガスとす
るシリコン膜の形成、トリメチルアルミ(Ag(c13
)を用いたアルミニウム膜の形成等信の選択CVD法に
おいても同様に生じている。
(発明が解決しようとする課題) 従来の半導体装置の製造方法は、所望の領域上に被着し
た汚染膜の存在によって、この上に選択的に層を形成す
ることができなかった。
本発明は上記問題点に鑑みなされたもので、所望の領域
上に被着する汚染膜の存在に拘わる事なく、この領域の
み選択的に良好な層を形成する事のできる半導体装置の
製造方法を提供する事を目的とする。
〔発明の構成〕
(課題を解決するための手段) 上記問題点を解決するために、本発明は基板上に設けら
れた第1の導体層がこの層上に設けられた絶縁層から露
出して成る試料をハロゲン原子を含むガスのプラズマ中
に放置する工程と、この工程の後気相成長法によって前
記第1の導体層の露出部に第2の心体層を形成する工程
とを具備することを特徴とする半導体装置の製造方法を
提供するものである。
(作用) 絶縁層から露出する第1の導体層表面に付着した汚染膜
は、ハロゲン原子を含むガスのプラズマによって物理的
に削り取られている。しかもこの絶縁層表面では、イオ
ン?#撃による結合切断と、ハロゲン原子のラジカル或
はハロゲン原子のイオンとの再結合が同時進行するため
、この絶縁層表面には活性層は形成されない。従って選
択CVD法で第2の導体層を形成する場合、この層は、
表(実施例) 本発明の詳細を実施例に従って説明する。
第1図は1本発明の一実施例に係る配線構造を工程順に
示した断面図である。
先ず5図示はしていないが素子例えば電界効果トランジ
スタが形成されたシリコン基板(11)上に、絶縁層例
えばCVD法で形成した酸化シリコン層(12)を介し
て、アルミニウム層を堆積し、さらにPEP工程と反応
性イオンエツチング工程とによって、第1の配線層(1
3)を形成する。この配線は紙面に対して奥ゆき方向に
延びている(第1図(a))。
次に、プラズマCVD法により、シラン(51)14)
と酸素(0□)とを原料ガスに用い、層間絶縁層となる
1400人厚の酸化シリコン層(14)を形成する(第
1図(b))。
さらに、PEP工程とフッ素系ガスを用いた反応性イオ
ンエツチング工程とによって、第1の配線層(13)上
の所望領域に開口(15)を設ける。この様にしてシリ
コン基板から成る試料を用意する。
この際、主にこの開口(15)形成のパターニング時に
形成されたと考えられる絶縁層の高いフッ化物。
炭化物、酸化物或はこれらの混合物から成る汚染膜(1
0)が第1の配線層(13)表面に形成されている事を
別に行った実験により確認した(第1図(C))。
続いて、スパッタエツチングのできる前処理室と反応室
を備えた薄膜形成装置に、この資料をセットし、その表
面を前処理室でエツチングする。
この際のエツチング条件はSF、のアルゴン希釈ガス(
SF&濃度は1%)を用い、ガスの流量10cc/耐n
圧力2 X 10−”Torr、基板温度20℃、高周
波電力200W 、基板バイアス−5oov、エツチン
グ時間約1分にし、第1の配線層(13)表面を120
人、絶縁層(14)表面を約300人エツチングする。
 これ以上の深さにエツチングできる条件であれば、こ
こに示したエツチング条件以外でも構わない。この様に
して開口内に付着する汚染[(10)を除去する(第1
図(d))。
この後、この処理を施した試料を大気にさらすことなく
反応室へ移動し1選択CVD法によってこの開口(15
)にタングステン層(16)を埋め込む。
このタングステン層(16)の堆積条件は、堆積温度3
00℃、堆積圧力0.2Torr、六フッ化タングステ
ン(WF、 )流量10cc/win、シラン(SiH
4)流@ 10cc/ m1nt水素(11□)流量5
00cc / rainとした。この時の成長速度は約
500人/ll1inであった(第1図(0))。
以上の工程を経ることによって、第3図のSEM写真の
スケッチに示す様に、極めて選択性良く開口内にタング
ステン層(16)を埋め込むことができ、絶HM (1
4)上にはタングステン層は成長しなかった。比較のた
めに、先述したエツチングを行うに当り、SFGのアル
ゴン希釈ガスの代りにアルゴンガスのみを用いてスパッ
タリングした後、同様にタングステン層(16)を形成
した場合のSEM写真のスケッチを第4図に示す。開口
内と共に絶縁層(14)上でもタングステン(40)が
成長しており。
良好な選択成長ができていない事が解る。
さらにタングステン層(16)を形成した後、全面にア
ルミニウムを堆積し、所望の配線パターンに加工するこ
とでアルミニウムの第2の配MJfl(17)を形成す
る(第1図(f))。
ここでは第2の導体層にタングステン層を用いたが、例
えば5xf14CQz (0、75Q Z mi口) 
、 HCI(IQ/win)及びH,(180Q /w
in)の混合ガスを用い、圧力100Torr 、基板
湿度1000℃、300人/winの成長速度にて開口
(15)を単結晶シリコン層で埋め、その後、所望のR
電型を呈するイオンを打ち込みP型或はN型のシリコン
層にすることで第2の導体層を形成しても良い。
次に本発明の他の実施例を第2図を用いて説明する。
先ず、先の実施例と同様に、シリコン基板(11)上に
絶縁層(12)を堆積し、この上にアルミニウムの第1
の配線層(13)を形成する。形成後の第1の配線層(
13)の表面には、やはり汚染膜(10)が付着してい
る(第1図(a))。
次いで、このシリコン基板(11)から成る資料を、ス
パッタエツチングのできる前処理室と反応室を備えた薄
膜形成装置にセットする。この前処理室でこの資料の表
面をエツチングする。エツチング条件は、先の実施例と
同様にSF、のアルゴン希釈ガス(spafi度は1%
)を用い、ガス流量10cc/win。
圧力2X10−”Torr、高周波電力200W、基板
バイアス−5oov、エツチング時間約1分として、第
1の配線層(13)の表面を約120人、絶縁層(12
)の表面を約300入夫々とエツチングした。 これに
よっ染膜は下層になるにつれアルミニウムとの混合膜に
なっている。従ってアルミニウムの含有斌の少ない汚染
膜表面を除去す込うゼ悔、この後の選択成長が十分可能
である。
この後、資料を大気にさらすことなく反応室へ移動し、
選択CVD法により第1の配線層(13)の露出面にの
み選択的にタングステン層(20)を約1000人成長
させる。この際の堆積条件は、堆積温度300℃、堆積
圧力0.2Torr、六フッ化タングステン(すFs)
の流111ace / win 、シラン(SiH,)
の流量10cc/a+in、水素O1,)流量500c
c/winとした。
この時の成長速度は500人/l1inであった(第2
図(C))。
以上の様にしてアルミニウムの第1の配線層表面をタン
グステン層で完全に被覆した構造の配線を形成できる。
尚、より良好に選択成長させるためには、以下の様な点
を考慮してエツチングすれば良いことが、発明者達の実
験の結果認識できた。
■ ハロゲン原子を含むガスは、 SF、やCF4等の
ハロゲン化物ガスの分圧を10−’ Torr以下、1
O−6Torr以上にした方が良い。10−’ Tor
r以下とする理由は、これより濃度が高いと、AQの第
1の配線層上に例えばANのフッ化物が生じてしまい、
AQとWの埋込み層間の抵抗が高くなる事にある。また
10−’Torr以上とする理由は、これより濃度が低
いと、例えば絶縁層表面に吸着するフッ素の量が少なく
、この表面が活性化してしまうために、Wを選択成長さ
せた際に、この絶縁層上にもWが成長してしまい、良好
な選択比が取れない事にある。
■ ハロゲン化物ガスは、SF、 、 C)IF、 、
 C,F、 。
C,F、CF4. NF3及びF2等のフッ化物が良く
、特にF2ガスが好ましい、この理由は、フッ素原子が
シリコン原子よりも原子半径及び原子量が小さく、他の
ハロゲン原子に比べて酸化シリコンや窒化シリコン等の
絶縁層表面に与えるイオン*@が少ないために、この層
の表面が荒れにくい事による。
本発明は以上の実施例に述べた材料に限るものではなく
次の様にしても良い。
■ ハロゲン原子を含むガスは、SF、とアルゴンとの
混合ガスを用いたが、アルゴンの代わりに他の不活性ガ
ス例えばクリプトンや窒素ガスを採用しても良い。
■ 第1の配線層にはアルミニウムを用いたが、他の金
属例えば、モリブデン、タングステン、チタン硅化モリ
ブデン、硅化タングステン、珪化チタン或は窒化チタン
等でも良く、又半導体例えば実施例で示したシリコン或
はゲルマニウム等のIV族半心体、その他GaAsやI
nP等のm−v族の化合物半導体等でも構わない。
■ 絶縁層は酸化シリコンや窒化シリコンが良くこれら
に、PやB等の不純物をドープしたものでも構わない。
0)基板はシリコンの他、ゲルマニウムやGaAs。
InP等の半導体に限らず、絶縁性基板例えばサファイ
アでも構わない。
■ 開口に形成する第2の6体層はタングステンに限ら
ず、アルミニラへ炉化タンタル、モリブデン等の金属の
他、P或はN型の不純物を含んで夫々の導電型を呈する
シリコン等の導電性の高い半導体層でも良い。
〔発明の効果〕
上記構成によれば、所望領域上に被着した汚染膜の除去
後において、この領域上にのみ選択的に導体層を形成す
る事ができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は本発明の
他の実施例を示す図、第3図は本発明を説明する図、第
4図は従来例を説明する図、第5図及び第6図は従来例
を示す図である。 10・・・汚染膜      11・・・シリコン基板
12・・・酸化シリコン層  13・・・第1の配線層
14・・・層間絶縁層    15・・・開口16・・
・タングステン層  17・・・第2の配線層20・・
・表面被覆層 代理人 弁理士 則 近 憲 佑 同  松山光之 第 図 第 図 第 図 第 図 第5 図 第

Claims (9)

    【特許請求の範囲】
  1. (1)基板上に設けられた第1の導体層がこの層上に設
    けられた絶縁層から露出して成る試料を、ハロゲン原子
    を含むガスのプラズマ中に放置する工程と、この工程の
    後気相成長法によって前記第1の導体層の露出部に第2
    の導体層を形成する工程とを具備することを特徴とする
    半導体装置の製造方法。
  2. (2)前記ハロゲン原子はフッ素原子である事を特徴と
    する請求項1記載の半導体装置の製造方法。
  3. (3)前記ハロゲン原子を含むガスは、ハロゲン化物の
    ガス及び、これに比べて高い分圧の不活性ガス又は窒素
    ガスを含む事を特徴とする請求項1記載の半導体装置の
    製造方法。
  4. (4)前記ハロゲン化物は、SF_6、CHF_3、C
    _2F_6、C_3F_8、CF_4、NF_3及びF
    _2から選ばれる事を特徴とする請求項3記載の半導体
    装置の製造方法。
  5. (5)前記ハロゲン化物のガスの濃度は10^−^3T
    orr以上、10^−^6Torr以下である事を特徴
    とする請求項3記載の半導体装置の製造方法。
  6. (6)前記第1の導体層は、アルミニウム、モリブデン
    、タングステン、チタン、硅化モリブデン、硅化タング
    ステン、硅化チタン、窒化チタン、III−V族の半導体
    及びIV族の半導体から選ばれる事を特徴とする請求項1
    記載の半導体装置の製造方法。
  7. (7)前記絶縁層は、シリコンの酸化物又は窒化物であ
    る事を特徴とする請求項1記載の半導体装置の製造方法
  8. (8)前記第2の導体層は、タングステン、シリコン、
    アルミニウム、硅化タンタル及びモリブデンから選ばれ
    る事を特徴とする請求項1記載の半導体装置の製造方法
  9. (9)前記第1の導体層は配線である事を特徴とする請
    求項1記載の半導体装置の製造方法。
JP63292329A 1988-11-21 1988-11-21 半導体装置の製造方法 Pending JPH02139932A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63292329A JPH02139932A (ja) 1988-11-21 1988-11-21 半導体装置の製造方法
DE68926656T DE68926656T2 (de) 1988-11-21 1989-11-21 Verfahren zum Herstellen eines Halbleiterbauelementes
EP89312090A EP0370775B1 (en) 1988-11-21 1989-11-21 Method of manufacturing semiconductor device
KR1019890016970A KR940000906B1 (ko) 1988-11-21 1989-11-21 반도체장치의 제조방법
US08/327,450 US5620925A (en) 1988-11-21 1994-10-21 Method of manufacturing semiconductor device using a hagolen plasma treatment step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63292329A JPH02139932A (ja) 1988-11-21 1988-11-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02139932A true JPH02139932A (ja) 1990-05-29

Family

ID=17780379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63292329A Pending JPH02139932A (ja) 1988-11-21 1988-11-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02139932A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204928A (ja) * 1989-10-25 1991-09-06 Matsushita Electric Ind Co Ltd コンタクトホール形成方形
JPH04129217A (ja) * 1990-09-20 1992-04-30 Nec Corp 半導体装置の製造方法
JPH04132221A (ja) * 1990-09-25 1992-05-06 Nec Corp 半導体集積回路の製造方法
US5273701A (en) * 1991-03-01 1993-12-28 L'air Liquid, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process to remove a layer of thermoplastic material deposited on a substrate
WO2011016512A1 (ja) * 2009-08-06 2011-02-10 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185598A (ja) * 1987-01-26 1988-08-01 帝人製機株式会社 錐形ピンの成形方法およびその装置
JPH02132825A (ja) * 1988-07-27 1990-05-22 Hitachi Ltd 微細孔への金属穴埋め方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63185598A (ja) * 1987-01-26 1988-08-01 帝人製機株式会社 錐形ピンの成形方法およびその装置
JPH02132825A (ja) * 1988-07-27 1990-05-22 Hitachi Ltd 微細孔への金属穴埋め方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204928A (ja) * 1989-10-25 1991-09-06 Matsushita Electric Ind Co Ltd コンタクトホール形成方形
JPH04129217A (ja) * 1990-09-20 1992-04-30 Nec Corp 半導体装置の製造方法
JPH04132221A (ja) * 1990-09-25 1992-05-06 Nec Corp 半導体集積回路の製造方法
US5273701A (en) * 1991-03-01 1993-12-28 L'air Liquid, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process to remove a layer of thermoplastic material deposited on a substrate
WO2011016512A1 (ja) * 2009-08-06 2011-02-10 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置
JP5518866B2 (ja) * 2009-08-06 2014-06-11 株式会社アルバック 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR940000906B1 (ko) 반도체장치의 제조방법
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
EP0036144B1 (en) Method for selective reactive ion etching of silicon
JP3607398B2 (ja) 半導体装置の金属配線層の形成方法
JP2000236021A (ja) 半導体装置のコンタクトホール埋め込み方法
JPH09148268A (ja) 半導体装置の製造方法
KR900008387B1 (ko) 반도체장치 제조방법
US8377821B2 (en) Method for forming contact hole structure
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
US6979633B2 (en) Method of manufacturing semiconductor device
JPH02139932A (ja) 半導体装置の製造方法
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
US9217209B2 (en) Methods for epitaxial silicon growth
JP2726438B2 (ja) 薄膜形成装置
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
JPH0360126A (ja) 半導体装置の製造方法
JP2937998B1 (ja) 配線の製造方法
JPS6235539A (ja) 半導体装置の製造方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH03173125A (ja) 半導体装置の製造方法
JP2822460B2 (ja) 多層配線形成方法
Hsieh et al. Selective epitaxial growth with oxide‐polycrystalline silicon‐oxide masks by rapid thermal processing chemical vapor deposition