JPH031709A - 可変抵抗回路および可変利得増幅器 - Google Patents
可変抵抗回路および可変利得増幅器Info
- Publication number
- JPH031709A JPH031709A JP1136496A JP13649689A JPH031709A JP H031709 A JPH031709 A JP H031709A JP 1136496 A JP1136496 A JP 1136496A JP 13649689 A JP13649689 A JP 13649689A JP H031709 A JPH031709 A JP H031709A
- Authority
- JP
- Japan
- Prior art keywords
- section
- output
- variable gain
- variable
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000000704 physical effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Attenuators (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は入力レベルに応じて抵抗値が変わる可変抵抗回
路およびこの可変抵抗回路を用いた可変利得増幅器に関
する。
路およびこの可変抵抗回路を用いた可変利得増幅器に関
する。
(従来の技術)
従来、入力レベル)こよって利得の変化する増幅器とし
ては、対数増幅器や逆対数増幅器等が知られている。
ては、対数増幅器や逆対数増幅器等が知られている。
これらの各増幅器はトランジスタやダイオードなどの対
数特性を持っている素子と、演算増幅器等の理想的な増
幅率を持っている増幅素子とを組み合わせて対数特性や
、逆対数特性を得るようにしたものであり、信号が入力
されると、この信号のレベルに応じた増幅率で入力信号
を増幅して出力信号を生成する。
数特性を持っている素子と、演算増幅器等の理想的な増
幅率を持っている増幅素子とを組み合わせて対数特性や
、逆対数特性を得るようにしたものであり、信号が入力
されると、この信号のレベルに応じた増幅率で入力信号
を増幅して出力信号を生成する。
しかしながらこのような各増幅器は対数特注を持ってい
るトランジスタやダ・rオード等の特性によって入力レ
ベルに対する増幅率が一五的に決まってしまうので1回
路設計上の自由度が小さいという問題があった。
るトランジスタやダ・rオード等の特性によって入力レ
ベルに対する増幅率が一五的に決まってしまうので1回
路設計上の自由度が小さいという問題があった。
また、可変利得特性も対数特性あるいは逆対数特性とい
うようにある程度、限定されてしまい、任意の可変利得
特性を得ることができないという問題があった。
うようにある程度、限定されてしまい、任意の可変利得
特性を得ることができないという問題があった。
(発明の目的)
本発明は上記の事情に鑑みてなされたものであって、素
子が持っている物理的な特性を用いることなく任意の可
変利得特性を得ることができる=rr変抵抗抵抗回路び
可変利得増幅器を提供することを目的としている。
子が持っている物理的な特性を用いることなく任意の可
変利得特性を得ることができる=rr変抵抗抵抗回路び
可変利得増幅器を提供することを目的としている。
(発明の概要)
上3己の目的を達成する為、本発明による可変抵抗回路
においては以下の如き構成をとる。即ち、入力されたア
ナログ信号を△/D変換してデジタル信号を生成するl
\/D変換部と、所望の可変利得特性に対応した複数の
田方コードが予め格納され面記Δ/D変換部から出力さ
れるデジタル信号に応じて各出力コードのいずれかを選
択的:こ出力するルックアップテーブル部と、このルッ
クアップテーブル部から出力される出力コードに応じて
抵抗値が切り台わるラダー抵抗部とを知えたことを特徴
としている。
においては以下の如き構成をとる。即ち、入力されたア
ナログ信号を△/D変換してデジタル信号を生成するl
\/D変換部と、所望の可変利得特性に対応した複数の
田方コードが予め格納され面記Δ/D変換部から出力さ
れるデジタル信号に応じて各出力コードのいずれかを選
択的:こ出力するルックアップテーブル部と、このルッ
クアップテーブル部から出力される出力コードに応じて
抵抗値が切り台わるラダー抵抗部とを知えたことを特徴
としている。
また、上記の目的を達成する為、本発明による可変利得
増幅器においては以下の如き構成をとる。即ち、入力さ
れたアナログ信号をA/D変換してデジタル信号を生成
するA10変換部と、所望の可変利得特性に対応した各
出力コードが予め格納され前記Δ/D変換部から出力さ
れるデジタル信号に応じて各出力コードのいずれかを選
択的に出力するルックアップテーブル部と、このルック
アップテーブル部から出力される出力コードに応じて抵
抗値が切り替わるラダー抵抗部と、このラダー抵抗部の
抵抗値に応じて増幅率が変化する可変増幅部とを備えた
ことを特徴としている。
増幅器においては以下の如き構成をとる。即ち、入力さ
れたアナログ信号をA/D変換してデジタル信号を生成
するA10変換部と、所望の可変利得特性に対応した各
出力コードが予め格納され前記Δ/D変換部から出力さ
れるデジタル信号に応じて各出力コードのいずれかを選
択的に出力するルックアップテーブル部と、このルック
アップテーブル部から出力される出力コードに応じて抵
抗値が切り替わるラダー抵抗部と、このラダー抵抗部の
抵抗値に応じて増幅率が変化する可変増幅部とを備えた
ことを特徴としている。
(発明の実施例)
以下、本発明を図面に示した実施例に基づいて詳細に説
明する。
明する。
第1図は本発明による可変抵抗回路および可変利得増幅
器の一実施例を示すブロック図である。
器の一実施例を示すブロック図である。
この図に示す可変利得増幅器は入力信号を増隔する増幅
部lと、入力信号のレベルに応じて前記増幅部lの増幅
率を変える利得可変部2とを備えている。
部lと、入力信号のレベルに応じて前記増幅部lの増幅
率を変える利得可変部2とを備えている。
増幅部lは2入力型の演算増幅器:3と、信号入力端子
4と前記演算増幅器3の反転入力端Tとに接続される入
力抵抗5(抵抗値はR1)と、前記演算増幅器:3の反
転入力端rと制御端7’6とに接続される帰還抵抗7(
抵抗値はR2)と、riij記演算増幅器3の非反転入
力端子と接地点とに接続されるインピーダンス整合用の
抵抗8とを備えている。
4と前記演算増幅器3の反転入力端Tとに接続される入
力抵抗5(抵抗値はR1)と、前記演算増幅器:3の反
転入力端rと制御端7’6とに接続される帰還抵抗7(
抵抗値はR2)と、riij記演算増幅器3の非反転入
力端子と接地点とに接続されるインピーダンス整合用の
抵抗8とを備えている。
また、利得可変部23ま前記入力端子4を介して入力さ
れたアナログ信号(入力信号)をデジタル信号に変換す
る1へ/D変換回路9と、このA/D変換回路96)ら
出力されるデジタル信号をアドレスとして予め登録され
ている出力コードのいずれかを読み出して出力するルッ
クアップテーブルIOと、このルックアップテーブル1
0から出力された出力コードに応じて抵抗値が変化する
可変抵抗回路11と、このラダー抵抗部Itの一端と前
記演算増幅器3の出力端子とに接続される分圧用の抵抗
+2(抵抗値はR4)とを備えている。
れたアナログ信号(入力信号)をデジタル信号に変換す
る1へ/D変換回路9と、このA/D変換回路96)ら
出力されるデジタル信号をアドレスとして予め登録され
ている出力コードのいずれかを読み出して出力するルッ
クアップテーブルIOと、このルックアップテーブル1
0から出力された出力コードに応じて抵抗値が変化する
可変抵抗回路11と、このラダー抵抗部Itの一端と前
記演算増幅器3の出力端子とに接続される分圧用の抵抗
+2(抵抗値はR4)とを備えている。
ラダー抵抗部!lは第2図に示す如く複数のラダ一部1
3を並列に接続したものであり、各ラダー1.3はスイ
ッチジグ用のトランジスタ14と、このトランジスタ1
4のベースに接続される電流制限用の抵抗15と、市1
記トランジスタ14のコレクタに接続される分圧用の抵
抗16(抵抗(αは各々Ral〜R0)とによって構成
されている。
3を並列に接続したものであり、各ラダー1.3はスイ
ッチジグ用のトランジスタ14と、このトランジスタ1
4のベースに接続される電流制限用の抵抗15と、市1
記トランジスタ14のコレクタに接続される分圧用の抵
抗16(抵抗(αは各々Ral〜R0)とによって構成
されている。
次に、この実施例の入力信号増幅動作について説明する
。
。
まず、入力端子4に入力信号V1、が印加されると、可
変利得可変部2のA/D変換回路9はこの入力信号■、
をA/D変換してコードを生成しこれをルックアップテ
ーブル10に供給し、予め登録されている出力コートの
いずれかを逆捩させて、これをラダー抵抗部+1に供給
させる4これによってラダー抵抗部I+を構成している
各トランジスタ14がオン/オフして第3図に示す如<
1ijj記ルツクアツプテーブル10から出力される
値に応じてその抵抗値R5が、 ア)が印加されているので、このときの入力伝号V’s
と、出力信号V。0アとの間は次に示す如く、・・・
(2) となり、利得aは、 ・・・ (1) の範囲で段階的に変化する。そして、このラダー抵抗部
11の抵抗値](5と抵抗12の値R4とに応じた分圧
比で増幅部1を構成する演算増幅器3の出力を分圧し、
これを増幅部1の制御端−J’ 6に印加する。
変利得可変部2のA/D変換回路9はこの入力信号■、
をA/D変換してコードを生成しこれをルックアップテ
ーブル10に供給し、予め登録されている出力コートの
いずれかを逆捩させて、これをラダー抵抗部+1に供給
させる4これによってラダー抵抗部I+を構成している
各トランジスタ14がオン/オフして第3図に示す如<
1ijj記ルツクアツプテーブル10から出力される
値に応じてその抵抗値R5が、 ア)が印加されているので、このときの入力伝号V’s
と、出力信号V。0アとの間は次に示す如く、・・・
(2) となり、利得aは、 ・・・ (1) の範囲で段階的に変化する。そして、このラダー抵抗部
11の抵抗値](5と抵抗12の値R4とに応じた分圧
比で増幅部1を構成する演算増幅器3の出力を分圧し、
これを増幅部1の制御端−J’ 6に印加する。
一方、前記入力端子4に印加された入力信号V8は増幅
部lに入力されて増幅される。
部lに入力されて増幅される。
このとき、制御端子6には前記入力信号v1Hのレベル
に応じて予め登録されている抵抗比のいずれかで分圧さ
れた清算増幅器3の出力信号(■0uとなる。
に応じて予め登録されている抵抗比のいずれかで分圧さ
れた清算増幅器3の出力信号(■0uとなる。
ここで、各抵抗5.7、
I2の6値Ri 、 R2
、R4は固定であるから、
と置けば、面J己(3)式は、
となる。
そして、この(6)式に示すラダー抵抗部IIの抵抗値
R5は前記(1)式に示す範囲で段階的に変化する。
R5は前記(1)式に示す範囲で段階的に変化する。
ここによって、増・福部1の利得αは、・・・ (7)
の範囲で段階的に変化する。
したがって、入力信号VINをA/D変換して得られる
値に対する所望の利得を示す値をルックアップデープル
IQに書き込んでおくだけで、入力信号V INのレベ
ルに応じた所望の利得でH”l aa人カイ≦号v1N
を増幅することができる。
値に対する所望の利得を示す値をルックアップデープル
IQに書き込んでおくだけで、入力信号V INのレベ
ルに応じた所望の利得でH”l aa人カイ≦号v1N
を増幅することができる。
このようにこの実施例においては、所望する利得可変特
性に応じてルックアップテーブルlOに所定の値を5き
込んでおくだけで、入力信号VIHのレベルに応じた所
望の利得を得ることができるので、従来の如くトランジ
スタ、ダイオード等の素子自身が持っている物理的な特
性を用いることなく任1位の可変利得特性を得ることが
できる5また、上述した実施例においては、増幅器とし
演算増幅器3を用いているが、外付は抵抗の値の変化に
応じて利得が変わるものであれば、池の種類の増幅器を
用いるようにしても良い。
性に応じてルックアップテーブルlOに所定の値を5き
込んでおくだけで、入力信号VIHのレベルに応じた所
望の利得を得ることができるので、従来の如くトランジ
スタ、ダイオード等の素子自身が持っている物理的な特
性を用いることなく任1位の可変利得特性を得ることが
できる5また、上述した実施例においては、増幅器とし
演算増幅器3を用いているが、外付は抵抗の値の変化に
応じて利得が変わるものであれば、池の種類の増幅器を
用いるようにしても良い。
また、A/D変換回路9やルックアップテーブル10の
ビット数を4ビツトにしているが、これを8ビツト、1
6ビツトにして更に利得分解能を向上させるようにして
も良い。
ビット数を4ビツトにしているが、これを8ビツト、1
6ビツトにして更に利得分解能を向上させるようにして
も良い。
また、上述した実施例においては、可変利得部2の処理
遅延時間がほぼ零の場合を例にとって説明したが、この
可変利得部2の処理遅延時間を無視できない場合には、
第4図に示す如く入力端子4と、増幅部1との間にタイ
ミングA瀧用の遅延回路20を挿入するようにしても良
い。
遅延時間がほぼ零の場合を例にとって説明したが、この
可変利得部2の処理遅延時間を無視できない場合には、
第4図に示す如く入力端子4と、増幅部1との間にタイ
ミングA瀧用の遅延回路20を挿入するようにしても良
い。
(発明の効果)
以上説明したように本発明によれば、素子が持っている
物理的な特性を用いることなく任意の可変利得特性を得
ることができる。
物理的な特性を用いることなく任意の可変利得特性を得
ることができる。
第1図は本発明による可変抵抗回路および可変利得増幅
器の一実施例を示すブロック図、第2図は第1図に示す
可変抵抗回路の一例を示す回路図、第3図(ま同実施例
を説明するための表、第4シ1は本発明による可変抵抗
回路および可変利得増幅器の他の実施例を示すブロック
図である。 1・・・可変増幅部(増幅部)、2・・・可変抵抗回路
(利得可変81K)、9・・・A/D変換部(、へ/D
変換回路)、IO・・・ルックアップテーブル部(ルッ
クアップデープル)、11−・・ラダー抵抗部。 特許出願人 東洋通信機株式会社
器の一実施例を示すブロック図、第2図は第1図に示す
可変抵抗回路の一例を示す回路図、第3図(ま同実施例
を説明するための表、第4シ1は本発明による可変抵抗
回路および可変利得増幅器の他の実施例を示すブロック
図である。 1・・・可変増幅部(増幅部)、2・・・可変抵抗回路
(利得可変81K)、9・・・A/D変換部(、へ/D
変換回路)、IO・・・ルックアップテーブル部(ルッ
クアップデープル)、11−・・ラダー抵抗部。 特許出願人 東洋通信機株式会社
Claims (2)
- (1)入力されたアナログ信号をA/D変換してデジタ
ル信号を生成するA/D変換部と、所望の可変利得特性
に対応した複数の出力コードが予め格納され前記A/D
変換部から出力されるデジタル信号に応じて各出力コー
ドのいずれかを選択的に出力するルックアップテーブル
部と、このルックアップテーブル部から出力される出力
コードに応じて抵抗値が切り替わるラダー抵抗部とを備
えたことを特徴とする可変抵抗回路。 - (2)入力されたアナログ信号をA/D変換してデジタ
ル信号を生成するA/D変換部と、所望の可変利得特性
に対応した各出力コードが予め格納され前記A/D変換
部から出力されるデジタル信号に応じて各出力コードの
いずれかを選択的に出力するルックアップテーブル部と
、このルックアップテーブル部から出力される出力コー
ドに応じて抵抗値が切り替わるラダー抵抗部と、このラ
ダー抵抗部の抵抗値に応じた出力を入力して増幅率が変
化する可変増幅部とを備えたことを特徴とする可変利得
増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136496A JPH031709A (ja) | 1989-05-30 | 1989-05-30 | 可変抵抗回路および可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1136496A JPH031709A (ja) | 1989-05-30 | 1989-05-30 | 可変抵抗回路および可変利得増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH031709A true JPH031709A (ja) | 1991-01-08 |
Family
ID=15176524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1136496A Pending JPH031709A (ja) | 1989-05-30 | 1989-05-30 | 可変抵抗回路および可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH031709A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256399B1 (en) | 1992-07-08 | 2001-07-03 | Ncs Pearson, Inc. | Method of distribution of digitized materials and control of scoring for open-ended assessments |
US6558166B1 (en) | 1993-02-05 | 2003-05-06 | Ncs Pearson, Inc. | Multiple data item scoring system and method |
KR100397344B1 (ko) * | 1999-10-13 | 2003-09-13 | 엘지전자 주식회사 | 증폭기의 자동이득 제어장치 |
US6675133B2 (en) | 2001-03-05 | 2004-01-06 | Ncs Pearsons, Inc. | Pre-data-collection applications test processing system |
KR102180180B1 (ko) * | 2019-07-19 | 2020-11-18 | 엘지전자 주식회사 | 분해능 제어 장치 및 분해능 제어 방법 |
-
1989
- 1989-05-30 JP JP1136496A patent/JPH031709A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256399B1 (en) | 1992-07-08 | 2001-07-03 | Ncs Pearson, Inc. | Method of distribution of digitized materials and control of scoring for open-ended assessments |
US6558166B1 (en) | 1993-02-05 | 2003-05-06 | Ncs Pearson, Inc. | Multiple data item scoring system and method |
KR100397344B1 (ko) * | 1999-10-13 | 2003-09-13 | 엘지전자 주식회사 | 증폭기의 자동이득 제어장치 |
US6675133B2 (en) | 2001-03-05 | 2004-01-06 | Ncs Pearsons, Inc. | Pre-data-collection applications test processing system |
KR102180180B1 (ko) * | 2019-07-19 | 2020-11-18 | 엘지전자 주식회사 | 분해능 제어 장치 및 분해능 제어 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06314977A (ja) | 電流出力型デジタル/アナログ変換回路 | |
JPH05284028A (ja) | D/a変換器 | |
JP2000509920A (ja) | 基準信号を具備したディジタル・アナログ変換器 | |
KR19990072771A (ko) | 이득가변증폭회로 | |
US5633637A (en) | Digital-to-analog converter circuit | |
JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
JP2002335158A (ja) | フラッシュ・アナログ・ディジタル変換器の利得を調整するための構造 | |
KR100457479B1 (ko) | 이득-제어된증폭기및카메라 | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
US5917380A (en) | Digitally gain-controlled amplifier, and camera using such an amplifier | |
US6556163B2 (en) | Analog to digital conversion device | |
JP4000003B2 (ja) | 可変利得増幅器 | |
US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
JPH08307273A (ja) | D/aコンバータ回路 | |
US6278324B1 (en) | Analog amplifier with monotonic transfer function | |
JP2824837B2 (ja) | アナログデジタル変換器 | |
JP2007164259A (ja) | 定電流装置 | |
KR100381783B1 (ko) | 다단자동이득제어증폭단을제어하는디지탈제어회로 | |
US6229373B1 (en) | Level shifter | |
JP2746082B2 (ja) | A/d変換器 | |
US4647904A (en) | Folding-type analog-to-digital converter | |
JPH0420524B2 (ja) | ||
JP2001196873A (ja) | 利得可変増幅器 | |
JPH08125538A (ja) | ディジタル・アナログ変換器 | |
JP3043044B2 (ja) | D/a変換回路 |