JPH03165632A - 最尤系列推定装置 - Google Patents
最尤系列推定装置Info
- Publication number
- JPH03165632A JPH03165632A JP1305907A JP30590789A JPH03165632A JP H03165632 A JPH03165632 A JP H03165632A JP 1305907 A JP1305907 A JP 1305907A JP 30590789 A JP30590789 A JP 30590789A JP H03165632 A JPH03165632 A JP H03165632A
- Authority
- JP
- Japan
- Prior art keywords
- state
- transmission path
- maximum likelihood
- transmission line
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007476 Maximum Likelihood Methods 0.000 title claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 73
- 230000004083 survival effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03337—Arrangements involving per-survivor processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はディジタル拳データ伝送に用いる最尤系列推
定装置に関するものである。
定装置に関するものである。
第4図は、例えばジー・アンガーボオーク(G。
Ungcrbocck)著のアダプティブ マクシマム
ーライクライホード レシーバ−ホオア キャリアーモ
デュレーテッド データー トランスミッション シス
テム r Adaptive l1axlIIlua+
−11kel Iho。
ーライクライホード レシーバ−ホオア キャリアーモ
デュレーテッド データー トランスミッション シス
テム r Adaptive l1axlIIlua+
−11kel Iho。
d receiver I’or carrier −
modulated data−transmissi
on 5ysteffiJアイイイイ トランス、コミ
ューン9.ブイオー1.シーオーエム−22,ピーピー
624−364.メイ 1974. (IIEEP
TrHns、Coml1un、、 vol、cOM−
22,pp、 824−364. May 1974.
)に示された従来の最尤系列推定装置を示すブロック図
であり、図中、最尤系列推定回路(1)は入力端子(2
)と出力端子(3)間に接続されている。この最尤系列
推定回路(1)の入力側に遅延回路(4)が接続され、
出力側には伝送路特性推定回路(5)が接続されている
。また、この伝送路特性推定回路(5)の入力側には遅
延回路(4)の出力側が接続され、伝送路特性推定回路
(5)の出力側は最尤系列推定回路(1)に接続されて
いる。
modulated data−transmissi
on 5ysteffiJアイイイイ トランス、コミ
ューン9.ブイオー1.シーオーエム−22,ピーピー
624−364.メイ 1974. (IIEEP
TrHns、Coml1un、、 vol、cOM−
22,pp、 824−364. May 1974.
)に示された従来の最尤系列推定装置を示すブロック図
であり、図中、最尤系列推定回路(1)は入力端子(2
)と出力端子(3)間に接続されている。この最尤系列
推定回路(1)の入力側に遅延回路(4)が接続され、
出力側には伝送路特性推定回路(5)が接続されている
。また、この伝送路特性推定回路(5)の入力側には遅
延回路(4)の出力側が接続され、伝送路特性推定回路
(5)の出力側は最尤系列推定回路(1)に接続されて
いる。
次に動作について説明する。最尤系列推定回路(1)は
ビタビ・アルゴリズムという手法を用いて受信信号を入
力し、伝送路特性推定回路(5)で推定した伝送路特性
の推定値を基にして、現時点に生起する可能性のあるデ
ータの組み合せである各々のステートに対する「確から
しさ」と過去の受信系列からすでに計算され記憶された
「確からしさ」から、現時点の各々のステートに対する
「確からしさ」を計算して、現時点の受信信号から最尤
系列を生き残り系列として判定し、各々のステート毎に
生き残り系列と「確からしさ」を記憶するものである。
ビタビ・アルゴリズムという手法を用いて受信信号を入
力し、伝送路特性推定回路(5)で推定した伝送路特性
の推定値を基にして、現時点に生起する可能性のあるデ
ータの組み合せである各々のステートに対する「確から
しさ」と過去の受信系列からすでに計算され記憶された
「確からしさ」から、現時点の各々のステートに対する
「確からしさ」を計算して、現時点の受信信号から最尤
系列を生き残り系列として判定し、各々のステート毎に
生き残り系列と「確からしさ」を記憶するものである。
遅延回路(4)は受信信号に対してステートの生き残り
系列が過去のある時点で1つの系列に集約(「マージ」
)するまでの時間分だけの遅延を与えて出力する。伝送
路特性推定回路(5)は最尤系列推定回路(1)からの
出力と遅延回路(4)の出力を入力して伝送路特性を推
定し、伝送路特性の推定値を上記最尤系列推定回路(1
)に入力する。
系列が過去のある時点で1つの系列に集約(「マージ」
)するまでの時間分だけの遅延を与えて出力する。伝送
路特性推定回路(5)は最尤系列推定回路(1)からの
出力と遅延回路(4)の出力を入力して伝送路特性を推
定し、伝送路特性の推定値を上記最尤系列推定回路(1
)に入力する。
第2図は符号量干渉のある伝送路の一例を示すもので、
第2図において、(I nl は送信信号系列、(「n
)は受信信号系列であるとする。この伝送路では送信信
号が過去の2サンプルまでシフトレジスタ(6a)、
(6b)に記憶されており、受信信号は現時点の送信
信号InにfO11サンプル過去の送信信号I に
fl、2サンブ−1 ル過去の送信信号■ にf2をそれぞれ乗算−2 器(7a)、(7b)、(7c)で乗算し、これらを加
算器(8)で加算したものである(rn−fO−I
+fl−1+f2−1 ) 。
第2図において、(I nl は送信信号系列、(「n
)は受信信号系列であるとする。この伝送路では送信信
号が過去の2サンプルまでシフトレジスタ(6a)、
(6b)に記憶されており、受信信号は現時点の送信
信号InにfO11サンプル過去の送信信号I に
fl、2サンブ−1 ル過去の送信信号■ にf2をそれぞれ乗算−2 器(7a)、(7b)、(7c)で乗算し、これらを加
算器(8)で加算したものである(rn−fO−I
+fl−1+f2−1 ) 。
n、n−1n−2
第3図は第2図の例に対して送信信号系列の取り得る値
を0または1とした場合のトレリス図であり、ステート
として00.01.10,11の4つを設けると、最尤
系列推定が可能となるビタビ・アルゴリズムが表現でき
る。図中の太線は最終的な最尤系列の推定値であるが、
時刻nにおいては他にも細線が生き残り系列として残っ
ている。
を0または1とした場合のトレリス図であり、ステート
として00.01.10,11の4つを設けると、最尤
系列推定が可能となるビタビ・アルゴリズムが表現でき
る。図中の太線は最終的な最尤系列の推定値であるが、
時刻nにおいては他にも細線が生き残り系列として残っ
ている。
つまり、時刻nにおいて確定している系列は時刻(n−
3)以前のものである。この3が「判定遅延」の瓜であ
る。
3)以前のものである。この3が「判定遅延」の瓜であ
る。
伝送路特性の推定を行う場合は通常、受信信号から作成
された送信信号の判定値が必要となる。
された送信信号の判定値が必要となる。
−例としてMSE法を挙げると以下のようになる。
ここで、(n)は時刻、Δは調整ステップ・サイズを示
す。
す。
f i (n+1) −f i (n)+Δe(n)
In 。
In 。
(i−0,1,2)
e (n) −rn−f (n) I。
−f 1 (n) I n−1
−f2(n)1.2
しかし、実際は「判定遅延」のために推定が3サンプル
遅れることになる。本例では「判定遅延」が3サンプル
であったが、現実モデルではより大きい場合もあり遅延
回路として起り得る中での最大の遅延を与える必要があ
るため、伝送路特性の推定はさらに遅くなる。
遅れることになる。本例では「判定遅延」が3サンプル
であったが、現実モデルではより大きい場合もあり遅延
回路として起り得る中での最大の遅延を与える必要があ
るため、伝送路特性の推定はさらに遅くなる。
従来の最尤系列推定装置は以上のように構成されている
ので、各々のステートに対する生き残り系列が集約「マ
ージ」するまでデータが確定せず(「判定遅延」が生じ
)、データを特性推定に用いる場合、伝送路特性変動に
対する追随が遅れるという問題点がある。
ので、各々のステートに対する生き残り系列が集約「マ
ージ」するまでデータが確定せず(「判定遅延」が生じ
)、データを特性推定に用いる場合、伝送路特性変動に
対する追随が遅れるという問題点がある。
この発明の目的は上記のような問題点を解決することを
課題になされたもので、伝送路特性変動への高速追随が
可能な最尤系列推定装置を得ることを目的とする。
課題になされたもので、伝送路特性変動への高速追随が
可能な最尤系列推定装置を得ることを目的とする。
この発明に係る最尤系列推定装置は、ステート数に対応
する個数の現在の受信信号と制御回路から出力された各
々のステートに対する生き残り系列とこれに従った過去
の伝送路特性の推定値を入力して各々のステート毎に伝
送路特性を推定する複数の伝送路特性推定回路と、前記
受信信号と前記制御回路の出力を入力し、各々のステー
ト毎に異なった伝送路特性の推定値を用いて最尤系列を
推定する最尤系列推定回路とを備えたものである。
する個数の現在の受信信号と制御回路から出力された各
々のステートに対する生き残り系列とこれに従った過去
の伝送路特性の推定値を入力して各々のステート毎に伝
送路特性を推定する複数の伝送路特性推定回路と、前記
受信信号と前記制御回路の出力を入力し、各々のステー
ト毎に異なった伝送路特性の推定値を用いて最尤系列を
推定する最尤系列推定回路とを備えたものである。
この発明における最尤系列推定装置は、伝送路特性の推
定を各々のステート毎に行なうようにしたことにより、
判定遅延から開放され、正しい生き残り系列に対しては
伝送路特性変動への高速追随を可能とする。
定を各々のステート毎に行なうようにしたことにより、
判定遅延から開放され、正しい生き残り系列に対しては
伝送路特性変動への高速追随を可能とする。
第1図はこの発明の一実施例を示すブロック図であり、
第1図において、最尤系列推定回路(11)は入力端子
(12)と出力端子(13)との間に接続され、入力端
子から受信信号を入力し、送信信号を出力端子(13)
に出力する。
第1図において、最尤系列推定回路(11)は入力端子
(12)と出力端子(13)との間に接続され、入力端
子から受信信号を入力し、送信信号を出力端子(13)
に出力する。
また、最尤系列推定回路(11)に接続された制御回路
(14)の出力側と入力端子(12)とはそれぞれ複数
の伝送路特性推定回路(15a)。
(14)の出力側と入力端子(12)とはそれぞれ複数
の伝送路特性推定回路(15a)。
(15b)・・・(15n)に接続されるとともに、こ
の各伝送路特性推定回路の出力側は制御回路(14)に
接続されている。
の各伝送路特性推定回路の出力側は制御回路(14)に
接続されている。
次に上記実施例の動作について説明する。
最尤系列推定回路(11)はビタビ・アルゴリズムとい
う手法を用いて、「ステートO」で用いる伝送路特性は
制御回路(14)から入力した伝送路特性推定回路(1
5a)の推定値を用い、「ステート1」で用いる伝送路
特性は制御回路(14)から入力した伝送路特性推定回
路(15b)の推定値を用い、以下同様にして「ステー
トn」で用いる伝送路特性は制御回路(14)から入力
した伝送路特性推定回路(15n)の推定値を用いると
いうように、各々の「ステート」に対して異なった伝送
路特性の推定値を用いて最尤系列を推定する。上記の制
御回路(14)は最尤系列推定回路(11)から各々の
「ステート」に対する生き残り系列と伝送特性推定回路
(15a)〜(15n)から伝送路特性の推定値を入力
し、各々の「ステート」に対する生き残り系列とこれに
従った1時刻過去の伝送路特性の推定値を各々の伝送路
特性推定回路(15a)〜(15n)に出力し、各々の
「ステート」に対する現時点の伝送路特性の推定値を最
尤系列推定回路(11)に出力する。
う手法を用いて、「ステートO」で用いる伝送路特性は
制御回路(14)から入力した伝送路特性推定回路(1
5a)の推定値を用い、「ステート1」で用いる伝送路
特性は制御回路(14)から入力した伝送路特性推定回
路(15b)の推定値を用い、以下同様にして「ステー
トn」で用いる伝送路特性は制御回路(14)から入力
した伝送路特性推定回路(15n)の推定値を用いると
いうように、各々の「ステート」に対して異なった伝送
路特性の推定値を用いて最尤系列を推定する。上記の制
御回路(14)は最尤系列推定回路(11)から各々の
「ステート」に対する生き残り系列と伝送特性推定回路
(15a)〜(15n)から伝送路特性の推定値を入力
し、各々の「ステート」に対する生き残り系列とこれに
従った1時刻過去の伝送路特性の推定値を各々の伝送路
特性推定回路(15a)〜(15n)に出力し、各々の
「ステート」に対する現時点の伝送路特性の推定値を最
尤系列推定回路(11)に出力する。
伝送路特性推定回路(15a)は最尤系列推定回路(1
1)の「ステート0」における生き残り系列に従った制
御回路(14)の出力と受信信号を入力して「ステート
0」における生き残り系列が正しい系列であった場合の
伝送路特性を推定する。
1)の「ステート0」における生き残り系列に従った制
御回路(14)の出力と受信信号を入力して「ステート
0」における生き残り系列が正しい系列であった場合の
伝送路特性を推定する。
同様に伝送路特性推定回路(15b)および伝送路特性
推定回路(15n)も各々の「ステート」における生き
残り系列が正しい系列であった場合の伝送路特性を推定
する。
推定回路(15n)も各々の「ステート」における生き
残り系列が正しい系列であった場合の伝送路特性を推定
する。
次に第3図を用いて、この発明における最尤系列推定回
路(11)の動作を示す。−例として時刻nにおける「
ステートl0J(最尤系列)を取り上げると、推定した
生き残り系列は時刻nより過去に向かって101000
であり、「ステート」でみると10.01.10,00
,00である。
路(11)の動作を示す。−例として時刻nにおける「
ステートl0J(最尤系列)を取り上げると、推定した
生き残り系列は時刻nより過去に向かって101000
であり、「ステート」でみると10.01.10,00
,00である。
この発明では「ステート」毎に生き残り系列に従って伝
送路特性を推定するものであるので、MSE法表示する
と、・本例における生き残り系列では以下のようになる
。ここで、上つき添字ゝ8は「ステートxxJを示す。
送路特性を推定するものであるので、MSE法表示する
と、・本例における生き残り系列では以下のようになる
。ここで、上つき添字ゝ8は「ステートxxJを示す。
f i”(n−3) −f 100(n−4)0
+Δe”(n −4) I、−1−4
e00(n −4) = r。−4
−fooo(n −4) I 00ロー4
− f 1” (n−4) I ”−5
−f200(n−4) I O8−6
f 100(n−2) = f i” (n−3)00
0 +Δe (n−3) I、 t−30 e(n−3)−r。−3 −fO00(n−3) I 00−3 − f 100(n−3) I ” −4 −f 200(n−3) I 00−5 f i ” (n−1) −f i” (n−2)0 +Δe ” (n 2 ) In−12elo (n
−2) = 。
0 +Δe (n−3) I、 t−30 e(n−3)−r。−3 −fO00(n−3) I 00−3 − f 100(n−3) I ” −4 −f 200(n−3) I 00−5 f i ” (n−1) −f i” (n−2)0 +Δe ” (n 2 ) In−12elo (n
−2) = 。
n−2
−f 010(n−2) I 10−2
− f 11O(n−2) I ”−3
f2”(n−2) I ”
−4
,01
f !(n) −f i[0(n−1)+△e” (n
−1) I 01−1−1 e口’(n−1) −r n −1−folo(n
−1)I ” −1 −f 1” (n−1) I 01−2 − f 2” (n−1) I ”−3 ,10 fl (n+1)=fiO1(n) +△e”(n)I ” −1−1 O e (n)−rn−folo(n)In”−fl”(
。)■10 −1 −f 2” (n) I lO −2 (i −0,1,2) つまり、各々の「ステート」毎に伝送路特性を推定する
ことにより、「判定遅延」から解放される。
−1) I 01−1−1 e口’(n−1) −r n −1−folo(n
−1)I ” −1 −f 1” (n−1) I 01−2 − f 2” (n−1) I ”−3 ,10 fl (n+1)=fiO1(n) +△e”(n)I ” −1−1 O e (n)−rn−folo(n)In”−fl”(
。)■10 −1 −f 2” (n) I lO −2 (i −0,1,2) つまり、各々の「ステート」毎に伝送路特性を推定する
ことにより、「判定遅延」から解放される。
以上のようにこの発明によれば、伝送路特性の推定を複
数の伝送路特性推定回路で各々の「ステート」毎に行な
うようにしたことにより、判定遅延から解放され、正し
い生き残り系列に対して伝送路特性変動への高速追随を
実現できるという効果がある。
数の伝送路特性推定回路で各々の「ステート」毎に行な
うようにしたことにより、判定遅延から解放され、正し
い生き残り系列に対して伝送路特性変動への高速追随を
実現できるという効果がある。
第1図はこの発明の一実施例による最尤系列推定装置を
示すブロック図、第2図は伝送路のモデルの一例を示す
ブロック図、第3図はこの発明の一実施例と従来例を比
較するためのトレリス図、第4図は従来の最尤系列推定
装置を示すブロック図である。 図において、(11)は最尤系列推定回路、(14)は
制御回路、(15a)〜(15n)は伝送路特性推定回
路である。 図中、同一符号は同一または相当部分を示す。
示すブロック図、第2図は伝送路のモデルの一例を示す
ブロック図、第3図はこの発明の一実施例と従来例を比
較するためのトレリス図、第4図は従来の最尤系列推定
装置を示すブロック図である。 図において、(11)は最尤系列推定回路、(14)は
制御回路、(15a)〜(15n)は伝送路特性推定回
路である。 図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 伝送路特性に基づいて、各々の現在の受信信号の生起す
る可能性のあるデータの組み合せである各々のステート
に対する生き残り系列と後記複数の伝送路特性推定回路
から伝送路特性の推定値を入力し、各々のステートに対
する生き残り系列とこれに従った過去の伝送路特性の推
定値を各々の伝送路特性推定回路に出力し、各々のステ
ートに対する現時点の伝送路特性の推定値を後記最尤系
列推定回路に出力する制御回路と、 前記ステート数に対応する個数の現在の受信信号と前記
制御回路の出力を入力して各々のステート毎に伝送路特
性を推定する前記複数の伝送路特性推定回路と、前記受
信信号と前記制御回路の出力を入力し、各々のステート
毎に異なった伝送路特性の推定値を用いて最尤系列を推
定する最尤系列推定回路を具備したことを特徴とする最
尤系列推定装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305907A JP2795935B2 (ja) | 1989-11-24 | 1989-11-24 | 最尤系列推定装置 |
EP90122097A EP0436101B1 (en) | 1989-11-24 | 1990-11-19 | Maximum-likelihood sequence estimation apparatus |
DE69025388T DE69025388T2 (de) | 1989-11-24 | 1990-11-19 | Gerät für Maximalwahrscheinlichkeitssequenzbewertung |
US07/615,236 US5146475A (en) | 1989-11-24 | 1990-11-19 | Maximum-liklihood sequence estimation apparatus |
AU66766/90A AU631030B2 (en) | 1989-11-24 | 1990-11-20 | Maximum-likelihood sequence estimation apparatus |
CA002030510A CA2030510C (en) | 1989-11-24 | 1990-11-21 | Maximum-likehood sequence estimation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305907A JP2795935B2 (ja) | 1989-11-24 | 1989-11-24 | 最尤系列推定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03165632A true JPH03165632A (ja) | 1991-07-17 |
JP2795935B2 JP2795935B2 (ja) | 1998-09-10 |
Family
ID=17950737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305907A Expired - Lifetime JP2795935B2 (ja) | 1989-11-24 | 1989-11-24 | 最尤系列推定装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5146475A (ja) |
EP (1) | EP0436101B1 (ja) |
JP (1) | JP2795935B2 (ja) |
AU (1) | AU631030B2 (ja) |
CA (1) | CA2030510C (ja) |
DE (1) | DE69025388T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0488726A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | 最尤受信器 |
JPH04183041A (ja) * | 1990-11-16 | 1992-06-30 | Nec Corp | 系列推定装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0505657A1 (en) * | 1991-03-27 | 1992-09-30 | International Business Machines Corporation | Preamble recognition and synchronization detection in partial-response systems |
US5436928A (en) * | 1991-04-08 | 1995-07-25 | Nippon Telegraph And Telephone Corporation | Method and apparatus for equalizing transmission line characteristics which vary at high speed in mobile radio communication |
US5862192A (en) * | 1991-12-31 | 1999-01-19 | Lucent Technologies Inc. | Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity |
CA2083304C (en) * | 1991-12-31 | 1999-01-26 | Stephen R. Huszar | Equalization and decoding for digital communication channel |
US5263053A (en) * | 1992-03-24 | 1993-11-16 | Novatel Communications Ltd. | Fractionally spaced maximum likelihood sequence estimation receiver |
US5313495A (en) * | 1992-05-12 | 1994-05-17 | Hughes Aircraft Company | Demodulator for symbols transmitted over a cellular channel |
US5432821A (en) * | 1992-12-02 | 1995-07-11 | University Of Southern California | System and method for estimating data sequences in digital transmissions |
JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
US5363412A (en) * | 1992-12-28 | 1994-11-08 | Motorola, Inc. | Method and apparatus of adaptive maximum likelihood sequence estimation using filtered correlation synchronization |
US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
JP3560991B2 (ja) * | 1993-09-20 | 2004-09-02 | 株式会社東芝 | 適応型最尤系列推定装置 |
JP3674111B2 (ja) * | 1995-10-25 | 2005-07-20 | 三菱電機株式会社 | データ伝送装置 |
WO1998039848A1 (fr) | 1997-03-04 | 1998-09-11 | Mitsubishi Denki Kabushiki Kaisha | Procede d'estimation serielle |
US6000054A (en) * | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for encoding and decoding binary information using restricted coded modulation and parallel concatenated convolution codes |
WO2000044108A1 (fr) | 1999-01-22 | 2000-07-27 | Mitsubishi Denki Kabushiki Kaisha | Egalisateur adaptatif et procede d'egalisation adaptative |
WO2000049730A1 (fr) | 1999-02-16 | 2000-08-24 | Mitsubishi Denki Kabushiki Kaisha | Systeme de communication radio, emetteur et recepteur |
KR100425893B1 (ko) | 1999-07-07 | 2004-04-01 | 미쓰비시덴키 가부시키가이샤 | 수신기 및 적응 등화 처리 방법 |
US6487259B1 (en) | 1999-08-24 | 2002-11-26 | Motorola, Inc. | Partially-parrallel trellis decoder apparatus and method |
US6278726B1 (en) * | 1999-09-10 | 2001-08-21 | Interdigital Technology Corporation | Interference cancellation in a spread spectrum communication system |
US6115406A (en) * | 1999-09-10 | 2000-09-05 | Interdigital Technology Corporation | Transmission using an antenna array in a CDMA communication system |
KR20010101457A (ko) | 1999-11-10 | 2001-11-14 | 다니구찌 이찌로오, 기타오카 다카시 | 적응 어레이 통신 시스템 및 수신기 |
JP3844951B2 (ja) * | 2000-09-21 | 2006-11-15 | 三菱電機株式会社 | 受信機および適応等化処理方法 |
DE10252946B3 (de) * | 2002-11-14 | 2004-07-15 | Atlas Elektronik Gmbh | Verfahren zur Unterdrückung des Rauschanteils eines Sensorsignals |
US7437135B2 (en) | 2003-10-30 | 2008-10-14 | Interdigital Technology Corporation | Joint channel equalizer interference canceller advanced receiver |
US7400692B2 (en) | 2004-01-14 | 2008-07-15 | Interdigital Technology Corporation | Telescoping window based equalization |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04502695A (ja) * | 1989-10-24 | 1992-05-14 | テレフオンアクチーボラゲツト エル エム エリクソン | 変動する伝送特性を有するチャネルにビタビ・アルゴリズムを適用する方法及びその方法を実行する装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8315363D0 (en) * | 1983-06-03 | 1983-07-06 | Gordon J A | Decoding errorcorrecting codes |
US4644564A (en) * | 1983-08-05 | 1987-02-17 | International Business Machines Corporation | Decoding the output signal of a partial-response class-IV communication or recording device channel |
US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
US4888735A (en) * | 1987-12-30 | 1989-12-19 | Elite Semiconductor & Systems Int'l., Inc. | ROM cell and array configuration |
US4888775A (en) * | 1988-03-18 | 1989-12-19 | International Business Machines Corporation | Trellis codes for partial response channels |
-
1989
- 1989-11-24 JP JP1305907A patent/JP2795935B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-19 EP EP90122097A patent/EP0436101B1/en not_active Expired - Lifetime
- 1990-11-19 DE DE69025388T patent/DE69025388T2/de not_active Expired - Fee Related
- 1990-11-19 US US07/615,236 patent/US5146475A/en not_active Expired - Lifetime
- 1990-11-20 AU AU66766/90A patent/AU631030B2/en not_active Ceased
- 1990-11-21 CA CA002030510A patent/CA2030510C/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04502695A (ja) * | 1989-10-24 | 1992-05-14 | テレフオンアクチーボラゲツト エル エム エリクソン | 変動する伝送特性を有するチャネルにビタビ・アルゴリズムを適用する方法及びその方法を実行する装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0488726A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | 最尤受信器 |
JPH04183041A (ja) * | 1990-11-16 | 1992-06-30 | Nec Corp | 系列推定装置 |
Also Published As
Publication number | Publication date |
---|---|
CA2030510C (en) | 1995-02-14 |
JP2795935B2 (ja) | 1998-09-10 |
EP0436101A2 (en) | 1991-07-10 |
CA2030510A1 (en) | 1991-05-25 |
AU6676690A (en) | 1991-05-30 |
DE69025388D1 (de) | 1996-03-28 |
DE69025388T2 (de) | 1996-09-26 |
AU631030B2 (en) | 1992-11-12 |
EP0436101B1 (en) | 1996-02-14 |
US5146475A (en) | 1992-09-08 |
EP0436101A3 (en) | 1992-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03165632A (ja) | 最尤系列推定装置 | |
US5081651A (en) | Maximum likelihood sequence estimation apparatus | |
US5673294A (en) | Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method | |
US6347126B1 (en) | Receiver with a frequency offset correcting function | |
US5191598A (en) | System for reducing the affects of signal fading on received signals | |
US6751775B2 (en) | Tap-selectable reduced state sequence estimator | |
US6044111A (en) | Equalizer with a sequence estimation method with state reduction for a receiver in a digital transmission system | |
US5272726A (en) | Blind type sequence estimator for use in communications system | |
US5684827A (en) | System for controlling the operating mode of an adaptive equalizer | |
EP0453814B1 (en) | Adaptive channel impulse response estimation system using maximum likelihood sequence estimation | |
JPH10126375A (ja) | Ofdm信号のベクトル等化用の装置及び方法 | |
JPH0511449B2 (ja) | ||
US5450445A (en) | Method and arrangement of estimating data sequences transmitted using viterbi algorithm | |
US6807229B1 (en) | Decision feedback equalizer and method for updating tap coefficients thereof | |
US5461644A (en) | Adaptive viterbi detector | |
CA2138697C (en) | System and method for adaptive maximum likelihood sequence estimation | |
US5408503A (en) | Adaptive viterbi detector | |
CN101567862A (zh) | 用于通***中的均衡***与执行均衡的方法 | |
US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
JP4408759B2 (ja) | 判定帰還型等化器及び受信装置 | |
EP1156634A1 (en) | Sequence estimator and equaliser | |
KR100866868B1 (ko) | 채널 등화 방법 | |
JPH05152893A (ja) | 適応等化器 | |
JPH1141147A (ja) | 自動等化器 | |
EP0580199A1 (en) | Adaptive Viterbi detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |