JP3674111B2 - データ伝送装置 - Google Patents
データ伝送装置 Download PDFInfo
- Publication number
- JP3674111B2 JP3674111B2 JP27778395A JP27778395A JP3674111B2 JP 3674111 B2 JP3674111 B2 JP 3674111B2 JP 27778395 A JP27778395 A JP 27778395A JP 27778395 A JP27778395 A JP 27778395A JP 3674111 B2 JP3674111 B2 JP 3674111B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- metric
- soft decision
- circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、自動車電話等におけるディジタルデータ伝送に用いるデータ伝送装置に関するものであり、特に軟判定装置を備えるものに関する。
【０００２】
【従来の技術】
ディジタルデータ伝送に用いるデータ伝送装置は、通常、伝送路において生じたデータの誤りを訂正する誤り訂正機能を有する。この訂正のために用いられる符号には、通報と符号語とが逐次的に対応する畳み込み符号がある。この畳み込み符号を復号するための手段としてもっとも良く用いられるのがビタビ復号である。
【０００３】
ビタビ復号とは、畳み込み符号のもつ繰り返し構造を利用して最尤復号を効率的に実行する復号法である。詳しくは後述するが、符号器の状態と入力符号とから定まる状態遷移図（トレリス線図と呼ばれる）において、ハミング距離が小さい方のパスを選択することにより途中の誤りを訂正し正しく復号することが可能である。このとき、ハミング距離を形成する際に、復合器の入力データを０か１かの２値で判定する方法と、復合器の入力データを２値ではなく多値にする方法とがある。前者を硬判定、後者を軟判定という。軟判定は、硬判定の場合よりも伝送上の情報の信頼性がより反映されるという特徴を有する。
【０００４】
従来の軟判定装置を備えるデータ転送装置を説明する前に、技術的な理解のためにまず技術的背景について説明し、その後、従来技術について説明する。
【０００５】
（技術的背景１） ＦＩＲフィルタ
ＦＩＲフィルタは有限インパルス応答（Finite Impulse Response ）フィルタの略で、インパルス応答が有限時間に終了するフィルタである。図２２にＦＩＲフィルタの構成を示す。ＦＩＲフィルタは、遅延要素（同図の、遅延１、遅延２、・・・、遅延Ｌ）により入力される信号に順次遅延を与えるとともに、乗算器（同図のＭＵＬＴ ０、・・・、ＭＵＬＴ Ｌ）によりタップ係数ｃ0 ，・・・，ｃL を乗算した後、加算器（同図のＳＵＭ）によりこれら複数の乗算結果を加算するものである。遅延要素の遅延量は、通常、一定値である。
【０００６】
（技術的背景２） 符号間干渉（ＩＳＩ）を有する伝送路モデル
図２３にＩＳＩを有する伝送路のモデルを示す。本モデルは伝送路特性をＦＩＲフィルタで表現したものである。本モデルにおいて、受信信号は、送信された信号を直接受信した先行信号と反射等により遅延して受信された遅延信号との合成信号である。同図において、各遅延信号の時間差は遅延回路ＤＥＬＡＹ（シフトレジスタ）によって与えられる。先行信号は、乗算器ＭＵＬＴ０により送信信号Ｉn とタップ係数ｃ0,n とを乗算することにより得られる。ここで、下付きのｎは時刻を意味する。遅延信号は、乗算器ＭＵＬＴ１〜Ｌにより遅延された送信信号Ｉn-1 〜Ｉn-L とタップ係数ｃ1,n 〜ｃL,n とをそれぞれ乗算することにより得られる。そして、乗算器ＭＵＬＴ０〜Ｌの出力は加算器ＳＵＭにより合成される。更に、加算器ＡＤＤにより加算器ＳＵＭが出力する合成波に雑音Ｗn が加算されて受信信号ｒn として出力される。
【０００７】
ＩＳＩが存在しない場合には、受信信号ｒn は次式で表現される。
ｒn ＝ｃ0,n Ｉn ＋ｗn (1)
この場合、ｃ0,n が既知で、雑音が小さければ、ｒn からＩn を容易に推定できる。
【０００８】
しかし、図２３のモデルによれば、伝送路に対して｛Ｉn ｝なる送信系列を送信した場合、この送信系列は、伝送路で加法的白色ガウス雑音（ＡＷＧＮ）ｗn ばかりでなくＩＳＩを受ける。したがって、受信信号ｒn は時刻ｎだけではなく、それより過去のＩn を含む。このときの受信信号ｒn は次式で表現される。
ｒn ＝ Σ ｃi,n Ｉn-i ＋ｗn (2)
ここで、総和Σはｉ＝０，・・・，Ｌについてとり、ＬはＩＳＩが影響を与える時間長（伝送路メモリ長）を示す。
【０００９】
図２３の伝送路モデルでは、時刻ｎから時刻（ｎ−Ｌ）まで送信系列が含まれることになる。
ところで、ｒn からＩn を推定するときに、最尤系列推定がしばしば用いられる。
【００１０】
（技術的背景３） ビタビアルゴリズムを用いた最尤系列推定
G.D.Forney,Jr 著の“Maxmum-likelihood sequence estimation of digital sequence in presence of intersymbol interference ”（IEEE Trans. Information Theory, vol.IT-18, pp.363-378, May 1972 ）に示されたビタビアルゴリズムを用いた最尤系列推定の説明を順次行う。
【００１１】
ビタビアルゴリズムとは、畳み込み符号の復号法として最も良く用いられるものである。
畳み込み符号の簡単な例として、情報１ビットの入力で２ビットの畳み込み符号を出力する場合を考える。１ビットの入力から２ビットの出力を得ることになるので、この畳み込み符号の符号化率は１／２になる。この例では、２つ前の入力が決まるとその次に入力されるデータの０、１による出力はすべて規則性を持っている。すなわち、符号化装置に１ビットが入力されるとき、すでに保持されている２ビット分のデータによって状態（ステート）が決まり、このステートごとに次の入力ビットによる符号の状態が決まることになる。
【００１２】
図２３のＩＳＩを有する伝送路モデルによれば、受信信号は現在の送信信号だけでなく過去の送信信号によっても決定される。したがって、現在の送信信号を推定するためには過去の送信信号も考慮する必要がある。
【００１３】
この過去の送信信号の組み合わせによって構成される送信系列の候補がステートに相当する。遅延回路が１シンボル周期（Ｌ＝１）であれば、ステートは、ステート［０］とステート［１］の２種類であり、遅延回路が２シンボル周期（Ｌ＝２）であれば、ステートはステート［０，０］、ステート［１，０］、ステート［０，１］、ステート［１，１］の４種類である。このように、ステートは送信系列の組み合わせで表現される。
【００１４】
ところで、復調アルゴリズムであるビタビアルゴリズムのメモリ長をＶとすると、時刻ｎにおけるステートＳn 及び時刻ｎ−１におけるステートＳn-1 はそれぞれ（３）、（４）式で表現できる。
Ｓn ＝［Ｉn-v+1 ，Ｉn-V+2 ，・・・，Ｉn ］ (3)
Ｓn-1 ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn-1 ］ (4)
【００１５】
ただし、これ以降表記を簡単にするため、ステートＳn を単にＩn-V+1 Ｉn-V+2 ・・・Ｉn と表わすことがある。例えば、ステート［０，１］は０１と表現される。
ここで、２つのステートＳn 、Ｓn-1 のうちＩn-v+1 からＩn-1 のＶ−１個の送信系列は同一値となる性質を利用して図２４のトレリス図が作成できる。トレリス図とは、符号器の状態と入力符号とから定まる状態遷移図である。
【００１６】
図２４において、送信信号の候補の数ＵがＵ＝２であって、信号が０と１の２値をとる場合、ステート個数ＭはＭ＝ＵV ＝２2 ＝４となる。すなわち、本例はＩn を０，１としＶ＝２としたので、Ｓn は００、１０、０１、１１の４ステートでトレリスが構成される。これらのステートを仮にＡ，Ｂ，Ｃ，Ｄとする。
【００１７】
図２４において、縦方向は上から順にステートＡ，Ｂ，Ｃ，Ｄを、横方向は左から順に時刻ｎ−１，ｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４を示す。また、各ステート（白丸）から次の時刻の２つのステートにそれぞれ線が引かれているが、この線分は時刻変化に伴うステートの変化を示す。たとえば、ステートＡからはステートＡ及びＢに対して２本の線が引かれる。ステートＡからステートＡへの線は入力データが０の場合を示し、データ入力前とデータ入力後とでステートが同じ００であることを示す。ステートＡからステートＢへの線は入力データが１の場合を示し、データ入力前のステート００からステート１０に変化することを意味する。
【００１８】
このトレリスにおける線分Ｓn-1 ／Ｓn は枝と呼ばれる。この枝は、送信系列Ｉn-V 〜Ｉn により一意的に決定される。これを（５）式のように表現する。
Ｓn-1 ／Ｓn ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn ］ (5)
【００１９】
なお、ステートの表記と同様に表記を簡単にするため、枝Ｓn-1 ／Ｓn を単にＩn-V Ｉn-V+1 ・・・Ｉn と表わすことがある。例えば、枝［１，０，１］を１０１のように表現する。
【００２０】
ところで、Ｖ＝Ｌと設定した場合、すなわち、ＩＳＩが影響を与える時間長（伝送路メモリ長）とビタビアルゴリズムのメモリ長とが等しい場合、（２）式で示されるｒn の推定値（レプリカ）ｈn は、（６）式に示すように一意的に推定される。
ｈn ＝ Σ ｇi,n Ｉn-i (6)
ここで、ｃｉ，ｎの推定値をそれぞれｇｉ，ｎとした。また、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２１】
また、トレリスにおいて、互いに接続された折れ線ＳV ＳV+1 ・・・Ｓn はパスと呼ばれる。このパスは一意的に枝ＳV ／ＳV+1 、ＳV+1 ／ＳV+2 、・・・、Ｓn-1 ／Ｓn を決定するとともに、Ｉ0 からＩn の送信系列を決定する。
図２５に、図２４のトレリスを用いて、送信系列［Ｉn-2 ，Ｉn-1 ，・・・，Ｉn+4 ］＝［１，０，１，１，０，０，１］に対応するパスＳn-1 Ｓn ・・・Ｓn+4 を示す。太線はパスであり、太い白抜きの丸はパスの通るステート、ステートとステートを結ぶ太線はパスによって決定される枝である。なお説明の都合上、図２５のステートＢとＣとは、図２４の場合と逆になっている。また、図２６に図２５のパスに沿ったステート及び枝の遷移を示す。
【００２２】
図２６からわかるように、送信系列のデータは２つづつ順次シフトしていく。たとえば、送信系列の最初の２つのデータ１、０が入力されると時刻ｎ−１のステートは０１になる。これがステートＳn-1 である。
次にデータ１が入力されると時刻ｎのステートは１０になる。これがステートＳn である。
以下同様にデータ１００１が入力されると、時刻ｎ＋１，・・・，ｎ＋４のステートＳn+1 、・・・、Ｓn+4 は、１１、０１、００、１０である。
以上のように、送信系列［Ｉn-2 ，Ｉn-1 ，・・・，Ｉn+4 ］に１対１に対応してパスが決定される。
【００２３】
逆に、パスが決定できれば送信系列を特定することができる。受信信号からパスを推定するために、各枝において推定がなされる。これには枝メトリックが用いられる。枝メトリックとは、受信信号ｒn と、各枝によって決定される送信系列の候補Ｉn 及び推定値ｇi,n によって再生された受信信号のレプリカｈn との２乗誤差のことである。この２乗誤差は、ステートから次のステートへの遷移の確からしさ、すなわち枝の生起する確からしさを表している。
【００２４】
枝Ｓn-1 ／Ｓn により決定されるＩn-V からＩn の送信系列の候補値Ｉn-i からｒn のレプリカｈn ［Ｓn-1 ／Ｓn ］を以下のように作成できる。
ｈn ［Ｓn-1 ／Ｓn ］＝ Σ ｇi,n Ｉn-i (7)
ただし、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２５】
実際の受信信号ｒn と枝［Ｓn-1 ／Ｓn ］により決定されるレプリカｈn ［Ｓn-1 ／Ｓn ］の２乗誤差、すなわち枝メトリックＥn ［Ｓn-1 ／Ｓn ］は以下のように表現できる。
Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −ｈn ［Ｓn-1 ／Ｓn ］）｝2 (8)
ただし、ＡＢＳ（）はユークリッド空間におけるベクトルの長さを意味する。(8) 式では、点ｒn と点ｈn ［Ｓn-1 ／Ｓn ］との距離の２乗を示す。
つまり、枝［Ｓn-1 ／Ｓn ］により一意的に枝メトリックＥn ［Ｓn-1 ／Ｓn ］が決定される。
【００２６】
また、パスに沿って一意に決定される枝についての枝メトリックの全ての合計累積２乗誤差のことをパスメトリックと呼ぶ。各ステートにおいて、Ｕ個（図２４ではＵ＝２）のパスがあるが、これらパスの中でパスメトリックが最小のパスを生き残りパスと呼ぶ。各ステート毎に生き残りパスが存在する。
【００２７】
この生き残りパスを求めるための処理がＡＣＳ処理である。ＡＣＳとはAdd-Compare-Select（加算・比較・選択）の略である。
加算処理とは、（９）式に示す１時刻過去のステートＳn-1 に対応した生き残りパスメトリックＦn-1 ［Ｓn-1 ］と枝メトリックＥn ［Ｓn-1 ／Ｓn ］を加算する操作である。
Ｆn ［Ｓn-1 ／Ｓn ］＝Ｅn ［Ｓn-1 ／Ｓn ］＋Ｆn-1 ［Ｓn-1 ］ (9)
ここで、Ｆn ［Ｓn ］はステートＳn に対応する生き残りパスメトリックを表わし、Ｆn ［Ｓn-1 ／Ｓn ］は枝Ｓn-1 ／Ｓn に対応するパスメトリックである。
【００２８】
比較処理とは、各ステートに対して作成されるＵ個のパスメトリックを比較する操作である。最尤系列推定全体としては、Ｍ個のステートにＵ個の枝が存在するため（Ｍ・ Ｕ）個のパスメトリックが作成される。
選択処理とは、各ステートにおいて比較処理の結果からパスメトリックの最も小さいものを選択し、選択したパスメトリックに対応する系列を現時刻の生き残りパスとして選択する操作である。
【００２９】
以上がビタビアルゴリズムを用いた最尤系列推定の説明である。このように、G.D.Forneyにより示された最尤系列推定は、シンボルレートの受信信号を入力し、各ステートに対して逐次ＡＣＳ処理を行う。全ての入力信号系列を入力した後、最終的に残った生き残りパスの中で最小のパスメトリックを有するパスを最尤パスとし、この最尤パスによって決定される唯一の系列（最尤系列）が送信した系列として判定される。
【００３０】
（技術的背景４） 軟判定
軟判定について説明する。符号化の一種に畳込み符号化があり、畳込み符号の最適復号法にはビタビアルゴリズムが用いられる。このビタビアルゴリズムの入力には、０または１というような２値量子化したデータ（硬判定値という）でなく、信頼度も含んだ例えば０. ２や０. ９等というデータ（軟判定値という）を入力した方が良好な誤り率特性を示す。それゆえ、畳込み符号の復号には軟判定値を用いた場合、誤り率特性を改善することができる。しかし、上述の最尤系列推定では軟判定値を計算することができないので、軟判定値の計算に最大事後確率推定が利用されることが多い。
【００３１】
L.R.Bahl, 他著の“Optimal decoding of linear codes for minimizing symbol error rate ”（IEEE Trans. Information Theory, vol.IT-20, pp.284-287, March 1974 ）に示された最大事後確率推定の説明を行う。
【００３２】
送信信号は０，１の２値をとるとする。ＩＳＩを有した受信信号から送信信号の推定値Ｉn-V+1 が１である確率を計算するには、上述のトレリスにおいて、送信系列によって決定するパスがステートＳn の中でＩn-V+1 ＝１となるステートのどれかを通る確率を計算すればよい。すなわち、Ｉn-V+1 ＝１となる確率Ｐ［Ｉn-V+1 ＝１］を以下のように表現できる。
Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐ［Ｓn ］ (10)
ここで、Ｐ［Ｓn ］は送信系列によって決定するパスがステートＳn を通る確率であり、Ｐ［Ｓn ］はトレリス図において時刻ｎより過去のステート遷移の確率に依存する前方確率Ｐf ［Ｓn ］と、時刻ｎより未来のステート遷移の確率に依存する後方確率Ｐb ［Ｓn ］の積として表わすことができる。また、総和ΣはＩn-V+1 ＝１のときにとりうるすべてのステートＳn についてとる。
【００３３】
まず、前方処理について説明する。前方処理は上述の前方確率Ｐf ［Ｓn ］を計算する処理である。いま、Ｓn に繋がる枝の生起確率ＰE ［Ｓ0 n-1 ／Ｓn ］及びＰE ［Ｓ1 n-1 ／Ｓn ］と、一時刻過去のステートＳ0 n-1 、Ｓ1 n-1 の前方確率Ｐf ［Ｓ0 n-1 ］、Ｐf ［Ｓ1 n-1 ］がわかっている場合、ステートＳn の前方確率Ｐf ［Ｓn ］は（１１）式によって計算できる。
【００３４】
したがって、（１１）式に基づいて生起確率が既知である始点からの各時刻における全てのステートの前方確率を逐次計算することができる。なお、枝の生起確率については後で説明する。
【００３５】
同様に、Ｓn に繋がる枝の生起確率ＰE ［Ｓn ／Ｓ0 n+1 ］及びＰE ［Ｓn ／Ｓ1 n+1 ］と、一時刻未来のステートＳ0 n+1 、Ｓ1 n+1 の後方確率Ｐb ［Ｓ0 n+1 ］、Ｐb ［Ｓ1 n+1 ］がわかっている場合、ステートＳn の後方確率Ｐb ［Ｓn ］は（１２）式によって計算できる。
【００３６】
したがって、（１２）式に基づいて生起確率が既知である終端から各時刻における全てのステートの後方確率を逐次計算することができる。
よって、各時刻ｎにおける確率Ｐ［Ｉn-V+1 ＝１］は（１３）式を用いて計算できる。
Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐf ［Ｓn ］・Ｐb ［Ｓn ］ (13)
ここで、総和ΣはＩn-V+1 ＝１のときにとりうるすべてのステートＳn についてとる。
確率Ｐ［Ｉn-V+1 ＝１］が０. ５以上の場合はＩn-V+1 ＝１であると、また、０. ５より小さい場合はＩn-V+1 ＝０と推定することができる。
【００３７】
以上が最大事後確率推定の説明である。この事後確率に基づき、（１４）式によって軟判定値ｙn-V+1 を計算することができる。
ｙn-V+1 ＝ｌｏｇ（Ｐ［Ｉn-V+1 ＝１］／Ｐ［Ｉn-V+1 ＝０］） (14)
ここで、Ｐ［Ｉn-V+1 ＝０］はＩn-V+1 ＝０となる確率であり、Ｐ［Ｉn-V+1 ＝１］と同様の計算によって求めることができる。
【００３８】
軟判定値ｙn-V+1 が０以上の場合、Ｉn-V+1 ＝１であると、０より小さい場合、Ｉn-V+1 ＝０とそれぞれ判定される。これは硬判定である。このときのｙn-V+1 の絶対値はその信頼度を表わす。
【００３９】
次に、枝の生起確率について説明する。上述の伝送路モデルにおいて、枝の生起確率は（１５）式のように表わすことができる。
ここで、Ｅn ［Ｓn-1 ／Ｓn ］は（８）式の枝メトリックであり、σ2 は雑音電力を表わす。
【００４０】
さらに、σ2 が一定の場合、
Ａ＝｛１／（２π）1/2 σ｝・ｅｘｐ（１／２σ2 ） (16)
と置くことにより（１５）式は（１７）式のように書き換えることができる。
ＰE ［Ｓn-1 ／Ｓ n］＝Ａ・ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (17)
【００４１】
ところで、軟判定値は、（１４）式に示すようにＰ［Ｉn-V+1 ＝１］とＰ［Ｉn-V+1 ＝０の比に依存するので、σ2 が一定の場合はＡ＝１として（１８）式のように定義しても、軟判定値は影響を受けない。
ＰE ［Ｓn-1 ／Ｓ n］＝ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (18)
【００４２】
次に、枝メトリックによる軟判定値の計算について説明する。
各確率Ｐ［Ｉn-V+1 ＝１］、Ｐf ［Ｓn ］、Ｐb ［Ｓn ］を（１９）〜（２１）式のようにメトリックで表現する。
Ｐ［Ｉn-V+1 ＝１］＝ｅｘｐ（−ｐ［Ｉn-V+1 ＝１］） (19)
Ｐf ［Ｓn ］＝ｅｘｐ（−ｐf ［Ｓn ］） (20)
Ｐb ［Ｓn ］＝ｅｘｐ（−ｐb ［Ｓn ］） (21)
【００４３】
すると、（１１）〜（１４）式は（２２）〜（２５）式のように書き換えることができる。
【００４４】
このように、枝メトリックより軟判定値を計算する場合、対数・指数演算を頻繁に行うとともに、大規模なメモリが必要となるため、実時間での処理が困難である。そこで、（２２）〜（２５）式を簡略化して、軟判定装置に適用している。
【００４５】
（従来の軟判定装置を備えるデータ転送装置の説明）
次に従来の軟判定装置の一例について説明する。
図２７はデータ伝送装置に用いられた従来の軟判定装置のブロック図である。この例は特開平３−９６１７号に記載された軟判定装置である。
【００４６】
図２７において、１１は受信信号入力端子、３６２は伝送路の特性ｇi,n を推定して出力する伝送路特性推定回路、３６３−１〜３６３−（２Ｍ）は受信信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓn-1 ／Ｓn ］をそれぞれ求める枝メトリック作成回路、３６４−１〜３６４−Ｍは２つの枝メトリック作成回路に基づきＡＣＳ処理を行うＡＣＳ回路（ｉ＝１，２，・・・，Ｍとしたとき、ＡＣＳ回路３６４−ｉと枝メトリック作成回路３６３−（２ｉ−１）及び（２ｉ）とが対応する）、３６５はＡＣＳ回路３６４−１〜Ｍと接続された共有メモリ、３６６−１，３６６−２はＡＣＳ回路３６４−１〜Ｍの出力に基づき最小のパスを選択する最小値選択回路、３６７は最小値選択回路３６６−１の出力から最小値選択回路３６６−２の出力を減算する減算回路、１７はこの軟判定装置の出力端である軟判定値出力端子である。
【００４７】
枝メトリック作成回路３６３−１〜２Ｍはいずれも同じ構成を持つ。枝メトリック回路３６３−ｉは、ＦＩＲフィルタ３６３１−ｉ、メモリ３６３２−ｉ、減算回路３６３３−ｉ、２乗回路３６３４−ｉから構成される。枝メトリック作成回路３６３は、前述の(6) 式に対応する処理を行う。
【００４８】
ＡＣＳ回路３６４−１〜Ｍはいずれも同じ構成をもつ。図２８はＡＣＳ回路３６４の内部を示すブロック図である。ＡＣＳ回路３６４−ｉは、枝メトリック入力端子３６４１ａ−ｉ，３６４１ｂ−ｉ、１時刻過去の生き残りパスメトリック入力端子３６４２ａ−ｉ，３６４２ｂ−ｉ、加算回路３６４３ａ−ｉ，３６４３ｂ−ｉ、比較・選択回路３６４４−ｉ、パスメトリック出力端子３６４５ａ−ｉ，３６４５ｂ−ｉ、現時刻の生き残りパスメトリック出力端子３６４６−ｉから構成される。
【００４９】
従来の軟判定装置の動作について図２７を用いて説明する。送信信号は０、１の２値をとり、Ｍ（＝２V ）をステート数とし、Ｖ＝Ｌである。
まず、枝メトリック作成回路３６３−１の動作を説明する。ＦＩＲフィルタ３６３１は、メモリ３６３２から出力される枝に対応した送信系列の候補と伝送路特性推定回路３６２で推定された伝送路特性（タップ係数）を受けて、(6) 式に基づき受信信号のレプリカ（推定値）を出力する。減算回路３６３３は、受信信号とＦＩＲフィルタ３６３１から出力されるレプリカを受けて、受信信号とレプリカの差を出力する。２乗回路３６３４は、減算回路３６３３の出力を２乗して、この値を枝メトリックとして出力する。以上の動作は(8) 式に対応する。枝メトリック作成回路３６３−２〜３６３−（２Ｍ）も同様に動作して、各枝に対応した枝メトリックを出力する。
【００５０】
Ｍ個のＡＣＳ回路３６４−１〜３６４−Ｍは一時刻過去及び現時刻の生き残りパスメトリックを共有メモリ３６５によって共有しており、これらパスメトリックは互いにアクセス可能である。ＡＣＳ回路３６４−１〜３６４−Ｍは、各ＡＣＳ回路３６４−１〜３６４−Ｍに対応したステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路３６３−１〜３６３−（２Ｍ）から出力される枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応し共有メモリ３６５より出力される一時刻過去の生き残りパスメトリックをそれぞれ受けて、(9) 式に基づきＡＣＳ処理を行うとともに、さらにＡＣＳ処理の加算処理を行い各枝に対応したパスメトリックと現時刻の生き残りパスメトリックを出力する。
【００５１】
ここで、ＡＣＳ回路３６４−１の動作を図２８を用いてさらに詳細に説明する。加算回路３６４３ａ，３６４３ｂは、枝メトリック入力端子３６４１ａ，３６４１ｂに入力された枝メトリックと、１時刻過去の生き残りパスメトリック入力端子３６４２ａ，３６４２ｂに入力された１時刻過去の生き残りパスメトリックをそれぞれ加算し、その結果をパスメトリック出力端子３６４５ａ，３６４５ｂから出力する。
比較・選択回路３６４４は、加算回路３６４３ａ，３６４３ｂが出力するパスメトリックを入力し、その中で値の小さい方を現時刻の生き残りパスメトリックとして、現時刻の生き残りパスメトリック出力端子３６４６から出力する。
【００５２】
共有メモリ３６５はＡＣＳ回路３６４−１〜３６４−Ｍの出力を受けて、現時刻の生き残りパスメトリックを一時刻過去の生き残りパスメトリックとする。このようにして、共有メモリ３６５の内容は更新される。
【００５３】
最小値選択回路３６６−１は、枝により決定される送信系列の最も過去の送信信号が０である枝に対応したＭ個のパスメトリックを受けて、その最小値を出力する。最小値選択回路３６６−２は、枝により決定される送信系列の最も過去の送信信号が１である枝に対応したＭ個のパスメトリックを受けて、その最小値を出力する。
減算回路３６７は最小値選択回路３６６−１より出力される最小値から最小値選択回路３６６−２より出力される最小値を減算した結果を、軟判定値として出力する。
【００５４】
以上の動作を図２９に示すトレリスによって具体的に説明する。ここで、Ｌ＝Ｖ＝２、Ｍ＝２V ＝４とし、送信信号Ｉn の軟判定値を計算する。
ＦＩＲフィルタ３６３１−１は、メモリ３６３２−１から出力される枝に対応した送信系列の候補［Ｉn ，Ｉn+1 ，Ｉn+2 ］＝［０，０，０］と伝送路特性推定回路３６２で推定された伝送路特性ｇ0 ，ｇ1 ，ｇ2 を入力し、受信信号のレプリカｈn+2 ［０００］を計算する。
ｈn+2 ［０００］＝ｇ0 Ｉn ＋ｇ1 Ｉn+1 ＋ｇ2 Ｉn+2 (26)
【００５５】
減算回路３６３３−１は、受信信号ｒn+2 とＦＩＲフィルタ３５１から出力されるレプリカｈn+2 ［０００］を受けて、受信信号とレプリカの差ｒn+2 −ｈn+2 ［０００］を計算する。２乗回路３６３４−１は、ｒn+2 −ｈn+2 ［０００］の２乗して、この値を枝メトリックＥn+2 ［０００］として出力する。
Ｅn+2 ［０００］＝｛ＡＢＳ（ｒn+2 −ｈn+2 ［０００］）｝2 (27)
【００５６】
以上は枝メトリック作成回路３６３−１の動作である。他の枝メトリック作成回路３６３−２〜３６３−８も同様に動作して各枝１００、０１０、・・・、１１１に対する枝メトリックＥn+2 ［１００］、Ｅn+2 ［０１０］、・・・、Ｅn+2 ［１１１］を出力する。
【００５７】
ＡＣＳ回路３６４−１は、ＡＣＳ回路３６４−１に対応したステート００に繋がる２系統の枝０００、１００に対応する枝メトリック作成回路３６３−１、３６３−２から出力される枝メトリックＥn+2 ［０００］、Ｅn+2 ［１００］と一時刻過去の生き残りパスメトリックＦn+1 ［０００］、Ｆn+1 ［１００］をそれぞれ入力し、加算処理によって次の枝０００、１００に対応したパスメトリックを得る。
Ｆn+2 ［０００］＝Ｅn+2 ［０００］＋Ｆn+1 ［００］ (28)
Ｆn+2 ［１００］＝Ｅn+2 ［１００］＋Ｆn+1 ［１０］ (29)
【００５８】
パスメトリックＦn+2 ［０００］、Ｆn+2 ［１００］は最小値選択回路３６６−１、３６６−２に出力される。さらに、ＡＣＳ回路内の比較・ 選択回路３６４４によってこれら２つパスメトリックの中の小さい方がステート００に対応する現時刻の生き残りパスメトリックＦn+2 ［００］として共有メモリ３６５に出力される。ＡＣＳ回路３６４−２〜３６４−４も同様に動作して、ステート１０、０１、１１に対応した現時刻の生き残りパスメトリックＦn+2 ［１０］、Ｆn+2 ［０１］、Ｆn+2 ［１１］が共有メモリ３６５に出力される。
【００５９】
最小値選択回路３６６−１は、ＡＣＳ回路３６４−１〜３６４−４から出力されるパスメトリックの中でＩn ＝０となるパスメトリックＦn+2 ［０００］、Ｆn+2 ［０１０］、Ｆn+2 ［００１］、Ｆn+2 ［０１１］を受けて、それらの中で最小のパスメトリックを出力する。最小値選択回路３６６−２は、ＡＣＳ回路３６４−１〜３６４−４から出力されるパスメトリックの中でＩn ＝１となるパスメトリックＦn+2 ［１００］、Ｆn+2 ［１１０］、Ｆn+2 ［１０１］、Ｆn+2 ［１１１］を受けて、その中で最小のパスメトリックを出力する。減算回路３６７は最小値選択回路３６６−１より出力される最小値から最小値選択回路３６６−２より出力される最小値を減算し、その結果を軟判定値として出力する。
【００６０】
本従来例は、上述の最大事後確率推定に基づいた軟判定値の計算（（２２）〜（２５）式）を次のように簡略化したものである。
【００６１】
ただし、ｐf ［Ｓn ］と（ｐf ［Ｓn-1 ］＋Ｅn ［Ｓn-1 ／Ｓn ］）はＦn ［Ｓn ］、Ｆn ［Ｓn-1 ／Ｓn ］にそれぞれ対応する。なお、本従来例は軟判定値ｙn を求めるように記述してあるが、（３０）〜（３２）式は枝メトリックＥn ［Ｓn-1 ／Ｓn ］を基準にし、Ｅn ［Ｓn-1 ／Ｓn ］より計算される軟判定値ｙn-V を求めるように記述してある。
また、本従来例の処理は図２９のトレリス図に示すように、時刻（ｎ＋２）の全てのステートＳn+2 に参入する全てのパスの中からＩn ＝０及びＩn ＝１である最小のパスをそれぞれ選択し、これら２つのパスのパスメトリックＦn+2 ［Ｓn+2 ］の差を軟判定値としている。このように、本従来例は簡略化することにより、最尤系列推定と同程度の処理で軟判定値を計算できる。
【００６２】
【発明が解決しようとする課題】
しかし、上記従来例において、対数・ 指数演算を比較・ 選択処理に置き換え、かつ、トレリスのメモリ長Ｖと推定伝送路のメモリ長Ｌを同じ値にして、始点から終端までの全系列より計算される確率情報を、始点から時刻（ｎ＋Ｌ）までの部分系列より計算する。そのため軟判定値に誤差が生じる。この誤差のため、本従来例の軟判定装置により出力される軟判定値を利用して、ビタビ復号を行った場合、データの誤り率が悪くなる。なお、以下ではビタビ復号したデータの誤り率が良くなるような軟判定値を、精度の高い軟判定値と表現する。
【００６３】
また、枝メトリックの計算におけるタップ係数は、雑音などに起因する推定誤差が含まれ、タップ数に応じてこの誤差が加算されることになる。よって、本従来例は推定伝送路のメモリ長が固定であるため、伝送路特性のメモリ長が変化するような伝送路において、伝送路特性のメモリ長が小さくなった場合、不要なタップのために精度の高い軟判定値を得ることができない。
【００６４】
また、伝送路特性が時間とともに変動する場合、本従来例は推定伝送路特性がその変動に追従できないので、時変伝送路において精度の高い軟判定値を得ることができない。
【００６５】
また、本従来例はＡＣＳ処理の途中結果であるパスメトリックによって軟判定値を計算するため、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰにおいて、回路規模が大きくなってしまうという問題がある。
【００６６】
以上のように、従来の軟判定装置には、受信した系列の部分系列から軟判定値を計算するため、精度の高い軟判定値を得ることができないこと、さらに、推定伝送路特性のメモリ長及びタップ係数が時間変化するような伝送路において軟判定値の精度がさらに悪くなること、また、枝メトリックの計算とＡＣＳ処理を専用ハードウェアで一括して高速計算できるようなＤＳＰにおいて、回路規模が大きくなってしまうという問題があった。
【００６７】
この発明は上記のような問題点を解決するためになされたもので、精度の高い軟判定値を得ることができる、さらに、推定伝送路特性のメモリ長及びタップ係数が時間変化するような伝送路においても精度の高い軟判定値を得ることができる、また、枝メトリックの計算とＡＣＳ処理を専用ハードウェアで一括して高速計算できるようなＤＳＰにおいて回路規模を小さくできるなどの性能を向上したデータ伝送装置を提供することを目的とする。
【００６８】
【課題を解決するための手段】
この発明に係るデータ伝送装置は、伝送路を介して符号化された信号を受信し、受信信号の状態を送信信号の組み合わせによって定義されるステートに対応させ、上記受信信号の受信に伴うひとつのステートから次のステートへの遷移である枝に対してその遷移の指数である枝メトリックを対応させ、上記符号化された信号を逐次受信したときの上記遷移の経路であるパスについて上記枝メトリックに基づき上記パスの指数であるパスメトリックを算出し、上記パスメトリックに基づき上記パスのうちの一部を生き残りパスとして選択することにより伝送された信号を軟判定し、この結果を用いて復号するデータ伝送装置において、上記ステートに繋がる各枝に対応して上記パスメトリックを算出するとともに、上記生き残りパスに対応する上記パスメトリックを生き残りパスメトリックとして上記ステートごとに算出し、上記生き残りパスメトリックを上記ステートを構成する送信信号系列中の最も過去の送信信号の符号に基づいて分類し、この分類された生き残りパスメトリックに基づき軟判定値を算出する軟判定装置と、上記軟判定値に基づき復号を行う復号回路とを備えたものである。
【００６９】
また、上記軟判定装置が、伝送路を介して受信した受信信号に基づき上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手段と、連続したＶ（Ｖ≧Ｌ）個の送信信号の組み合わせと上記ステートとを対応させるとともに、上記受信信号及び上記伝送路特性推定手段の推定伝送路特性に基づき上記ステートに繋がる枝それぞれの上記枝メトリックを上記ステートごとに算出する枝メトリック作成手段と、上記枝メトリック作成手段により出力される上記枝メトリック及び１時刻過去の生き残りパスメトリックから、上記生き残りパスのパスメトリックを上記ステートごとに算出し、上記生き残りパスメトリックとして出力する加算比較選択手段と、上記生き残りパスメトリックを記憶し、上記加算比較選択手段が次の処理をするときに上記１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを受け、上記生き残りパスメトリックから、上記ステートを構成する送信信号系列中の最も過去の送信信号が第１の符号であるものを選択するとともに、これら選択された上記生き残りパスメトリックのうちの最小のものを出力する第１の最小値選択手段と、上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを受け、上記生き残りパスメトリックから、上記ステートを構成する送信信号系列中の最も過去の送信信号が第２の符号であるものを選択するとともに、これら選択された上記生き残りパスメトリックのうちの最小のものを出力する第２の最小値選択手段と、上記第１及び第２の最小値選択出力手段から出力された上記生き残りパスメトリックの最小値の差を軟判定値として出力する軟判定値作成手段とを備えたものである。
【００７０】
上記枝メトリック手段は、たとえば、次式に基づいて上記枝メトリックを算出する。
Ｅn ［Ｓn-1 ／Ｓn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2
ただし、Ｅn ［Ｓn-1 ／Ｓn ］は枝メトリック、ｒn は受信信号、ｇ0 〜ｇ2 は推定伝送路特性、Ｉn 〜Ｉn-2 は各枝メトリック作成回路が保有している送信信号の候補である。
【００７１】
上記加算比較選択手段は、たとえば、パスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1 ／Ｓn ］のうちの小さいほうを生き残りパスメトリックとしして選択し出力する。パスメトリックは次式に基づいて算出される。
Ｆn ［Ｓ0 n-1 ／Ｓn ］＝Ｅn ［Ｓ0 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ0 n-1 ］
Ｆn ［Ｓ1 n-1 ／Ｓn ］＝Ｅn ［Ｓ1 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ1 n-1 ］
ただし、Ｅn ［Ｓ0 n-1 ／Ｓn ］、Ｅn ［Ｓ1 n-1 ／Ｓn ］は枝メトリック、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ1 n-1 ］は１時刻過去の生き残りパスメトリックである。また、Ｓ0 n-1 ／Ｓn はステートＳn につながる「０」の枝、Ｓ1 n-1 ／Ｓn はステートＳn につながる「１」の枝を意味する。
【００７２】
上記軟判定値作成手段は、たとえば、次式に基づいて上記軟判定値を算出する。
ｙn-3 ＝ｍｉｎ0 （Ｆn ［Ｓn ］）−ｍｉｎ1 （Ｆn ［Ｓn ］）
ただし、ｙn-3 は軟判定値、ｍｉｎ0 （Ｆn ［Ｓn ］）は第１の最小値選択手段の出力、ｍｉｎ1 （Ｆn ［Ｓn ］）は第２の最小値選択手段の出力である。
【００７３】
また、上記加算比較選択手段を、上記生き残りパスメトリックとともに、対応する生き残りパスを出力するよう構成するとともに、上記加算比較選択手段により出力される上記生き残りパス及びこれらのパスメトリックを受け、硬判定値を算出する硬判定値作成手段を備えたものである。
【００７４】
また、伝送路を介して符号化された信号を受信し、受信信号の状態を送信信号の組み合わせによって定義されるステートに対応させ、上記受信信号の受信に伴うひとつのステートから次のステートへの遷移である枝に対してその遷移の指数である枝メトリックを対応させ、上記符号化された信号を逐次受信したときの上記遷移の経路であるパスについて上記枝メトリックに基づき上記パスの指数であるパスメトリックを算出し、上記パスメトリックに基づき上記パスのうちの一部を生き残りパスとして選択することにより伝送された信号を軟判定し、この結果を用いて復号するデータ伝送装置において、上記ステートを構成する送信信号系列の長さを伝送路のメモリ長よりも長くし、上記ステートに繋がる各枝に対応して上記パスメトリックを算出するとともに、上記パスメトリックを上記ステートに繋がる各枝に対応した送信信号系列中の最も過去の送信信号の符号に基づいて分類し、この分類されたパスメトリックに基づき軟判定値を算出する軟判定装置と、上記軟判定値に基づき復号を行う復号回路とを備えたものである。
【００７５】
また、上記軟判定装置が、伝送路を介して受信した受信信号に基づき上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手段と、連続したＶ（Ｖ＞Ｌ）個の送信信号の組み合わせと上記ステートとを対応させるとともに、上記受信信号及び上記伝送路特性推定手段の推定伝送路特性に基づき上記ステートに繋がる枝それぞれの上記枝メトリックを上記ステートごとに算出する枝メトリック作成手段と、上記枝メトリック作成手段により出力される上記枝メトリック及び１時刻過去の生き残りパスメトリックから、上記生き残りパスのパスメトリック及び各ステートに繋がる枝を含むパスのパスメトリックを算出し、出力する加算比較選択手段と、上記生き残りパスメトリックを記憶し、上記加算比較選択手段が次の処理をするときに上記１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、上記加算比較選択手段が出力する上記枝ごとの上記パスメトリックを受け、上記パスメトリックから、上記ステートに繋がる枝に対応した送信信号系列中の最も過去の送信信号が第１の符号であるものを選択するとともに、これら選択された上記パスメトリックのうちの最小のものを出力する第１の最小値選択手段と、上記加算比較選択手段が出力する上記枝ごとの上記パスメトリックを受け、上記パスメトリックから、上記ステートに繋がる枝に対応した送信信号系列中の最も過去の送信信号が第２の符号であるものを選択するとともに、これら選択された上記パスメトリックのうちの最小のものを出力する第２の最小値選択手段と、上記第１及び第２の最小値選択出力手段から出力された上記パスメトリックの最小値の差を軟判定値として出力する軟判定値作成手段とを備えたものである。
【００７６】
上記枝メトリック手段は、たとえば、次式に基づいて上記枝メトリックを算出する。
Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2
ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリック、ｒn は受信信号、ｇ0 〜ｇ2 は推定伝送路特性、Ｉn 〜Ｉn-2 は各枝メトリック作成回路が保有している送信信号の候補である。また、Ｘは任意の送信信号を意味している。
【００７７】
上記加算比較選択手段は、たとえば、パスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1 ／Ｓn ］のうちの小さいほうを生き残りパスメトリックとしして選択し出力する。パスメトリックは次式に基づいて算出される。
Ｆn ［Ｓ0 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ0 n-1］
Ｆn ［Ｓ1 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ1 n-1］
ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリック、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ1 n-1 ］は１時刻過去の生き残りパスメトリックである。また、Ｓ0 n-1 ／Ｓn はステートＳn につながる「０」の枝、Ｓ1 n-1 ／Ｓn はステートＳn につながる「１」の枝を意味する。
【００７８】
上記軟判定値作成手段は、たとえば、次式に基づいて上記軟判定値を算出する。
ただし、ｙn-4 は軟判定値、ｍｉｎ0 （Ｆn ［Ｓn-1 ／Ｓn ］）は第１の最小値選択手段の出力、ｍｉｎ1 （Ｆn ［Ｓn-1 ／Ｓn ］）は第２の最小値選択手段の出力である。
【００７９】
また、上記加算比較選択手段を、上記生き残りパスメトリック及び各ステートに繋がる枝を含むパスのパスメトリックとともに、対応する生き残りパスを出力するよう構成するとともに、上記加算比較選択手段により出力される上記生き残りパス及びこれらのパスメトリックを受け、硬判定値を算出する硬判定値作成手段を備えたものである。
【００８０】
また、上記伝送路特性推定手段により出力される推定伝送路特性に基づき上記伝送路のメモリ長Ｌ及び上記ステートを構成する送信信号の個数Ｖを求めるメモリ長推定手段を備え、
上記枝メトリック作成手段を、上記メモリ長推定手段の出力に基づき上記枝メトリックを算出するように構成したものである。
【００８１】
また、上記メモリ長推定手段を、上記推定伝送路特性に基づき信号電力及び各符号間干渉成分を計算し、この信号電力と各符号間干渉成分に基づいて上記推定伝送路特性を修正し、この修正後の推定伝送路特性を上記メモリ長Ｌ及び上記送信信号の個数Ｖとともに上記枝メトリック作成手段に出力するように構成したものである。
【００８２】
また、上記受信信号及び上記伝送路特性推定手段により出力される推定伝送路特性に基づき推定誤差電力を算出する誤差電力推定手段を備え、
上記軟判定値作成手段を、上記推定誤差電力に基づき軟判定値を補正するように構成したものである。
【００８３】
また、上記受信信号及び上記伝送路特性推定手段により出力される推定伝送路特性に基づき推定誤差電力を算出する誤差電力推定手段と、上記誤差電力推定手段により出力される推定誤差電力及び上記推定伝送路特性に基づき計算される各符号間干渉成分に基づいて上記メモリ長Ｌ及び上記送信信号の個数Ｖを求めるメモリ長推定手段とを備えたものである。
【００８４】
また、上記受信信号と上記軟判定値に基づき上記推定伝送路特性を逐次更新し、更新した推定伝送路特性を上記枝メトリック作成回路に出力する伝送路特性更新手段を備えたものである。
【００８５】
【発明の実施の形態】
発明の実施の形態１．
この発明の実施の形態１について説明する。本発明の実施の形態において、送信信号は０または１の２値をとる。なお、図において同一の符号を付した構成要素は、同一または相当のものである。
【００８６】
この発明の実施の形態１ついて説明する。
図１は、発明の実施の形態１に係るデータ伝送装置の一例を示すブロック図である。同図において、２０１は受信信号入力端子、２０２は受信信号を増幅する増幅回路、２０３は増幅された受信信号をアナログ量からディジタル量に変換するＡ／Ｄ変換器、２０４はこの発明にかかる軟判定装置、２０５は求められた軟判定値を増幅回路２０２の出力で除算することにより補正を行う除算回路、２０６は補正された軟判定値を規則的に並べ換えるデインターリーブ回路、２０７は並べ換えられた軟判定値を受けて復号処理を行うビタビ復号回路、２０８は復号データ出力端子である。
【００８７】
次に、図１の軟判定装置を含むデータ伝送装置の動作について説明する。図１の装置はデータの受信処理を行うものである。
増幅回路２０２は、Ａ／Ｄ変換回路２０３の入力レベルが適切な範囲になるように、受信信号を増幅量βｎで増幅する。
Ａ／Ｄ変換回路２０３は増幅された受信信号をアナログ信号からディジタル信号に変換する。
【００８８】
軟判定装置２０４は、ディジタル信号に変換された受信信号から軟判定値を計算する。軟判定装置２０４が、本発明の特徴をなす部分である。この詳細については後述する。
除算回路２０５は、軟判定装置２０４より出力される軟判定値を、増幅回路２０２より出力される増幅量βｎで割り、軟判定値を補正する。
デインターリーブ回路２０６は、除算回路２０５より出力される補正された軟判定値を規則的に並びかえる。
ビタビ復号回路２０７は、並びかえられた軟判定値を入力し、その復号結果を出力する。
【００８９】
受信信号の信号電力は変化するが雑音電力が一定であるような伝送路において、受信機は受信信号が一定レベルに保たれるように増幅量βで受信信号を増幅する。すると雑音電力が変化するから、この変化を考慮して軟判定値を補正する必要がある。
【００９０】
ここで、増幅回路２０２の入力レベルにおける雑音電力をσ2 とする。増幅後の雑音電力は（βn ・ σ2 ）となる。そこで、（βn ・ σ2 ）で軟判定値を正規化、すなわち軟判定値を増幅後の雑音電力（βn ・ σ2 ）で割ることにより、増幅回路２０２における雑音電力の変化を吸収することができる。あるいは、軟判定値はその相対値にしか意味が無いので、σ2 ＝１とおいて、増幅量βn で軟判定値を割るだけでもよい。
【００９１】
図１の装置によれば、軟判定装置２０２の出力を増幅回路２０２の増幅量βn で割ることにより、受信信号の信号電力が変化し、雑音電力が一定であるような伝送路においても、精度の高い軟判定値を得ることができる。
【００９２】
図２は、図１の軟判定装置の内部構成を示すブロック図である。
図２において、１１は受信信号入力端子、１２は伝送路の特性ｇi,n を推定して出力する伝送路特性推定回路、１３−１〜１３−（２Ｎ）はメモリ長Ｖとしたトレリス図において２Ｎ（ここでＮ＝２V 、Ｖ≧Ｌ）個の枝それぞれに対応して設けられ、受信信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓn-1 ／Ｓn ］をそれぞれ求める枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられ、２つの枝メトリック作成回路に基づきＡＣＳ処理を行うＡＣＳ回路（ｉ＝１，２，・・・，ＮとしたときＡＣＳ回路１４−ｉと枝メトリック作成回路１３−（２ｉ−１）及び（２ｉ）とが対応する）、１５はＡＣＳ回路１４−１〜１４−Ｎと接続された共有メモリ、１６はＡＣＳ回路１４−１〜１４−Ｎが出力するパスメトリックＦn ［Ｓn-1 ／Ｓn ］に基づき軟判定値を作成する軟判定値作成回路、１７は軟判定値出力端子である。
【００９３】
ここで、Ｎはステート数、ＬはＩＳＩが影響を与える時間長（伝送路メモリ長）、Ｖはビタビアルゴリズムのメモリ長である。
【００９４】
枝メトリック作成回路１３−１〜１３−（２Ｎ）はいずれも同じ構成を持つ。図３は枝メトリック作成回路１３−１の詳細なブロック図である。同図において、２１は推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１）は推定伝送路特性ｇi,n と送信系列Ｉn とをそれぞれ乗算する乗算回路、２３は送信系列Ｉn を記憶するメモリ、２４は乗算回路２２−１〜２２−（Ｌ＋１）の出力の総和を求める加算回路、２５は受信信号ｒn から加算回路２４の出力を減算する減算回路、２６は減算回路２５の出力の２乗値を求める２乗回路、２７は枝メトリック出力端子である。
【００９５】
ＡＣＳ回路１４−１〜１４−Ｎはいずれも同じ構成を持つ。図４はＡＣＳ回路１４−１の詳細なブロック図である。同図において、３１−１、３１−２は枝メトリック入力端子、３２−１、３２−２は１時刻過去の生き残りパスメトリックの入力端子、３３−１、３３−２は枝メトリックと１時刻過去の生き残りパスメトリックとを加算してパスメトリックを求める加算回路、３４はパスメトリックのうちで小さな方を選択して生き残りパスメトリックとして出力する比較・ 選択回路、３５は生き残りパスメトリック出力端子である。
【００９６】
図５は軟判定値作成回路１６の詳細なブロック図である。同図において、４１−１〜４１−（Ｎ／２）及び４２−１〜４２−（Ｎ／２）は生き残りパスメトリック入力端子、４３−１、４３−２は入力された生き残りパスメトリックから最小のものを選択する最小値選択回路、４４は減算回路である。
【００９７】
ここで、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）に入力される生き残りパスメトリックは、送信系列の候補の組み合わせであるステートのうちでもっとも過去のシンボルにあたるもの（正確に言えば長さＶである部分送信系列のうちのもっとも過去のシンボル）が「１」のものである。また、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）に入力される生き残りパスメトリックは、ステートのうちでもっとも過去のシンボルにあたるものが「０」のものである。このような対応関係に基づき、ＡＣＳ回路１４−１〜１４−Ｎと軟判定値作成回路１６とは接続されている。
【００９８】
次に軟判定装置の動作について説明する。
まず、装置全体の動作の概要を述べ、次に動作の詳細を述べる。
受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【００９９】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定し、ｇi,n を出力する。
２Ｎ個の枝メトリック作成回路１３−１〜１３−（２Ｎ）は、受信信号ｒn と伝送路特性推定回路が出力する推定伝送路特性ｇi,n を受けて、メモリ２３に記憶された各枝に対応した送信系列Ｉn に基づいて枝メトリックＥn ［Ｓn-1 ／Ｓn ］を出力する。
【０１００】
ＡＣＳ回路１４−１は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックＦn-1 ［Ｓn-1 ］を受けてＡＣＳ処理を行い、現時刻の生き残りパスメトリックＦn ［Ｓn ］を出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
共有メモリ１５は、ＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを受けて１時刻過去の生き残りパスメトリックを更新する。
軟判定値作成回路１６はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックＦn ［Ｓn ］を受けて軟判定値を計算し、軟判定値出力端子１７から軟判定値を出力する。
【０１０１】
枝メトリック作成回路１３−１の動作について図３を用いて説明する。
乗算回路２２−１〜２２−（Ｌ＋１）は、推定伝送路特性入力端子２１より入力した推定伝送路特性ｇi,n （タップ数（Ｌ＋１）個のＦＩＲフィルタのタップ係数）と、メモリ２３に記憶されている枝メトリック作成回路１３−１に対応した枝によって決定される送信系列の候補の一部、すなわち枝によって決定される（Ｖ＋１）シンボルの送信信号の中で最も新しい（Ｌ＋１）シンボルの送信信号との積をそれぞれ計算する。加算回路２４は、乗算回路２２−１〜２２−（Ｌ＋１）から出力される（Ｌ＋１）個の乗算結果を入力し、その総和を計算する。減算回路２５は、加算回路２４から出力される総和と受信信号の差を計算する。２乗回路２６は、減算回路２５から出力される差の２乗を計算し、その結果を枝メトリックとして枝メトリック出力端子２７から出力する。
【０１０２】
ＡＣＳ回路１４−１の動作について図４を用いて説明する。
枝メトリック入力端子３１−１、３１−２は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した枝メトリック作成回路１３−１、１３−２より出力される枝メトリックが入力する。生き残りパスメトリック入力端子３２−１、３２−２は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応した生き残りパスメトリックを共有メモリ１５から受ける。加算回路３３−１、３３−２は、枝メトリック入力端子３１−１、３１−２より入力される枝メトリックと生き残りパスメトリック入力端子３２−１、３２−２より入力される生き残りパスメトリックの和をそれぞれ計算する。比較・ 選択回路３４は、加算回路３３−１、３３−２から出力される和を入力し、２つの和を比較して小さい方を現時刻の生き残りパスメトリックとして、生き残りパスメトリック出力端子３５から出力する。
【０１０３】
軟判定値作成回路１６の動作について図５を用いて説明する。
生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）は、ステートを構成する最も過去の送信信号が０であるステートに対応したＡＣＳ回路１４から出力される生き残りパスメトリックを受ける。一方、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）は、ステートを構成する最も過去の送信信号が１であるステートに対応したＡＣＳ回路１４から出力される生き残りパスを受ける。最小値選択回路４３−１は、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）からの生き残りパスメトリックを受けて、それらの中で最小の生き残りパスメトリックを選択して出力する。最小値選択回路４３−２は、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）からの生き残りパスメトリックを受けて、それらの中で最小の生き残りパスメトリックを選択して出力する。減算回路４４は最小値選択回路４３−１の出力と最小値選択回路４３−２の出力の差を計算し、この結果を軟判定値として軟判定値出力端子１５から出力する。
【０１０４】
次に、発明の実施の形態１の具体的な動作について図６を用いて説明する。
Ｌ＝２、Ｖ＝４、Ｎ＝２V ＝１６とする。
枝メトリック作成回路１３−１〜１３−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられている。これら枝メトリック作成回路１３は、受信信号ｒn 、推定伝送路特性ｇ0 、ｇ1 、ｇ2 及び、各枝メトリック作成回路１３が保有している送信信号の候補Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（５０）式によって枝メトリックを計算する。
Ｅn ［Ｓn-1 ／Ｓn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (50)
ただし、Ｉn-2 、Ｉn-1 、Ｉn は、枝Ｓn-1 ／Ｓn によって決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中の３シンボルである。これらは時刻ｎに依らず各枝メトリック作成回路で常に固定した値である。また、ＡＢＳは絶対値記号である。
【０１０５】
なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送信信号の候補Ｉ2 ［Ｓn-1 ／Ｓn ］、Ｉ3 ［Ｓn-1 ／Ｓn ］、Ｉ4 ［Ｓn-1 ／Ｓn ］より計算されるレプリカ、すなわち（５０）式の｛｝内は常に一定である。この場合、レプリカの値をメモリに記憶しておき、枝メトリック作成回路１３を推定伝送路特性が更新されたときだけレプリカを更新するように構成することもできる。
【０１０６】
次にＡＣＳ作成回路１４−１〜１４−１６はそれぞれステートＳn に対応して設けられている。具体的な対応関係は、たとえば図６に基づく。ＡＣＳ作成回路１４は、ステートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及び枝Ｓ1 n-1 ／Ｓn にそれぞれ対応する枝メトリック作成回路１３の出力、すなわち枝メトリックＥn ［Ｓ0 n-1 ／Ｓn ］及び枝メトリックＥn ［Ｓ1 n-1 ／Ｓn ］を受ける。また、ＡＣＳ作成回路１４は、共有メモリ１５の出力する１時刻過去のステートＳ0 n-1 及びＳ1 n-1 にそれぞれ対応する生き残りパスメトリックＦn-1 ［Ｓ0 n-1 ］及びＦn-1 ［Ｓ1 n-1 ］を受ける。ＡＣＳ作成回路１４は、これら入力に基づき（５１）、（５２）式に示す加算処理を行い、現時刻のパスメトリックを計算する。
【０１０７】
そして、ＡＣＳ回路１４は、上記（５１）、（５２）式により得られたパスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］とＦn ［Ｓ1 n-1 ／Ｓn ］とを比較して、小さい方をステートＳn に対応する現時刻の生き残りパスメトリックＦn ［Ｓn ］として出力する。
【０１０８】
例えば、ステート１０１１に対応するＡＣＳ回路は、枝０１０１１と枝１１０１１に対応する枝メトリックＥn ［０１０１１］、Ｅn ［１１０１１］と、１時刻過去のステート０１０１とステート１１０１に対応する生き残りパスメトリックＦn-1 ［０１０１］とＦn-1 ［１１０１］を受けて、枝０１０１１と枝１１０１１に対応するパスメトリックを（５３）、（５４）式によって計算する。
Ｆn ［０１０１１］＝Ｅn ［０１０１１］＋Ｆn-1 ［０１０１］ (51)
Ｆn ［１１０１１］＝Ｅn ［１１０１１］＋Ｆn-1 ［１１０１］ (52)
【０１０９】
さらに、ＡＣＳ回路はパスメトリックＦn ［０１０１１］とＦn ［１１０１１］を比較し、小さい方をステート１０１１に対応する生き残りパスメトリックＦn ［１０１１］として出力する。
【０１１０】
軟判定値作成回路１６は、ＡＣＳ回路１４−１〜１４−１６から出力される生き残りパスメトリックを受けて、（５５）式によって軟判定値ｙn-3 を計算する。
ｙn-3 ＝ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］） (55)
ここで、第１項は、ステートＳn によって決定される送信系列Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-3 ＝０となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。この送信系列Ｉn-3 〜Ｉn の数はＶ＝２L に対応する。
また、第２項は、Ｉn-3 ＝１となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。
【０１１１】
図６は、発明の実施の形態１（Ｌ＝２、Ｖ＝４、Ｎ＝２V ＝１６）によって、送信信号Ｉn の軟判定値ｙn を計算する場合の例を示したトレリス図である。パスＡは、Ｉn ＝０となるステートＳn+3 に対応した生き残りパスメトリックの中で値が最小になる生き残りパスメトリックを有するパスである。パスＢは、Ｉn ＝１となるステートＳn+3 に対応した生き残りパスメトリックの中で値が最小になる生き残りパスメトリックを有するパスである。軟判定値はパスＡとパスＢのパスメトリック差として計算される。
【０１１２】
図７は、理解を容易にするために、図６のパスＡとパスＢによって決定される送信系列と同じ送信系列を構成するパスを、Ｖ＝２とした場合のトレリス図に示したものである。図８は、図７との比較のために、従来例（Ｌ＝Ｖ＝２、Ｍ＝２V ＝４）によって送信信号Ｉn の軟判定値ｙn を計算した場合の例をトレリス図に示したものである。
【０１１３】
従来例において、枝Ｓn+1 ／Ｓn+2 ＝０００に対応するパスＣ（これは、結果的にステートＳn+2 ＝００に対応する生き残りパスとなる）と枝Ｓn+1 ／Ｓn+2 ＝１１０に対応するパスＤ（結果的に、ステートＳn+2 ＝１０に対応する生き残りパスとなる）の差として軟判定値ｙn が計算される。これに対して発明の実施の形態１においては、さらに枝Ｓn+2 ／Ｓn+3 を用いて軟判定値が計算されるので、従来例よりも精度の良い軟判定値を計算することができる。
【０１１４】
図８の従来例において単純にパスＣとパスＤを延長するだけでは軟判定値の精度を高めることができないことを、図９を用いて説明する。同図において、ステートの上の数字は各ステートに対応する生き残りパスメトリックである。ただし、ステートＳn+3 の上下の数字はステートＳn+3 につながる枝に対応するパスメトリックである。
【０１１５】
従来例（Ｖ＝Ｌ＝２）の場合パスＣとパスＤのメトリック差によって軟判定値が計算され軟判定値ｙn ＝１となる。しかし、ステートＳn+3 につながるパスを考えた場合、Ｉn ＝０となるパスの中で最小のパスメトリックを有するものはパスＥ、Ｉn ＝１となるパスの中で最小のパスメトリックを有するものはパスＦであり、パスＥ及びパスＦは両者ともパスＣとパスＤを延長したパスとはならないことがわかる。ここで、パスＣとパスＤを延長して軟判定値を計算するとｙn ＝−１となる。これに対して、発明の実施の形態１（Ｌ＝２、Ｖ＝４）の場合パスＥとパスＦのメトリック差によって軟判定値が計算され軟判定値ｙn ＝−２となる。
【０１１６】
このように、トレリスのメモリ長Ｖを推定伝送路特性のメモリ長Ｌより大きくすることによって、従来例より精度の高い軟判定値が計算できる。従来は、ＶをＬより大きくしてもなんら効果はないと考えられてきた。しかし、この発明の実施の形態によれば、ただ単に枝Ｓn+2 ／Ｓn+3 の情報が加味されるだけでなく、図６のようにパスＡとパスＢが合流した場合、ステートＳn+3 以降のパスまで考慮して軟判定値を計算したことになるので、精度の向上が期待できる。
【０１１７】
図７の例ではＳn+3 で合流しているが、さらに先のステートまで合流しない場合もある。しかし、トレリスのメモリ長Ｖと推定伝送路特性のメモリ長Ｌの差をある程度大きくすることによって、軟判定値の計算に使われる２つのパスのほとんどは合流する。合流する場合、送信系列の終端まで考慮して軟判定値を計算したことになる。
【０１１８】
発明者はこの発明の効果を定量的に求めた。図１０は、この軟判定装置を備えるデータ伝送装置によりビタビ復号した後の誤り率（ＢＥＲ）を計算機シミュレーションによって測定した結果を示す。
【０１１９】
従来例（Ｌ＝Ｖ＝２）は、発明の実施の形態１のＬ＝２，Ｖ＝３の場合と同じ誤り率である。この場合、枝に対応したパスメトリックを利用するのと、ステートに対応した生き残りパスメトリックを用いるのとで実質的な相違がないからである。しかし、発明の実施の形態１においてＶ＝４、Ｖ＝５とＶを大きくするに従い誤り率ＢＥＲは従来例よりも小さくなる。Ｖ＝５程度にすると送信系列の終端まで考慮した場合と同程度の誤り率となる。
【０１２０】
図１０によれば、Ｃ／Ｎ＝３ｄＢのとき、従来例のＢＥＲは約１×１０-2であるのに対し、Ｖ＝４のＢＥＲは約５×１０-3、Ｖ＝５のＢＥＲは約４×１０-3である。同じく、Ｃ／Ｎ＝５ｄＢのとき、従来例のＢＥＲは約２×１０-4であるのに対し、Ｖ＝４のＢＥＲは約１×１０-4、Ｖ＝５のＢＥＲは約２×１０-5である。この発明におけるＢＥＲは従来例の半分以下である。
【０１２１】
発明の実施の形態１はＡＣＳ処理の結果である生き残りパスメトリック（ステートに対応する）によって軟判定値を計算する。これに対し、従来例はＡＣＳ処理の途中で結果であるパスメトリック（枝に対応する）によって軟判定値を計算する。発明の実施の形態１は途中結果であるパスメトリックを記憶する必要も、演算に用いる必要もない。このため発明の実施の形態１は、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰ（ディジタル信号処理回路）において、従来よりも簡単に構成することができる。
【０１２２】
さらに、発明の実施の形態１は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張できる。取り得る値についても０と１ではなく、−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１２３】
また、以上の説明において、ビタビ復号に適用する場合を例にとり説明したが、ビタビ復号に限らず軟判定復号アルゴリズム一般に適用できる。例えば、代数的復号、最大事後確率復号、最尤復号、逐次復号にも適用できる。
また、発明の実施の形態１においてデインターリーブ回路がない場合も考えられる。さらに、雑音電力の変動が無視できる場合、軟判定装置の出力を増幅回路における増幅量によって補正する必要はない。
【０１２４】
発明の実施の形態２．
この発明の実施の形態２について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述した発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１２５】
図１１はこの発明の軟判定装置の発明の実施の形態を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１３−１〜１３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において２Ｎ個の枝それぞれに対応して設けられる枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１６は軟判定値作成回路、１７は軟判定値出力端子である。
【０１２６】
また、１０１は枝メトリック作成回路１３が必要とする伝送路特性を伝送路特性推定回路１２か、推定伝送路特性更新回路１０２から供給するかを選択して供給する切り替えスイッチ、１０２は軟判定値作成回路１６の出力に基づき推定伝送路特性を更新する推定伝送路特性更新回路である。
【０１２７】
次に、発明の実施の形態２の軟判定装置の動作について図１１を用いて説明する。ただし、受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１２８】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。切り替えスイッチ１０１は、受信信号に対する軟判定値に対応して推定伝送路特性回路１０２が推定伝送路特性を更新している期間中、その更新された推定伝送路特性が枝メトリック作成回路１３−１〜１３−（２Ｎ）に入力されるように切り替え動作を行う。
【０１２９】
推定伝送路特性更新回路１０２は、伝送路特性推定回路１２からの推定伝送路特性、受信信号入力端子１１からの受信信号、及び、軟判定値作成回路１６からの軟判定値を受けて、推定伝送路特性をＬＭＳ（Least Mean Square ）アルゴリズムに基づいて推定伝送路特性を計算して更新する。そして、更新した結果を枝メトリック作成回路１３−１〜１３−（２Ｎ）に出力する。
【０１３０】
推定伝送路特性の更新は次のように行われる。ここで、推定伝送路特性更新回路１０２の出力する推定伝送路特性をｇ0,n 、ｇ1,n 、・・・、ｇL,n と表わす。下付きのｎは時刻を表わす。
【０１３１】
軟判定値ｙn は、その値から硬判定値ｘn に変換される。この硬判定値ｘn と受信信号ｒn 、１時刻前の推定伝送路特性ｇ0,n-1 、ｇ1,n-1 、・・・、ｇL,n-1 によって、（５６）式のアルゴリズム（ＬＭＳアルゴリズム）で推定伝送路特性を更新する。
ｇi,n ＝ｇi,n-1 ＋α（ｒn −Σ ｇj,n-1 ・ｘn-j ） (56)
ただし、ｉ＝０，・・・，Ｌ である。総和Σはｊ＝０からＬまでとる。
ここで、αは更新アルゴリズムのステップサイズである。この更新アルゴリズムにおけるｇの初期値は、伝送路特性推定回路１２が出力する推定伝送路特性をそのまま用いる。
【０１３２】
枝メトリック作成回路１３−１〜１３−（２Ｎ）、ＡＣＳ回路１４−１〜１４−Ｎ、共有メモリ１５、軟判定値作成回路１６は発明の実施の形態１と同様に動作する。
【０１３３】
発明の実施の形態２は、発明の実施の形態１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長Ｌよりも大きくとることにより従来例よりも精度の高い軟判定値を得ることができる。
さらに、伝送路特性が高速に変動する場合、発明の実施の形態２は推定伝送路特性を逐次更新することによって、従来例よりも精度の高い軟判定値を計算できる。
【０１３４】
また、発明の実施の形態２では１シンボルごとに推定伝送路特性を更新していたが、数シンボルごとに推定伝送路特性更新することによって処理量を減らすことができる。
さらに、推定伝送路更新回路内の推定伝送路特性は１シンボルごとに更新し、枝メトリック作成回路に出力する推定伝送路特性だけを数シンボルごとに更新することによって、推定伝送路を更新するために増える処理量を少なくすることができる。
【０１３５】
また、発明の実施の形態２では推定伝送路特性の更新にＬＭＳアルゴリズムを用いたが他のアルゴリズムで更新することもできる。
また、発明の実施の形態２はＡＣＳ処理の結果である生き残りパスメトリック（ステートに対応する）によってを軟判定値を計算するが、従来例はＡＣＳ処理の途中で結果であるパスメトリック（枝に対応する）によってを軟判定値を計算する。このため発明の実施の形態２は、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰにおいて、従来例よりも簡単に構成することができる。
【０１３６】
さらに、発明の実施の形態２は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１３７】
発明の実施の形態３
この発明の実施の形態３について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述した発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１３８】
図１２は、この発明の軟判定装置の発明の実施の形態を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１１３−１〜１１３−（２Ｍ）は（２Ｍ）個（Ｍ＝２L ）の枝メトリック作成回路、１１４−１〜１１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１１６は軟判定値作成回路、１７は軟判定値出力端子である。
【０１３９】
図１３は、図１２におけるＡＣＳ回路１１４−１の詳細なブロック図である。同図において、１２１は枝メトリック入力端子、１２２−１、１２２−２は１時刻過去の生き残りパスメトリック入力端子、１２３−１、１２３−２は加算回路、１２４は比較・選択回路、１２５は生き残りパスメトリック出力端子、１２６−１、１２６−２はパスメトリック出力端子である。
【０１４０】
図１４は、図１２における軟判定値作成回路１１６の詳細なブロックである。同図において、１３１−１〜１３１−Ｎ及び１３２−１〜１３２−Ｎはパスメトリック入力端子、１３３−１、１３３−２は最小値選択回路、１３４は減算回路である。
【０１４１】
次に、発明の実施の形態３の軟判定装置の動作について図１２を用いて説明する。ただし、受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１４２】
まず、動作の概要について説明し、その後に具体的処理内容について式を用いて説明する。
【０１４３】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。
２Ｍ個の枝メトリック作成回路１１３−１〜１１３−（２Ｍ）は、受信信号入力端子１１からの受信信号と伝送路特性推定回路１２が出力する推定伝送路特性を受けて、各枝に対応した送信系列の部分系列に基づいて枝メトリックを出力する。
【０１４４】
ＡＣＳ回路１１４−１は、ＡＣＳ回路１１４−１に対応するステートに繋がる枝に対応する枝メトリックを出力する枝メトリック作成回路１１３−１より出力される枝メトリックと、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックを受けて、加算処理によって計算されるパスメトリック、及び、ＡＣＳ処理によって計算される現時刻の生き残りパスメトリックを出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
【０１４５】
共有メモリ１５はＡＣＳ回路１１４−１〜１１４−Ｎが出力する現時刻の生き残りパスメトリックを受けて、１時刻過去の生き残りパスメトリックを更新する。
【０１４６】
軟判定値作成回路１１６はＡＣＳ回路１１４−１〜１１４−Ｎが出力するパスメトリックを受けて、軟判定値を計算して、軟判定値出力端子１７から軟判定値を出力する。
【０１４７】
ＡＣＳ回路１１４−１の動作について図１３を用いて説明する。
枝メトリック入力端子１２１は、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝に対応した枝メトリックを出力する枝メトリック作成回路１１３−１より枝メトリックを受ける。
【０１４８】
生き残りパスメトリック入力端子１２２−１、１２２−２は、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応した生き残りパスメトリックを共有メモリ１５から入力する。
加算回路１２３−１、１２３−２は、枝メトリック入力端子１２１より入力される枝メトリックと生き残りパスメトリック入力端子１２２−１、１２２−２より入力される生き残りパスメトリックの和をそれぞれ計算する。
【０１４９】
パスメトリック出力端子１２６−１、１２６−２は、加算回路１２３−１、１２３−２から出力される和をそれぞれ出力する。比較・ 選択回路１２４は、加算回路１２３−１、１２３−２から出力される和を受けて、２つの和を比較する。そして、小さい方を現時刻の生き残りパスメトリックとして、生き残りパスメトリック出力端子１２５から出力する。
【０１５０】
軟判定値作成回路１１６の動作について図１４を用いて説明する。
パスメトリック入力端子１３１−１〜１３１−Ｎは、枝によって決定される送信系列の最も過去の送信信号が０である枝に対応したパスメトリックを受ける。一方、パスメトリック入力端子１３２−１〜１３２−Ｎは、枝によって決定される送信系列の最も過去の送信信号が１である枝に対応したパスメトリックを受ける。
【０１５１】
最小値選択回路１３３−１は、パスメトリック入力端子１３１−１〜１３１−Ｎからのパスメトリックを受けて、その中で最小のパスメトリックを選択して出力する。最小値選択回路１３３−２は、パスメトリック入力端子１３２−１〜１３２−Ｎからのパスメトリックを受けて、その中で最小のパスメトリックを選択して出力する。
【０１５２】
減算回路１３４は最小値選択回路１３３−１の出力から最小値選択回路１３３−２の出力を減算し、この差を軟判定値として軟判定値出力端子１５から出力する。
【０１５３】
発明の実施の形態３の具体的な動作について図１２を用いて説明する。なお、Ｌ＝２、Ｖ＝４、Ｍ＝２L ＝４、Ｎ＝２V ＝１６とする。
枝メトリック作成回路１１３−１〜１１３−８は、枝Ｓn-1 ／Ｓn によって決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中の右（未来側）から３シンボルＩn-2 、Ｉn-1 、Ｉn の組み合わせに対応して設けられる。枝メトリック作成回路１１３は、受信信号ｒn 、推定伝送路特性ｇ0 、ｇ1 、ｇ2 を受けて、各枝メトリック作成回路に対応した送信系列の候補Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（５７）式によって枝メトリックを計算する。
Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (57)
【０１５４】
ここで、枝Ｓn-1 ／Ｓn ＝Ｉn-4 Ｉn-3 Ｉn-2 Ｉn-1 Ｉn という表現をしてきたが、（５７）式の枝メトリックはＩn-4 、Ｉn-3 に依存することなく一意的に決定できるので、ＸＸＩn-2 Ｉn-1 Ｉn と表現する。Ｘは任意の送信信号を意味している。
【０１５５】
なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送信信号の候補Ｉn-2 Ｉn-1 Ｉn より計算されるレプリカ、すなわち（５７）式の（）内は常に一定なので、この値をメモリに記憶しておき、推定伝送路特性が更新されたときだけレプリカを更新するように構成することもできる。
【０１５６】
次に、ＡＣＳ作成回路１１４−１〜１１４−１６はそれぞれステートＳn に対応して設けられている。ＡＣＳ作成回路１１４−１〜１１４−１６は、ステートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及び枝Ｓ1 n-1 ／Ｓn の両者に対応した枝メトリックを出力する枝メトリック作成回路１１３が出力する枝メトリックＥn ［ＸＸＩn-2 Ｉn-1 Ｉn ］と、共有メモリ１５が出力する１時刻過去のステートＳ0 n-1及びＳ1 n-1にそれぞれ対応した生き残りパスメトリックＦn ［Ｓ0 n-1］及びＦn ［Ｓ1 n-1］を受けて、（５８）、（５９）式に示す加算処理によって現時刻のパスメトリックを計算する。
【０１５７】
そして、ＡＣＳ作成回路１１４−１〜１１４−１６は、パスメトリックＦn ［Ｓ0 n-1／Ｓn ］とＦn ［Ｓ1 n-1／Ｓn ］をパスメトリック出力端子１２６−１，１２６−２から出力するとともに、これら２つのパスメトリックを比較して小さい方をステートＳn に対応する生き残りパスメトリックＦn ［Ｓn ］として出力する。
【０１５８】
例えば、ステート１０１１に対応するＡＣＳ回路１１４は、枝メトリックＥn ［ＸＸ０１１］と、１時刻過去のステート０１０１とステート１１０１に対応する生き残りパスメトリックＦn-1 ［０１０１］とＦn-1 ［１１０１］を入力し、枝０１０１１と枝１１０１１に対応するパスメトリックを（６０）、（６１）式によって計算する。
Ｆn ［０１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［０１０１］ (60)
Ｆn ［１１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［１１０１］ (61)
【０１５９】
ＡＣＳ回路１１４はパスメトリックＦn ［０１０１１］とＦn ［１１０１１］を比較し、小さい方をステート１０１１に対応する生き残りパスメトリックＦn ［１０１１］とする。
【０１６０】
軟判定値作成回路１１６は、ＡＣＳ回路１１４−１〜１１４−１６から出力されるパスメトリックを受けて（６２）式によって軟判定値ｙn-4 を計算する。
【０１６１】
ここで、第１項は、枝Ｓn-1 ／Ｓn によって決定される送信系列Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-4 ＝０となるステートに対応するパスメトリックの中で最小のパスメトリックを計算している。第２項は、Ｉn-4 ＝１となるステートに対応するパスメトリックの中で最小のパスメトリックを計算している。
【０１６２】
発明の実施の形態３は、発明の実施の形態１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長Ｌよりも大きくとることにより従来例よりも精度の高い軟判定値を得ることができる。また、同じ値を出力する枝メトリック作成回路を共有することにより、回路規模の増加を抑えつつ、トレリスのメモリ長Ｖを拡大できる。
【０１６３】
また、発明の実施の形態３は、発明の実施の形態２のように推定伝送路特性を更新するようにして、伝送路特性の変動が激しい場合でも精度の高い軟判定値を得ることができる。
【０１６４】
さらに、発明の実施の形態３は送信信号の取り得る数Ｕ＝２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１６５】
発明の実施の形態４
この発明の実施の形態４について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述の発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１６６】
図１５はこの発明の実施の形態４を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１４１は伝送路特性推定回路１２による伝送路特性の推定値に基づき符号間干渉（ＩＳＩ）を有する伝送路のメモリ長を推定するメモリ長推定回路、１４３−１〜１４３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において２Ｎ個の枝それぞれに対応して設けられる枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長をＶとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１６は軟判定値作成回路、１４４はメモリ長推定回路１４１により制御され、メモリ長推定回路１４１の推定結果に基づきＦＩＲフィルタのタップ係数のシフト量に対応して軟判定値を遅延させる遅延回路、１７は軟判定値出力端子である。
【０１６７】
図１６は、図１５におけるメモリ長推定回路１４１の詳細なブロック図である。図１６において、１５１は推定伝送路特性入力端子、１５２−１〜
１５２−（Ｌ＋１）は伝送路特性ｇi を２乗する２乗回路、１５３は２乗回路１５２−１〜１５２−（Ｌ＋１）の出力の総和を求める加算回路、１５６は加算回路１５３の出力に対して定数αを乗算してしきい値Ｑを出力する乗算回路、１５４−１〜１５４−（Ｌ＋１）は乗算回路１５６の出力と２乗回路１５２−１〜１５２−（Ｌ＋１）の出力とをそれぞれ比較する比較回路、１５５はしきい値Ｑよりも大きい伝送路特性ｇi （正確にはｇi の２乗）となるすべてのタップ係数ｇi が含まれるようにタップ数を決定するとともに、タップ係数をシフトすることにより補正を行う推定伝送路特性補正回路、１５７は推定された伝送路特性の推定伝送路特性出力端子、１５８は推定伝送路特性補正回路１５５のシフト量が遅延量として出力するための判定値遅延量出力端子である。
【０１６８】
図１７は、図１５における枝メトリック作成回路１４３−１の詳細なブロック図である。図１７において、１１は受信信号入力端子、１６１は推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１）は乗算回路、２３はメモリ、１６２−１〜１６２−Ｌは乗算回路２２−２〜２２−（Ｌ＋１）にそれぞれ設けられ、メモリ長推定回路１４１の出力に基づき乗算回路２２−２〜２２−（Ｌ＋１）の出力をオン／オフする切り替えスイッチ、２４は乗算回路２２−１及び切り替えスイッチ１６２−１〜１６２−Ｌの出力の総和を求める加算回路、２５は減算回路、２６は２乗回路、２７は枝メトリック出力端子である。
【０１６９】
次に、発明の実施の形態４の軟判定装置の動作について図１５を用いて説明する。ただし、受信信号は、伝送路特性を推定することを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１７０】
まず、動作の概要について説明し、その後に具体的処理内容について式を用いて説明する。
【０１７１】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。メモリ長推定回路１４１は伝送路特性推定回路１２より出力される伝送路特性に基づき伝送路の推定メモリ長を推定し、伝送路の推定メモリ長と受信に関する情報を含む推定伝送路特性と判定値の遅延量を出力する。
【０１７２】
（２Ｎ) 個の枝メトリック作成回路１４３−１〜１４３−（２Ｎ）は、受信信号とメモリ長推定回路１４１が出力する伝送路の推定メモリ長に関する情報を含む推定伝送路特性を受けて、各枝に対応した送信系列に基づいて枝メトリックを出力する。
【０１７３】
ＡＣＳ回路１４−１は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックをそれぞれ受けて、ＡＣＳ処理を行い現時刻の生き残りパスメトリックを出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
【０１７４】
共有メモリ１５はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを入力し、１時刻過去の生き残りパスメトリックを更新する。
軟判定値作成回路１６はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを入力し、軟判定処理を行い、軟判定値を出力する。
【０１７５】
遅延回路１４４は、メモリ長推定回路１４１により出力される判定値の遅延量に基づき軟判定値作成回路により出力される軟判定値を遅延させる。この遅延された軟判定値は軟判定値出力端子１７から出力される。
【０１７６】
メモリ長推定回路１４１の動作について図１６を用いて説明する。２乗回路１５２−１〜１５２−（Ｌ＋１）は、伝送路特性推定回路１２より出力される各タップ係数（推定伝送路特性）の２乗を計算する。
加算回路１５３は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値の総和を計算する。
乗算回路１５６は、加算回路１５３より出力される総和をα倍する。
比較回路１５４−１〜１５４−（Ｌ＋１）は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値と乗算回路１５６より出力される乗算結果とを比較する。
【０１７７】
推定伝送路補正回路１５５は、推定伝送路特性入力端子１５１から受けた推定伝送路特性と比較回路１５４−１〜１５４−（Ｌ＋１）より出力される比較結果に基づいて、推定伝送路特性の補正を行い、補正した結果（タップ係数及びタップ数に関する情報）を推定伝送路特性出力端子１５６より出力する。
【０１７８】
枝メトリック作成回路１４３−１の動作について図１８を用いて説明する。
乗算回路２２−１〜２２−（Ｌ＋１）は、推定伝送路特性入力端子１６１より受けた推定伝送路特性（タップ係数）と、メモリ２３に記憶されている枝メトリック作成回路１４３−１に対応した枝によって決定される送信系列の候補の一部、すなわち枝によって決定される（Ｖ＋１）シンボルの送信信号の中で最も新しい（Ｌ＋１）シンボルの送信信号との積をそれぞれ計算する。ただし、メモリ長推定回路１４２より出力される推定伝送路特性（タップ数）によって、切り替えスイッチ１６２−１〜１６２−Ｌが制御される。
【０１７９】
加算回路２４は、切り替えスイッチ１６２−１〜１６２−Ｌを経由して乗算回路２２−１〜２２−（Ｌ＋１）から出力される乗算結果を受けて、その総和を計算する。
減算回路２５は、加算回路２４から出力される総和と受信信号入力端子１１から入力された受信信号との差を計算する。
２乗回路２６は、減算回路２５から出力される差の２乗を計算し、その結果を枝メトリックとして枝メトリック出力端子２７から出力する。
【０１８０】
さらに、発明の実施の形態４の具体的な動作について図１５〜１７を用いて説明する。なお、Ｖ＝４、Ｌ＝３、Ｎ＝２V ＝１６とする。
図１６において、比較回路１５４−１〜１５４−４は、伝送路特性推定回路１２が推定したタップ係数（推定伝送路特性）ｇ0 、ｇ1 、ｇ2 、ｇ3 を受けて、下記の（６３）式のしきい値Ｑとタップ係数ｇi の絶対値の２乗（ただしｉ＝０，１，２，３）とをそれぞれ比較する。
【０１８１】
推定伝送路特性補正回路１５５は、｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇi が全て含まれるようにタップ数を決定し、｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないようにタップ係数をシフトさせる。このときのシフト量が判定値の遅延量となる。推定伝送路特性補正回路１５５は、シフトしたタップ係数及び有効なタップ数を推定伝送路特性として枝メトリック作成回路１４３−１〜１４３−３２に対し出力するとともに、判定値の遅延量を遅延回路１４４に対し出力する。
【０１８２】
推定伝送路特性の補正の例を図１８に示す。伝送路特性推定回路１２で推定されたタップ係数の中でｇ1 とｇ3 が｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるので、ｇ1 、ｇ2 及びｇ3 が有効なタップ係数である。｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないように、ｇ1 、ｇ2 及びｇ3 はそれぞれｇ'0、ｇ'1及びｇ'2にシフトされる。このときタップ係数は１シンボルだけシフトされたので、判定値の遅延量は１シンボルとなる。
【０１８３】
枝メトリック作成回路１４３−１〜１４３−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられている。これら枝メトリック作成回路１４３は、受信信号ｒn 、タップ係数ｇ'0、ｇ'1、ｇ'2、ｇ'3、及び有効タップ数（Ｌa ＋１）を受けて、各枝メトリック作成回路１４３が保有している送信信号の候補Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（６４）式によって枝メトリックを計算する。
Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −Σ ｇ'i・Ｉn-i ）｝2 (64)
ただし、総和Σはｉ＝０，・・・，Ｌa についてとる。
【０１８４】
ＡＣＳ回路１４−１〜１４−Ｎ、共有メモリ１５及び軟判定値作成回路は、上述の他の発明の実施の形態の場合と同様に動作する。
遅延回路１４４はメモリ長推定回路１４１におけるタップ係数のシフト量だけ軟判定値ｙn を遅延させる。なお、枝メトリック作成回路１４３が保有する送信信号の候補Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn は、タップ係数のシフト量に応じてＩn-D-3 、Ｉn-D-2 、Ｉn-D-1 、Ｉn-D となるが、この系列は時間に依らず一定なので、上述の説明においては、時刻（ｎ−Ｄ）のところを時刻ｎとしている。
【０１８５】
発明の実施の形態４の軟判定装置は、推定伝送路特性のメモリ長Ｌを変化させることにより、実際の伝送路のメモリ長が変化するような場合においても追従することが可能であり、精度の高い軟判定値を得ることができる。
【０１８６】
なお、発明の実施の形態４において、メモリ長推定回路１４１は伝送路のメモリ長Ｌを推定したが、同様にトレリスのメモリ長Ｖについても推定し、この推定値に基づいて不要なＡＣＳ回路を停止させることによって、装置の平均処理量を削減できる。
また、発明の実施の形態４の軟判定装置は、発明の実施の形態３のように伝送路の推定メモリ長に基づいて、同じ値を出力する枝メトリック作成回路を停止させることによって、装置の平均処理量が削減できる。
【０１８７】
また、推定伝送路特性補正回路１５５において、｛ＡＢＳ（ｇ'i）｝2 ≦Ｑとなるタップ係数を強制的にｇi ＝０とするように推定伝送路特性を補正することもできる。例えば、図２２の推定伝送路特性補正回路の出力において、｛ＡＢＳ（ｇ'1）｝2 ≦Ｑとなるのでｇ' 1 ＝０とする。
また、推定伝送路特性補正回路１５５において、有効でないタップ係数（｛ＡＢＳ（ｇ'i）｝2 ≦Ｑとなるタップ係数）を０にすることにより、枝メトリック作成回路１４３−１〜１４３−（２Ｎ）の切り替えスイッチを省くことができる。
【０１８８】
また、発明の実施の形態４の軟判定装置は、発明の実施の形態２のように推定伝送路特性を逐次更新するようにして、伝送路特性の変動が激しい場合でもこれに追従可能とし、精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態４の軟判定装置は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とそのレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１８９】
発明の実施の形態５
この発明の実施の形態５について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述の発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１９０】
図１９はこの発明の軟判定装置の発明の実施の形態を示すブロック図である。図１９において、１１は受信信号入力端子、１２は伝送路特性推定回路、１４３−１〜１４３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において（２Ｎ）個の枝それぞれに対応して設けられる枝メトリック作成回路、１７１はメモリ長推定回路、１７２は伝送路特性推定回路１２からの推定伝送路特性及び受信信号入力端子１１からの受信信号に基づき誤差を推定し、推定誤差値をメモリ長推定回路１７１及び軟判定値作成回路１７６に対し出力する推定誤差検出回路、１７４−１〜１７４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１７５は共有メモリ、１７６は軟判定値作成回路、１４４は遅延回路、１７は軟判定値出力端子、１７８は硬判定値作成回路、１７９は硬判定値出力端子である。
【０１９１】
図２０は、図１９におけるメモリ長推定回路１７１の詳細なブロック図である。図２０において、１５１は推定伝送路特性入力端子、１５２−１〜１５２−（Ｌ＋１）は推定伝送路特性をそれぞれ２乗する２乗回路、１５４−１〜１５４−（Ｌ＋１）は２乗回路１５２−１〜１５２−（Ｌ＋１）の出力と乗算回路１５６の出力とをそれぞれ比較する比較回路、１５５は比較回路１５４−１〜１５４−（Ｌ＋１）の出力及び推定伝送路特性に基づき伝送路を補正するための推定伝送路特性補正回路、１５６は推定誤差電力入力端子１８１からの推定誤差電力に対し定数αを乗算する乗算回路、１５７は推定伝送路特性補正回路１５５に接続された推定伝送路特性出力端子、１５８は推定伝送路特性補正回路１５５に接続された判定値遅延量出力端子、１８１は推定誤差検出回路１７２からの推定誤差電力を受ける推定誤差電力入力端子である。
【０１９２】
図２１は、図１９における軟判定値作成回路１７６の詳細なブロック図である。図２１において、４１−１〜４１−（Ｎ／２）及び４２−１〜４２−（Ｎ／２）は生き残りパスメトリック入力端子、４３−１、４３−２は最小値選択回路、４４は減算回路、１８１は推定誤差電力入力端子、１９２は減算回路４４の出力を端子１８１からの推定誤差電力値で除して軟判定値ｙn を出力する除算回路、１９７は除算回路１９２に接続された判定値出力端子である。
【０１９３】
次に発明の実施の形態５の軟判定装置の動作について図１８を用いて説明する。ただし、受信信号は、伝送路特性を推定することを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１９４】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。
推定誤差検出回路１７２は、受信信号と伝送路特性推定回路１２より出力される推定伝送路特性を受けて、推定誤差電力を推定し、その推定値を出力する。
メモリ長推定回路１７１は、伝送路特性推定回路１２が出力する伝送路特性と推定誤差検出回路１７２が出力する推定誤差電力を受けて、伝送路のメモリ長を推定するとともに、伝送路の推定メモリ長に関する情報を含む推定伝送路特性と判定値の遅延量を出力する。
【０１９５】
（２Ｎ) 個の枝メトリック作成回路１７３−１〜１７３−（２Ｎ）は、それぞれ、受信信号とメモリ長推定回路１７１が出力する推定伝送路特性のメモリ長に関する情報を含む推定伝送路特性を受けて、各枝に対応した送信系列に基づいて枝メトリックを出力する。
ＡＣＳ回路１７４−１は、ＡＣＳ回路１７４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応し共有メモリ１７５より出力される１時刻過去の生き残りパス及び生き残りパスメトリックを受けて、ＡＣＳ処理を行い現時刻の生き残りパス及び生き残りパスメトリックを出力する。他のＡＣＳ回路１７４−２〜１７４−Ｎも同様に動作する。
【０１９６】
共有メモリ１７５は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパス及び生き残りパスメトリックを受けて、１時刻過去の生き残りパス及び生き残りパスメトリックを更新する。
軟判定値作成回路１７６は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパスメトリックと推定誤差検出回路１７２より出力される推定誤差電力を受けて、軟判定値計算を行い、軟判定値を出力する。
【０１９７】
遅延回路１４４は、メモリ長推定回路１７１により出力される判定値の遅延量と軟判定値作成回路１７６により出力される軟判定値を受けて、この軟判定値を判定値の遅延量だけ遅延させた後、軟判定値出力端子１７から出力する。
硬判定値作成回路１７８は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパス及び生き残りパスメトリックとメモリ長推定回路１７１により出力される判定値の遅延量を受けて、この判定値の遅延量を考慮して送信系列を推定しながら硬判定値を硬判定値出力端子１７９より出力する。
【０１９８】
メモリ長推定回路１７１の動作について図２０を用いて説明する。２乗回路１５２−１〜１５２−（Ｌ＋１）は、伝送路特性推定回路１２より出力される各タップ係数（推定伝送路特性）の２乗を計算する。
乗算回路１５６は、推定誤差電力入力端子１８１より入力された推定誤差電力をα倍する。
【０１９９】
比較回路１５４−１〜１５４−（Ｌ＋１）は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値と乗算回路１５６より出力される乗算結果とを比較する。
推定伝送路補正回路１５５は、推定伝送路特性入力端子１５１から入力された推定伝送路特性と比較回路１５４−１〜１５４−（Ｌ＋１）より出力される比較結果に基づいて、推定伝送路特性の補正を行い、補正した結果（タップ係数及びタップ数に関する情報）を推定伝送路特性出力端子１５７より出力する。
【０２００】
軟判定値作成回路１７６の動作について図２１を用いて説明する。生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）は、ステートを構成する最も過去の送信信号が０であるステートに対応したＡＣＳ回路から出力される生き残りパスメトリックが入力される。一方、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）は、ステートを構成する最も過去の送信信号が１であるステートに対応したＡＣＳ回路から出力される生き残りパスが入力される。
【０２０１】
最小値選択回路４３−１は、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）からの生き残りパスメトリックを受けて、その中で最小の生き残りパスメトリックを出力する。最小値選択回路４３−２は、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）からの生き残りパスメトリックを受けて、その中で最小の生き残りパスメトリックを出力する。
【０２０２】
減算回路４４は、最小値選択回路４３−１の出力から最小値選択回路４３−２の出力を減算する。
除算回路１９２は、減算回路４４より出力される値を、推定誤差電力入力端子１８１からの推定誤差電力で割るとともに、この計算結果を軟判定値として軟判定値出力端子１９７から出力する。
【０２０３】
さらに、発明の実施の形態５の具体的な動作について説明する。なお、Ｖ＝４、Ｌ＝３、Ｎ＝２V ＝１６とする。
伝送路特性推定回路１２は、トレーニング信号ｒ'nとトレーニング信号の既知情報Ｉ'nに基づいてタップ係数（伝送路特性）ｇ0 、ｇ1 、ｇ2 、ｇ3 を推定する。
推定誤差検出回路１７２は、（６５）式によって推定誤差電力を計算する。
ｅ＝Σ｛ＡＢＳ（ｒ'n−Σ ｇi ・Ｉ'n-i）｝2 ／（Ｎtra −２） (65)
ここで、かっこ内の総和Σはｉ＝０，・・・，３についてとる。かっこ外の総和Σはｊ＝３，・・・，Ｎtra についてとる。
なお、推定誤差電力ｅは実際の受信信号と受信信号のレプリカとの平均誤差電力を表わす。
【０２０４】
乗算回路１５６は推定誤差電力ｅをα倍し、しきい値Ｑ（＝α・ ｅ）を計算する。比較回路１５４−１〜１５４−４は、しきい値Ｑとｇi の絶対値の２乗、すなわち｛ＡＢＳ（ｇi ）｝2 （ｉ＝０，１，２，３）とをそれぞれ比較する。
推定伝送路特性補正回路１５５は、｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇi が全て含まれるようにタップ数を決定するとともに、｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないようにタップ係数をシフトさせる。このシフト量が受信信号の遅延量となる。推定伝送路特性補正回路１５５は、シフトしたタップ係数、有効なタップ数及び受信信号の遅延量を推定伝送路特性として枝メトリック作成回路１４３−１〜１４３−３２に出力する。
【０２０５】
硬判定値作成回路１７８は、ＡＣＳ回路１７４−１〜１７４−１６から出力される生き残りパスと生き残りパスメトリック、及びメモリ長推定回路１７１により出力する推定値の遅延量を受けて、生き残りパスメトリックが最大になる生き残りパスに沿った系列を送信系列とし、判定値の遅延量だけ遅延した信号を硬判定値として硬判定値出力端子１７９から出力する。
【０２０６】
軟判定値作成回路１７６は、ＡＣＳ回路１７４−１〜１７４−１６から出力される生き残りパスメトリックを入力し、（６６）式によって軟判定値ｙn-3 を計算する。
ｙn-3 ＝｛ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］）｝／ｅ (66)
【０２０７】
ここで、分子の第１項は、ステートＳn によって決定される送信系列Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-3 ＝０となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。分子の第２項は、Ｉn-3 ＝１となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。
【０２０８】
発明の実施の形態５の軟判定装置は、推定誤差電力で軟判定値を正規化しているので、雑音電力が変化するような場合においても、適切な軟判定値を求めることができ、精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態５の軟判定装置は、推定伝送路特性のメモリ長Ｌを変化させることにより、実際の伝送路のメモリ長が変化するような場合においても、精度の高い軟判定値を得ることができる。
【０２０９】
また、発明の実施の形態５の軟判定装置において、メモリ長推定回路１４１は推定伝送路特性のメモリ長Ｌを推定したが、トレリスのメモリ長Ｖについても推定し、この推定値に基づいて不要なＡＣＳ回路を停止することによって、装置の平均処理量を削減できる。
さらに、発明の実施の形態５の軟判定装置は、発明の実施の形態３のように伝送路の推定メモリ長に基づいて、同じ値を出力する枝メトリック作成回路を停止することによって、装置の平均処理量が削減できる。
【０２１０】
また、発明の実施の形態５の軟判定装置は、発明の実施の形態２のように推定伝送路特性を逐次更新するようにして、伝送路特性の変動が激しい場合でも精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態５の軟判定装置は送信信号の取り得る数Ｕ＝２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０２１１】
軟判定値から計算した硬判定値は、最尤系列推定によって判定した硬判定値より誤り率が悪くなる。このため、畳込み符号化した信号と符号化しない信号を組み合わせて送信するようなシステムにおいて、硬判定値を軟判定した結果から計算すると符号化しない信号の誤り率が悪くなる。発明の実施の形態５の軟判定装置は、軟判定値の計算と同時に最尤系列推定に基づいた硬判定を行うので、上述のシステムにおいて符号化しない信号の誤り率を改善することができる。
【０２１２】
【発明の効果】
以上のように、この第１または第２の発明によれば、軟判定値をパスメトリックではなく、生き残りパスメトリックに基づいて求めるので、各ステートに対応する加算比較選択処理（ＡＣＳ処理）を同時に行うことができる。ディジタル信号処理プロセッサ（ＤＳＰ）を用いた場合、回路規模が小さくなる。
【０２１３】
また、第３の発明によれば、僅かな回路の追加により、軟判定値に加えて、軟判定値から計算した硬判定した場合よりも誤り率特性の良い硬判定値を得ることができる。
【０２１４】
また、第４または第５の発明によれば、ステートに対応する受信符号の長さＶを伝送路のメモリ長Ｌよりも長くしたので、精度の高い軟判定値を得ることができる。
【０２１５】
また、第６の発明によれば、僅かな回路の追加により、軟判定値に加えて、軟判定値から計算した硬判定した場合よりも誤り率特性の良い硬判定値を得ることができる。
【０２１６】
また、第７の発明によれば、メモリ長推定手段の推定結果に基づき最適な推定伝送路のメモリ長Ｌを選択して枝メトリックを算出するので、誤差の発生を抑制できる。たとえば、枝メトリック作成手段をＦＩＲフィルタで構成する場合、そのタップ数を必要最小限とすることができる。したがって、タップが多すぎることに起因する推定誤差を抑圧できる。これにより伝送路のメモリ長が変化するような環境において精度の高い軟判定値を得ることができる。
【０２１７】
また、第８の発明によれば、伝送路特性の変動に追随できるように推定伝送路特性が修正されるので、伝送路特性が変化するような環境においても精度の高い軟判定値を得ることができる。
【０２１８】
また、第９の発明によれば、推定誤差電力で軟判定値を修正するので、雑音電力が変動するような環境においても、精度の高い軟判定値を得ることができる。
【０２１９】
また、第１０の発明によれば、推定誤差電力に基づき伝送路特性の変動に追随できるように推定伝送路特性が修正されるので、伝送路特性のメモリ長が変化するような環境においても精度の高い軟判定値を得ることができる。
【０２２０】
また、第１１の発明によれば、伝送路特性の変動に追随するように、受信信号及び生き残りパスによって推定伝送路特性を逐次更新するので、伝送路特性が高速に変化するような環境においても精度の高い軟判定値を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１のデータ伝送装置のブロック図である。
【図２】 この発明の実施の形態１の軟判定装置のブロック図である。
【図３】 この発明の実施の形態１の軟判定装置の枝メトリック作成回路のブロック図である。
【図４】 この発明の実施の形態１の軟判定装置のＡＣＳ回路のブロック図である。
【図５】 この発明の実施の形態１の軟判定装置の軟判定値作成回路のブロック図である。
【図６】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝４である。
【図７】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝２である。
【図８】 この発明の実施の形態１の軟判定方法と比較するための、従来の軟判定方法のトレリス図である。ただしＶ＝Ｌ＝２である。
【図９】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝２である。
【図１０】 この発明の実施の形態１のデータ伝送装置のビット誤り率ＢＥＲとキャリア対雑音比Ｃ／Ｎとの関係を示すグラフである。このグラフは計算機シミュレーションにより得られたものである。このグラフには比較のために従来のデータ伝送装置についてもプロットしてある。
【図１１】 この発明の実施の形態２の軟判定装置のブロック図である。
【図１２】 この発明の実施の形態３の軟判定装置のブロック図である。
【図１３】 この発明の実施の形態３の軟判定装置のＡＣＳ回路のブロック図である。
【図１４】 この発明の実施の形態３の軟判定装置の軟判定値作成回路のブロック図である。
【図１５】 この発明の実施の形態４の軟判定装置のブロック図である。
【図１６】 この発明の実施の形態４の軟判定装置のメモリ長推定回路のブロック図である。
【図１７】 この発明の実施の形態４の軟判定装置の枝メトリック作成回路のブロック図である。
【図１８】 この発明の実施の形態４の軟判定装置のメモリ長推定回路による軟判定値の遅延動作の説明図である。
【図１９】 この発明の実施の形態５の軟判定装置のブロック図である。
【図２０】 この発明の実施の形態５の軟判定装置のメモリ長推定回路のブロック図である。
【図２１】 この発明の実施の形態５の軟判定装置の軟判定値作成回路のブロック図である。
【図２２】 ＦＩＲフィルタのブロック図である。
【図２３】 伝送路のモデル図である。
【図２４】 Ｖ＝２のときのトレリス図である。
【図２５】 従来の最尤系列推定を説明するためのトレリス図である。ただしＶ＝２である。
【図２６】 図２５のトレリス図に対応したステート遷移の説明図。
【図２７】 従来の軟判定装置のブロック図である。
【図２８】 従来の軟判定装置のＡＣＳ回路のブロック図である。
【図２９】 従来の軟判定装置の原理を説明するためのトレリス図及びステート遷移図である。ただしＶ＝２である。
【符号の説明】
１１ 受信信号入力端子、１２ 伝送路特性推定回路、１３−１〜１３−（２Ｎ） 枝メトリック作成回路、１４−１〜１４−Ｎ ＡＣＳ回路、１５ 共有メモリ、１６ 軟判定値作成回路、１７ 軟判定値出力端子、２１ 推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１） 乗算回路、２３ メモリ、２４ 加算回路、２５ 減算回路、２６ ２乗回路、２７ 枝メトリック出力端子、３１−１、３１−２ 枝メトリック入力端子、３２−１、３２−２ １時刻過去の生き残りパスメトリック入力端子、３３−１、３３−２ 加算回路、３４ 比較・ 選択回路、３５ 生き残りパスメトリック出力端子、４１−１〜４１−（Ｎ／２）生き残りパスメトリック入力端子、４２−１〜４２−（Ｎ／２） 生き残りパスメトリック入力端子、４３−１、４３−２ 最小値選択回路、４４ 減算回路、１０１ 切り替えスイッチ、１０２ 推定伝送路特性更新回路、１１３−１〜１１３−（２Ｍ） 枝メトリック作成回路、１１４−１〜１１４−Ｎ ＡＣＳ回路、１１６ 軟判定値作成回路、１２１ 枝メトリック入力端子、１２２−１、１２２−２ １時刻過去の生き残りパスメトリック入力端子、１２３−１、１２３−２ 加算回路、１２４ 比較・ 選択回路、１２５ 生き残りパスメトリック出力端子、１２６−１、１２６−２ パスメトリック出力端子、１３１−１〜１３１−Ｎ パスメトリック入力端子、１３２−１〜１３２−Ｎ パスメトリック入力端子、１３３−１、１３３−２ 最小値選択回路、１３４ 減算回路、１４１ メモリ長性推定回路、１４３−１〜１４３−（２Ｎ） 枝メトリック作成回路、１４４ 遅延回路、１５１ 推定伝送路特性入力端子、１５２−１〜１５２−（Ｌ＋１） ２乗回路、１５３ 加算回路、１５４−１〜１５４−（Ｌ＋１）比較回路、１５５ 推定伝送路特性補正回路、１５６ 乗算回路、１５７ 推定伝送路特性出力端子、１５８判定値遅延量出力端子、１６１ 推定伝送路特性入力端子、１６２−１〜１６２−Ｌ 切り替えスイッチ、１７１ メモリ長推定回路、１７２ 推定誤差検出回路、１７４−１〜１７４−Ｎ ＡＣＳ回路、１７５ 共有メモリ、１７６ 軟判定値回路、１７８ 硬判定値作成回路、１７９ 硬判定値出力端子 、１８１ 推定誤差入力端子、１９２ 除算回路、２０１ 受信信号入力端子、２０２ 増幅回路、２０３ Ａ／Ｄ変換器、２０４ 軟判定装置、２０５ 乗算回路、２０６ デインターリーブ回路、２０７ ビタビ復号回路、２０８ 復号データ出力端子。
【発明の属する技術分野】
この発明は、自動車電話等におけるディジタルデータ伝送に用いるデータ伝送装置に関するものであり、特に軟判定装置を備えるものに関する。
【０００２】
【従来の技術】
ディジタルデータ伝送に用いるデータ伝送装置は、通常、伝送路において生じたデータの誤りを訂正する誤り訂正機能を有する。この訂正のために用いられる符号には、通報と符号語とが逐次的に対応する畳み込み符号がある。この畳み込み符号を復号するための手段としてもっとも良く用いられるのがビタビ復号である。
【０００３】
ビタビ復号とは、畳み込み符号のもつ繰り返し構造を利用して最尤復号を効率的に実行する復号法である。詳しくは後述するが、符号器の状態と入力符号とから定まる状態遷移図（トレリス線図と呼ばれる）において、ハミング距離が小さい方のパスを選択することにより途中の誤りを訂正し正しく復号することが可能である。このとき、ハミング距離を形成する際に、復合器の入力データを０か１かの２値で判定する方法と、復合器の入力データを２値ではなく多値にする方法とがある。前者を硬判定、後者を軟判定という。軟判定は、硬判定の場合よりも伝送上の情報の信頼性がより反映されるという特徴を有する。
【０００４】
従来の軟判定装置を備えるデータ転送装置を説明する前に、技術的な理解のためにまず技術的背景について説明し、その後、従来技術について説明する。
【０００５】
（技術的背景１） ＦＩＲフィルタ
ＦＩＲフィルタは有限インパルス応答（Finite Impulse Response ）フィルタの略で、インパルス応答が有限時間に終了するフィルタである。図２２にＦＩＲフィルタの構成を示す。ＦＩＲフィルタは、遅延要素（同図の、遅延１、遅延２、・・・、遅延Ｌ）により入力される信号に順次遅延を与えるとともに、乗算器（同図のＭＵＬＴ ０、・・・、ＭＵＬＴ Ｌ）によりタップ係数ｃ0 ，・・・，ｃL を乗算した後、加算器（同図のＳＵＭ）によりこれら複数の乗算結果を加算するものである。遅延要素の遅延量は、通常、一定値である。
【０００６】
（技術的背景２） 符号間干渉（ＩＳＩ）を有する伝送路モデル
図２３にＩＳＩを有する伝送路のモデルを示す。本モデルは伝送路特性をＦＩＲフィルタで表現したものである。本モデルにおいて、受信信号は、送信された信号を直接受信した先行信号と反射等により遅延して受信された遅延信号との合成信号である。同図において、各遅延信号の時間差は遅延回路ＤＥＬＡＹ（シフトレジスタ）によって与えられる。先行信号は、乗算器ＭＵＬＴ０により送信信号Ｉn とタップ係数ｃ0,n とを乗算することにより得られる。ここで、下付きのｎは時刻を意味する。遅延信号は、乗算器ＭＵＬＴ１〜Ｌにより遅延された送信信号Ｉn-1 〜Ｉn-L とタップ係数ｃ1,n 〜ｃL,n とをそれぞれ乗算することにより得られる。そして、乗算器ＭＵＬＴ０〜Ｌの出力は加算器ＳＵＭにより合成される。更に、加算器ＡＤＤにより加算器ＳＵＭが出力する合成波に雑音Ｗn が加算されて受信信号ｒn として出力される。
【０００７】
ＩＳＩが存在しない場合には、受信信号ｒn は次式で表現される。
ｒn ＝ｃ0,n Ｉn ＋ｗn (1)
この場合、ｃ0,n が既知で、雑音が小さければ、ｒn からＩn を容易に推定できる。
【０００８】
しかし、図２３のモデルによれば、伝送路に対して｛Ｉn ｝なる送信系列を送信した場合、この送信系列は、伝送路で加法的白色ガウス雑音（ＡＷＧＮ）ｗn ばかりでなくＩＳＩを受ける。したがって、受信信号ｒn は時刻ｎだけではなく、それより過去のＩn を含む。このときの受信信号ｒn は次式で表現される。
ｒn ＝ Σ ｃi,n Ｉn-i ＋ｗn (2)
ここで、総和Σはｉ＝０，・・・，Ｌについてとり、ＬはＩＳＩが影響を与える時間長（伝送路メモリ長）を示す。
【０００９】
図２３の伝送路モデルでは、時刻ｎから時刻（ｎ−Ｌ）まで送信系列が含まれることになる。
ところで、ｒn からＩn を推定するときに、最尤系列推定がしばしば用いられる。
【００１０】
（技術的背景３） ビタビアルゴリズムを用いた最尤系列推定
G.D.Forney,Jr 著の“Maxmum-likelihood sequence estimation of digital sequence in presence of intersymbol interference ”（IEEE Trans. Information Theory, vol.IT-18, pp.363-378, May 1972 ）に示されたビタビアルゴリズムを用いた最尤系列推定の説明を順次行う。
【００１１】
ビタビアルゴリズムとは、畳み込み符号の復号法として最も良く用いられるものである。
畳み込み符号の簡単な例として、情報１ビットの入力で２ビットの畳み込み符号を出力する場合を考える。１ビットの入力から２ビットの出力を得ることになるので、この畳み込み符号の符号化率は１／２になる。この例では、２つ前の入力が決まるとその次に入力されるデータの０、１による出力はすべて規則性を持っている。すなわち、符号化装置に１ビットが入力されるとき、すでに保持されている２ビット分のデータによって状態（ステート）が決まり、このステートごとに次の入力ビットによる符号の状態が決まることになる。
【００１２】
図２３のＩＳＩを有する伝送路モデルによれば、受信信号は現在の送信信号だけでなく過去の送信信号によっても決定される。したがって、現在の送信信号を推定するためには過去の送信信号も考慮する必要がある。
【００１３】
この過去の送信信号の組み合わせによって構成される送信系列の候補がステートに相当する。遅延回路が１シンボル周期（Ｌ＝１）であれば、ステートは、ステート［０］とステート［１］の２種類であり、遅延回路が２シンボル周期（Ｌ＝２）であれば、ステートはステート［０，０］、ステート［１，０］、ステート［０，１］、ステート［１，１］の４種類である。このように、ステートは送信系列の組み合わせで表現される。
【００１４】
ところで、復調アルゴリズムであるビタビアルゴリズムのメモリ長をＶとすると、時刻ｎにおけるステートＳn 及び時刻ｎ−１におけるステートＳn-1 はそれぞれ（３）、（４）式で表現できる。
Ｓn ＝［Ｉn-v+1 ，Ｉn-V+2 ，・・・，Ｉn ］ (3)
Ｓn-1 ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn-1 ］ (4)
【００１５】
ただし、これ以降表記を簡単にするため、ステートＳn を単にＩn-V+1 Ｉn-V+2 ・・・Ｉn と表わすことがある。例えば、ステート［０，１］は０１と表現される。
ここで、２つのステートＳn 、Ｓn-1 のうちＩn-v+1 からＩn-1 のＶ−１個の送信系列は同一値となる性質を利用して図２４のトレリス図が作成できる。トレリス図とは、符号器の状態と入力符号とから定まる状態遷移図である。
【００１６】
図２４において、送信信号の候補の数ＵがＵ＝２であって、信号が０と１の２値をとる場合、ステート個数ＭはＭ＝ＵV ＝２2 ＝４となる。すなわち、本例はＩn を０，１としＶ＝２としたので、Ｓn は００、１０、０１、１１の４ステートでトレリスが構成される。これらのステートを仮にＡ，Ｂ，Ｃ，Ｄとする。
【００１７】
図２４において、縦方向は上から順にステートＡ，Ｂ，Ｃ，Ｄを、横方向は左から順に時刻ｎ−１，ｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４を示す。また、各ステート（白丸）から次の時刻の２つのステートにそれぞれ線が引かれているが、この線分は時刻変化に伴うステートの変化を示す。たとえば、ステートＡからはステートＡ及びＢに対して２本の線が引かれる。ステートＡからステートＡへの線は入力データが０の場合を示し、データ入力前とデータ入力後とでステートが同じ００であることを示す。ステートＡからステートＢへの線は入力データが１の場合を示し、データ入力前のステート００からステート１０に変化することを意味する。
【００１８】
このトレリスにおける線分Ｓn-1 ／Ｓn は枝と呼ばれる。この枝は、送信系列Ｉn-V 〜Ｉn により一意的に決定される。これを（５）式のように表現する。
Ｓn-1 ／Ｓn ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn ］ (5)
【００１９】
なお、ステートの表記と同様に表記を簡単にするため、枝Ｓn-1 ／Ｓn を単にＩn-V Ｉn-V+1 ・・・Ｉn と表わすことがある。例えば、枝［１，０，１］を１０１のように表現する。
【００２０】
ところで、Ｖ＝Ｌと設定した場合、すなわち、ＩＳＩが影響を与える時間長（伝送路メモリ長）とビタビアルゴリズムのメモリ長とが等しい場合、（２）式で示されるｒn の推定値（レプリカ）ｈn は、（６）式に示すように一意的に推定される。
ｈn ＝ Σ ｇi,n Ｉn-i (6)
ここで、ｃｉ，ｎの推定値をそれぞれｇｉ，ｎとした。また、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２１】
また、トレリスにおいて、互いに接続された折れ線ＳV ＳV+1 ・・・Ｓn はパスと呼ばれる。このパスは一意的に枝ＳV ／ＳV+1 、ＳV+1 ／ＳV+2 、・・・、Ｓn-1 ／Ｓn を決定するとともに、Ｉ0 からＩn の送信系列を決定する。
図２５に、図２４のトレリスを用いて、送信系列［Ｉn-2 ，Ｉn-1 ，・・・，Ｉn+4 ］＝［１，０，１，１，０，０，１］に対応するパスＳn-1 Ｓn ・・・Ｓn+4 を示す。太線はパスであり、太い白抜きの丸はパスの通るステート、ステートとステートを結ぶ太線はパスによって決定される枝である。なお説明の都合上、図２５のステートＢとＣとは、図２４の場合と逆になっている。また、図２６に図２５のパスに沿ったステート及び枝の遷移を示す。
【００２２】
図２６からわかるように、送信系列のデータは２つづつ順次シフトしていく。たとえば、送信系列の最初の２つのデータ１、０が入力されると時刻ｎ−１のステートは０１になる。これがステートＳn-1 である。
次にデータ１が入力されると時刻ｎのステートは１０になる。これがステートＳn である。
以下同様にデータ１００１が入力されると、時刻ｎ＋１，・・・，ｎ＋４のステートＳn+1 、・・・、Ｓn+4 は、１１、０１、００、１０である。
以上のように、送信系列［Ｉn-2 ，Ｉn-1 ，・・・，Ｉn+4 ］に１対１に対応してパスが決定される。
【００２３】
逆に、パスが決定できれば送信系列を特定することができる。受信信号からパスを推定するために、各枝において推定がなされる。これには枝メトリックが用いられる。枝メトリックとは、受信信号ｒn と、各枝によって決定される送信系列の候補Ｉn 及び推定値ｇi,n によって再生された受信信号のレプリカｈn との２乗誤差のことである。この２乗誤差は、ステートから次のステートへの遷移の確からしさ、すなわち枝の生起する確からしさを表している。
【００２４】
枝Ｓn-1 ／Ｓn により決定されるＩn-V からＩn の送信系列の候補値Ｉn-i からｒn のレプリカｈn ［Ｓn-1 ／Ｓn ］を以下のように作成できる。
ｈn ［Ｓn-1 ／Ｓn ］＝ Σ ｇi,n Ｉn-i (7)
ただし、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２５】
実際の受信信号ｒn と枝［Ｓn-1 ／Ｓn ］により決定されるレプリカｈn ［Ｓn-1 ／Ｓn ］の２乗誤差、すなわち枝メトリックＥn ［Ｓn-1 ／Ｓn ］は以下のように表現できる。
Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −ｈn ［Ｓn-1 ／Ｓn ］）｝2 (8)
ただし、ＡＢＳ（）はユークリッド空間におけるベクトルの長さを意味する。(8) 式では、点ｒn と点ｈn ［Ｓn-1 ／Ｓn ］との距離の２乗を示す。
つまり、枝［Ｓn-1 ／Ｓn ］により一意的に枝メトリックＥn ［Ｓn-1 ／Ｓn ］が決定される。
【００２６】
また、パスに沿って一意に決定される枝についての枝メトリックの全ての合計累積２乗誤差のことをパスメトリックと呼ぶ。各ステートにおいて、Ｕ個（図２４ではＵ＝２）のパスがあるが、これらパスの中でパスメトリックが最小のパスを生き残りパスと呼ぶ。各ステート毎に生き残りパスが存在する。
【００２７】
この生き残りパスを求めるための処理がＡＣＳ処理である。ＡＣＳとはAdd-Compare-Select（加算・比較・選択）の略である。
加算処理とは、（９）式に示す１時刻過去のステートＳn-1 に対応した生き残りパスメトリックＦn-1 ［Ｓn-1 ］と枝メトリックＥn ［Ｓn-1 ／Ｓn ］を加算する操作である。
Ｆn ［Ｓn-1 ／Ｓn ］＝Ｅn ［Ｓn-1 ／Ｓn ］＋Ｆn-1 ［Ｓn-1 ］ (9)
ここで、Ｆn ［Ｓn ］はステートＳn に対応する生き残りパスメトリックを表わし、Ｆn ［Ｓn-1 ／Ｓn ］は枝Ｓn-1 ／Ｓn に対応するパスメトリックである。
【００２８】
比較処理とは、各ステートに対して作成されるＵ個のパスメトリックを比較する操作である。最尤系列推定全体としては、Ｍ個のステートにＵ個の枝が存在するため（Ｍ・ Ｕ）個のパスメトリックが作成される。
選択処理とは、各ステートにおいて比較処理の結果からパスメトリックの最も小さいものを選択し、選択したパスメトリックに対応する系列を現時刻の生き残りパスとして選択する操作である。
【００２９】
以上がビタビアルゴリズムを用いた最尤系列推定の説明である。このように、G.D.Forneyにより示された最尤系列推定は、シンボルレートの受信信号を入力し、各ステートに対して逐次ＡＣＳ処理を行う。全ての入力信号系列を入力した後、最終的に残った生き残りパスの中で最小のパスメトリックを有するパスを最尤パスとし、この最尤パスによって決定される唯一の系列（最尤系列）が送信した系列として判定される。
【００３０】
（技術的背景４） 軟判定
軟判定について説明する。符号化の一種に畳込み符号化があり、畳込み符号の最適復号法にはビタビアルゴリズムが用いられる。このビタビアルゴリズムの入力には、０または１というような２値量子化したデータ（硬判定値という）でなく、信頼度も含んだ例えば０. ２や０. ９等というデータ（軟判定値という）を入力した方が良好な誤り率特性を示す。それゆえ、畳込み符号の復号には軟判定値を用いた場合、誤り率特性を改善することができる。しかし、上述の最尤系列推定では軟判定値を計算することができないので、軟判定値の計算に最大事後確率推定が利用されることが多い。
【００３１】
L.R.Bahl, 他著の“Optimal decoding of linear codes for minimizing symbol error rate ”（IEEE Trans. Information Theory, vol.IT-20, pp.284-287, March 1974 ）に示された最大事後確率推定の説明を行う。
【００３２】
送信信号は０，１の２値をとるとする。ＩＳＩを有した受信信号から送信信号の推定値Ｉn-V+1 が１である確率を計算するには、上述のトレリスにおいて、送信系列によって決定するパスがステートＳn の中でＩn-V+1 ＝１となるステートのどれかを通る確率を計算すればよい。すなわち、Ｉn-V+1 ＝１となる確率Ｐ［Ｉn-V+1 ＝１］を以下のように表現できる。
Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐ［Ｓn ］ (10)
ここで、Ｐ［Ｓn ］は送信系列によって決定するパスがステートＳn を通る確率であり、Ｐ［Ｓn ］はトレリス図において時刻ｎより過去のステート遷移の確率に依存する前方確率Ｐf ［Ｓn ］と、時刻ｎより未来のステート遷移の確率に依存する後方確率Ｐb ［Ｓn ］の積として表わすことができる。また、総和ΣはＩn-V+1 ＝１のときにとりうるすべてのステートＳn についてとる。
【００３３】
まず、前方処理について説明する。前方処理は上述の前方確率Ｐf ［Ｓn ］を計算する処理である。いま、Ｓn に繋がる枝の生起確率ＰE ［Ｓ0 n-1 ／Ｓn ］及びＰE ［Ｓ1 n-1 ／Ｓn ］と、一時刻過去のステートＳ0 n-1 、Ｓ1 n-1 の前方確率Ｐf ［Ｓ0 n-1 ］、Ｐf ［Ｓ1 n-1 ］がわかっている場合、ステートＳn の前方確率Ｐf ［Ｓn ］は（１１）式によって計算できる。
したがって、（１１）式に基づいて生起確率が既知である始点からの各時刻における全てのステートの前方確率を逐次計算することができる。なお、枝の生起確率については後で説明する。
【００３５】
同様に、Ｓn に繋がる枝の生起確率ＰE ［Ｓn ／Ｓ0 n+1 ］及びＰE ［Ｓn ／Ｓ1 n+1 ］と、一時刻未来のステートＳ0 n+1 、Ｓ1 n+1 の後方確率Ｐb ［Ｓ0 n+1 ］、Ｐb ［Ｓ1 n+1 ］がわかっている場合、ステートＳn の後方確率Ｐb ［Ｓn ］は（１２）式によって計算できる。
したがって、（１２）式に基づいて生起確率が既知である終端から各時刻における全てのステートの後方確率を逐次計算することができる。
よって、各時刻ｎにおける確率Ｐ［Ｉn-V+1 ＝１］は（１３）式を用いて計算できる。
Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐf ［Ｓn ］・Ｐb ［Ｓn ］ (13)
ここで、総和ΣはＩn-V+1 ＝１のときにとりうるすべてのステートＳn についてとる。
確率Ｐ［Ｉn-V+1 ＝１］が０. ５以上の場合はＩn-V+1 ＝１であると、また、０. ５より小さい場合はＩn-V+1 ＝０と推定することができる。
【００３７】
以上が最大事後確率推定の説明である。この事後確率に基づき、（１４）式によって軟判定値ｙn-V+1 を計算することができる。
ｙn-V+1 ＝ｌｏｇ（Ｐ［Ｉn-V+1 ＝１］／Ｐ［Ｉn-V+1 ＝０］） (14)
ここで、Ｐ［Ｉn-V+1 ＝０］はＩn-V+1 ＝０となる確率であり、Ｐ［Ｉn-V+1 ＝１］と同様の計算によって求めることができる。
【００３８】
軟判定値ｙn-V+1 が０以上の場合、Ｉn-V+1 ＝１であると、０より小さい場合、Ｉn-V+1 ＝０とそれぞれ判定される。これは硬判定である。このときのｙn-V+1 の絶対値はその信頼度を表わす。
【００３９】
次に、枝の生起確率について説明する。上述の伝送路モデルにおいて、枝の生起確率は（１５）式のように表わすことができる。
【００４０】
さらに、σ2 が一定の場合、
Ａ＝｛１／（２π）1/2 σ｝・ｅｘｐ（１／２σ2 ） (16)
と置くことにより（１５）式は（１７）式のように書き換えることができる。
ＰE ［Ｓn-1 ／Ｓ n］＝Ａ・ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (17)
【００４１】
ところで、軟判定値は、（１４）式に示すようにＰ［Ｉn-V+1 ＝１］とＰ［Ｉn-V+1 ＝０の比に依存するので、σ2 が一定の場合はＡ＝１として（１８）式のように定義しても、軟判定値は影響を受けない。
ＰE ［Ｓn-1 ／Ｓ n］＝ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (18)
【００４２】
次に、枝メトリックによる軟判定値の計算について説明する。
各確率Ｐ［Ｉn-V+1 ＝１］、Ｐf ［Ｓn ］、Ｐb ［Ｓn ］を（１９）〜（２１）式のようにメトリックで表現する。
Ｐ［Ｉn-V+1 ＝１］＝ｅｘｐ（−ｐ［Ｉn-V+1 ＝１］） (19)
Ｐf ［Ｓn ］＝ｅｘｐ（−ｐf ［Ｓn ］） (20)
Ｐb ［Ｓn ］＝ｅｘｐ（−ｐb ［Ｓn ］） (21)
【００４３】
すると、（１１）〜（１４）式は（２２）〜（２５）式のように書き換えることができる。
このように、枝メトリックより軟判定値を計算する場合、対数・指数演算を頻繁に行うとともに、大規模なメモリが必要となるため、実時間での処理が困難である。そこで、（２２）〜（２５）式を簡略化して、軟判定装置に適用している。
【００４５】
（従来の軟判定装置を備えるデータ転送装置の説明）
次に従来の軟判定装置の一例について説明する。
図２７はデータ伝送装置に用いられた従来の軟判定装置のブロック図である。この例は特開平３−９６１７号に記載された軟判定装置である。
【００４６】
図２７において、１１は受信信号入力端子、３６２は伝送路の特性ｇi,n を推定して出力する伝送路特性推定回路、３６３−１〜３６３−（２Ｍ）は受信信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓn-1 ／Ｓn ］をそれぞれ求める枝メトリック作成回路、３６４−１〜３６４−Ｍは２つの枝メトリック作成回路に基づきＡＣＳ処理を行うＡＣＳ回路（ｉ＝１，２，・・・，Ｍとしたとき、ＡＣＳ回路３６４−ｉと枝メトリック作成回路３６３−（２ｉ−１）及び（２ｉ）とが対応する）、３６５はＡＣＳ回路３６４−１〜Ｍと接続された共有メモリ、３６６−１，３６６−２はＡＣＳ回路３６４−１〜Ｍの出力に基づき最小のパスを選択する最小値選択回路、３６７は最小値選択回路３６６−１の出力から最小値選択回路３６６−２の出力を減算する減算回路、１７はこの軟判定装置の出力端である軟判定値出力端子である。
【００４７】
枝メトリック作成回路３６３−１〜２Ｍはいずれも同じ構成を持つ。枝メトリック回路３６３−ｉは、ＦＩＲフィルタ３６３１−ｉ、メモリ３６３２−ｉ、減算回路３６３３−ｉ、２乗回路３６３４−ｉから構成される。枝メトリック作成回路３６３は、前述の(6) 式に対応する処理を行う。
【００４８】
ＡＣＳ回路３６４−１〜Ｍはいずれも同じ構成をもつ。図２８はＡＣＳ回路３６４の内部を示すブロック図である。ＡＣＳ回路３６４−ｉは、枝メトリック入力端子３６４１ａ−ｉ，３６４１ｂ−ｉ、１時刻過去の生き残りパスメトリック入力端子３６４２ａ−ｉ，３６４２ｂ−ｉ、加算回路３６４３ａ−ｉ，３６４３ｂ−ｉ、比較・選択回路３６４４−ｉ、パスメトリック出力端子３６４５ａ−ｉ，３６４５ｂ−ｉ、現時刻の生き残りパスメトリック出力端子３６４６−ｉから構成される。
【００４９】
従来の軟判定装置の動作について図２７を用いて説明する。送信信号は０、１の２値をとり、Ｍ（＝２V ）をステート数とし、Ｖ＝Ｌである。
まず、枝メトリック作成回路３６３−１の動作を説明する。ＦＩＲフィルタ３６３１は、メモリ３６３２から出力される枝に対応した送信系列の候補と伝送路特性推定回路３６２で推定された伝送路特性（タップ係数）を受けて、(6) 式に基づき受信信号のレプリカ（推定値）を出力する。減算回路３６３３は、受信信号とＦＩＲフィルタ３６３１から出力されるレプリカを受けて、受信信号とレプリカの差を出力する。２乗回路３６３４は、減算回路３６３３の出力を２乗して、この値を枝メトリックとして出力する。以上の動作は(8) 式に対応する。枝メトリック作成回路３６３−２〜３６３−（２Ｍ）も同様に動作して、各枝に対応した枝メトリックを出力する。
【００５０】
Ｍ個のＡＣＳ回路３６４−１〜３６４−Ｍは一時刻過去及び現時刻の生き残りパスメトリックを共有メモリ３６５によって共有しており、これらパスメトリックは互いにアクセス可能である。ＡＣＳ回路３６４−１〜３６４−Ｍは、各ＡＣＳ回路３６４−１〜３６４−Ｍに対応したステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路３６３−１〜３６３−（２Ｍ）から出力される枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応し共有メモリ３６５より出力される一時刻過去の生き残りパスメトリックをそれぞれ受けて、(9) 式に基づきＡＣＳ処理を行うとともに、さらにＡＣＳ処理の加算処理を行い各枝に対応したパスメトリックと現時刻の生き残りパスメトリックを出力する。
【００５１】
ここで、ＡＣＳ回路３６４−１の動作を図２８を用いてさらに詳細に説明する。加算回路３６４３ａ，３６４３ｂは、枝メトリック入力端子３６４１ａ，３６４１ｂに入力された枝メトリックと、１時刻過去の生き残りパスメトリック入力端子３６４２ａ，３６４２ｂに入力された１時刻過去の生き残りパスメトリックをそれぞれ加算し、その結果をパスメトリック出力端子３６４５ａ，３６４５ｂから出力する。
比較・選択回路３６４４は、加算回路３６４３ａ，３６４３ｂが出力するパスメトリックを入力し、その中で値の小さい方を現時刻の生き残りパスメトリックとして、現時刻の生き残りパスメトリック出力端子３６４６から出力する。
【００５２】
共有メモリ３６５はＡＣＳ回路３６４−１〜３６４−Ｍの出力を受けて、現時刻の生き残りパスメトリックを一時刻過去の生き残りパスメトリックとする。このようにして、共有メモリ３６５の内容は更新される。
【００５３】
最小値選択回路３６６−１は、枝により決定される送信系列の最も過去の送信信号が０である枝に対応したＭ個のパスメトリックを受けて、その最小値を出力する。最小値選択回路３６６−２は、枝により決定される送信系列の最も過去の送信信号が１である枝に対応したＭ個のパスメトリックを受けて、その最小値を出力する。
減算回路３６７は最小値選択回路３６６−１より出力される最小値から最小値選択回路３６６−２より出力される最小値を減算した結果を、軟判定値として出力する。
【００５４】
以上の動作を図２９に示すトレリスによって具体的に説明する。ここで、Ｌ＝Ｖ＝２、Ｍ＝２V ＝４とし、送信信号Ｉn の軟判定値を計算する。
ＦＩＲフィルタ３６３１−１は、メモリ３６３２−１から出力される枝に対応した送信系列の候補［Ｉn ，Ｉn+1 ，Ｉn+2 ］＝［０，０，０］と伝送路特性推定回路３６２で推定された伝送路特性ｇ0 ，ｇ1 ，ｇ2 を入力し、受信信号のレプリカｈn+2 ［０００］を計算する。
ｈn+2 ［０００］＝ｇ0 Ｉn ＋ｇ1 Ｉn+1 ＋ｇ2 Ｉn+2 (26)
【００５５】
減算回路３６３３−１は、受信信号ｒn+2 とＦＩＲフィルタ３５１から出力されるレプリカｈn+2 ［０００］を受けて、受信信号とレプリカの差ｒn+2 −ｈn+2 ［０００］を計算する。２乗回路３６３４−１は、ｒn+2 −ｈn+2 ［０００］の２乗して、この値を枝メトリックＥn+2 ［０００］として出力する。
Ｅn+2 ［０００］＝｛ＡＢＳ（ｒn+2 −ｈn+2 ［０００］）｝2 (27)
【００５６】
以上は枝メトリック作成回路３６３−１の動作である。他の枝メトリック作成回路３６３−２〜３６３−８も同様に動作して各枝１００、０１０、・・・、１１１に対する枝メトリックＥn+2 ［１００］、Ｅn+2 ［０１０］、・・・、Ｅn+2 ［１１１］を出力する。
【００５７】
ＡＣＳ回路３６４−１は、ＡＣＳ回路３６４−１に対応したステート００に繋がる２系統の枝０００、１００に対応する枝メトリック作成回路３６３−１、３６３−２から出力される枝メトリックＥn+2 ［０００］、Ｅn+2 ［１００］と一時刻過去の生き残りパスメトリックＦn+1 ［０００］、Ｆn+1 ［１００］をそれぞれ入力し、加算処理によって次の枝０００、１００に対応したパスメトリックを得る。
Ｆn+2 ［０００］＝Ｅn+2 ［０００］＋Ｆn+1 ［００］ (28)
Ｆn+2 ［１００］＝Ｅn+2 ［１００］＋Ｆn+1 ［１０］ (29)
【００５８】
パスメトリックＦn+2 ［０００］、Ｆn+2 ［１００］は最小値選択回路３６６−１、３６６−２に出力される。さらに、ＡＣＳ回路内の比較・ 選択回路３６４４によってこれら２つパスメトリックの中の小さい方がステート００に対応する現時刻の生き残りパスメトリックＦn+2 ［００］として共有メモリ３６５に出力される。ＡＣＳ回路３６４−２〜３６４−４も同様に動作して、ステート１０、０１、１１に対応した現時刻の生き残りパスメトリックＦn+2 ［１０］、Ｆn+2 ［０１］、Ｆn+2 ［１１］が共有メモリ３６５に出力される。
【００５９】
最小値選択回路３６６−１は、ＡＣＳ回路３６４−１〜３６４−４から出力されるパスメトリックの中でＩn ＝０となるパスメトリックＦn+2 ［０００］、Ｆn+2 ［０１０］、Ｆn+2 ［００１］、Ｆn+2 ［０１１］を受けて、それらの中で最小のパスメトリックを出力する。最小値選択回路３６６−２は、ＡＣＳ回路３６４−１〜３６４−４から出力されるパスメトリックの中でＩn ＝１となるパスメトリックＦn+2 ［１００］、Ｆn+2 ［１１０］、Ｆn+2 ［１０１］、Ｆn+2 ［１１１］を受けて、その中で最小のパスメトリックを出力する。減算回路３６７は最小値選択回路３６６−１より出力される最小値から最小値選択回路３６６−２より出力される最小値を減算し、その結果を軟判定値として出力する。
【００６０】
本従来例は、上述の最大事後確率推定に基づいた軟判定値の計算（（２２）〜（２５）式）を次のように簡略化したものである。
ただし、ｐf ［Ｓn ］と（ｐf ［Ｓn-1 ］＋Ｅn ［Ｓn-1 ／Ｓn ］）はＦn ［Ｓn ］、Ｆn ［Ｓn-1 ／Ｓn ］にそれぞれ対応する。なお、本従来例は軟判定値ｙn を求めるように記述してあるが、（３０）〜（３２）式は枝メトリックＥn ［Ｓn-1 ／Ｓn ］を基準にし、Ｅn ［Ｓn-1 ／Ｓn ］より計算される軟判定値ｙn-V を求めるように記述してある。
また、本従来例の処理は図２９のトレリス図に示すように、時刻（ｎ＋２）の全てのステートＳn+2 に参入する全てのパスの中からＩn ＝０及びＩn ＝１である最小のパスをそれぞれ選択し、これら２つのパスのパスメトリックＦn+2 ［Ｓn+2 ］の差を軟判定値としている。このように、本従来例は簡略化することにより、最尤系列推定と同程度の処理で軟判定値を計算できる。
【００６２】
【発明が解決しようとする課題】
しかし、上記従来例において、対数・ 指数演算を比較・ 選択処理に置き換え、かつ、トレリスのメモリ長Ｖと推定伝送路のメモリ長Ｌを同じ値にして、始点から終端までの全系列より計算される確率情報を、始点から時刻（ｎ＋Ｌ）までの部分系列より計算する。そのため軟判定値に誤差が生じる。この誤差のため、本従来例の軟判定装置により出力される軟判定値を利用して、ビタビ復号を行った場合、データの誤り率が悪くなる。なお、以下ではビタビ復号したデータの誤り率が良くなるような軟判定値を、精度の高い軟判定値と表現する。
【００６３】
また、枝メトリックの計算におけるタップ係数は、雑音などに起因する推定誤差が含まれ、タップ数に応じてこの誤差が加算されることになる。よって、本従来例は推定伝送路のメモリ長が固定であるため、伝送路特性のメモリ長が変化するような伝送路において、伝送路特性のメモリ長が小さくなった場合、不要なタップのために精度の高い軟判定値を得ることができない。
【００６４】
また、伝送路特性が時間とともに変動する場合、本従来例は推定伝送路特性がその変動に追従できないので、時変伝送路において精度の高い軟判定値を得ることができない。
【００６５】
また、本従来例はＡＣＳ処理の途中結果であるパスメトリックによって軟判定値を計算するため、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰにおいて、回路規模が大きくなってしまうという問題がある。
【００６６】
以上のように、従来の軟判定装置には、受信した系列の部分系列から軟判定値を計算するため、精度の高い軟判定値を得ることができないこと、さらに、推定伝送路特性のメモリ長及びタップ係数が時間変化するような伝送路において軟判定値の精度がさらに悪くなること、また、枝メトリックの計算とＡＣＳ処理を専用ハードウェアで一括して高速計算できるようなＤＳＰにおいて、回路規模が大きくなってしまうという問題があった。
【００６７】
この発明は上記のような問題点を解決するためになされたもので、精度の高い軟判定値を得ることができる、さらに、推定伝送路特性のメモリ長及びタップ係数が時間変化するような伝送路においても精度の高い軟判定値を得ることができる、また、枝メトリックの計算とＡＣＳ処理を専用ハードウェアで一括して高速計算できるようなＤＳＰにおいて回路規模を小さくできるなどの性能を向上したデータ伝送装置を提供することを目的とする。
【００６８】
【課題を解決するための手段】
この発明に係るデータ伝送装置は、伝送路を介して符号化された信号を受信し、受信信号の状態を送信信号の組み合わせによって定義されるステートに対応させ、上記受信信号の受信に伴うひとつのステートから次のステートへの遷移である枝に対してその遷移の指数である枝メトリックを対応させ、上記符号化された信号を逐次受信したときの上記遷移の経路であるパスについて上記枝メトリックに基づき上記パスの指数であるパスメトリックを算出し、上記パスメトリックに基づき上記パスのうちの一部を生き残りパスとして選択することにより伝送された信号を軟判定し、この結果を用いて復号するデータ伝送装置において、上記ステートに繋がる各枝に対応して上記パスメトリックを算出するとともに、上記生き残りパスに対応する上記パスメトリックを生き残りパスメトリックとして上記ステートごとに算出し、上記生き残りパスメトリックを上記ステートを構成する送信信号系列中の最も過去の送信信号の符号に基づいて分類し、この分類された生き残りパスメトリックに基づき軟判定値を算出する軟判定装置と、上記軟判定値に基づき復号を行う復号回路とを備えたものである。
【００６９】
また、上記軟判定装置が、伝送路を介して受信した受信信号に基づき上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手段と、連続したＶ（Ｖ≧Ｌ）個の送信信号の組み合わせと上記ステートとを対応させるとともに、上記受信信号及び上記伝送路特性推定手段の推定伝送路特性に基づき上記ステートに繋がる枝それぞれの上記枝メトリックを上記ステートごとに算出する枝メトリック作成手段と、上記枝メトリック作成手段により出力される上記枝メトリック及び１時刻過去の生き残りパスメトリックから、上記生き残りパスのパスメトリックを上記ステートごとに算出し、上記生き残りパスメトリックとして出力する加算比較選択手段と、上記生き残りパスメトリックを記憶し、上記加算比較選択手段が次の処理をするときに上記１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを受け、上記生き残りパスメトリックから、上記ステートを構成する送信信号系列中の最も過去の送信信号が第１の符号であるものを選択するとともに、これら選択された上記生き残りパスメトリックのうちの最小のものを出力する第１の最小値選択手段と、上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを受け、上記生き残りパスメトリックから、上記ステートを構成する送信信号系列中の最も過去の送信信号が第２の符号であるものを選択するとともに、これら選択された上記生き残りパスメトリックのうちの最小のものを出力する第２の最小値選択手段と、上記第１及び第２の最小値選択出力手段から出力された上記生き残りパスメトリックの最小値の差を軟判定値として出力する軟判定値作成手段とを備えたものである。
【００７０】
上記枝メトリック手段は、たとえば、次式に基づいて上記枝メトリックを算出する。
Ｅn ［Ｓn-1 ／Ｓn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2
ただし、Ｅn ［Ｓn-1 ／Ｓn ］は枝メトリック、ｒn は受信信号、ｇ0 〜ｇ2 は推定伝送路特性、Ｉn 〜Ｉn-2 は各枝メトリック作成回路が保有している送信信号の候補である。
【００７１】
上記加算比較選択手段は、たとえば、パスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1 ／Ｓn ］のうちの小さいほうを生き残りパスメトリックとしして選択し出力する。パスメトリックは次式に基づいて算出される。
Ｆn ［Ｓ0 n-1 ／Ｓn ］＝Ｅn ［Ｓ0 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ0 n-1 ］
Ｆn ［Ｓ1 n-1 ／Ｓn ］＝Ｅn ［Ｓ1 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ1 n-1 ］
ただし、Ｅn ［Ｓ0 n-1 ／Ｓn ］、Ｅn ［Ｓ1 n-1 ／Ｓn ］は枝メトリック、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ1 n-1 ］は１時刻過去の生き残りパスメトリックである。また、Ｓ0 n-1 ／Ｓn はステートＳn につながる「０」の枝、Ｓ1 n-1 ／Ｓn はステートＳn につながる「１」の枝を意味する。
【００７２】
上記軟判定値作成手段は、たとえば、次式に基づいて上記軟判定値を算出する。
ｙn-3 ＝ｍｉｎ0 （Ｆn ［Ｓn ］）−ｍｉｎ1 （Ｆn ［Ｓn ］）
ただし、ｙn-3 は軟判定値、ｍｉｎ0 （Ｆn ［Ｓn ］）は第１の最小値選択手段の出力、ｍｉｎ1 （Ｆn ［Ｓn ］）は第２の最小値選択手段の出力である。
【００７３】
また、上記加算比較選択手段を、上記生き残りパスメトリックとともに、対応する生き残りパスを出力するよう構成するとともに、上記加算比較選択手段により出力される上記生き残りパス及びこれらのパスメトリックを受け、硬判定値を算出する硬判定値作成手段を備えたものである。
【００７４】
また、伝送路を介して符号化された信号を受信し、受信信号の状態を送信信号の組み合わせによって定義されるステートに対応させ、上記受信信号の受信に伴うひとつのステートから次のステートへの遷移である枝に対してその遷移の指数である枝メトリックを対応させ、上記符号化された信号を逐次受信したときの上記遷移の経路であるパスについて上記枝メトリックに基づき上記パスの指数であるパスメトリックを算出し、上記パスメトリックに基づき上記パスのうちの一部を生き残りパスとして選択することにより伝送された信号を軟判定し、この結果を用いて復号するデータ伝送装置において、上記ステートを構成する送信信号系列の長さを伝送路のメモリ長よりも長くし、上記ステートに繋がる各枝に対応して上記パスメトリックを算出するとともに、上記パスメトリックを上記ステートに繋がる各枝に対応した送信信号系列中の最も過去の送信信号の符号に基づいて分類し、この分類されたパスメトリックに基づき軟判定値を算出する軟判定装置と、上記軟判定値に基づき復号を行う復号回路とを備えたものである。
【００７５】
また、上記軟判定装置が、伝送路を介して受信した受信信号に基づき上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手段と、連続したＶ（Ｖ＞Ｌ）個の送信信号の組み合わせと上記ステートとを対応させるとともに、上記受信信号及び上記伝送路特性推定手段の推定伝送路特性に基づき上記ステートに繋がる枝それぞれの上記枝メトリックを上記ステートごとに算出する枝メトリック作成手段と、上記枝メトリック作成手段により出力される上記枝メトリック及び１時刻過去の生き残りパスメトリックから、上記生き残りパスのパスメトリック及び各ステートに繋がる枝を含むパスのパスメトリックを算出し、出力する加算比較選択手段と、上記生き残りパスメトリックを記憶し、上記加算比較選択手段が次の処理をするときに上記１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、上記加算比較選択手段が出力する上記枝ごとの上記パスメトリックを受け、上記パスメトリックから、上記ステートに繋がる枝に対応した送信信号系列中の最も過去の送信信号が第１の符号であるものを選択するとともに、これら選択された上記パスメトリックのうちの最小のものを出力する第１の最小値選択手段と、上記加算比較選択手段が出力する上記枝ごとの上記パスメトリックを受け、上記パスメトリックから、上記ステートに繋がる枝に対応した送信信号系列中の最も過去の送信信号が第２の符号であるものを選択するとともに、これら選択された上記パスメトリックのうちの最小のものを出力する第２の最小値選択手段と、上記第１及び第２の最小値選択出力手段から出力された上記パスメトリックの最小値の差を軟判定値として出力する軟判定値作成手段とを備えたものである。
【００７６】
上記枝メトリック手段は、たとえば、次式に基づいて上記枝メトリックを算出する。
Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2
ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリック、ｒn は受信信号、ｇ0 〜ｇ2 は推定伝送路特性、Ｉn 〜Ｉn-2 は各枝メトリック作成回路が保有している送信信号の候補である。また、Ｘは任意の送信信号を意味している。
【００７７】
上記加算比較選択手段は、たとえば、パスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1 ／Ｓn ］のうちの小さいほうを生き残りパスメトリックとしして選択し出力する。パスメトリックは次式に基づいて算出される。
Ｆn ［Ｓ0 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ0 n-1］
Ｆn ［Ｓ1 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ1 n-1］
ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリック、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ1 n-1 ］は１時刻過去の生き残りパスメトリックである。また、Ｓ0 n-1 ／Ｓn はステートＳn につながる「０」の枝、Ｓ1 n-1 ／Ｓn はステートＳn につながる「１」の枝を意味する。
【００７８】
上記軟判定値作成手段は、たとえば、次式に基づいて上記軟判定値を算出する。
【００７９】
また、上記加算比較選択手段を、上記生き残りパスメトリック及び各ステートに繋がる枝を含むパスのパスメトリックとともに、対応する生き残りパスを出力するよう構成するとともに、上記加算比較選択手段により出力される上記生き残りパス及びこれらのパスメトリックを受け、硬判定値を算出する硬判定値作成手段を備えたものである。
【００８０】
また、上記伝送路特性推定手段により出力される推定伝送路特性に基づき上記伝送路のメモリ長Ｌ及び上記ステートを構成する送信信号の個数Ｖを求めるメモリ長推定手段を備え、
上記枝メトリック作成手段を、上記メモリ長推定手段の出力に基づき上記枝メトリックを算出するように構成したものである。
【００８１】
また、上記メモリ長推定手段を、上記推定伝送路特性に基づき信号電力及び各符号間干渉成分を計算し、この信号電力と各符号間干渉成分に基づいて上記推定伝送路特性を修正し、この修正後の推定伝送路特性を上記メモリ長Ｌ及び上記送信信号の個数Ｖとともに上記枝メトリック作成手段に出力するように構成したものである。
【００８２】
また、上記受信信号及び上記伝送路特性推定手段により出力される推定伝送路特性に基づき推定誤差電力を算出する誤差電力推定手段を備え、
上記軟判定値作成手段を、上記推定誤差電力に基づき軟判定値を補正するように構成したものである。
【００８３】
また、上記受信信号及び上記伝送路特性推定手段により出力される推定伝送路特性に基づき推定誤差電力を算出する誤差電力推定手段と、上記誤差電力推定手段により出力される推定誤差電力及び上記推定伝送路特性に基づき計算される各符号間干渉成分に基づいて上記メモリ長Ｌ及び上記送信信号の個数Ｖを求めるメモリ長推定手段とを備えたものである。
【００８４】
また、上記受信信号と上記軟判定値に基づき上記推定伝送路特性を逐次更新し、更新した推定伝送路特性を上記枝メトリック作成回路に出力する伝送路特性更新手段を備えたものである。
【００８５】
【発明の実施の形態】
発明の実施の形態１．
この発明の実施の形態１について説明する。本発明の実施の形態において、送信信号は０または１の２値をとる。なお、図において同一の符号を付した構成要素は、同一または相当のものである。
【００８６】
この発明の実施の形態１ついて説明する。
図１は、発明の実施の形態１に係るデータ伝送装置の一例を示すブロック図である。同図において、２０１は受信信号入力端子、２０２は受信信号を増幅する増幅回路、２０３は増幅された受信信号をアナログ量からディジタル量に変換するＡ／Ｄ変換器、２０４はこの発明にかかる軟判定装置、２０５は求められた軟判定値を増幅回路２０２の出力で除算することにより補正を行う除算回路、２０６は補正された軟判定値を規則的に並べ換えるデインターリーブ回路、２０７は並べ換えられた軟判定値を受けて復号処理を行うビタビ復号回路、２０８は復号データ出力端子である。
【００８７】
次に、図１の軟判定装置を含むデータ伝送装置の動作について説明する。図１の装置はデータの受信処理を行うものである。
増幅回路２０２は、Ａ／Ｄ変換回路２０３の入力レベルが適切な範囲になるように、受信信号を増幅量βｎで増幅する。
Ａ／Ｄ変換回路２０３は増幅された受信信号をアナログ信号からディジタル信号に変換する。
【００８８】
軟判定装置２０４は、ディジタル信号に変換された受信信号から軟判定値を計算する。軟判定装置２０４が、本発明の特徴をなす部分である。この詳細については後述する。
除算回路２０５は、軟判定装置２０４より出力される軟判定値を、増幅回路２０２より出力される増幅量βｎで割り、軟判定値を補正する。
デインターリーブ回路２０６は、除算回路２０５より出力される補正された軟判定値を規則的に並びかえる。
ビタビ復号回路２０７は、並びかえられた軟判定値を入力し、その復号結果を出力する。
【００８９】
受信信号の信号電力は変化するが雑音電力が一定であるような伝送路において、受信機は受信信号が一定レベルに保たれるように増幅量βで受信信号を増幅する。すると雑音電力が変化するから、この変化を考慮して軟判定値を補正する必要がある。
【００９０】
ここで、増幅回路２０２の入力レベルにおける雑音電力をσ2 とする。増幅後の雑音電力は（βn ・ σ2 ）となる。そこで、（βn ・ σ2 ）で軟判定値を正規化、すなわち軟判定値を増幅後の雑音電力（βn ・ σ2 ）で割ることにより、増幅回路２０２における雑音電力の変化を吸収することができる。あるいは、軟判定値はその相対値にしか意味が無いので、σ2 ＝１とおいて、増幅量βn で軟判定値を割るだけでもよい。
【００９１】
図１の装置によれば、軟判定装置２０２の出力を増幅回路２０２の増幅量βn で割ることにより、受信信号の信号電力が変化し、雑音電力が一定であるような伝送路においても、精度の高い軟判定値を得ることができる。
【００９２】
図２は、図１の軟判定装置の内部構成を示すブロック図である。
図２において、１１は受信信号入力端子、１２は伝送路の特性ｇi,n を推定して出力する伝送路特性推定回路、１３−１〜１３−（２Ｎ）はメモリ長Ｖとしたトレリス図において２Ｎ（ここでＮ＝２V 、Ｖ≧Ｌ）個の枝それぞれに対応して設けられ、受信信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓn-1 ／Ｓn ］をそれぞれ求める枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられ、２つの枝メトリック作成回路に基づきＡＣＳ処理を行うＡＣＳ回路（ｉ＝１，２，・・・，ＮとしたときＡＣＳ回路１４−ｉと枝メトリック作成回路１３−（２ｉ−１）及び（２ｉ）とが対応する）、１５はＡＣＳ回路１４−１〜１４−Ｎと接続された共有メモリ、１６はＡＣＳ回路１４−１〜１４−Ｎが出力するパスメトリックＦn ［Ｓn-1 ／Ｓn ］に基づき軟判定値を作成する軟判定値作成回路、１７は軟判定値出力端子である。
【００９３】
ここで、Ｎはステート数、ＬはＩＳＩが影響を与える時間長（伝送路メモリ長）、Ｖはビタビアルゴリズムのメモリ長である。
【００９４】
枝メトリック作成回路１３−１〜１３−（２Ｎ）はいずれも同じ構成を持つ。図３は枝メトリック作成回路１３−１の詳細なブロック図である。同図において、２１は推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１）は推定伝送路特性ｇi,n と送信系列Ｉn とをそれぞれ乗算する乗算回路、２３は送信系列Ｉn を記憶するメモリ、２４は乗算回路２２−１〜２２−（Ｌ＋１）の出力の総和を求める加算回路、２５は受信信号ｒn から加算回路２４の出力を減算する減算回路、２６は減算回路２５の出力の２乗値を求める２乗回路、２７は枝メトリック出力端子である。
【００９５】
ＡＣＳ回路１４−１〜１４−Ｎはいずれも同じ構成を持つ。図４はＡＣＳ回路１４−１の詳細なブロック図である。同図において、３１−１、３１−２は枝メトリック入力端子、３２−１、３２−２は１時刻過去の生き残りパスメトリックの入力端子、３３−１、３３−２は枝メトリックと１時刻過去の生き残りパスメトリックとを加算してパスメトリックを求める加算回路、３４はパスメトリックのうちで小さな方を選択して生き残りパスメトリックとして出力する比較・ 選択回路、３５は生き残りパスメトリック出力端子である。
【００９６】
図５は軟判定値作成回路１６の詳細なブロック図である。同図において、４１−１〜４１−（Ｎ／２）及び４２−１〜４２−（Ｎ／２）は生き残りパスメトリック入力端子、４３−１、４３−２は入力された生き残りパスメトリックから最小のものを選択する最小値選択回路、４４は減算回路である。
【００９７】
ここで、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）に入力される生き残りパスメトリックは、送信系列の候補の組み合わせであるステートのうちでもっとも過去のシンボルにあたるもの（正確に言えば長さＶである部分送信系列のうちのもっとも過去のシンボル）が「１」のものである。また、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）に入力される生き残りパスメトリックは、ステートのうちでもっとも過去のシンボルにあたるものが「０」のものである。このような対応関係に基づき、ＡＣＳ回路１４−１〜１４−Ｎと軟判定値作成回路１６とは接続されている。
【００９８】
次に軟判定装置の動作について説明する。
まず、装置全体の動作の概要を述べ、次に動作の詳細を述べる。
受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【００９９】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定し、ｇi,n を出力する。
２Ｎ個の枝メトリック作成回路１３−１〜１３−（２Ｎ）は、受信信号ｒn と伝送路特性推定回路が出力する推定伝送路特性ｇi,n を受けて、メモリ２３に記憶された各枝に対応した送信系列Ｉn に基づいて枝メトリックＥn ［Ｓn-1 ／Ｓn ］を出力する。
【０１００】
ＡＣＳ回路１４−１は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックＦn-1 ［Ｓn-1 ］を受けてＡＣＳ処理を行い、現時刻の生き残りパスメトリックＦn ［Ｓn ］を出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
共有メモリ１５は、ＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを受けて１時刻過去の生き残りパスメトリックを更新する。
軟判定値作成回路１６はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックＦn ［Ｓn ］を受けて軟判定値を計算し、軟判定値出力端子１７から軟判定値を出力する。
【０１０１】
枝メトリック作成回路１３−１の動作について図３を用いて説明する。
乗算回路２２−１〜２２−（Ｌ＋１）は、推定伝送路特性入力端子２１より入力した推定伝送路特性ｇi,n （タップ数（Ｌ＋１）個のＦＩＲフィルタのタップ係数）と、メモリ２３に記憶されている枝メトリック作成回路１３−１に対応した枝によって決定される送信系列の候補の一部、すなわち枝によって決定される（Ｖ＋１）シンボルの送信信号の中で最も新しい（Ｌ＋１）シンボルの送信信号との積をそれぞれ計算する。加算回路２４は、乗算回路２２−１〜２２−（Ｌ＋１）から出力される（Ｌ＋１）個の乗算結果を入力し、その総和を計算する。減算回路２５は、加算回路２４から出力される総和と受信信号の差を計算する。２乗回路２６は、減算回路２５から出力される差の２乗を計算し、その結果を枝メトリックとして枝メトリック出力端子２７から出力する。
【０１０２】
ＡＣＳ回路１４−１の動作について図４を用いて説明する。
枝メトリック入力端子３１−１、３１−２は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した枝メトリック作成回路１３−１、１３−２より出力される枝メトリックが入力する。生き残りパスメトリック入力端子３２−１、３２−２は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応した生き残りパスメトリックを共有メモリ１５から受ける。加算回路３３−１、３３−２は、枝メトリック入力端子３１−１、３１−２より入力される枝メトリックと生き残りパスメトリック入力端子３２−１、３２−２より入力される生き残りパスメトリックの和をそれぞれ計算する。比較・ 選択回路３４は、加算回路３３−１、３３−２から出力される和を入力し、２つの和を比較して小さい方を現時刻の生き残りパスメトリックとして、生き残りパスメトリック出力端子３５から出力する。
【０１０３】
軟判定値作成回路１６の動作について図５を用いて説明する。
生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）は、ステートを構成する最も過去の送信信号が０であるステートに対応したＡＣＳ回路１４から出力される生き残りパスメトリックを受ける。一方、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）は、ステートを構成する最も過去の送信信号が１であるステートに対応したＡＣＳ回路１４から出力される生き残りパスを受ける。最小値選択回路４３−１は、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）からの生き残りパスメトリックを受けて、それらの中で最小の生き残りパスメトリックを選択して出力する。最小値選択回路４３−２は、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）からの生き残りパスメトリックを受けて、それらの中で最小の生き残りパスメトリックを選択して出力する。減算回路４４は最小値選択回路４３−１の出力と最小値選択回路４３−２の出力の差を計算し、この結果を軟判定値として軟判定値出力端子１５から出力する。
【０１０４】
次に、発明の実施の形態１の具体的な動作について図６を用いて説明する。
Ｌ＝２、Ｖ＝４、Ｎ＝２V ＝１６とする。
枝メトリック作成回路１３−１〜１３−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられている。これら枝メトリック作成回路１３は、受信信号ｒn 、推定伝送路特性ｇ0 、ｇ1 、ｇ2 及び、各枝メトリック作成回路１３が保有している送信信号の候補Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（５０）式によって枝メトリックを計算する。
Ｅn ［Ｓn-1 ／Ｓn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (50)
ただし、Ｉn-2 、Ｉn-1 、Ｉn は、枝Ｓn-1 ／Ｓn によって決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中の３シンボルである。これらは時刻ｎに依らず各枝メトリック作成回路で常に固定した値である。また、ＡＢＳは絶対値記号である。
【０１０５】
なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送信信号の候補Ｉ2 ［Ｓn-1 ／Ｓn ］、Ｉ3 ［Ｓn-1 ／Ｓn ］、Ｉ4 ［Ｓn-1 ／Ｓn ］より計算されるレプリカ、すなわち（５０）式の｛｝内は常に一定である。この場合、レプリカの値をメモリに記憶しておき、枝メトリック作成回路１３を推定伝送路特性が更新されたときだけレプリカを更新するように構成することもできる。
【０１０６】
次にＡＣＳ作成回路１４−１〜１４−１６はそれぞれステートＳn に対応して設けられている。具体的な対応関係は、たとえば図６に基づく。ＡＣＳ作成回路１４は、ステートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及び枝Ｓ1 n-1 ／Ｓn にそれぞれ対応する枝メトリック作成回路１３の出力、すなわち枝メトリックＥn ［Ｓ0 n-1 ／Ｓn ］及び枝メトリックＥn ［Ｓ1 n-1 ／Ｓn ］を受ける。また、ＡＣＳ作成回路１４は、共有メモリ１５の出力する１時刻過去のステートＳ0 n-1 及びＳ1 n-1 にそれぞれ対応する生き残りパスメトリックＦn-1 ［Ｓ0 n-1 ］及びＦn-1 ［Ｓ1 n-1 ］を受ける。ＡＣＳ作成回路１４は、これら入力に基づき（５１）、（５２）式に示す加算処理を行い、現時刻のパスメトリックを計算する。
そして、ＡＣＳ回路１４は、上記（５１）、（５２）式により得られたパスメトリックＦn ［Ｓ0 n-1 ／Ｓn ］とＦn ［Ｓ1 n-1 ／Ｓn ］とを比較して、小さい方をステートＳn に対応する現時刻の生き残りパスメトリックＦn ［Ｓn ］として出力する。
【０１０８】
例えば、ステート１０１１に対応するＡＣＳ回路は、枝０１０１１と枝１１０１１に対応する枝メトリックＥn ［０１０１１］、Ｅn ［１１０１１］と、１時刻過去のステート０１０１とステート１１０１に対応する生き残りパスメトリックＦn-1 ［０１０１］とＦn-1 ［１１０１］を受けて、枝０１０１１と枝１１０１１に対応するパスメトリックを（５３）、（５４）式によって計算する。
Ｆn ［０１０１１］＝Ｅn ［０１０１１］＋Ｆn-1 ［０１０１］ (51)
Ｆn ［１１０１１］＝Ｅn ［１１０１１］＋Ｆn-1 ［１１０１］ (52)
【０１０９】
さらに、ＡＣＳ回路はパスメトリックＦn ［０１０１１］とＦn ［１１０１１］を比較し、小さい方をステート１０１１に対応する生き残りパスメトリックＦn ［１０１１］として出力する。
【０１１０】
軟判定値作成回路１６は、ＡＣＳ回路１４−１〜１４−１６から出力される生き残りパスメトリックを受けて、（５５）式によって軟判定値ｙn-3 を計算する。
ｙn-3 ＝ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］） (55)
ここで、第１項は、ステートＳn によって決定される送信系列Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-3 ＝０となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。この送信系列Ｉn-3 〜Ｉn の数はＶ＝２L に対応する。
また、第２項は、Ｉn-3 ＝１となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。
【０１１１】
図６は、発明の実施の形態１（Ｌ＝２、Ｖ＝４、Ｎ＝２V ＝１６）によって、送信信号Ｉn の軟判定値ｙn を計算する場合の例を示したトレリス図である。パスＡは、Ｉn ＝０となるステートＳn+3 に対応した生き残りパスメトリックの中で値が最小になる生き残りパスメトリックを有するパスである。パスＢは、Ｉn ＝１となるステートＳn+3 に対応した生き残りパスメトリックの中で値が最小になる生き残りパスメトリックを有するパスである。軟判定値はパスＡとパスＢのパスメトリック差として計算される。
【０１１２】
図７は、理解を容易にするために、図６のパスＡとパスＢによって決定される送信系列と同じ送信系列を構成するパスを、Ｖ＝２とした場合のトレリス図に示したものである。図８は、図７との比較のために、従来例（Ｌ＝Ｖ＝２、Ｍ＝２V ＝４）によって送信信号Ｉn の軟判定値ｙn を計算した場合の例をトレリス図に示したものである。
【０１１３】
従来例において、枝Ｓn+1 ／Ｓn+2 ＝０００に対応するパスＣ（これは、結果的にステートＳn+2 ＝００に対応する生き残りパスとなる）と枝Ｓn+1 ／Ｓn+2 ＝１１０に対応するパスＤ（結果的に、ステートＳn+2 ＝１０に対応する生き残りパスとなる）の差として軟判定値ｙn が計算される。これに対して発明の実施の形態１においては、さらに枝Ｓn+2 ／Ｓn+3 を用いて軟判定値が計算されるので、従来例よりも精度の良い軟判定値を計算することができる。
【０１１４】
図８の従来例において単純にパスＣとパスＤを延長するだけでは軟判定値の精度を高めることができないことを、図９を用いて説明する。同図において、ステートの上の数字は各ステートに対応する生き残りパスメトリックである。ただし、ステートＳn+3 の上下の数字はステートＳn+3 につながる枝に対応するパスメトリックである。
【０１１５】
従来例（Ｖ＝Ｌ＝２）の場合パスＣとパスＤのメトリック差によって軟判定値が計算され軟判定値ｙn ＝１となる。しかし、ステートＳn+3 につながるパスを考えた場合、Ｉn ＝０となるパスの中で最小のパスメトリックを有するものはパスＥ、Ｉn ＝１となるパスの中で最小のパスメトリックを有するものはパスＦであり、パスＥ及びパスＦは両者ともパスＣとパスＤを延長したパスとはならないことがわかる。ここで、パスＣとパスＤを延長して軟判定値を計算するとｙn ＝−１となる。これに対して、発明の実施の形態１（Ｌ＝２、Ｖ＝４）の場合パスＥとパスＦのメトリック差によって軟判定値が計算され軟判定値ｙn ＝−２となる。
【０１１６】
このように、トレリスのメモリ長Ｖを推定伝送路特性のメモリ長Ｌより大きくすることによって、従来例より精度の高い軟判定値が計算できる。従来は、ＶをＬより大きくしてもなんら効果はないと考えられてきた。しかし、この発明の実施の形態によれば、ただ単に枝Ｓn+2 ／Ｓn+3 の情報が加味されるだけでなく、図６のようにパスＡとパスＢが合流した場合、ステートＳn+3 以降のパスまで考慮して軟判定値を計算したことになるので、精度の向上が期待できる。
【０１１７】
図７の例ではＳn+3 で合流しているが、さらに先のステートまで合流しない場合もある。しかし、トレリスのメモリ長Ｖと推定伝送路特性のメモリ長Ｌの差をある程度大きくすることによって、軟判定値の計算に使われる２つのパスのほとんどは合流する。合流する場合、送信系列の終端まで考慮して軟判定値を計算したことになる。
【０１１８】
発明者はこの発明の効果を定量的に求めた。図１０は、この軟判定装置を備えるデータ伝送装置によりビタビ復号した後の誤り率（ＢＥＲ）を計算機シミュレーションによって測定した結果を示す。
【０１１９】
従来例（Ｌ＝Ｖ＝２）は、発明の実施の形態１のＬ＝２，Ｖ＝３の場合と同じ誤り率である。この場合、枝に対応したパスメトリックを利用するのと、ステートに対応した生き残りパスメトリックを用いるのとで実質的な相違がないからである。しかし、発明の実施の形態１においてＶ＝４、Ｖ＝５とＶを大きくするに従い誤り率ＢＥＲは従来例よりも小さくなる。Ｖ＝５程度にすると送信系列の終端まで考慮した場合と同程度の誤り率となる。
【０１２０】
図１０によれば、Ｃ／Ｎ＝３ｄＢのとき、従来例のＢＥＲは約１×１０-2であるのに対し、Ｖ＝４のＢＥＲは約５×１０-3、Ｖ＝５のＢＥＲは約４×１０-3である。同じく、Ｃ／Ｎ＝５ｄＢのとき、従来例のＢＥＲは約２×１０-4であるのに対し、Ｖ＝４のＢＥＲは約１×１０-4、Ｖ＝５のＢＥＲは約２×１０-5である。この発明におけるＢＥＲは従来例の半分以下である。
【０１２１】
発明の実施の形態１はＡＣＳ処理の結果である生き残りパスメトリック（ステートに対応する）によって軟判定値を計算する。これに対し、従来例はＡＣＳ処理の途中で結果であるパスメトリック（枝に対応する）によって軟判定値を計算する。発明の実施の形態１は途中結果であるパスメトリックを記憶する必要も、演算に用いる必要もない。このため発明の実施の形態１は、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰ（ディジタル信号処理回路）において、従来よりも簡単に構成することができる。
【０１２２】
さらに、発明の実施の形態１は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張できる。取り得る値についても０と１ではなく、−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１２３】
また、以上の説明において、ビタビ復号に適用する場合を例にとり説明したが、ビタビ復号に限らず軟判定復号アルゴリズム一般に適用できる。例えば、代数的復号、最大事後確率復号、最尤復号、逐次復号にも適用できる。
また、発明の実施の形態１においてデインターリーブ回路がない場合も考えられる。さらに、雑音電力の変動が無視できる場合、軟判定装置の出力を増幅回路における増幅量によって補正する必要はない。
【０１２４】
発明の実施の形態２．
この発明の実施の形態２について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述した発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１２５】
図１１はこの発明の軟判定装置の発明の実施の形態を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１３−１〜１３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において２Ｎ個の枝それぞれに対応して設けられる枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１６は軟判定値作成回路、１７は軟判定値出力端子である。
【０１２６】
また、１０１は枝メトリック作成回路１３が必要とする伝送路特性を伝送路特性推定回路１２か、推定伝送路特性更新回路１０２から供給するかを選択して供給する切り替えスイッチ、１０２は軟判定値作成回路１６の出力に基づき推定伝送路特性を更新する推定伝送路特性更新回路である。
【０１２７】
次に、発明の実施の形態２の軟判定装置の動作について図１１を用いて説明する。ただし、受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１２８】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。切り替えスイッチ１０１は、受信信号に対する軟判定値に対応して推定伝送路特性回路１０２が推定伝送路特性を更新している期間中、その更新された推定伝送路特性が枝メトリック作成回路１３−１〜１３−（２Ｎ）に入力されるように切り替え動作を行う。
【０１２９】
推定伝送路特性更新回路１０２は、伝送路特性推定回路１２からの推定伝送路特性、受信信号入力端子１１からの受信信号、及び、軟判定値作成回路１６からの軟判定値を受けて、推定伝送路特性をＬＭＳ（Least Mean Square ）アルゴリズムに基づいて推定伝送路特性を計算して更新する。そして、更新した結果を枝メトリック作成回路１３−１〜１３−（２Ｎ）に出力する。
【０１３０】
推定伝送路特性の更新は次のように行われる。ここで、推定伝送路特性更新回路１０２の出力する推定伝送路特性をｇ0,n 、ｇ1,n 、・・・、ｇL,n と表わす。下付きのｎは時刻を表わす。
【０１３１】
軟判定値ｙn は、その値から硬判定値ｘn に変換される。この硬判定値ｘn と受信信号ｒn 、１時刻前の推定伝送路特性ｇ0,n-1 、ｇ1,n-1 、・・・、ｇL,n-1 によって、（５６）式のアルゴリズム（ＬＭＳアルゴリズム）で推定伝送路特性を更新する。
ｇi,n ＝ｇi,n-1 ＋α（ｒn −Σ ｇj,n-1 ・ｘn-j ） (56)
ただし、ｉ＝０，・・・，Ｌ である。総和Σはｊ＝０からＬまでとる。
ここで、αは更新アルゴリズムのステップサイズである。この更新アルゴリズムにおけるｇの初期値は、伝送路特性推定回路１２が出力する推定伝送路特性をそのまま用いる。
【０１３２】
枝メトリック作成回路１３−１〜１３−（２Ｎ）、ＡＣＳ回路１４−１〜１４−Ｎ、共有メモリ１５、軟判定値作成回路１６は発明の実施の形態１と同様に動作する。
【０１３３】
発明の実施の形態２は、発明の実施の形態１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長Ｌよりも大きくとることにより従来例よりも精度の高い軟判定値を得ることができる。
さらに、伝送路特性が高速に変動する場合、発明の実施の形態２は推定伝送路特性を逐次更新することによって、従来例よりも精度の高い軟判定値を計算できる。
【０１３４】
また、発明の実施の形態２では１シンボルごとに推定伝送路特性を更新していたが、数シンボルごとに推定伝送路特性更新することによって処理量を減らすことができる。
さらに、推定伝送路更新回路内の推定伝送路特性は１シンボルごとに更新し、枝メトリック作成回路に出力する推定伝送路特性だけを数シンボルごとに更新することによって、推定伝送路を更新するために増える処理量を少なくすることができる。
【０１３５】
また、発明の実施の形態２では推定伝送路特性の更新にＬＭＳアルゴリズムを用いたが他のアルゴリズムで更新することもできる。
また、発明の実施の形態２はＡＣＳ処理の結果である生き残りパスメトリック（ステートに対応する）によってを軟判定値を計算するが、従来例はＡＣＳ処理の途中で結果であるパスメトリック（枝に対応する）によってを軟判定値を計算する。このため発明の実施の形態２は、枝メトリックの計算とＡＣＳ処理を一括して高速計算できるようなＤＳＰにおいて、従来例よりも簡単に構成することができる。
【０１３６】
さらに、発明の実施の形態２は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１３７】
発明の実施の形態３
この発明の実施の形態３について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述した発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１３８】
図１２は、この発明の軟判定装置の発明の実施の形態を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１１３−１〜１１３−（２Ｍ）は（２Ｍ）個（Ｍ＝２L ）の枝メトリック作成回路、１１４−１〜１１４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１１６は軟判定値作成回路、１７は軟判定値出力端子である。
【０１３９】
図１３は、図１２におけるＡＣＳ回路１１４−１の詳細なブロック図である。同図において、１２１は枝メトリック入力端子、１２２−１、１２２−２は１時刻過去の生き残りパスメトリック入力端子、１２３−１、１２３−２は加算回路、１２４は比較・選択回路、１２５は生き残りパスメトリック出力端子、１２６−１、１２６−２はパスメトリック出力端子である。
【０１４０】
図１４は、図１２における軟判定値作成回路１１６の詳細なブロックである。同図において、１３１−１〜１３１−Ｎ及び１３２−１〜１３２−Ｎはパスメトリック入力端子、１３３−１、１３３−２は最小値選択回路、１３４は減算回路である。
【０１４１】
次に、発明の実施の形態３の軟判定装置の動作について図１２を用いて説明する。ただし、受信信号は、伝送路特性推定を行うことを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１４２】
まず、動作の概要について説明し、その後に具体的処理内容について式を用いて説明する。
【０１４３】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。
２Ｍ個の枝メトリック作成回路１１３−１〜１１３−（２Ｍ）は、受信信号入力端子１１からの受信信号と伝送路特性推定回路１２が出力する推定伝送路特性を受けて、各枝に対応した送信系列の部分系列に基づいて枝メトリックを出力する。
【０１４４】
ＡＣＳ回路１１４−１は、ＡＣＳ回路１１４−１に対応するステートに繋がる枝に対応する枝メトリックを出力する枝メトリック作成回路１１３−１より出力される枝メトリックと、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックを受けて、加算処理によって計算されるパスメトリック、及び、ＡＣＳ処理によって計算される現時刻の生き残りパスメトリックを出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
【０１４５】
共有メモリ１５はＡＣＳ回路１１４−１〜１１４−Ｎが出力する現時刻の生き残りパスメトリックを受けて、１時刻過去の生き残りパスメトリックを更新する。
【０１４６】
軟判定値作成回路１１６はＡＣＳ回路１１４−１〜１１４−Ｎが出力するパスメトリックを受けて、軟判定値を計算して、軟判定値出力端子１７から軟判定値を出力する。
【０１４７】
ＡＣＳ回路１１４−１の動作について図１３を用いて説明する。
枝メトリック入力端子１２１は、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝に対応した枝メトリックを出力する枝メトリック作成回路１１３−１より枝メトリックを受ける。
【０１４８】
生き残りパスメトリック入力端子１２２−１、１２２−２は、ＡＣＳ回路１１４−１に対応するステートに繋がる２つの枝によって結ばれる１時刻過去のステートに対応した生き残りパスメトリックを共有メモリ１５から入力する。
加算回路１２３−１、１２３−２は、枝メトリック入力端子１２１より入力される枝メトリックと生き残りパスメトリック入力端子１２２−１、１２２−２より入力される生き残りパスメトリックの和をそれぞれ計算する。
【０１４９】
パスメトリック出力端子１２６−１、１２６−２は、加算回路１２３−１、１２３−２から出力される和をそれぞれ出力する。比較・ 選択回路１２４は、加算回路１２３−１、１２３−２から出力される和を受けて、２つの和を比較する。そして、小さい方を現時刻の生き残りパスメトリックとして、生き残りパスメトリック出力端子１２５から出力する。
【０１５０】
軟判定値作成回路１１６の動作について図１４を用いて説明する。
パスメトリック入力端子１３１−１〜１３１−Ｎは、枝によって決定される送信系列の最も過去の送信信号が０である枝に対応したパスメトリックを受ける。一方、パスメトリック入力端子１３２−１〜１３２−Ｎは、枝によって決定される送信系列の最も過去の送信信号が１である枝に対応したパスメトリックを受ける。
【０１５１】
最小値選択回路１３３−１は、パスメトリック入力端子１３１−１〜１３１−Ｎからのパスメトリックを受けて、その中で最小のパスメトリックを選択して出力する。最小値選択回路１３３−２は、パスメトリック入力端子１３２−１〜１３２−Ｎからのパスメトリックを受けて、その中で最小のパスメトリックを選択して出力する。
【０１５２】
減算回路１３４は最小値選択回路１３３−１の出力から最小値選択回路１３３−２の出力を減算し、この差を軟判定値として軟判定値出力端子１５から出力する。
【０１５３】
発明の実施の形態３の具体的な動作について図１２を用いて説明する。なお、Ｌ＝２、Ｖ＝４、Ｍ＝２L ＝４、Ｎ＝２V ＝１６とする。
枝メトリック作成回路１１３−１〜１１３−８は、枝Ｓn-1 ／Ｓn によって決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中の右（未来側）から３シンボルＩn-2 、Ｉn-1 、Ｉn の組み合わせに対応して設けられる。枝メトリック作成回路１１３は、受信信号ｒn 、推定伝送路特性ｇ0 、ｇ1 、ｇ2 を受けて、各枝メトリック作成回路に対応した送信系列の候補Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（５７）式によって枝メトリックを計算する。
Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］
＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (57)
【０１５４】
ここで、枝Ｓn-1 ／Ｓn ＝Ｉn-4 Ｉn-3 Ｉn-2 Ｉn-1 Ｉn という表現をしてきたが、（５７）式の枝メトリックはＩn-4 、Ｉn-3 に依存することなく一意的に決定できるので、ＸＸＩn-2 Ｉn-1 Ｉn と表現する。Ｘは任意の送信信号を意味している。
【０１５５】
なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送信信号の候補Ｉn-2 Ｉn-1 Ｉn より計算されるレプリカ、すなわち（５７）式の（）内は常に一定なので、この値をメモリに記憶しておき、推定伝送路特性が更新されたときだけレプリカを更新するように構成することもできる。
【０１５６】
次に、ＡＣＳ作成回路１１４−１〜１１４−１６はそれぞれステートＳn に対応して設けられている。ＡＣＳ作成回路１１４−１〜１１４−１６は、ステートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及び枝Ｓ1 n-1 ／Ｓn の両者に対応した枝メトリックを出力する枝メトリック作成回路１１３が出力する枝メトリックＥn ［ＸＸＩn-2 Ｉn-1 Ｉn ］と、共有メモリ１５が出力する１時刻過去のステートＳ0 n-1及びＳ1 n-1にそれぞれ対応した生き残りパスメトリックＦn ［Ｓ0 n-1］及びＦn ［Ｓ1 n-1］を受けて、（５８）、（５９）式に示す加算処理によって現時刻のパスメトリックを計算する。
そして、ＡＣＳ作成回路１１４−１〜１１４−１６は、パスメトリックＦn ［Ｓ0 n-1／Ｓn ］とＦn ［Ｓ1 n-1／Ｓn ］をパスメトリック出力端子１２６−１，１２６−２から出力するとともに、これら２つのパスメトリックを比較して小さい方をステートＳn に対応する生き残りパスメトリックＦn ［Ｓn ］として出力する。
【０１５８】
例えば、ステート１０１１に対応するＡＣＳ回路１１４は、枝メトリックＥn ［ＸＸ０１１］と、１時刻過去のステート０１０１とステート１１０１に対応する生き残りパスメトリックＦn-1 ［０１０１］とＦn-1 ［１１０１］を入力し、枝０１０１１と枝１１０１１に対応するパスメトリックを（６０）、（６１）式によって計算する。
Ｆn ［０１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［０１０１］ (60)
Ｆn ［１１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［１１０１］ (61)
【０１５９】
ＡＣＳ回路１１４はパスメトリックＦn ［０１０１１］とＦn ［１１０１１］を比較し、小さい方をステート１０１１に対応する生き残りパスメトリックＦn ［１０１１］とする。
【０１６０】
軟判定値作成回路１１６は、ＡＣＳ回路１１４−１〜１１４−１６から出力されるパスメトリックを受けて（６２）式によって軟判定値ｙn-4 を計算する。
ここで、第１項は、枝Ｓn-1 ／Ｓn によって決定される送信系列Ｉn-4 、Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-4 ＝０となるステートに対応するパスメトリックの中で最小のパスメトリックを計算している。第２項は、Ｉn-4 ＝１となるステートに対応するパスメトリックの中で最小のパスメトリックを計算している。
【０１６２】
発明の実施の形態３は、発明の実施の形態１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長Ｌよりも大きくとることにより従来例よりも精度の高い軟判定値を得ることができる。また、同じ値を出力する枝メトリック作成回路を共有することにより、回路規模の増加を抑えつつ、トレリスのメモリ長Ｖを拡大できる。
【０１６３】
また、発明の実施の形態３は、発明の実施の形態２のように推定伝送路特性を更新するようにして、伝送路特性の変動が激しい場合でも精度の高い軟判定値を得ることができる。
【０１６４】
さらに、発明の実施の形態３は送信信号の取り得る数Ｕ＝２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１６５】
発明の実施の形態４
この発明の実施の形態４について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述の発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１６６】
図１５はこの発明の実施の形態４を示すブロック図である。同図において、１１は受信信号入力端子、１２は伝送路特性推定回路、１４１は伝送路特性推定回路１２による伝送路特性の推定値に基づき符号間干渉（ＩＳＩ）を有する伝送路のメモリ長を推定するメモリ長推定回路、１４３−１〜１４３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において２Ｎ個の枝それぞれに対応して設けられる枝メトリック作成回路、１４−１〜１４−Ｎはメモリ長をＶとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１５は共有メモリ、１６は軟判定値作成回路、１４４はメモリ長推定回路１４１により制御され、メモリ長推定回路１４１の推定結果に基づきＦＩＲフィルタのタップ係数のシフト量に対応して軟判定値を遅延させる遅延回路、１７は軟判定値出力端子である。
【０１６７】
図１６は、図１５におけるメモリ長推定回路１４１の詳細なブロック図である。図１６において、１５１は推定伝送路特性入力端子、１５２−１〜
１５２−（Ｌ＋１）は伝送路特性ｇi を２乗する２乗回路、１５３は２乗回路１５２−１〜１５２−（Ｌ＋１）の出力の総和を求める加算回路、１５６は加算回路１５３の出力に対して定数αを乗算してしきい値Ｑを出力する乗算回路、１５４−１〜１５４−（Ｌ＋１）は乗算回路１５６の出力と２乗回路１５２−１〜１５２−（Ｌ＋１）の出力とをそれぞれ比較する比較回路、１５５はしきい値Ｑよりも大きい伝送路特性ｇi （正確にはｇi の２乗）となるすべてのタップ係数ｇi が含まれるようにタップ数を決定するとともに、タップ係数をシフトすることにより補正を行う推定伝送路特性補正回路、１５７は推定された伝送路特性の推定伝送路特性出力端子、１５８は推定伝送路特性補正回路１５５のシフト量が遅延量として出力するための判定値遅延量出力端子である。
【０１６８】
図１７は、図１５における枝メトリック作成回路１４３−１の詳細なブロック図である。図１７において、１１は受信信号入力端子、１６１は推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１）は乗算回路、２３はメモリ、１６２−１〜１６２−Ｌは乗算回路２２−２〜２２−（Ｌ＋１）にそれぞれ設けられ、メモリ長推定回路１４１の出力に基づき乗算回路２２−２〜２２−（Ｌ＋１）の出力をオン／オフする切り替えスイッチ、２４は乗算回路２２−１及び切り替えスイッチ１６２−１〜１６２−Ｌの出力の総和を求める加算回路、２５は減算回路、２６は２乗回路、２７は枝メトリック出力端子である。
【０１６９】
次に、発明の実施の形態４の軟判定装置の動作について図１５を用いて説明する。ただし、受信信号は、伝送路特性を推定することを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１７０】
まず、動作の概要について説明し、その後に具体的処理内容について式を用いて説明する。
【０１７１】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。メモリ長推定回路１４１は伝送路特性推定回路１２より出力される伝送路特性に基づき伝送路の推定メモリ長を推定し、伝送路の推定メモリ長と受信に関する情報を含む推定伝送路特性と判定値の遅延量を出力する。
【０１７２】
（２Ｎ) 個の枝メトリック作成回路１４３−１〜１４３−（２Ｎ）は、受信信号とメモリ長推定回路１４１が出力する伝送路の推定メモリ長に関する情報を含む推定伝送路特性を受けて、各枝に対応した送信系列に基づいて枝メトリックを出力する。
【０１７３】
ＡＣＳ回路１４−１は、ＡＣＳ回路１４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応して共有メモリ１５より出力される１時刻過去の生き残りパスメトリックをそれぞれ受けて、ＡＣＳ処理を行い現時刻の生き残りパスメトリックを出力する。他のＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
【０１７４】
共有メモリ１５はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを入力し、１時刻過去の生き残りパスメトリックを更新する。
軟判定値作成回路１６はＡＣＳ回路１４−１〜１４−Ｎが出力する現時刻の生き残りパスメトリックを入力し、軟判定処理を行い、軟判定値を出力する。
【０１７５】
遅延回路１４４は、メモリ長推定回路１４１により出力される判定値の遅延量に基づき軟判定値作成回路により出力される軟判定値を遅延させる。この遅延された軟判定値は軟判定値出力端子１７から出力される。
【０１７６】
メモリ長推定回路１４１の動作について図１６を用いて説明する。２乗回路１５２−１〜１５２−（Ｌ＋１）は、伝送路特性推定回路１２より出力される各タップ係数（推定伝送路特性）の２乗を計算する。
加算回路１５３は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値の総和を計算する。
乗算回路１５６は、加算回路１５３より出力される総和をα倍する。
比較回路１５４−１〜１５４−（Ｌ＋１）は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値と乗算回路１５６より出力される乗算結果とを比較する。
【０１７７】
推定伝送路補正回路１５５は、推定伝送路特性入力端子１５１から受けた推定伝送路特性と比較回路１５４−１〜１５４−（Ｌ＋１）より出力される比較結果に基づいて、推定伝送路特性の補正を行い、補正した結果（タップ係数及びタップ数に関する情報）を推定伝送路特性出力端子１５６より出力する。
【０１７８】
枝メトリック作成回路１４３−１の動作について図１８を用いて説明する。
乗算回路２２−１〜２２−（Ｌ＋１）は、推定伝送路特性入力端子１６１より受けた推定伝送路特性（タップ係数）と、メモリ２３に記憶されている枝メトリック作成回路１４３−１に対応した枝によって決定される送信系列の候補の一部、すなわち枝によって決定される（Ｖ＋１）シンボルの送信信号の中で最も新しい（Ｌ＋１）シンボルの送信信号との積をそれぞれ計算する。ただし、メモリ長推定回路１４２より出力される推定伝送路特性（タップ数）によって、切り替えスイッチ１６２−１〜１６２−Ｌが制御される。
【０１７９】
加算回路２４は、切り替えスイッチ１６２−１〜１６２−Ｌを経由して乗算回路２２−１〜２２−（Ｌ＋１）から出力される乗算結果を受けて、その総和を計算する。
減算回路２５は、加算回路２４から出力される総和と受信信号入力端子１１から入力された受信信号との差を計算する。
２乗回路２６は、減算回路２５から出力される差の２乗を計算し、その結果を枝メトリックとして枝メトリック出力端子２７から出力する。
【０１８０】
さらに、発明の実施の形態４の具体的な動作について図１５〜１７を用いて説明する。なお、Ｖ＝４、Ｌ＝３、Ｎ＝２V ＝１６とする。
図１６において、比較回路１５４−１〜１５４−４は、伝送路特性推定回路１２が推定したタップ係数（推定伝送路特性）ｇ0 、ｇ1 、ｇ2 、ｇ3 を受けて、下記の（６３）式のしきい値Ｑとタップ係数ｇi の絶対値の２乗（ただしｉ＝０，１，２，３）とをそれぞれ比較する。
推定伝送路特性補正回路１５５は、｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇi が全て含まれるようにタップ数を決定し、｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないようにタップ係数をシフトさせる。このときのシフト量が判定値の遅延量となる。推定伝送路特性補正回路１５５は、シフトしたタップ係数及び有効なタップ数を推定伝送路特性として枝メトリック作成回路１４３−１〜１４３−３２に対し出力するとともに、判定値の遅延量を遅延回路１４４に対し出力する。
【０１８２】
推定伝送路特性の補正の例を図１８に示す。伝送路特性推定回路１２で推定されたタップ係数の中でｇ1 とｇ3 が｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるので、ｇ1 、ｇ2 及びｇ3 が有効なタップ係数である。｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないように、ｇ1 、ｇ2 及びｇ3 はそれぞれｇ'0、ｇ'1及びｇ'2にシフトされる。このときタップ係数は１シンボルだけシフトされたので、判定値の遅延量は１シンボルとなる。
【０１８３】
枝メトリック作成回路１４３−１〜１４３−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられている。これら枝メトリック作成回路１４３は、受信信号ｒn 、タップ係数ｇ'0、ｇ'1、ｇ'2、ｇ'3、及び有効タップ数（Ｌa ＋１）を受けて、各枝メトリック作成回路１４３が保有している送信信号の候補Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn に基づいて、（６４）式によって枝メトリックを計算する。
Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −Σ ｇ'i・Ｉn-i ）｝2 (64)
ただし、総和Σはｉ＝０，・・・，Ｌa についてとる。
【０１８４】
ＡＣＳ回路１４−１〜１４−Ｎ、共有メモリ１５及び軟判定値作成回路は、上述の他の発明の実施の形態の場合と同様に動作する。
遅延回路１４４はメモリ長推定回路１４１におけるタップ係数のシフト量だけ軟判定値ｙn を遅延させる。なお、枝メトリック作成回路１４３が保有する送信信号の候補Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn は、タップ係数のシフト量に応じてＩn-D-3 、Ｉn-D-2 、Ｉn-D-1 、Ｉn-D となるが、この系列は時間に依らず一定なので、上述の説明においては、時刻（ｎ−Ｄ）のところを時刻ｎとしている。
【０１８５】
発明の実施の形態４の軟判定装置は、推定伝送路特性のメモリ長Ｌを変化させることにより、実際の伝送路のメモリ長が変化するような場合においても追従することが可能であり、精度の高い軟判定値を得ることができる。
【０１８６】
なお、発明の実施の形態４において、メモリ長推定回路１４１は伝送路のメモリ長Ｌを推定したが、同様にトレリスのメモリ長Ｖについても推定し、この推定値に基づいて不要なＡＣＳ回路を停止させることによって、装置の平均処理量を削減できる。
また、発明の実施の形態４の軟判定装置は、発明の実施の形態３のように伝送路の推定メモリ長に基づいて、同じ値を出力する枝メトリック作成回路を停止させることによって、装置の平均処理量が削減できる。
【０１８７】
また、推定伝送路特性補正回路１５５において、｛ＡＢＳ（ｇ'i）｝2 ≦Ｑとなるタップ係数を強制的にｇi ＝０とするように推定伝送路特性を補正することもできる。例えば、図２２の推定伝送路特性補正回路の出力において、｛ＡＢＳ（ｇ'1）｝2 ≦Ｑとなるのでｇ' 1 ＝０とする。
また、推定伝送路特性補正回路１５５において、有効でないタップ係数（｛ＡＢＳ（ｇ'i）｝2 ≦Ｑとなるタップ係数）を０にすることにより、枝メトリック作成回路１４３−１〜１４３−（２Ｎ）の切り替えスイッチを省くことができる。
【０１８８】
また、発明の実施の形態４の軟判定装置は、発明の実施の形態２のように推定伝送路特性を逐次更新するようにして、伝送路特性の変動が激しい場合でもこれに追従可能とし、精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態４の軟判定装置は送信信号の取り得る数Ｕを２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とそのレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０１８９】
発明の実施の形態５
この発明の実施の形態５について説明する。ただし、本発明の実施の形態は送信信号が０または１の２値をとる場合の構成例である。なお、図において上述の発明の実施の形態と同一の符号を付した構成要素は、同一または相当のものである。
【０１９０】
図１９はこの発明の軟判定装置の発明の実施の形態を示すブロック図である。図１９において、１１は受信信号入力端子、１２は伝送路特性推定回路、１４３−１〜１４３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において（２Ｎ）個の枝それぞれに対応して設けられる枝メトリック作成回路、１７１はメモリ長推定回路、１７２は伝送路特性推定回路１２からの推定伝送路特性及び受信信号入力端子１１からの受信信号に基づき誤差を推定し、推定誤差値をメモリ長推定回路１７１及び軟判定値作成回路１７６に対し出力する推定誤差検出回路、１７４−１〜１７４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２V ）個のステートそれぞれに対応して設けられるＡＣＳ回路、１７５は共有メモリ、１７６は軟判定値作成回路、１４４は遅延回路、１７は軟判定値出力端子、１７８は硬判定値作成回路、１７９は硬判定値出力端子である。
【０１９１】
図２０は、図１９におけるメモリ長推定回路１７１の詳細なブロック図である。図２０において、１５１は推定伝送路特性入力端子、１５２−１〜１５２−（Ｌ＋１）は推定伝送路特性をそれぞれ２乗する２乗回路、１５４−１〜１５４−（Ｌ＋１）は２乗回路１５２−１〜１５２−（Ｌ＋１）の出力と乗算回路１５６の出力とをそれぞれ比較する比較回路、１５５は比較回路１５４−１〜１５４−（Ｌ＋１）の出力及び推定伝送路特性に基づき伝送路を補正するための推定伝送路特性補正回路、１５６は推定誤差電力入力端子１８１からの推定誤差電力に対し定数αを乗算する乗算回路、１５７は推定伝送路特性補正回路１５５に接続された推定伝送路特性出力端子、１５８は推定伝送路特性補正回路１５５に接続された判定値遅延量出力端子、１８１は推定誤差検出回路１７２からの推定誤差電力を受ける推定誤差電力入力端子である。
【０１９２】
図２１は、図１９における軟判定値作成回路１７６の詳細なブロック図である。図２１において、４１−１〜４１−（Ｎ／２）及び４２−１〜４２−（Ｎ／２）は生き残りパスメトリック入力端子、４３−１、４３−２は最小値選択回路、４４は減算回路、１８１は推定誤差電力入力端子、１９２は減算回路４４の出力を端子１８１からの推定誤差電力値で除して軟判定値ｙn を出力する除算回路、１９７は除算回路１９２に接続された判定値出力端子である。
【０１９３】
次に発明の実施の形態５の軟判定装置の動作について図１８を用いて説明する。ただし、受信信号は、伝送路特性を推定することを目的としたトレーニング信号と、情報を伝送することを目的とした情報信号とから構成され、トレーニング信号は軟判定装置側で既知であるとする。これ以降、受信信号の情報信号部分を受信信号と呼び、受信信号のトレーニング信号部分をトレーニング信号と呼ぶ。
【０１９４】
伝送路特性推定回路１２は、トレーニング信号とトレーニング信号の既知情報に基づいて伝送路特性を推定する。
推定誤差検出回路１７２は、受信信号と伝送路特性推定回路１２より出力される推定伝送路特性を受けて、推定誤差電力を推定し、その推定値を出力する。
メモリ長推定回路１７１は、伝送路特性推定回路１２が出力する伝送路特性と推定誤差検出回路１７２が出力する推定誤差電力を受けて、伝送路のメモリ長を推定するとともに、伝送路の推定メモリ長に関する情報を含む推定伝送路特性と判定値の遅延量を出力する。
【０１９５】
（２Ｎ) 個の枝メトリック作成回路１７３−１〜１７３−（２Ｎ）は、それぞれ、受信信号とメモリ長推定回路１７１が出力する推定伝送路特性のメモリ長に関する情報を含む推定伝送路特性を受けて、各枝に対応した送信系列に基づいて枝メトリックを出力する。
ＡＣＳ回路１７４−１は、ＡＣＳ回路１７４−１に対応するステートに繋がる２つの枝に対応した２系統の枝メトリック作成回路が出力する枝メトリックと、その２つの枝によって結ばれる１時刻過去のステートに対応し共有メモリ１７５より出力される１時刻過去の生き残りパス及び生き残りパスメトリックを受けて、ＡＣＳ処理を行い現時刻の生き残りパス及び生き残りパスメトリックを出力する。他のＡＣＳ回路１７４−２〜１７４−Ｎも同様に動作する。
【０１９６】
共有メモリ１７５は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパス及び生き残りパスメトリックを受けて、１時刻過去の生き残りパス及び生き残りパスメトリックを更新する。
軟判定値作成回路１７６は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパスメトリックと推定誤差検出回路１７２より出力される推定誤差電力を受けて、軟判定値計算を行い、軟判定値を出力する。
【０１９７】
遅延回路１４４は、メモリ長推定回路１７１により出力される判定値の遅延量と軟判定値作成回路１７６により出力される軟判定値を受けて、この軟判定値を判定値の遅延量だけ遅延させた後、軟判定値出力端子１７から出力する。
硬判定値作成回路１７８は、ＡＣＳ回路１７４−１〜１７４−Ｎが出力する現時刻の生き残りパス及び生き残りパスメトリックとメモリ長推定回路１７１により出力される判定値の遅延量を受けて、この判定値の遅延量を考慮して送信系列を推定しながら硬判定値を硬判定値出力端子１７９より出力する。
【０１９８】
メモリ長推定回路１７１の動作について図２０を用いて説明する。２乗回路１５２−１〜１５２−（Ｌ＋１）は、伝送路特性推定回路１２より出力される各タップ係数（推定伝送路特性）の２乗を計算する。
乗算回路１５６は、推定誤差電力入力端子１８１より入力された推定誤差電力をα倍する。
【０１９９】
比較回路１５４−１〜１５４−（Ｌ＋１）は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力される値と乗算回路１５６より出力される乗算結果とを比較する。
推定伝送路補正回路１５５は、推定伝送路特性入力端子１５１から入力された推定伝送路特性と比較回路１５４−１〜１５４−（Ｌ＋１）より出力される比較結果に基づいて、推定伝送路特性の補正を行い、補正した結果（タップ係数及びタップ数に関する情報）を推定伝送路特性出力端子１５７より出力する。
【０２００】
軟判定値作成回路１７６の動作について図２１を用いて説明する。生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）は、ステートを構成する最も過去の送信信号が０であるステートに対応したＡＣＳ回路から出力される生き残りパスメトリックが入力される。一方、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）は、ステートを構成する最も過去の送信信号が１であるステートに対応したＡＣＳ回路から出力される生き残りパスが入力される。
【０２０１】
最小値選択回路４３−１は、生き残りパスメトリック入力端子４１−１〜４１−（Ｎ／２）からの生き残りパスメトリックを受けて、その中で最小の生き残りパスメトリックを出力する。最小値選択回路４３−２は、生き残りパスメトリック入力端子４２−１〜４２−（Ｎ／２）からの生き残りパスメトリックを受けて、その中で最小の生き残りパスメトリックを出力する。
【０２０２】
減算回路４４は、最小値選択回路４３−１の出力から最小値選択回路４３−２の出力を減算する。
除算回路１９２は、減算回路４４より出力される値を、推定誤差電力入力端子１８１からの推定誤差電力で割るとともに、この計算結果を軟判定値として軟判定値出力端子１９７から出力する。
【０２０３】
さらに、発明の実施の形態５の具体的な動作について説明する。なお、Ｖ＝４、Ｌ＝３、Ｎ＝２V ＝１６とする。
伝送路特性推定回路１２は、トレーニング信号ｒ'nとトレーニング信号の既知情報Ｉ'nに基づいてタップ係数（伝送路特性）ｇ0 、ｇ1 、ｇ2 、ｇ3 を推定する。
推定誤差検出回路１７２は、（６５）式によって推定誤差電力を計算する。
ｅ＝Σ｛ＡＢＳ（ｒ'n−Σ ｇi ・Ｉ'n-i）｝2 ／（Ｎtra −２） (65)
ここで、かっこ内の総和Σはｉ＝０，・・・，３についてとる。かっこ外の総和Σはｊ＝３，・・・，Ｎtra についてとる。
なお、推定誤差電力ｅは実際の受信信号と受信信号のレプリカとの平均誤差電力を表わす。
【０２０４】
乗算回路１５６は推定誤差電力ｅをα倍し、しきい値Ｑ（＝α・ ｅ）を計算する。比較回路１５４−１〜１５４−４は、しきい値Ｑとｇi の絶対値の２乗、すなわち｛ＡＢＳ（ｇi ）｝2 （ｉ＝０，１，２，３）とをそれぞれ比較する。
推定伝送路特性補正回路１５５は、｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇi が全て含まれるようにタップ数を決定するとともに、｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないようにタップ係数をシフトさせる。このシフト量が受信信号の遅延量となる。推定伝送路特性補正回路１５５は、シフトしたタップ係数、有効なタップ数及び受信信号の遅延量を推定伝送路特性として枝メトリック作成回路１４３−１〜１４３−３２に出力する。
【０２０５】
硬判定値作成回路１７８は、ＡＣＳ回路１７４−１〜１７４−１６から出力される生き残りパスと生き残りパスメトリック、及びメモリ長推定回路１７１により出力する推定値の遅延量を受けて、生き残りパスメトリックが最大になる生き残りパスに沿った系列を送信系列とし、判定値の遅延量だけ遅延した信号を硬判定値として硬判定値出力端子１７９から出力する。
【０２０６】
軟判定値作成回路１７６は、ＡＣＳ回路１７４−１〜１７４−１６から出力される生き残りパスメトリックを入力し、（６６）式によって軟判定値ｙn-3 を計算する。
ｙn-3 ＝｛ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］）｝／ｅ (66)
【０２０７】
ここで、分子の第１項は、ステートＳn によって決定される送信系列Ｉn-3 、Ｉn-2 、Ｉn-1 、Ｉn の中で最も過去の送信信号Ｉn-3 ＝０となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。分子の第２項は、Ｉn-3 ＝１となるステートに対応する生き残りパスメトリックの中で最小の生き残りパスメトリックを計算している。
【０２０８】
発明の実施の形態５の軟判定装置は、推定誤差電力で軟判定値を正規化しているので、雑音電力が変化するような場合においても、適切な軟判定値を求めることができ、精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態５の軟判定装置は、推定伝送路特性のメモリ長Ｌを変化させることにより、実際の伝送路のメモリ長が変化するような場合においても、精度の高い軟判定値を得ることができる。
【０２０９】
また、発明の実施の形態５の軟判定装置において、メモリ長推定回路１４１は推定伝送路特性のメモリ長Ｌを推定したが、トレリスのメモリ長Ｖについても推定し、この推定値に基づいて不要なＡＣＳ回路を停止することによって、装置の平均処理量を削減できる。
さらに、発明の実施の形態５の軟判定装置は、発明の実施の形態３のように伝送路の推定メモリ長に基づいて、同じ値を出力する枝メトリック作成回路を停止することによって、装置の平均処理量が削減できる。
【０２１０】
また、発明の実施の形態５の軟判定装置は、発明の実施の形態２のように推定伝送路特性を逐次更新するようにして、伝送路特性の変動が激しい場合でも精度の高い軟判定値を得ることができる。
さらに、発明の実施の形態５の軟判定装置は送信信号の取り得る数Ｕ＝２としたが、２より大きい場合についても容易に拡張でき、取り得る値についても０と１ではなく−１と１の組み合わせの方が実用的である。また、枝メトリックとして受信信号とレプリカの２乗誤差に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算において最小値を選択する代わりに最大値を選択するようにして修正することもできる。
【０２１１】
軟判定値から計算した硬判定値は、最尤系列推定によって判定した硬判定値より誤り率が悪くなる。このため、畳込み符号化した信号と符号化しない信号を組み合わせて送信するようなシステムにおいて、硬判定値を軟判定した結果から計算すると符号化しない信号の誤り率が悪くなる。発明の実施の形態５の軟判定装置は、軟判定値の計算と同時に最尤系列推定に基づいた硬判定を行うので、上述のシステムにおいて符号化しない信号の誤り率を改善することができる。
【０２１２】
【発明の効果】
以上のように、この第１または第２の発明によれば、軟判定値をパスメトリックではなく、生き残りパスメトリックに基づいて求めるので、各ステートに対応する加算比較選択処理（ＡＣＳ処理）を同時に行うことができる。ディジタル信号処理プロセッサ（ＤＳＰ）を用いた場合、回路規模が小さくなる。
【０２１３】
また、第３の発明によれば、僅かな回路の追加により、軟判定値に加えて、軟判定値から計算した硬判定した場合よりも誤り率特性の良い硬判定値を得ることができる。
【０２１４】
また、第４または第５の発明によれば、ステートに対応する受信符号の長さＶを伝送路のメモリ長Ｌよりも長くしたので、精度の高い軟判定値を得ることができる。
【０２１５】
また、第６の発明によれば、僅かな回路の追加により、軟判定値に加えて、軟判定値から計算した硬判定した場合よりも誤り率特性の良い硬判定値を得ることができる。
【０２１６】
また、第７の発明によれば、メモリ長推定手段の推定結果に基づき最適な推定伝送路のメモリ長Ｌを選択して枝メトリックを算出するので、誤差の発生を抑制できる。たとえば、枝メトリック作成手段をＦＩＲフィルタで構成する場合、そのタップ数を必要最小限とすることができる。したがって、タップが多すぎることに起因する推定誤差を抑圧できる。これにより伝送路のメモリ長が変化するような環境において精度の高い軟判定値を得ることができる。
【０２１７】
また、第８の発明によれば、伝送路特性の変動に追随できるように推定伝送路特性が修正されるので、伝送路特性が変化するような環境においても精度の高い軟判定値を得ることができる。
【０２１８】
また、第９の発明によれば、推定誤差電力で軟判定値を修正するので、雑音電力が変動するような環境においても、精度の高い軟判定値を得ることができる。
【０２１９】
また、第１０の発明によれば、推定誤差電力に基づき伝送路特性の変動に追随できるように推定伝送路特性が修正されるので、伝送路特性のメモリ長が変化するような環境においても精度の高い軟判定値を得ることができる。
【０２２０】
また、第１１の発明によれば、伝送路特性の変動に追随するように、受信信号及び生き残りパスによって推定伝送路特性を逐次更新するので、伝送路特性が高速に変化するような環境においても精度の高い軟判定値を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１のデータ伝送装置のブロック図である。
【図２】 この発明の実施の形態１の軟判定装置のブロック図である。
【図３】 この発明の実施の形態１の軟判定装置の枝メトリック作成回路のブロック図である。
【図４】 この発明の実施の形態１の軟判定装置のＡＣＳ回路のブロック図である。
【図５】 この発明の実施の形態１の軟判定装置の軟判定値作成回路のブロック図である。
【図６】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝４である。
【図７】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝２である。
【図８】 この発明の実施の形態１の軟判定方法と比較するための、従来の軟判定方法のトレリス図である。ただしＶ＝Ｌ＝２である。
【図９】 この発明の実施の形態１の軟判定方法を説明するためのトレリス図である。ただしＶ＝２である。
【図１０】 この発明の実施の形態１のデータ伝送装置のビット誤り率ＢＥＲとキャリア対雑音比Ｃ／Ｎとの関係を示すグラフである。このグラフは計算機シミュレーションにより得られたものである。このグラフには比較のために従来のデータ伝送装置についてもプロットしてある。
【図１１】 この発明の実施の形態２の軟判定装置のブロック図である。
【図１２】 この発明の実施の形態３の軟判定装置のブロック図である。
【図１３】 この発明の実施の形態３の軟判定装置のＡＣＳ回路のブロック図である。
【図１４】 この発明の実施の形態３の軟判定装置の軟判定値作成回路のブロック図である。
【図１５】 この発明の実施の形態４の軟判定装置のブロック図である。
【図１６】 この発明の実施の形態４の軟判定装置のメモリ長推定回路のブロック図である。
【図１７】 この発明の実施の形態４の軟判定装置の枝メトリック作成回路のブロック図である。
【図１８】 この発明の実施の形態４の軟判定装置のメモリ長推定回路による軟判定値の遅延動作の説明図である。
【図１９】 この発明の実施の形態５の軟判定装置のブロック図である。
【図２０】 この発明の実施の形態５の軟判定装置のメモリ長推定回路のブロック図である。
【図２１】 この発明の実施の形態５の軟判定装置の軟判定値作成回路のブロック図である。
【図２２】 ＦＩＲフィルタのブロック図である。
【図２３】 伝送路のモデル図である。
【図２４】 Ｖ＝２のときのトレリス図である。
【図２５】 従来の最尤系列推定を説明するためのトレリス図である。ただしＶ＝２である。
【図２６】 図２５のトレリス図に対応したステート遷移の説明図。
【図２７】 従来の軟判定装置のブロック図である。
【図２８】 従来の軟判定装置のＡＣＳ回路のブロック図である。
【図２９】 従来の軟判定装置の原理を説明するためのトレリス図及びステート遷移図である。ただしＶ＝２である。
【符号の説明】
１１ 受信信号入力端子、１２ 伝送路特性推定回路、１３−１〜１３−（２Ｎ） 枝メトリック作成回路、１４−１〜１４−Ｎ ＡＣＳ回路、１５ 共有メモリ、１６ 軟判定値作成回路、１７ 軟判定値出力端子、２１ 推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋１） 乗算回路、２３ メモリ、２４ 加算回路、２５ 減算回路、２６ ２乗回路、２７ 枝メトリック出力端子、３１−１、３１−２ 枝メトリック入力端子、３２−１、３２−２ １時刻過去の生き残りパスメトリック入力端子、３３−１、３３−２ 加算回路、３４ 比較・ 選択回路、３５ 生き残りパスメトリック出力端子、４１−１〜４１−（Ｎ／２）生き残りパスメトリック入力端子、４２−１〜４２−（Ｎ／２） 生き残りパスメトリック入力端子、４３−１、４３−２ 最小値選択回路、４４ 減算回路、１０１ 切り替えスイッチ、１０２ 推定伝送路特性更新回路、１１３−１〜１１３−（２Ｍ） 枝メトリック作成回路、１１４−１〜１１４−Ｎ ＡＣＳ回路、１１６ 軟判定値作成回路、１２１ 枝メトリック入力端子、１２２−１、１２２−２ １時刻過去の生き残りパスメトリック入力端子、１２３−１、１２３−２ 加算回路、１２４ 比較・ 選択回路、１２５ 生き残りパスメトリック出力端子、１２６−１、１２６−２ パスメトリック出力端子、１３１−１〜１３１−Ｎ パスメトリック入力端子、１３２−１〜１３２−Ｎ パスメトリック入力端子、１３３−１、１３３−２ 最小値選択回路、１３４ 減算回路、１４１ メモリ長性推定回路、１４３−１〜１４３−（２Ｎ） 枝メトリック作成回路、１４４ 遅延回路、１５１ 推定伝送路特性入力端子、１５２−１〜１５２−（Ｌ＋１） ２乗回路、１５３ 加算回路、１５４−１〜１５４−（Ｌ＋１）比較回路、１５５ 推定伝送路特性補正回路、１５６ 乗算回路、１５７ 推定伝送路特性出力端子、１５８判定値遅延量出力端子、１６１ 推定伝送路特性入力端子、１６２−１〜１６２−Ｌ 切り替えスイッチ、１７１ メモリ長推定回路、１７２ 推定誤差検出回路、１７４−１〜１７４−Ｎ ＡＣＳ回路、１７５ 共有メモリ、１７６ 軟判定値回路、１７８ 硬判定値作成回路、１７９ 硬判定値出力端子 、１８１ 推定誤差入力端子、１９２ 除算回路、２０１ 受信信号入力端子、２０２ 増幅回路、２０３ Ａ／Ｄ変換器、２０４ 軟判定装置、２０５ 乗算回路、２０６ デインターリーブ回路、２０７ ビタビ復号回路、２０８ 復号データ出力端子。
Claims (7)
- 伝送路を介した受信信号に基づき伝送路特性を推定する伝送路特性推定手段と、
この伝送路特性推定手段の推定伝送路特性と上記受信信号に基づき次のステートに繋がる枝それぞれの枝メトリックを算出する枝メトリック算出手段と、
この枝メトリック算出手段により算出される上記枝メトリックと１時刻過去の生き残りパスメトリックとを加算して現時刻のパスメトリックを算出し、現時刻のステートごとに上記算出された各パスメトリックを比較し、上記ステート中でもっとも小さいパスメトリックを生き残りパスメトリックとして選択する加算比較選択手段と、
この選択された生き残りパスメトリックを記憶し、上記加算比較選択手段が加算をするときに１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、
上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを、各ステートに対応する送信信号の最も過去の送信信号に基づいて分類し、この分類された生き残りパスメトリックに基づき軟判定値を出力する軟判定出力手段と、
上記軟判定値に基づき復号を行う復号回路と、
を備えたデータ伝送装置。 - 加算比較選択手段が、
生き残りパスメトリックを選択し、この生き残りパスメトリックに対応する生き残りパスを出力するように構成するとともに、
上記加算比較選択手段により出力される上記生き残りパス及び上記生き残りパスメトリックを受け、硬判定値を算出する硬判定値作成手段を、
備えたことを特徴とした請求項１に記載のデータ伝送装置。 - ステートを構成する送信信号系列の長さを伝送路のメモリ長よりも長くしたことを特徴とする請求項１又は２に記載のデータ伝送装置。
- 伝送路特性推定手段により出力される推定伝送路特性に基づき伝送路のメモリ長Ｌ及びステートを構成する送信信号の個数Ｖを求めるメモリ長推定手段を備え、
枝メトリック作成手段を、上記メモリ長推定手段の出力に基づき枝メトリックを算出するように構成したことを特徴とする
請求項１又は２に記載のデータ伝送装置。 - 受信信号及び伝送路特性推定手段により出力される推定伝送路特性に基づき推定誤差電力を算出する誤差電力推定手段を備え、
上記軟判定値作成手段を、上記推定誤差電力に基づき軟判定値を補正するように構成したことを特徴とする請求項１、請求項２、請求項４のいずれかに記載のデータ伝送装置。 - 受信信号と軟判定値に基づき推定伝送路特性を逐次更新し、更新した推定伝送路特性を枝メトリック作成回路に出力する伝送路特性更新手段を備えたことを特徴とする請求項１、請求項２、請求項４のいずれかに記載のデータ伝送装置。
- 伝送路を介した受信信号に基づき伝送路特性を推定する伝送路特性推定手段と、
この伝送路特性推定手段の推定伝送路特性と上記受信信号に基づき次のステートに繋がる枝それぞれの枝メトリックを算出する枝メトリック算出手段と、
この枝メトリック算出手段により算出される上記枝メトリックと１時刻過去の生き残りパスメトリックとを加算して現時刻のパスメトリックを算出し、現時刻のステートごとに上記算出された各パスメトリックを比較し、上記ステート中でもっとも小さいパスメトリックを生き残りパスメトリックとして選択する加算比較選択手段と、
この選択された生き残りパスメトリックを記憶し、上記加算比較選択手段が加算をするときに１時刻過去の生き残りパスメトリックとして記憶内容を出力するメモリと、
上記加算比較選択手段が出力する上記ステートごとの上記生き残りパスメトリックを、各ステートに対応する送信信号の最も過去の送信信号に基づいて分類し、この分類された生き残りパスメトリックに基づき軟判定値を出力する軟判定出力手段と、
を備えた軟判定装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27778395A JP3674111B2 (ja) | 1995-10-25 | 1995-10-25 | データ伝送装置 |
| US08/653,279 US5844946A (en) | 1995-10-25 | 1996-05-24 | Soft-decision receiver and decoder for digital communication |
| EP96109130A EP0771079A3 (en) | 1995-10-25 | 1996-06-07 | Data transmission device |
| CA002180311A CA2180311C (en) | 1995-10-25 | 1996-07-02 | Soft-decision receiver and decoder for digital communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27778395A JP3674111B2 (ja) | 1995-10-25 | 1995-10-25 | データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121172A JPH09121172A (ja) | 1997-05-06 |
| JP3674111B2 true JP3674111B2 (ja) | 2005-07-20 |
Family
ID=17588248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27778395A Expired - Fee Related JP3674111B2 (ja) | 1995-10-25 | 1995-10-25 | データ伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5844946A (ja) |
| EP (1) | EP0771079A3 (ja) |
| JP (1) | JP3674111B2 (ja) |
| CA (1) | CA2180311C (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525555B1 (en) * | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
| JP3855361B2 (ja) * | 1997-05-08 | 2006-12-06 | ソニー株式会社 | 情報再生装置および再生方法 |
| US6438180B1 (en) | 1997-05-09 | 2002-08-20 | Carnegie Mellon University | Soft and hard sequence detection in ISI memory channels |
| US6201839B1 (en) * | 1997-05-09 | 2001-03-13 | Carnegie Mellon University | Method and apparatus for correlation-sensitive adaptive sequence detection |
| JP3275780B2 (ja) * | 1997-06-16 | 2002-04-22 | 日本電気株式会社 | 最尤系列推定受信装置 |
| JPH1141115A (ja) * | 1997-07-23 | 1999-02-12 | Mitsubishi Electric Corp | ディジタルデータ復調装置 |
| JP3180761B2 (ja) * | 1997-07-23 | 2001-06-25 | 三菱電機株式会社 | 系列推定方法及び系列推定装置 |
| US6192503B1 (en) * | 1997-08-14 | 2001-02-20 | Ericsson Inc. | Communications system and methods employing selective recursive decording |
| US6222889B1 (en) * | 1998-02-04 | 2001-04-24 | Analog Devices, Inc. | Trellis decoder with soft decision outputs |
| JP3099796B2 (ja) * | 1998-02-19 | 2000-10-16 | 日本電気株式会社 | 自動等化方法及び自動等化器 |
| EP0945989A1 (en) * | 1998-03-12 | 1999-09-29 | Hitachi Micro Systems Europe Limited | Viterbi decoding |
| KR100544555B1 (ko) * | 1998-05-28 | 2006-01-24 | 소니 가부시끼 가이샤 | 길쌈 부호의 연출력 복호 장치 및 연출력 복호 방법 |
| KR100326157B1 (ko) | 1998-12-31 | 2002-07-03 | 윤종용 | 통신시스템에서반복디코더에대한양자화방법 |
| JP3700818B2 (ja) * | 1999-01-21 | 2005-09-28 | Ｎｅｃエンジニアリング株式会社 | 誤り訂正回路 |
| US6760438B1 (en) | 1999-07-01 | 2004-07-06 | Nortel Networks Limited | System and method for Viterbi decoding on encrypted data |
| KR100636512B1 (ko) * | 1999-08-31 | 2006-10-18 | 엘지전자 주식회사 | 비터비 복호기의 가지 메트릭 장치 |
| US6597743B1 (en) * | 1999-12-07 | 2003-07-22 | Ericsson Inc. | Reduced search symbol estimation algorithm |
| US6999521B1 (en) * | 1999-12-23 | 2006-02-14 | Lucent Technologies Inc. | Method and apparatus for shortening the critical path of reduced complexity sequence estimation techniques |
| US6690739B1 (en) | 2000-01-14 | 2004-02-10 | Shou Yee Mui | Method for intersymbol interference compensation |
| JP3776283B2 (ja) * | 2000-03-17 | 2006-05-17 | 三菱電機株式会社 | 復調器、受信機、および通信システム |
| AU5666601A (en) * | 2000-05-11 | 2001-11-26 | Matsushita Electric Industrial Co., Ltd. | Interference canceler apparatus and interference eliminating method |
| US7020185B1 (en) | 2000-11-28 | 2006-03-28 | Lucent Technologies Inc. | Method and apparatus for determining channel conditions in a communication system |
| US6973615B1 (en) * | 2000-12-15 | 2005-12-06 | Conexant Systems, Inc. | System of and method for decoding trellis codes |
| US6865711B2 (en) * | 2000-12-15 | 2005-03-08 | Conexant Systems, Inc. | System of and method for decoding trellis codes |
| TW543301B (en) * | 2000-12-22 | 2003-07-21 | Mediatek Inc | Decoding circuit and method of Vieterbi decoder |
| US6980602B1 (en) * | 2001-01-31 | 2005-12-27 | Comsys Communication & Signal Processing Ltd. | Normalization of equalizer soft output for channels with varying noise power |
| US6823027B2 (en) * | 2001-03-05 | 2004-11-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for enhancing soft-value information |
| US7656959B2 (en) | 2001-04-13 | 2010-02-02 | Agere Systems Inc. | Pipelined decision-feedback unit in a reduced-state viterbi detector with local feedback |
| US20050264906A1 (en) * | 2004-05-25 | 2005-12-01 | Haratsch Erich F | Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system |
| KR100450949B1 (ko) * | 2001-09-18 | 2004-10-02 | 삼성전자주식회사 | 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법 |
| US6973296B2 (en) | 2001-12-04 | 2005-12-06 | Intersil Americas Inc. | Soft decision gain compensation for receive filter attenuation |
| KR100487183B1 (ko) * | 2002-07-19 | 2005-05-03 | 삼성전자주식회사 | 터보 부호의 복호 장치 및 방법 |
| US7433429B2 (en) | 2002-07-19 | 2008-10-07 | Intel Corporation | De-interleaver method and system |
| US7136413B2 (en) * | 2002-08-23 | 2006-11-14 | Mediatek, Inc. | Method and apparatus for generation of reliability information with diversity |
| US7103831B1 (en) * | 2003-01-22 | 2006-09-05 | Conexant Systems, Inc. | Burst reliability and error locator for trellis codes |
| US7330520B2 (en) * | 2004-03-26 | 2008-02-12 | Broadcom Corporation | Reduced size and power demapper for viterbi decoding |
| US7653154B2 (en) * | 2004-05-25 | 2010-01-26 | Agere Systems Inc. | Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector |
| US7487432B2 (en) * | 2004-05-25 | 2009-02-03 | Agere Systems Inc. | Method and apparatus for multiple step Viterbi detection with local feedback |
| US7380199B2 (en) * | 2004-05-25 | 2008-05-27 | Agere Systems Inc. | Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector |
| KR100856212B1 (ko) * | 2005-11-11 | 2008-09-03 | 삼성전자주식회사 | 무선통신 시스템에서 채널 복호기로 입력되는 메트릭의정규화 방법 및 장치 |
| US7590197B2 (en) | 2005-12-20 | 2009-09-15 | Research In Motion Limited | Correction circuit for improving performance in a channel decoder |
| ATE406023T1 (de) * | 2005-12-20 | 2008-09-15 | Research In Motion Ltd | Korrekturschaltung zur funktionsverbesserung in einem kanaldekoder |
| JP4666646B2 (ja) * | 2006-08-24 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 軟判定ビタビ復号装置および方法、復号装置および方法 |
| US20080123210A1 (en) * | 2006-11-06 | 2008-05-29 | Wei Zeng | Handling synchronization errors potentially experienced by a storage device |
| ATE510375T1 (de) * | 2007-11-06 | 2011-06-15 | Interdigital Patent Holdings | Verfahren und vorrichtung zur ermöglichung der bitübertragungsschicht-geheimschlüsselerzeugung |
| US8625686B2 (en) * | 2008-07-18 | 2014-01-07 | Advanced Micro Devices, Inc. | Window position optimization for pilot-aided OFDM system |
| JP5299130B2 (ja) * | 2009-07-03 | 2013-09-25 | 富士通セミコンダクター株式会社 | 受信データ処理回路及び受信データ処理切り替え方法 |
| US8514689B2 (en) * | 2010-02-26 | 2013-08-20 | Qualcomm Incorporated | Interference rejection by soft-windowing CIR estimates based on per-tap quality estimates |
| US8855244B2 (en) * | 2010-12-23 | 2014-10-07 | Microchip Technology Incorporated | Digitally demodulating a minimum-shift keying (MSK) signal |
| US10320516B1 (en) * | 2016-06-30 | 2019-06-11 | Xilinx, Inc. | Alignment marker generation and detection for communication |
| JP6192879B1 (ja) * | 2016-12-09 | 2017-09-06 | 三菱電機株式会社 | 最尤系列推定回路、受信装置および最尤系列推定方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240156A (en) * | 1979-03-29 | 1980-12-16 | Doland George D | Concatenated error correcting system |
| GB2088676B (en) * | 1980-11-14 | 1985-09-04 | Plessey Co Ltd | Transmission systems |
| DE3910739C3 (de) * | 1989-04-03 | 1996-11-21 | Deutsche Forsch Luft Raumfahrt | Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens |
| DE3911999A1 (de) * | 1989-04-12 | 1990-10-18 | Philips Patentverwaltung | Uebertragungssystem |
| SE464902B (sv) * | 1989-10-24 | 1991-06-24 | Ericsson Telefon Ab L M | Foerfarande att adaptera en viterbialgoritm till en kanal med skiftande oeverfoeringsegenskaper samt en anordning foer genomfoerande av foerfarandet |
| JP2795935B2 (ja) * | 1989-11-24 | 1998-09-10 | 三菱電機株式会社 | 最尤系列推定装置 |
| US5185747A (en) * | 1989-11-29 | 1993-02-09 | Technophone Ltd. | Data symbol estimation |
| US5140617A (en) * | 1990-02-07 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Frame phase estimation method and circuit |
| CA2037824C (en) * | 1990-03-20 | 1999-11-09 | Hiroshi Kubo | Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit |
| US5303263A (en) * | 1991-06-25 | 1994-04-12 | Oki Electric Industry Co., Ltd. | Transmission channel characteristic equalizer |
| US5502735A (en) * | 1991-07-16 | 1996-03-26 | Nokia Mobile Phones (U.K.) Limited | Maximum likelihood sequence detector |
| US5249205A (en) * | 1991-09-03 | 1993-09-28 | General Electric Company | Order recursive lattice decision feedback equalization for digital cellular radio |
| FR2710214B1 (fr) * | 1993-09-15 | 1995-10-20 | Alcatel Mobile Comm France | Détecteur à seuil pour système de transmission radionumérique, dispositifs comprenant un tel détecteur à seuil et utilisation correspondante. |
| US5414738A (en) * | 1993-11-09 | 1995-05-09 | Motorola, Inc. | Maximum likelihood paths comparison decoder |
| JP2864988B2 (ja) * | 1994-06-21 | 1999-03-08 | 日本電気株式会社 | 軟判定信号出力形受信機 |
| JP2669350B2 (ja) * | 1994-07-07 | 1997-10-27 | 日本電気株式会社 | 状態数可変最尤系列推定器 |
-
1995
- 1995-10-25 JP JP27778395A patent/JP3674111B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-24 US US08/653,279 patent/US5844946A/en not_active Expired - Fee Related
- 1996-06-07 EP EP96109130A patent/EP0771079A3/en not_active Withdrawn
- 1996-07-02 CA CA002180311A patent/CA2180311C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2180311A1 (en) | 1997-04-26 |
| CA2180311C (en) | 2001-05-01 |
| EP0771079A2 (en) | 1997-05-02 |
| EP0771079A3 (en) | 1997-06-11 |
| JPH09121172A (ja) | 1997-05-06 |
| US5844946A (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3674111B2 (ja) | データ伝送装置 | |
| US5471500A (en) | Soft symbol decoding | |
| US7653868B2 (en) | Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced state Viterbi detector | |
| US8699557B2 (en) | Pipelined decision-feedback unit in a reduced-state Viterbi detector with local feedback | |
| EP0771080A1 (en) | Maximum-likelihood decoding with soft decisions | |
| US6999531B2 (en) | Soft-decision decoding of convolutionally encoded codeword | |
| US20050264906A1 (en) | Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system | |
| EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| JP5352803B2 (ja) | 遅延判定帰還型系列推定器と方法 | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| CN107707333B (zh) | 一种基于码字估计值的极化码早期迭代停止方法及装置 | |
| US7653154B2 (en) | Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector | |
| US6728322B1 (en) | Sequential decoder, and receiver using sequential decoder | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| CN110710113B (zh) | 序列检测器中的路径度量单元及路径度量的方法 | |
| JP3692644B2 (ja) | 軟判定装置 | |
| JP3987153B2 (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード | |
| Bourichi | A low power parallel sequential decoder for convolutional codes | |
| JP2894406B2 (ja) | 最尤系列推定装置 | |
| Sukhavasi et al. | Performance evaluation of turbo codes using hard decision viterbi algorithm in VHDL | |
| WO2001069796A1 (en) | Viterbi decoder | |
| JPH0510850B2 (ja) | ||
| JPH0799455A (ja) | ビタビ復号器の復号後誤り率推定装置 | |
| JPH06177778A (ja) | サブセット判定用ビタビ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |