JPH03149955A - ラインセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ライン七ンサに関し、高感度を必要とする
ライン七ンサに利用して有効な技術に関するものである
。

〔従来の技術〕

固体撮像素子の高感度及び高ＳＮ比の要求に答えるもの
として、例えば１９８６年のテレビジラン学会全国大会
予稿集ＰＰ、５１−５２で報告されているように、フォ
トダイオードにより形成した光電変換信号をソースフォ
ロワアンプにより直接外部に読み出すものがある。

〔発明が解決しようとする課題〕

本願発明者は、上記ソースフォロワアンプを用いてライ
ン七ンサを構成することを考えた。しかしながら、上記
のソースフォロワアンプを内蔵した固体撮像素子にあっ
ては、フォトダイオードに対してプリチャージを行うＭ
ＯＳ　Ｆ　ＥＴと、フォトダイオードの信号を読み出し
ＭＯＳＦＥＴとが異なるものである。半導体集積回路に
形成されるＭＯＳＦＥＴのコンダクタンスやしきい値電
圧といった素子特性は比較的大きなプロセスバラツキを
持つ、それ故、各画素からの読み出し信号が上記素子特
性のバラツキの影響を受けるものとなり、それがそのま
ま画質を劣化させるノイズとして現れてしまうという問
題を有する。

なお、ライン七ンサとしては、ＣＣＤ　（電荷移送素子
）を用いたものが既に実用化されている。

このＣＣＤ構成のラインセンサにあっては、上記のよう
な内部での信号増幅ができないことの他、ＣＣＤ素子を
駆動するため比較的高い動作電圧を必要とし、このため
に周辺回路の構成が複雑になってしまうという問題を有
する。

この発明の目的は、プロセスバラツキの影響を受けると
なく、高感度及び高品質の画像信号を得ることができる
ライン七ンサを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、第１のタイミングにおいてキャパシタの両端
に所定の電位を与えた後にその一方の電極にフォトダイ
オードのソースフォロワ増幅出力を供給し、第２のタイ
ミングにおいて上記フォトダイオードをプリチヤージし
、このプリチャージ電圧を基準にして上記キャパシタの
他方の電極から読み出し信号を得るようにする。

〔作　用〕

上記した手段によれば、キャパシタを介して光電変換信
号を取り出すものであるため、フォトダイオードの容量
値と読み出し用のキャパシタとの容量比に従って出力さ
れる画素信号の増幅が行われるとともに、選択経路にお
ける素子の特性のバラツキによる画像への悪影響を防止
することができる。

【実施例〕

第１図には、この発明に係るライン七ンサの一実施例の
要部回路図が示されている。同図においては、代表とし
て３画素分の画素セルとその選択回路及び信号読み出し
回路が例示的に示されている。上記ラインセンサを構成
する各回路素子は、公知の半導体集積回路の製造技術に
よって、１個の半導体基板上において形成される。

１つの画素セルは、アノード側電極が回路の接地電位に
結合されたフォトダイオードＤ１と、そのフォトダイオ
ードＤ１のカソード側電極にゲートが結合された増幅Ｍ
ＯＳＦＥＴＱ２１と、上記フォトダイオードＤ１のカソ
ード側電極にプリチヤージ（リセット）電圧を供給する
スイッチＭＯＳＦＥＴＱＩＩ及び上記増幅ＭＯＳＦＥＴ
Ｑ２１のソース側に設けられた出力選択用のスイッチＭ
ＯＳＦＥＴＱ３１とから構成される。上記スイツチＭＯ
ＳＦＥＴＱＩ　１と増幅ＭＯＳＦＥＴＱ２１のドレイン
は、共通に動作電圧ＶＤＤＩに接続される。同図におい
て、代表として例示的に示されている他の画素セルにお
ける上記同様なプリチャージ用のスイッチＭＯＳＦＥＴ
Ｑ１２、Ｑｌｎ及び増幅ＭＯＳＦＥＴＱ２２、Ｑ２ｎの
ドレインには上記動作電圧ＶＤＤＩが与られる。上記増
幅ＭＯＳＦＥＴＱ２２、Ｑ２ｎのソース側には出力選駅
用スイッチＭＯＳＦＥＴＱ３２、Ｑ３ｎが設けられる。

そして、上記プリチャージ用のスイッチＭＯＳＦＥＴＱ
Ｉ　１、Ｃ１２・＝Ｑ１ｎのゲートは、共通にタイミン
グパルスｖ１が供給され、出力選択用のスイッチＭＯＳ
ＦＥＴＱ３１，３２・・・Ｑ３ｎのゲートには、共通に
タイミングパルスｖ２が供給される。

上記画素セルに対応して信号の増幅と出力動作を行う次
のような回路が設けられる。すなわち、上記スイッチＭ
ＯＳＦＥＴＱ３１の出力側にはキャパシタＣｔの一方の
電極に接続される。このキャパシタの両電極と回路の接
地電位点との間には、リセット動作のためのスイッチＭ
ＯＳＦＥＴＱ４１とＣ５１が設けられる。他の画素セル
に対しても上記同様にキャパシタＣ２、Ｃｎとそれぞれ
のリセット用のスイッチＭＯＳＦＥＴＱ４２．Ｑ５２・
・・Ｑ４ｎ、Ｑ５ｎが設けられる。上記リセツト用ＭＯ
ＳＦＥＴＱ５１．Ｑ５２　　・　・　・Ｑ５ｎのゲート
には、共通にタイミングパルスｖ３が供給され、上記リ
セット用ＭＯＳＦＥＴ４１．Ｑ４２・・・Ｑ４ｎのゲー
トには、共通にタイミングパルスｖ４が供給される。

上記のキャパシタＣ１、Ｃ２・・・Ｃｎの他方の電極側
と出力端子ＯＵＴに接続される出力線との間には出力用
のスイッチＭＯＳＦＢＴＱ６１゜Ｃ６２・・・Ｑ６ｎが
設けられる。これらのスイッチＭＯＳＦＥＴ６１、Ｃ６
２・・・Ｑ６ｎのゲートには、シフトレジスタＳＲによ
り形成された時系列的な出力タイミングパルスＳｌ、Ｓ
２・・・Ｓｎが供給される。

上記第１図のラインサンサの読み出し動作の一例を第５
に示したタイミング図を参照して説明する。

画素セルの読み出しの前に、タイミングパルスｖ３とｖ
４がハイレベルにされ、スイッチＭＯＳＦＥＴＱ４１と
Ｃ５１−Ｑ４　ｎ、　Ｃ５ｎがオン状態にされる。それ
故、キャパシタＣｌ”Ｃｎの両電極には等しく回路の接
地電位が与えられるというリセット動作が行われる。

上記タイミングパルス■４がロウレベルにされてスイッ
チＭＯＳＦＥＴＱ４１％Ｑ４２・・・Ｑ４ｎがオフ状態
にされてキャパシタＣＩ、Ｃ２・・・Ｃｎの一方の電極
側がフローティングにされた後に、タイミングパルスＶ
２がハイレベルにされる。したがって、フォトダイオー
ドＤｉ、Ｄ２・・・Ｄｎに蓄積された光電変換電圧は、
ソースフォロワ増幅ＭＯＳＦＥＴＱ２１％Ｑ２２・・・
Ｑ２ｎのゲート、ソースと上記オン状態にされた出力選
択用スイッチＭＯＳＦＥＴＱ３１１Ｑ３２・・・Ｑ３ｎ
を介してキャパシタＣＩ、Ｃ２・・・Ｃｎのフローティ
ングにされた一方の電極に伝えられる。

上記キャパシタＣＩ、Ｃ２・・・Ｃｎに取り込まれた光
電変換電圧は、１つ前のプリチャージタイミングにおい
て、各フォトダイオードＤ１、Ｄ２・・・Ｏｎに対して
行われたプリチャージ動作によるプリチャージ電圧がフ
ォトダイオードＤ１〜Ｄ３で発生した光電流により放電
された残り電圧に対応したものである。このとき、上記
プリチャージ電圧にはＭＯＳＦＥＴＱＩ　１、Ｃ１２・
・・Ｑｌｎのコンダクタンス特性のバラツキに対応した
バラツキが発生するとともに、上記キャパシタＣ１、Ｃ
２・・・Ｃｎに取り込まれた信号電圧には増幅ＭＯＳＦ
ＥＴＱ２１％Ｑ２２・・・Ｑ２ｎのゲート、ソース間の
しきい値電圧及び出力選択用スイッチＭＯＳＦＥＴＱ３
１％Ｑ３２・・・Ｑ３ｎのコンダクタンス特性の持つバ
ラツキを含むものとなる。

この実施例では、上記キャパシタＣＩ、Ｃ２・・・Ｃｎ
に取り込まれた電圧をそのまま出力させるのではなく、
タイミングパルスｖ３をロウレベルにして、キャパシタ
ＣＩ％Ｃ２・・・Ｃｎの出力側に対応したスイッチＭＯ
ＳＦＥＴＱ５１．Ｑ５２・・・Ｑ５ｎをオフ状態にする
。これにより、キャパシタＣ１、Ｃ２・・・Ｃｎの出力
である他方の電極がフローティング状態にされる。この
後に、タイミングパルスｖ１をハイレベルにして、プリ
チャージ用のスイッチＭＯＳＦＥＴＱＩ　ｌ、Ｃ１２・
・・Ｑｌｎをオン状態にし、フォトダイオードＤＩ、Ｄ
２・・・Ｄｎにプリチャージ電圧ＶＤＤＩを与える。

したがって、キャパシタＣ１、Ｃ２・・・Ｃｎの一方の
電極側はプリチャージ電圧に従った増幅出力電圧となり
、これに応じてフローティング状態にされているキャパ
シタＣＩ％Ｃ２、Ｃｎの出力側もレベルシフトされる。

これにより、キャパシタＣＩに着目すると、その出力側
電極にはフォトダイオードＤ１により形成された光電変
換電圧のみが現れるものとなる。なぜなら、上記のプリ
チャージ電圧を基準にしているため、プリチャージＭＯ
ＳＦＥＴＱＩ　１のプロセスバラツキ分が相殺されて零
にできる。また、回路の接地電位ではなく上記のような
プリチャージ電圧を基準電圧として出力信号を形成する
ため、増幅ＭＯＳＦＥＴＱ２１やスイッチＭＯＳＦＥＴ
Ｑ３１のプロセスバラツキも相殺される。このことは、
他のキャパシタＣト・・Ｃｎを通して出力される読み出
し信号においても同様である。

したがって、シフトレジスタＳＲにより形成された時系
列的なタイミングパルスＳ１、Ｓ２・・−Ｓｎにより、
スイッチＭＯＳＦＥＴＱ６１、Ｑ６２・・・Ｑ６ｎを時
系列的にオン状態にしたとき、出力端子ＯＵＴにはフォ
トダイオードＤＩＤ２・・・Ｄｎにより形成された光電
変換電圧のみが得られるものとなる。この構成において
は、実質的に出力される光電変換信号量は、キャパシタ
ＣＩ等に蓄積された電荷量であり、上記のようなプロセ
スバラツキを相殺させることの他、実質的にフォトダイ
オードの持つ接合容量と上記キャパシタＣｌの容量との
容量比に従った増幅作用を行わせることができる。

なお、上記キャパシタＣＩ、Ｃ２・・・Ｃｎのの読み出
しのために、タイミングパルスｖ１とＶ２をロウレベル
にした出力期間において、図示しないが、タイミングパ
ルスｖ４を再びハイレベルにし、回路の接地電位を基準
にした負電圧を出力させるようにするか、適当なスイッ
チ素子を設けて、それを基準にした読み出し電圧を得る
ものであってもよい、このようにキャパシタを介した電
圧信号を読み出すものであるため、出力端子ＯＵＴの信
号を受けるプリアンプは、その入カインピーダンスが高
くされたジャンクションＦＥＴ等のような電圧駆動型の
増幅素子が用いられる。また、出力端子ＯＵＴに結合さ
れる出力線と接地電位点との間の寄生容量の容量値が、
上記キャパシタＣＩ等の容量値に対して無視できない場
合、上記のようなタイミングパルスＳｌ−Ｓｎの到来前
に逐一リセットさせるものとすればよい、また、負帰還
形のプリアンプで電流として信号を読み出してもよい。

また、カラ一ラインセンサを構成する場合には、例えば
上記シフトレジスタＳＲを共通化して、上記のような画
素セルと読み出し回路とを三原色に対応して３組設ける
ようにすればよい。

第２図には、この発明に係るラインセンサの他の一実施
例の要部回路図が示されている。

この実施例回路においては、プリチャージ電圧と増幅Ｍ
ＯＳ　Ｆ　ＥＴの動作電圧が別々に設けられる。すなわ
ち、増幅ＭＯＳ　Ｆ　ＥＴの動作電圧として上記電圧Ｖ
ＤＤＩを用い、プリチャージ電圧としてはそれより低い
電位にされた電圧ＶＤＤ２が用いられる。このように、
増幅ＭＯＳＦＥＴＱ２１等のドレイン電圧をゲート電圧
（プリチャージ電圧）より高い電位設定することにより
、ＭＯＳＦＥＴにおけるコンダクタンス特性の直線性が
良好な部分を利用できる。これにより、出力電圧のＳ／
Ｎ比の改善を図ることができる。

また、上記電圧ＶＤＤＩとＶＤＤ２の差電圧を、プリチ
ャージ用スイッチＭＯＳＦＥＴＱ１１等のしきい値電圧
以上に設定し、タイミングパルスＶｌを上記電圧ＶＤＤ
Ｉにより形成するようにすれば、フォトダイオードＤ１
等をプリチャージ電圧ＶＤＤ２までチャージアップでき
、プリチャージ電圧がスイッチＭＯＳＦＥＴのしきい値
電圧の影響を受けなくできる。

第３図には、この発明に係るライン七ンサの他の一実施
例の要部回路図が示されている。

この実施例では、読み出し信号は出力用キャパシタＣ１
”、Ｃ２”　・・・Ｃｎ　に保持された電荷とされる。

すなわち、上記キャパシタＣＬＣ２・・・Ｃｎの他方電
極は、スイッチＭＯＳＦＥＴＱ７１．Ｑ７２・・・Ｑ　
フ　ｎを介して出力用キャパシタＣＩ”、Ｃ２”　・・
・Ｃｎ”の一方の電極に接続される。これら出力用キャ
パシタＣＩ”、０２”　・・・Ｃｎ″の他方の電極は、
回路の接地電位点に接続されている。上記スイッチＭＯ
ＳＦＥＴＱ７１．Ｑ７２・・・Ｑ７ｎのゲートには、タ
イミングパルスｖ５が共通に供給される。

この実施例におけるライン七ンサの動作を第６図に示し
たタイミング図を参照して説明する。

画素セルの読み出しの前に、前記実施例と同様にタイミ
ングパルスｖ３とｖ４がハイレベルにされ、スイッチＭ
ＯＳＦＥＴＱ５１とＣ４１ないしＱ５ｎとＱ　４　ｎが
オン状態にされる。また、新たに設けられたタイミング
パルスｖ５もハイレベルにされ、それに対応したスイッ
チＭＯＳＦＥＴＱ７１、Ｃ７２・・・Ｑ７ｎがオン状態
にされる。

それ故、キャパシタＣ１、Ｃ２・・・Ｃｎと、これらに
対応して設けられる出力用キャパシタＣ１”、Ｃ２°　
・・・Ｃｎ”の両端にはそれぞれ回路の接地電位が与え
られることによってリセットされる。

上記タイミングパルスＶ４がロウレベルにされてスイッ
チＭＯＳＦＥＴＣ４１％Ｑ４２・・・Ｑ４ｎがオフ状態
にされた後に、タイミングパルスｖ２がハイレベルにさ
れる。これにより、出力選択用のスイッチＭＯＳＦＥＴ
Ｑ３１、Ｃ３２・・・Ｑ３ｎがオン状態になり、フォト
ダイオードＤ１、Ｄ２・・・Ｄｎに蓄積された光電変換
電圧は、ソースフォロワ増幅ＭＯＳＦＥＴＱ２１、Ｃ２
２・・・Ｑ２ｎのゲート、ソースとスイッチＭＯＳＦＥ
ＴＱ３１、Ｃ３２・・・Ｑ３ｎを介してキャパシタＣＩ
Ｃ２・・・Ｃｎに伝えられる。なお、このとには、タイ
ミングパルスｖ３のハイレベルに応じてスイッチＭＯＳ
ＦＥＴＱ５１．Ｑ５２・・・Ｑ５ｎがまだオン状態にあ
る。したがって、出力用キャパシタＣｌ”、Ｃ２・・・
Ｃｎ”はまだリセット状態のままである。

この実施例では、上記キャパシタ０１等に取り込まれた
電圧をそのまま出力させるのではなく、タイミングパル
スｖ３をロウレベルに変化させるとともに、タイミング
パルスＶｌをハイレベルに変化させ、プリチャージ電圧
を基準にし、前記同様な素子特性のバラツキを相殺させ
た信号電圧をキャパシタＣＩ、Ｃ２・・・Ｃｎの出力側
に形成し、それが上記スイッチＭＯＳＦＥＴＱ５１．Ｑ
５２・・・Ｑ５ｎのオフ状態により直列形態に接続され
る出力用キャパシタＣ１”、Ｃ２°　・・・Ｃｎ”に取
り込まれる。

したがって、出力動作のときには、タイミングパルスｖ
５をハイレベルにし、シフトレジスタＳＲにより形成さ
れた選択信号Ｓｔ、Ｓ２・・・Ｓｎに同期して、上記キ
ャパシタＣ１”、Ｃ２°　・・・Ｃｎ”に保持された信
号電荷が、出力端子ＯＵＴを通して時系列的に出力され
る。

上記キャパシタ０１等は、スイッチＭＯＳＦＥＴＱ３１
等のソース側に結合される。ＭＯＳＦＥＴのソースは、
寄生フォトダイオードを構成するためスメアといったよ
うな偽信号がたまり易い。

このため、図示しないが、キャパシタＣＩとそれに対応
するキャパシタＣ１”とを直列形態に接続させるスイッ
チＭＯＳＦＥＴＱ７１、Ｃ７２・・・Ｑ７ｎをタイミン
グパルスｖ５によりオフ状態にして、言い換えるならば
、上記偽信号の影響を受けるキャパシタＣＩから出力用
のキャパシタＣ１牽分離させるようにしてもよい、この
構成を採る場合、出力選択用のスイッチＭＯＳＦＥＴＱ
６１、Ｃ６２・・・Ｑ６ｎは、上記出力用キャパシタＣ
Ｉ　、Ｃ２°　・・・Ｃｎ”の保持電圧を直接出力端子
ＯＵＴに接続された出力線に伝えるようにすればよい、
このような構成を採ることによって、前記実施例のよう
に高感度化とともに上記偽信号の影響を受けなくするこ
ともできる。

第４図には、この発明に係るラインセンサの更に他の一
実施例の要部回路図が示されている。

この実施例回路においては、上記第３図の実施例回路に
代え、プリチャージ電圧と増幅ＭＯＳＦＥＴの動作電圧
が別々に設けられる。すなわち、増幅ＭＯＳＦＥＴの動
作電圧として上記電圧ＶＤＤ１を用い、プリチャージ電
圧としてはそれより低い電位にされた電圧ＶＤＤ２が用
いられる。このように、増幅ＭＯＳＦＥＴＱ２１等のド
レイン電圧をゲート電圧（プリチャージ電圧）より高い
電位設定することにより、ＭＯＳＦＥＴにおけるコンダ
クタンス特性の直線性が良好な部分を利用できる。これ
により、出力電圧のＳ／Ｎ比の改善を図ることができる
。

上記電圧ＶＤＤ２は、約５ｖのような電源電圧ＶＤＤＩ
を半導体集積回路装置の内部又は外部で分圧して形成す
るものであってもよい、逆に、プリチャージ用の電圧Ｖ
ＤＤ２を上記約５ｖのような電圧とし、チャージポンプ
回路を利用して内部で昇圧して、上記電圧ＶＤＤ２より
高くされた上記電圧ＶＤＤＩを形成するものであてうて
もよい。

このような実質的な承−電源化に代え、外部から２種類
の電圧を供給する構成としてもよいことはいうまでもな
い、このことは、前記第２図に示した実施例においても
同様である。また、前記同様に上記電圧ＶＤＤＩとＶＤ
Ｄ２に電圧差を持たせ、その差電圧を、プリチャージ用
スイッチＭＯＳＦＥＴＱＩＩ等のしきい値電圧以上に設
定し、タイミングパルスＶｌを上記電圧ＶＤＤＩにより
形成するようにすれば、フォトダイオードＤ１等をプリ
チャージ電圧ＶＤＤ２までチャージアップでき、プリチ
ャージ電圧がスイッチＭＯＳ　Ｆ　ＥＴのしきい値電圧
の影響を受けなくできる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）フォトダイオードにより光電変換された電圧を受
けるソースフォロワ増幅素子、この増幅素子のソース側
に設けられる出力選択用のスイッチ素子及び上記フォト
ダイオードをプリチャージさせるプリチャージ用スイッ
チ素子とを含む画素セルに対して、第１のタイミングに
おいてリセットさせた後に一方の電極に上記出力電圧が
与えられ、他方の電極が接地されたキャパシタを設け、
第２のタイミングで上記画素セルに対してプリチャージ
を行うものとしてこれを基準電圧として、同じ信号経路
によりキャパシタの他方の電極から読み出し信号を得る
ことにより、読み出し信号としてプリチャージＭＯＳＦ
ＥＴや増幅ＭＯＳＦＥＴ（７）素子特性のバラツキを含
まれない光電変換成分のみを取り出すことができるから
高感度化と高画質化とを実現できるという効果が得られ
る。

（２）増幅Ｍ　ＯＳ　Ｆ　Ｅ　Ｔのドレイン電圧をプリ
チャージ電圧より高くすることにより、増幅ＭＯＳＦＥ
Ｔにおけるコンダクタンス特性の直線性の良好な部分を
用いて出力電圧を得ることができるから、高Ｓ／Ｎの出
力信号を得ることができるという効果が得られる。

（３）出力用のキャパシタを設けて出力信号を取り出す
ようにすることによって、寄生フォトダイオード等によ
る偽信号の影響を防止することができるという効果が得
られる。

（４）スイッチＭＯＳＦＥＴとキャパシタとを用い、ス
イッチＭＯＳＦＥＴのスイッチング制御により画素信号
を取り出すものであるため、ＣＣＤ構成のラインセンサ
に比べて動作電源や、外部制御回路の簡素化が張られる
という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、例えば、第１図の実施例
回路において、プリチャージＭＯＳＦＥＴをＰチ＋ンネ
７しＭＯＳＦＥＴとし、増幅ＭＯＳＦＥＴをＮチ１フネ
７（ｚＭＯｓＦＥＴとするＣＭＯＳ構成としてもよい、
この場合、タイミングパルスｖｌを回路の接地電位のよ
うなロウレベルにしてプリチャージを行うようにするこ
とによって、フォトダイオードＤ１等に与えられるプリ
チャージ電圧を動作電圧ＶＤＤＩまで高くすることがで
きる。

この実施例では、キャパシタに保持された信号電荷をシ
フトレジスタにより時系列的に読み出すものであるため
、この読み出し期間においてもタイミングパルスｖ１を
一定の間ハイレベルにして、フォトダイオードの実質的
な蓄積時間を制御して可変域度機能を付加するものであ
ってもよい。ＭＯＳＦＥＴＬｔＪＦＥＴやＢＪＴを用い
るものであってもよい、このように、増幅トランジスタ
やスイッチ素子としては真人カインピーダンスのもので
あればよい。

読み出し方式としては、第１のタイミングでフォトダイ
オード及び読み出し用のキャパシタの一方の電極に予め
対応された電位に設定しておき、第２のタイミングでキ
ャパシタの一方の電極を画素セルに接続させて、フロー
ティング状態にされた他方の電極から光電変換信号に対
応した信号を取り出すものであってもよい。

カラーラインサンサを構成する場合、基本的にはシフト
レジスタを共通にし、他の回路をそれぞれの三原色信号
に対応して３つ設ける構成とすればよい。

この発明は、ラインサンサとして広く利用できるもので
ある。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、フォトダイオードにより光電変換された電
圧を受けるソースフォロワ増幅素子、この増幅素子のソ
ース側に設けられる出力選択用のスイッチ素子及び上記
フォトダイオ　　−一ドをプリチャージさせるプリチャ
ージ用スイッチ素子とを含む画素セルに対して、第１の
タイミングにおいてリセットさせた後に一方の電極に上
記出力電圧が与えられ、他方の電極が接地されたキャパ
シタを設け、第２のタイミングで上記画素セルに対して
プリチャージを行うものとしてこれを基準電圧として、
同じ信号経路によりキャパシタの他方の電極から読み出
し信号を得ることにより、読み出し信号としてプリチャ
ージＭＯＳＦＥＴや増幅ＭＯＳＦＥＴの素子特性のバラ
ツキを含まれない光電変換成分のみを取り出すことがで
きるから高感度化と高画質化とを実現できる。

【図面の簡単な説明】

第１図は、この発明に係るラインセンサの一実施例を示
すの要部回路図、 第２図は、この発明に係るラインセンサの他の一実施例
を示すの要部回路図、 第３図は、この発明に係るラインセンサの他の一実施例
を示すの要部回路図、 第４図は、この発明に係るラインセンサの更に他の一実
施例を示すの要部回路図、 第５図は、上記第１図又は第２図に示したラインセンサ
の読み出し動作の一例を説明するためのタイミング図、 第６図は、上記第３図又は第４図に示したラインセンサ
の読み出し動作の一例を説明するためのタイミング図で
ある。 ＳＲ・・シフトレジスタ

Claims (1)

1. 【特許請求の範囲】 １、光電変換用のフォトダイオード、このフォトダイオ
   ードにより光電変換された電圧を受けるソースフォロワ
   増幅素子、この増幅素子のソース側に設けられる転送用
   のスイッチ素子、上記フォトダイオードにプリチャージ
   電位を与えるプリチャージ用スイッチ素子及び上記転送
   用スイッチ素子に対応して設けられるキャパシタとを含
   む画素セルがライン状に配置され、第１のタイミングに
   おいて上記キャパシタをリセットさせた後に一方の電極
   に転送用のスイッチ素子を介して増幅出力電圧を供給し
   、第２のタイミングにおいて上記プリチャージ用スイッ
   チ素子によりフォトダイオードのプリチャージを行うと
   ともに、このプリチャージ電位を基準にしてキャパシタ
   の他方の電極の電位に基づいて時系列的な出力信号を形
   成することを特徴とするラインセンサ。 ２、上記画素セルにはそれぞれ出力用キャパシタが設け
   られるとともに、上記第１のタイミングでは出力用キャ
   パシタも同様にリセットされ、第２のタイミングにおい
   ては上記プリチャージ用スイッチ素子によりフォトダイ
   オードのプリチャージを行うとともに、このプリチャー
   ジ電位を基準にした光電変換出力がキャパシタを介して
   出力用キャパシタに伝えられ、この出力用キャパシタに
   取り込まれた光電変換電圧が時系列的に出力されるもの
   であることを特徴とする特許請求の範囲第１項記載のラ
   インセンサ。 ３、上記ソースフォロワ増幅素子のドレイン電圧は、上
   記フォトダイオードのプリチャージ電圧より高い電圧が
   供給されるものであることを特徴とする特許請求の範囲
   第１又は第２項記載のラインセンサ。