JPH0223432A - 自己診断方式 - Google Patents
自己診断方式Info
- Publication number
- JPH0223432A JPH0223432A JP63174422A JP17442288A JPH0223432A JP H0223432 A JPH0223432 A JP H0223432A JP 63174422 A JP63174422 A JP 63174422A JP 17442288 A JP17442288 A JP 17442288A JP H0223432 A JPH0223432 A JP H0223432A
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- test
- control
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 21
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 5
- 238000003745 diagnosis Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、1チップマイクロコンピュータの自己診断
方式に関する。
方式に関する。
(従来の技術)
近年、半導体技術の進歩により、マイクロプロセッサ、
メモリ、周辺制御用LSIが安価に供給されるようにな
り、これらを適宜組合わせるだけで比較的高性能なパー
ソナルコンピュータを構築できるようになった。また、
パーソナルコンピュータの分野においても処理機能の分
散化がはかられ、キーボード、ディスク、電源装置等周
辺装置に1チツプマイクロプロセツサが内蔵され、これ
により制御が実現されている。
メモリ、周辺制御用LSIが安価に供給されるようにな
り、これらを適宜組合わせるだけで比較的高性能なパー
ソナルコンピュータを構築できるようになった。また、
パーソナルコンピュータの分野においても処理機能の分
散化がはかられ、キーボード、ディスク、電源装置等周
辺装置に1チツプマイクロプロセツサが内蔵され、これ
により制御が実現されている。
(発明が解決しようとする課8)
1チツプマイクロプロセツサは、マイクロCPtJ、R
OM、RAM、人出力ボートを1つのチップ上に形成し
たものであり、構造的に複雑なので信頼性保障のための
自己診断は欠かせなかった。
OM、RAM、人出力ボートを1つのチップ上に形成し
たものであり、構造的に複雑なので信頼性保障のための
自己診断は欠かせなかった。
テスト内容としては、CPUのレジスタテスト、ROM
のチェックサム、RAMのリードライトテストなどであ
るが、従来はこれらをユーザがプログラミングして、内
蔵ROMの中に格納していたものである。従って従来は
以下に列挙する欠点を持っていた。
のチェックサム、RAMのリードライトテストなどであ
るが、従来はこれらをユーザがプログラミングして、内
蔵ROMの中に格納していたものである。従って従来は
以下に列挙する欠点を持っていた。
(1)ユーザがテストブトグラムを組む必要がある。
(2)ROMやCPUが正常でないと、テストプログラ
ムが動かない。
ムが動かない。
(3)ROMやRAMの大容量化に伴い、テストに時間
がかかる。
がかかる。
(4)ROM容量が実現的に減少する。
本発明は上記欠点に鑑みてなされたものであり、1チッ
プマイクロコンピュータの自己診断テストをユーザの介
入なしに、高速かつ正確に行なう自己診断方式を提供す
ることを目的とする。
プマイクロコンピュータの自己診断テストをユーザの介
入なしに、高速かつ正確に行なう自己診断方式を提供す
ることを目的とする。
[発明の構成]
(課題を解決するための手段と作用)
本発明は1チップマイクロコンピュータ内に、自己診断
を行うロジックを付加することにより、ユーザーがRO
M内に診断プログラム入れることなし、LSI内部をテ
ストする機能を実現するものである。上記ハードウェア
ロジックは、自己診断のシーケンスを制御する部分と、
結果の判定を行う部分から成り、リセット信号の到来に
より各モジュールがリセットされるのと同時に診断シー
ケンスを開始し、予めアサインされた結果出力端子にO
KかNGか(良/否)の判定結果を出力する。必要があ
ればエラー箇所を示すスティタスも出力するようにした
。
を行うロジックを付加することにより、ユーザーがRO
M内に診断プログラム入れることなし、LSI内部をテ
ストする機能を実現するものである。上記ハードウェア
ロジックは、自己診断のシーケンスを制御する部分と、
結果の判定を行う部分から成り、リセット信号の到来に
より各モジュールがリセットされるのと同時に診断シー
ケンスを開始し、予めアサインされた結果出力端子にO
KかNGか(良/否)の判定結果を出力する。必要があ
ればエラー箇所を示すスティタスも出力するようにした
。
このことにより、ユーザが、内部テストのためのプログ
ラムを作る手間が省はプログラムの負担が軽減されると
ともに高速診断が可能となる。
ラムを作る手間が省はプログラムの負担が軽減されると
ともに高速診断が可能となる。
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。
する。
第1図は本発明の実施例を示すブロック図である。
図において、1はマイクロCPUであり、1チップマイ
クロコンピュータ(以下1チツプマイコンと称す)内臓
のプログラムを処理する。2はRAMであり、データを
格納するワーキングエリアとなる。3はROMであり、
プログラムやデータを格納する。4は人出力ボート(I
lo)であり、1チツプマイコンの外部とデータのやり
とりを行うインタフェースとなる。5は自己診断ロジッ
クであり、以下に詳細に述べるように71−ドウエア的
に各構成マジュールをテストする。
クロコンピュータ(以下1チツプマイコンと称す)内臓
のプログラムを処理する。2はRAMであり、データを
格納するワーキングエリアとなる。3はROMであり、
プログラムやデータを格納する。4は人出力ボート(I
lo)であり、1チツプマイコンの外部とデータのやり
とりを行うインタフェースとなる。5は自己診断ロジッ
クであり、以下に詳細に述べるように71−ドウエア的
に各構成マジュールをテストする。
6は内部バスであり、1チツプマイコン内のノくスを形
成する。上記各構成モジュール1〜5が共通に接続され
る。7〜12は診断制御線であり、各モジュールをテス
トモードにする時アクティブになる。具体的に信号線1
1を流れる信号は診断結果出力であり、自己診断の結果
を出力する。
成する。上記各構成モジュール1〜5が共通に接続され
る。7〜12は診断制御線であり、各モジュールをテス
トモードにする時アクティブになる。具体的に信号線1
1を流れる信号は診断結果出力であり、自己診断の結果
を出力する。
12はリセット信号であり、各モジュールのリセット、
及び診断回路のトリガになる。
及び診断回路のトリガになる。
以下、本発明実施例の動作について詳細に説明する。自
己診断ロジック5は、内部の各構成モジュール1〜4を
テストする機能をもっている。これは、自己診断のシー
ケンスを制御する部分と、結果の判定をする部分をもつ
。制御信号線12を流れるリセット信号により、各モジ
ュールがリセットされるのと同時に、自己診断ロジ・ツ
ク5は、診断シーケンスを開始し、制御線7〜12と、
内部バス6により、テストを行う。
己診断ロジック5は、内部の各構成モジュール1〜4を
テストする機能をもっている。これは、自己診断のシー
ケンスを制御する部分と、結果の判定をする部分をもつ
。制御信号線12を流れるリセット信号により、各モジ
ュールがリセットされるのと同時に、自己診断ロジ・ツ
ク5は、診断シーケンスを開始し、制御線7〜12と、
内部バス6により、テストを行う。
全モジュールをテストし終えるか、エラーを検出したら
制御線11の結果出力のOKかNGかの判定結果を出力
し、必要があればエラー箇所を示すステータスも出力で
きるようにする。
制御線11の結果出力のOKかNGかの判定結果を出力
し、必要があればエラー箇所を示すステータスも出力で
きるようにする。
結果を出力する信号は、他の出力信号に多重化させて、
ビン数を削除することも考えられる。複数の信号線によ
り、結果のステータスを出力するようにすると、エラー
の箇所の識別や自己診断ロジックの不良も検出すること
が可能である。診断の高速化は、各モジュールのテスト
を並行して行ったり、メモリ等のバス幅を広くとってテ
ストするなどの工夫により実現できる。
ビン数を削除することも考えられる。複数の信号線によ
り、結果のステータスを出力するようにすると、エラー
の箇所の識別や自己診断ロジックの不良も検出すること
が可能である。診断の高速化は、各モジュールのテスト
を並行して行ったり、メモリ等のバス幅を広くとってテ
ストするなどの工夫により実現できる。
尚、本発明実施例は1チツプマイコンのみ例示して説明
してきたが、これに限定されるものでなく、比較的内部
が複雑で内部にマイクロプログラムを持つようなLSI
であれば、全て同様の手法により応用できるものである
。
してきたが、これに限定されるものでなく、比較的内部
が複雑で内部にマイクロプログラムを持つようなLSI
であれば、全て同様の手法により応用できるものである
。
[発明の効果]
以上説明のように、本発明に従えばユーザが内部テスト
のためのプログラムを作る手間が省け、プログラマの負
担が軽減されると共に高速にテストを実現できる。他に
以下に列挙する派生効果もある。
のためのプログラムを作る手間が省け、プログラマの負
担が軽減されると共に高速にテストを実現できる。他に
以下に列挙する派生効果もある。
(1)ユーザプログラムでは不可能であったCPUやR
OMの異常も検出できる。
OMの異常も検出できる。
(2)内蔵ROMをテストプログラムのために無駄に消
費する必要がなくなる。
費する必要がなくなる。
(3)メーカの出荷検査の簡素化がはかれる。
第1図は本発明の実施例を示すブロック図である。
1・・・マイクロCPU、2・・・RAM、3・・・R
OM。 4・・・入出力ポート、5・・・自己診断ロジック。
OM。 4・・・入出力ポート、5・・・自己診断ロジック。
Claims (1)
- テスト結果を外部に通知する特定の端子がアサインされ
た1チップマイクロコンピュータの中に、内部の各構成
要素をチェックするロジックを内蔵し、上記ロジックは
診断を制御するシーケンサと、テスト結果を外部から参
照するレジスタから成り、リセット信号入力時に、上記
各構成要素をテストし上記端子を介して結果を出力する
ことで自己診断を行うことを特徴とする自己診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63174422A JPH0223432A (ja) | 1988-07-13 | 1988-07-13 | 自己診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63174422A JPH0223432A (ja) | 1988-07-13 | 1988-07-13 | 自己診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223432A true JPH0223432A (ja) | 1990-01-25 |
Family
ID=15978272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63174422A Pending JPH0223432A (ja) | 1988-07-13 | 1988-07-13 | 自己診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223432A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0424833A (ja) * | 1990-05-18 | 1992-01-28 | Sharp Corp | 半導体集積回路 |
JPH0639774U (ja) * | 1992-10-28 | 1994-05-27 | 宏 瓜生 | 梱包用緩衝材 |
EP1074915A1 (en) * | 1999-05-11 | 2001-02-07 | Sharp Kabushiki Kaisha | One-chip microcomputer and control method thereof as well as an ic card having sucha one-chip microcomputer |
-
1988
- 1988-07-13 JP JP63174422A patent/JPH0223432A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0424833A (ja) * | 1990-05-18 | 1992-01-28 | Sharp Corp | 半導体集積回路 |
JPH0639774U (ja) * | 1992-10-28 | 1994-05-27 | 宏 瓜生 | 梱包用緩衝材 |
EP1074915A1 (en) * | 1999-05-11 | 2001-02-07 | Sharp Kabushiki Kaisha | One-chip microcomputer and control method thereof as well as an ic card having sucha one-chip microcomputer |
US6934884B1 (en) | 1999-05-11 | 2005-08-23 | Sharp Kabushiki Kaisha | One-chip microcomputer and control method thereof as well as an IC card having such a one-chip microcomputer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4511982A (en) | Numerical control device | |
JPS63141139A (ja) | 構成の変更が可能なコンピュータ | |
JPS5851292B2 (ja) | 診断/デバツク計算システム | |
KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
JPH0223432A (ja) | 自己診断方式 | |
JPH0863374A (ja) | トレース機能内蔵型lsi | |
JPH1040130A (ja) | マイクロコンピュータ | |
JP7516974B2 (ja) | 電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラム | |
JPH02173852A (ja) | バス診断装置 | |
JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
JP3008914B2 (ja) | 半導体集積回路 | |
JP2861001B2 (ja) | 入出力回路 | |
JPS59211123A (ja) | 半導体集積回路 | |
JPS62203244A (ja) | ハ−ドウエア診断方式 | |
JPS62245342A (ja) | マイクロプロセツサ応用機器の自己診断器 | |
JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
JPH02103482A (ja) | 集積回路装置 | |
JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
JPH0210439A (ja) | プリント板診断方式 | |
JPH0488450A (ja) | メモリアクセス制御装置 | |
JPH02120953A (ja) | 記憶装置 | |
JPS6011941A (ja) | デ−タ処理装置 | |
JPS6027958A (ja) | Ras回路 | |
JPH02157952A (ja) | 記憶装置 | |
JPH03100836A (ja) | 障害診断処理システム |