JPS63148498A - 自己診断機能を具備した記憶装置 - Google Patents

自己診断機能を具備した記憶装置

Info

Publication number
JPS63148498A
JPS63148498A JP61294507A JP29450786A JPS63148498A JP S63148498 A JPS63148498 A JP S63148498A JP 61294507 A JP61294507 A JP 61294507A JP 29450786 A JP29450786 A JP 29450786A JP S63148498 A JPS63148498 A JP S63148498A
Authority
JP
Japan
Prior art keywords
data
address
self
diagnosis
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61294507A
Other languages
English (en)
Other versions
JP2631651B2 (ja
Inventor
Akihiko Kosuge
小菅 明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP61294507A priority Critical patent/JP2631651B2/ja
Publication of JPS63148498A publication Critical patent/JPS63148498A/ja
Application granted granted Critical
Publication of JP2631651B2 publication Critical patent/JP2631651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば半導体試験装置等に用いられる記憶装
置に関する。
「発明の背景」 IC化されたメモリ等を試験する半導体試験装置には試
験に使うパターン信号を収納しておく大容量の記憶装置
が設けられている。この記憶装置は高速読出及び高速書
込が行なえるように半導体のメモリ素子が用いられてい
る。半導体メモリ素子を記憶素子として用いる場合、そ
の中の一つのメモリセルでも故障していると試験に用い
る・ぐターン信号に欠陥が生じ試験の結果は信頼できな
いものとなる。
このため半導体試験装置では従来より使用開始時にパタ
ーン信号等を収納する記憶装置が正常か否かを自己診断
する機能を付加し、自己診断の結果記憶装置が正常であ
れば試験を開始するようにしている。
「従来技術」 第3図に従来の自己診断機能を具備したIC試験装置用
の記憶装置を示す。図中1は診断すべき記憶装置、2は
テストプロセッサ、3は外部記憶装置を示す。
ICの試験動作は次のようにして行なわれる。
先ずテストプロセンサ2の制御によって記憶装置1に外
部記憶装置3からテストパターン信号が転送されて高速
書込手段によって高速度で書込まれる。そのテストパタ
ーン信号を読出して外部にテス) z4ターン信号を送
出し、被試験IC(特に図示しない)に印加する。
ここでテスト・ぐターン信号を読出すために以下の機能
が付加されている。
■ 記憶装置1において指定したアドレスから指定した
アドレスまでに収納したテストパターン信号を高速で読
出して送出する機能と、■ 記憶装置1において指定し
たアドレスから指定したアドレスまでに収納したテス)
 z?ターン信号を高速で記憶装置1内の他の記憶領域
に書き移す機能とである。
この二つの機能を実行するために読出及び書込を行なう
アドレス領域の先頭アドレスを設定する先頭アドレスポ
インタ10と、書き換えする送り先アドレス領域の先頭
アドレスを指定する送り先アドレスポインタ20と、読
出及び書込を行なうアドレス領域を指定するだめのワー
ドカウンタ30と、指定したアドレス領域の読出及び書
込が終了したことを検出するゼロ検出器4oと、読出書
込制御器50と、クロック発生器60とが設けられてい
る。
先頭アドレスポインタ10と送り先アドレスポインタ2
0はプリセット可能なアップダウンカウンタが用いられ
、アドレスマルチプレクサ4の切替によってテストプロ
セッサ2から先頭アドレスと送り先アドレスが与えられ
てその先頭アドレスと送り先アドレスがプリセットされ
る。
先頭アドレスポインタ10と送り先アドレスポインタ2
0にグリセノドされた先頭アドレスと送す先アドレスは
マルチプレクサ5によって選択されて記憶装置1に与え
られる。
読出及び書込を行なう場合には先頭アドレスポインタ1
0にグリセノドされた先頭アドレスが記憶装置1に与え
られ読出又は書込が行なわれる毎に先頭アドレスポイン
タ10がその設定されたモードに従って+1又は−1ず
つ計数動作し、記憶装置1のアドレスを+1又は−1ず
つ歩進させる。
データの移し換を行なう場合は先頭アドレスポインタ1
0と送り先アドレスポインタ20のグリセノド値が交互
に記憶装置1に与えられる。
つまり先頭アゾレスポインタ10のプリセント値が記憶
装置1に与えられている状態で読出書込制御器50は記
憶装置1からそのアドレスに記憶されているデータを読
出し、レジスタ6にストアする。次にマルチプレクサ5
は送り先アドレスポインタ20を選択してそのシリセッ
ト値を記憶装置1に与えデータの送り先アドレスをアク
セスする。このアクセスが完了した時点で読出書込制御
器50は読出したデータをデータレノスタ6からマルチ
プレクサ7を通じて記憶装置1に与え、送り先アドレス
にデータを書込む。
読出終了と書込が終了すると先頭アドレスポインタ10
及び送り先アドレスポインタ20は指定されたモードに
従って+1又は−1ずつ計数動作し、記憶装置1の読出
アドレスと送り先アドレスを+1又は−1ずつ歩進させ
る。
一方ワードカウンタ30はプリセット可能な例えばダウ
ンカウンタによって構成され読出又は書込を行なう領域
を決めるだめのワード数をテストプロセッサ2から与え
られそのワード数をプリセントされる。
ワードカウンタ30は記憶装置1が1アドレス歩進する
毎に−1ずつ減算動作を行ない、歩進の数がプリセント
された値に達するとゼロ検出器110がその状態を検出
し、読出書込制御器50に検出信号を送ってその動作を
停止させる。
このようにして記憶装置1の所望のアドレス領域に高速
度でテストパターン信号を書込む動作及びそのアドレス
領域に書込まれたテス)/Fターン信号を高速度で読出
して他に送出する動作、更に書込まれているテスト・ぐ
ターン信号を他の記憶領域に移し換える動作が行なわれ
る構成となっている。
ところで記憶装置1の各記憶セルが正常か否かを診断す
るには従来はテストプロセッサ20指令によって記憶装
置1の各アドレスに自己診断用のデータを書込み、その
データを読出してテストプロセッサ2に送り、テストプ
ロセッサ2において期待値と比較し、良否を判定してい
る。
「発明が解決しようとする問題点」 従来は自己診断の実行はテストゾロセッサ2によって行
なっている。このため診断の速度はテストゾロセッサ2
の実行速度となり、診断時間が長く掛る欠点がある。特
にICテスタに設けられる記憶装置1は記憶容量が例え
ば16Mバイトと大きいため自己診断に比較的長い時間
が必要となる。
因みに16Mバイトの場合的2公程度の時間になる。
この発明の目的は自己診断に要する時間を大幅に短縮す
ることができる自己診断機能を具備した記憶装置を提供
することにある。
「問題点を解決するための手段」 この発明では、従来から設けられている先頭アドレスポ
インタ、送り先アドレスポインタ、ワードカウンタ、ゼ
ロ検出器、読出書込制御器、クロック発生器等に加えて
、自己診断用データを保持しておく診断用データレジス
タと、自己診断用データの書込時にデータの値を1アド
レス毎に「1」と「0」に反転させるデータ反転器と、
自己診断を行なう領域を決めるワード数を保持しておく
ワードレジスタと、このワードレジスタに保持したワー
ド数をワードカウンタの値がゼロになる毎にワードカウ
ンタに与えて再ロードするマルチプレクサと、診断領域
の各アドレスから読出したデータを期待値と比較する論
理比較器とを設けた構造とするものである。
「作用」 この発明の構成によれば従来からある高速書込機能を利
用して診断すべきアドレス領域に自己診断用データを書
込む。この場合釜アドレスにはデータ反転器によってア
ドレス毎にデータの値が「1」と「0」に反転して書込
が行なわれる。
書込が終了すると読出書込制御器はデータの移し換えモ
ードに設定され、書込んだデータを他のアドレス領域に
移し換えを行なう動作を実行する。
この場合送υ先アドレスを読出アドレスと同一に設定す
ることにより読出したデータは再び同一アドレスに再書
込みされる。
読出したデータは論理比較器で期待値と比較し、良否を
判定する。不一致が検出された場合はその不良発生アド
レスをテストゾロセッサに送り、そのアドレスが不良で
あることを表示させる。
このようにこの発明によれば自己診断用データの書込及
び読出全従来からある高速書込機能とデータの移し換え
機能を利用し、更に良否の判定を論理比較器によって行
なう構成としたからテストプロセッサによって良否を判
定する場合と比較して診断速度を大幅に速くすることが
できる。よって自己診断を短時間に済ませることができ
る。
「実施例」 第1図にこの発明の一実施例を示す。第1図において第
3図と対応する部分には同一符号を付して示す。
この発明によって付加される部分は自己診断時に自己診
断用データを保持しておく自己診断用データレノスタフ
0と、この自己診断用データレジスタ70に保持したデ
ータを1アドレス毎に「1」と「O」を反転させて記憶
装置1に与えるデータ反転器80Aと、ワードカウンタ
30の計数値がゼロになる毎にワードカウンタ30に設
定値Wを再ロードするために設けたワードレジスタ90
と、期待値を発生させるデータ反転器80Bと、データ
反転器soA、soBに必要に応じて反転指令信号を与
えるグー)GAと、記憶装置1から読出したデータと期
待値とを比較する論理比較器100とである。
自己診断用データレジスタ70にはテストプロセッサ2
が自己診断プログラムを実行開始初期の段階でテストプ
ロセッサ2から自己診断用データが送られて来てストア
される。自己診断用データレジスタ70にストアされた
自己診断用データはデータ反転器80Aを通じて記憶装
置1に供給される。
データ反転器80Aはデー)GAを通じて1アドレス毎
に「1」と「0」を交互に繰返す信号が与えられ、この
反転信号によって自己診断用データレジスタ70にスト
アしたデータを1アドレス毎に「1」と「0」に反転さ
せて記憶装置1に供給し、これを指定したアドレス領域
に記憶する。
この書込動作は先にも説明したように書込の先頭アドレ
スを規定する先頭アドレスポインタ10とワードカウン
タ30と協動によって行なわれる。
つまり先頭アドレスポインタ10にグリセノドされた先
頭アドレスからワードカウンタ30にグリセノドされた
ワード数に対応するアドレスまでが指定され、そのアド
レス領域に1アドレス毎に「1」と「0」が反転した自
己診断用データを書込む。この書込動作を第2図に示す
区間Aで行なう。
ここで先頭アドレスAAを記憶装置1の先頭アドレスと
し、ワード数Wを記憶装置1の全アドレス数に設定する
ことにより記憶装置1の先頭アドレスAAから最終アド
レスAZまでの全アドレス領域を指定することができる
。また必要に応じて記憶装置1の一部のアドレス領域を
指定することもできる。
指定したアドレスまで自己診断用データが書込まれると
ゼロ検出器40がワードカウンタ30の計数値がゼロに
なったことを検出し、その検出信号を読出書込制御器5
0に与えて動作モードをデータの移し換えモードに切換
る。
データの移し換えモードは先頭アドレスポインタ10で
指定したアドレスからデータを読出し、そのデータを論
理比較器100で期待値と比較するのと同時に、送り先
アドレスレジスタ20に設定したアドレスにブータラ書
込む。自己診断時には先頭アドレスポインタ10に設定
するアドレスと送り先アドレスとを同一アドレスに設定
するからデータは読出されたアドレスに再書込みされる
ここで先頭アドレスポインタ10と送り先アドレスポイ
ンタ20はデータの移し換tモー)’[切換えられたと
きにダウンカウントモードに切換られ、データの移し換
え動作は最終アドレスAZから先頭アドレスに向って歩
進しながら行なわれる。
更に最終アドレスAZに達した状態でデータの移し換え
モードに切換りたときにワードレジスタ90に設定した
ワード数をマルチブレフサ8を通じてワードカウンタ3
0に与え再ロードする。従ってデータの移し換え動作は
ワードカウンタ30の値がゼロになるまで実行される。
この状態を第2図の区間Bに示す。
データの移し換え動作が先頭アドレスAAまで行なわれ
ると、ゼロ検出器40がワードカウンタ30の計数値が
ゼロになったことを検出し、その検出信号を読出書込制
御器50に与え、先頭アドレスポインタ10と送り先ア
トV7.1!’(7fi20をアップカウントモードに
切換ると共にマルチブレフサ81!を通じてワードカウ
ンタ30にワードレジスタ90に保持したワード数を再
ロードする。
この切換によりデータの移し換え動作は第2図の区間C
に示すように先頭アドレスAAかも最終アドレスAZに
向って歩進しながら実行される。
データの移し換え動作中に各アドレスから読出されたデ
ータは全て論理比較器100において期待値と比較され
る。期待値はデータレジスタ70に保持した自己診断用
データをデータ反転器80Bを通じて取出され、1アド
レス毎に「1」と「0」が反転した期待値データと、記
憶装置1から読出したデータとを比較し、一致、不一致
を判定し、不一致が発生したとき、不良発生を表わす信
号を論理比較器100からテストプロセッサ2に送ると
共にアドレスレジスタ110から不良アドレスをテスト
プロセッサ2に送出し、テストプロセッサ2に付属する
表示器に不良の有と、そのアドレスを表示させる。
「発明の効果」 以上説明したようKこの発明てよれば記憶装置lに付加
されているデータの移し換え機能を利用して読出書込の
動作を高速度で行なわせ、その読出動作によって読出さ
れたデータを期待値と論理比較し、自己診断を行なう構
成としたから高速度で自己診断を行なわせることができ
る。よって記憶装置1の容量が大きくても短時間に自己
診断を行なうことができる。
因みに16Mバイトの記憶装置1を自己診断する時間は
従来は120秒であったものを約2秒程度に短縮するこ
とができた。
またこの発明では従来から持っている機能を有効に使っ
たのでコストの上昇はわずかであるが、自己診断時間を
大幅に短縮できる利点が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例を説明するためのブロック
図、第2図はこの発明の詳細な説明するためのグラフ、
第3図は従来の自己診断機能を持つ記憶装置を説明する
ためのブロック図である。 1・・・記憶装置、2・・・テストプロセッサ、3・・
・外部メモリ、4,5,7.8・・・マルチプレクサ、
10・・・先頭アドレスポインタ、20・・・送り先ア
ドレスポインタ、30・・・ワードカウンタ、40・・
・ゼロ検出器、50・・・読出書込制御器、60・・・
クロック発生器、110・・・アドレスレノスタ。

Claims (1)

    【特許請求の範囲】
  1. (1)A、書込まれているデータを高速度で読出し、そ
    のデータを他の装置に転送する高速転送 手段と、 B、書込まれているデータを読出し、そのデータを他の
    アドレスに再書込みする書替手 段と、 C、高速転送手段及び書替手段がその動作を開始するア
    ドレスを与えるアドレスポイン タと、 D、このアドレスポインタによって設定されたアドレス
    から高速転送動作及び書替動作 を実行するワード数を記憶するワードカウ ンタと、 E、このワードカウンタの内容が所定の値に達したこと
    を検出する検出器と、 F、読出されたデータと期待値とを比較する論理比較器
    と、 から成る自己診断機能を具備した記憶装置。
JP61294507A 1986-12-10 1986-12-10 自己診断機能を具備した記憶装置 Expired - Lifetime JP2631651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61294507A JP2631651B2 (ja) 1986-12-10 1986-12-10 自己診断機能を具備した記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61294507A JP2631651B2 (ja) 1986-12-10 1986-12-10 自己診断機能を具備した記憶装置

Publications (2)

Publication Number Publication Date
JPS63148498A true JPS63148498A (ja) 1988-06-21
JP2631651B2 JP2631651B2 (ja) 1997-07-16

Family

ID=17808672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61294507A Expired - Lifetime JP2631651B2 (ja) 1986-12-10 1986-12-10 自己診断機能を具備した記憶装置

Country Status (1)

Country Link
JP (1) JP2631651B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03130984A (ja) * 1989-10-14 1991-06-04 Mitsubishi Electric Corp Lifo方式の半導体記憶装置およびその制御方法
JPH04349299A (ja) * 1991-05-27 1992-12-03 Nec Ic Microcomput Syst Ltd Lsi内蔵ramテスト回路
JPH0773665A (ja) * 1993-06-16 1995-03-17 Nec Corp 半導体メモリ装置の試験方法
JPH0799000A (ja) * 1993-09-30 1995-04-11 Nec Corp Ramブロックテスト方法および回路
JPH0855499A (ja) * 1994-06-07 1996-02-27 Sgs Thomson Microelettronica Spa フラッシュeeprom素子の工場試験方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169292A (en) * 1980-05-29 1981-12-25 Nec Corp Storage device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169292A (en) * 1980-05-29 1981-12-25 Nec Corp Storage device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03130984A (ja) * 1989-10-14 1991-06-04 Mitsubishi Electric Corp Lifo方式の半導体記憶装置およびその制御方法
JP2646032B2 (ja) * 1989-10-14 1997-08-25 三菱電機株式会社 Lifo方式の半導体記憶装置およびその制御方法
JPH04349299A (ja) * 1991-05-27 1992-12-03 Nec Ic Microcomput Syst Ltd Lsi内蔵ramテスト回路
JPH0773665A (ja) * 1993-06-16 1995-03-17 Nec Corp 半導体メモリ装置の試験方法
JPH0799000A (ja) * 1993-09-30 1995-04-11 Nec Corp Ramブロックテスト方法および回路
JPH0855499A (ja) * 1994-06-07 1996-02-27 Sgs Thomson Microelettronica Spa フラッシュeeprom素子の工場試験方法

Also Published As

Publication number Publication date
JP2631651B2 (ja) 1997-07-16

Similar Documents

Publication Publication Date Title
US6550023B1 (en) On-the-fly memory testing and automatic generation of bitmaps
JP2002538464A (ja) 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト
US6934205B1 (en) Bist for parallel testing of on chip memory
US5271015A (en) Self-diagnostic system for semiconductor memory
JPH09128998A (ja) テスト回路
JPH11111000A (ja) 半導体メモリの故障自己診断装置
JPH10144095A (ja) 半導体メモリ試験装置用不良解析メモリ
JPH05144295A (ja) メモリ試験装置
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
JP3072531B2 (ja) 集積回路試験装置のパターンメモリ回路
JPS63148498A (ja) 自己診断機能を具備した記憶装置
JP2002323993A (ja) シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
US20050076268A1 (en) RAM diagnostic read circuit providing external integrated circuit RAM failure diagnosis and method
JP2000322330A (ja) 記憶装置の故障診断回路
JPH0238879A (ja) 論理回路
CN117316260A (zh) 一种存储器缺陷的定位方法、装置、计算设备及存储介质
JP2003004810A (ja) 半導体デバイス試験装置
JPS62122000A (ja) 記憶素子
JPS607298B2 (ja) スキヤンイン制御方式
JPH04157535A (ja) レジスタ検査方法
JPH1186593A (ja) 集積回路試験装置
CN117316249A (zh) 一种寄存器的测试方法、装置、计算设备及存储介质
JPS6011400B2 (ja) Ic試験装置
JPS6130356B2 (ja)
JPH0997194A (ja) フェイルメモリのデータ取得装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term