JPH03121545A - Icメモリカード - Google Patents
IcメモリカードInfo
- Publication number
- JPH03121545A JPH03121545A JP1260491A JP26049189A JPH03121545A JP H03121545 A JPH03121545 A JP H03121545A JP 1260491 A JP1260491 A JP 1260491A JP 26049189 A JP26049189 A JP 26049189A JP H03121545 A JPH03121545 A JP H03121545A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- data
- address
- external device
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims abstract description 5
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 4
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はICメモリカードに係り、特にリード・オンリ
・メモリ (Read 0nly Memory :
ROM)の搭載されているICメモリカードに関する。
・メモリ (Read 0nly Memory :
ROM)の搭載されているICメモリカードに関する。
従来、第2図に示す様に、この鍾のICメモリカード1
7は、ROM18が搭載され、その他はデータ線20及
びアドレス線19と、ランダム・アクセス°メモリ(R
andom Access Memory :RAM)
を有する外部装置22との接続端子21により構成され
ている。
7は、ROM18が搭載され、その他はデータ線20及
びアドレス線19と、ランダム・アクセス°メモリ(R
andom Access Memory :RAM)
を有する外部装置22との接続端子21により構成され
ている。
以下、1動作例について順次説明を行なう。
■ 前記ICメモリカード17は、外部装置22と接続
されることにより、始めて電源が入り、動作可能な状態
となる。
されることにより、始めて電源が入り、動作可能な状態
となる。
■ ROM1g内のデータを外部装置22内に読み出す
場合は、外部装置22より、ROM18内の読み出した
いデータが格納されている番地を指定し、アドレスバス
23及び接続端子21を介し、ICメモリカード17内
のアドレス線19に、前記指定番地を送り、ROM18
のデータを読み出し可能な状態とする。
場合は、外部装置22より、ROM18内の読み出した
いデータが格納されている番地を指定し、アドレスバス
23及び接続端子21を介し、ICメモリカード17内
のアドレス線19に、前記指定番地を送り、ROM18
のデータを読み出し可能な状態とする。
■ ROM18内の読み出し可能となったデータは、I
Cメモリカード17内のデータ線20及び接続端子21
を介し、データバス24に送られ、外部装置22内へ読
み込まれる。
Cメモリカード17内のデータ線20及び接続端子21
を介し、データバス24に送られ、外部装置22内へ読
み込まれる。
■ 外部装置22に読み込まれたデータは、外部装置2
2内のデータ線25を通り、RAM26内に書き込まれ
る。
2内のデータ線25を通り、RAM26内に書き込まれ
る。
■ 以後、外部装置22内でRAM26と外部装置22
内の回路とのデータのやり取りにより、外部装置22自
体が動作する。
内の回路とのデータのやり取りにより、外部装置22自
体が動作する。
前述した従来のICメモリカードは、直接ICメモリカ
ード17内のROM18のデータを読み出す構成になっ
ているから、次のような欠点がある。
ード17内のROM18のデータを読み出す構成になっ
ているから、次のような欠点がある。
(1)ROM18自体は、読み出し時間が長くかかる為
、外部装置22とICメモリカード17とのやり取りの
高速化が困難である。
、外部装置22とICメモリカード17とのやり取りの
高速化が困難である。
(11)外部装置22自体の動作を高速化する為に、I
Cメモリカード17内のデータを一時記憶させるRAM
26が、外部装置22内に必要である。
Cメモリカード17内のデータを一時記憶させるRAM
26が、外部装置22内に必要である。
本発明の目的は、前記欠点が解決され、短時間で読み出
しができ、接続される外部装置内にRAMを設ける必要
がないようにしたICメモリカードを提供することにあ
る。
しができ、接続される外部装置内にRAMを設ける必要
がないようにしたICメモリカードを提供することにあ
る。
本発明のICメモリカードの構成は、リード・オンリ・
メモリの搭載されているICメモリカードにおいて、外
部から電源が与えられると前記リード・オンリ・メモリ
内に書き込まれているデータを直ちに記憶でき、かつデ
ータ読み出しを随時行えるスタティック・ランダム・ア
クセス・メモリが搭載されていることを特徴とする。
メモリの搭載されているICメモリカードにおいて、外
部から電源が与えられると前記リード・オンリ・メモリ
内に書き込まれているデータを直ちに記憶でき、かつデ
ータ読み出しを随時行えるスタティック・ランダム・ア
クセス・メモリが搭載されていることを特徴とする。
次に本発明を図面を参照して説明する。
第1図は本発明の一実施例のICメモリカードのブロッ
ク図である。第1図において、本実施例のICメモリカ
ードは、ROM3. S (Static)RAM2.
アドレス発生回路4.アドレス切換スイッチ5.アドレ
ス線6乃至9.データ線10゜12、制御信号線13.
接続端子11とを含み、構成され、外部信号線14.1
5により外部装置16と接続されている。第1図におい
て、本実施例が従来例の相違する点は、ICメモリカー
ドl上にROM3のデータを書き込む為のSRAM2を
設けた点、及び前記の動作を行う為に必要なアドレス発
生回路4.アドレス切換スイッチ5を設けた点である。
ク図である。第1図において、本実施例のICメモリカ
ードは、ROM3. S (Static)RAM2.
アドレス発生回路4.アドレス切換スイッチ5.アドレ
ス線6乃至9.データ線10゜12、制御信号線13.
接続端子11とを含み、構成され、外部信号線14.1
5により外部装置16と接続されている。第1図におい
て、本実施例が従来例の相違する点は、ICメモリカー
ドl上にROM3のデータを書き込む為のSRAM2を
設けた点、及び前記の動作を行う為に必要なアドレス発
生回路4.アドレス切換スイッチ5を設けた点である。
以下2本実施例のICメモリカードの動作を説明する。
い)本実施例のICメモリカード1は、外部装置16と
接続することにより、始めて本ICメモリカード1に電
源が入り、動作可能な状態となる。
接続することにより、始めて本ICメモリカード1に電
源が入り、動作可能な状態となる。
(B) 本ICメモリカード1に電源が入ることによ
り、ROM3.SRAM2.アドレス発生回路4、アド
レス切換スイッチ5にも電源が入る。
り、ROM3.SRAM2.アドレス発生回路4、アド
レス切換スイッチ5にも電源が入る。
(C) 電源が入った事により、アドレス発生回路4
からアドレス切換スイッチ5に制御信号線13を通して
信号が送られ、アドレス切換スイッチ5が、アドレス発
生回路4からのアドレス線7と、SRAM2に入るアド
レス線8と接続させる。外部からのアドレスが入るアド
レス線9は、この時0PEN状態となっている。
からアドレス切換スイッチ5に制御信号線13を通して
信号が送られ、アドレス切換スイッチ5が、アドレス発
生回路4からのアドレス線7と、SRAM2に入るアド
レス線8と接続させる。外部からのアドレスが入るアド
レス線9は、この時0PEN状態となっている。
(D) 前記(C)の動作が完了すると、アドレス発
生回路4からアドレスが発生し、ROM3へのアドレス
線6及びアドレス切換スイッチ5へのアドレス線7ヘア
ドレスを送る。
生回路4からアドレスが発生し、ROM3へのアドレス
線6及びアドレス切換スイッチ5へのアドレス線7ヘア
ドレスを送る。
(E) アドレス線6を介してROM3にアドレスが
入り、ROM3内のデータが読み出され、SRAM2に
データ線12を介して送られる。
入り、ROM3内のデータが読み出され、SRAM2に
データ線12を介して送られる。
(F)SRAM2へのアドレスは、(C)の動作により
決定さり、 (E)で’ROM3より読み出されたデー
タをSRAMz内に書き込んでいく。
決定さり、 (E)で’ROM3より読み出されたデー
タをSRAMz内に書き込んでいく。
(G) 以上、同様にして、ROM3内のデータを全
て、SRAM2に書き込んでいく。
て、SRAM2に書き込んでいく。
((支)ROMB内のデータを全てSRAM2に書き込
まれると、アドレス発生回路4よりアドレス切換スイッ
チ5に制御信号が送られ、SRAM2へのアドレス線8
と外部からのアドレス線9を接続させる。この時、アド
レス線7は。PENとなる。
まれると、アドレス発生回路4よりアドレス切換スイッ
チ5に制御信号が送られ、SRAM2へのアドレス線8
と外部からのアドレス線9を接続させる。この時、アド
レス線7は。PENとなる。
(I) 以下、外部装置16とのデータのやり取りに
ついては、ROMからSRAMにおきかわっただけで、
動作内容については、従来例と同じである。
ついては、ROMからSRAMにおきかわっただけで、
動作内容については、従来例と同じである。
また、本実施例では、ICメモリカード1内にSRAM
2を搭載している為、外部装置16のRAMを必要とし
ないですむ。
2を搭載している為、外部装置16のRAMを必要とし
ないですむ。
以上説明したように、本発明は、ICメモリカード上に
SRAMを搭載する事により、ICメモリカードにおけ
るデータアクセス時間が短縮でき、外部装置内に余分な
RAM領域を削減できるという効果がある。
SRAMを搭載する事により、ICメモリカードにおけ
るデータアクセス時間が短縮でき、外部装置内に余分な
RAM領域を削減できるという効果がある。
路、5・・・・・・アドレス切換スイッチ、6〜9,1
9・・・・・・アドレス線、10,12,20.25・
・・・・・データ線、11.21・・・・・・接続端子
、13・・・・・・制御信号線、14.23・・・・・
・アドレスバス、15.24・・・・・・データバス、
16.22・・・・・・外部装置、26・・・・・・R
AM。
9・・・・・・アドレス線、10,12,20.25・
・・・・・データ線、11.21・・・・・・接続端子
、13・・・・・・制御信号線、14.23・・・・・
・アドレスバス、15.24・・・・・・データバス、
16.22・・・・・・外部装置、26・・・・・・R
AM。
Claims (1)
- リード・オンリ・メモリの搭載されているICメモリ
カードにおいて、外部から電源が与えられると前記リー
ド・オンリ・メモリ内に書き込まれているデータを直ち
に記憶でき、かつデータ読み出しを随時行なえるスタテ
ィック・ランダム・アクセス・メモリが搭載されている
ことを特徴とするICメモリカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1260491A JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Icメモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1260491A JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Icメモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03121545A true JPH03121545A (ja) | 1991-05-23 |
Family
ID=17348704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1260491A Pending JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Icメモリカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03121545A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09160824A (ja) * | 1995-12-08 | 1997-06-20 | Advantest Corp | 読み出し専用記憶装置 |
-
1989
- 1989-10-04 JP JP1260491A patent/JPH03121545A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09160824A (ja) * | 1995-12-08 | 1997-06-20 | Advantest Corp | 読み出し専用記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03121545A (ja) | Icメモリカード | |
JPH0365745A (ja) | Icカード | |
KR970059914A (ko) | 플래시 메모리 시스템 | |
JP2005228055A (ja) | メモリ制御用ic | |
JPH07226079A (ja) | 半導体メモリ装置 | |
JP2699482B2 (ja) | データ転送制御装置 | |
JPH03204753A (ja) | Dma制御装置 | |
JPH05189352A (ja) | I/oアドレス変換方式 | |
JPS61223964A (ja) | デ−タ転送装置 | |
JP3131918B2 (ja) | メモリ装置 | |
JP2968636B2 (ja) | マイクロコンピュータ | |
JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
JPS6037753Y2 (ja) | メモリカ−ド構成 | |
JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
JPH0370055A (ja) | 半導体集積回路装置 | |
JPS6211753B2 (ja) | ||
JPH04170661A (ja) | マイクロプロセッサシステム | |
JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
JPS60100807U (ja) | マイクロコンピユ−タを用いた制御装置 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JPH06208539A (ja) | 高速データ転送方式 | |
JPS6148057A (ja) | アドレス選択回路 | |
JPS6020099U (ja) | P−rom書込器 | |
JPS6195455A (ja) | 情報処理装置の応答エラ−検出方式 | |
JPH05159042A (ja) | 画像処理装置 |