JPH03120742A - 半導体装置のエージング方法、及び、同装置 - Google Patents

半導体装置のエージング方法、及び、同装置

Info

Publication number
JPH03120742A
JPH03120742A JP1257671A JP25767189A JPH03120742A JP H03120742 A JPH03120742 A JP H03120742A JP 1257671 A JP1257671 A JP 1257671A JP 25767189 A JP25767189 A JP 25767189A JP H03120742 A JPH03120742 A JP H03120742A
Authority
JP
Japan
Prior art keywords
chip
aging
socket
flexible substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1257671A
Other languages
English (en)
Inventor
Toru Yoshida
亨 吉田
Aizo Kaneda
金田 愛三
Masaaki Muto
武藤 雅彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1257671A priority Critical patent/JPH03120742A/ja
Publication of JPH03120742A publication Critical patent/JPH03120742A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チップ状Bo半導体をエージングする方法、
及び、同じくエージング装置に関するものである。
〔従来の技術〕
LSI等の半導体装置は、通常その製造工程において、
パッケージング後、即ち組立て後にエージングと呼ばれ
る加速寿命試験が行われる゛。
ここで予め代表的な従来の製造工程について触れておく
と、先ず、前工程と呼はれる工程において、所定の回路
機能が伶り込まれたLSIチップを多数含むウェハが完
成し、グローブ検査でウェハ内のLSIチップは一個一
個所定の回路機能が正常に動作するか否かを検査される
。その後、後工程と呼ばれる工程に入り、先ずグイシン
グ工程でウェハ内のLSIチップは一個一個分離され、
前記プローブ検査で良品とされ&I8Iチップ紘パッケ
ージングされる。パッケージング工程では、L13Iチ
ップはリードピンとともに樹脂で封止され7Cり、上2
ミックスの容器に気密封止され、完成品としての形状を
整える。ま几テープ上に形成されたリード端子にLSI
チップの電極を接続した’1’ A B (1aoa 
71utomated 、londing )として完
成品となる。
次に前述したような完成品としての形状を整えたLSI
は、エージング工程に入る。エージングとは、個々の半
導体装置に所定の電圧全印加して所定の雰囲気温度、例
えは125℃で所定時間、例えば4〜96時間動作させ
葛加速寿命試験である。
その日釣は、周知のよりに半導体装置の回路動作を安定
化させるとともに、信頼性的な意味で寿命の短い半導体
装置を不良品として顕在化させることにある。具体的な
方法としては、通常、エージングに必要な配線、部品を
施したエージングボード上のソケットにLSIt−収納
し、高温恒温槽の中で電気的動作を行なう。この工程で
、前記プローブ検査で良品とされ&LSIでTo−)で
も、温度ストレス、電気的ストレスを所定時間加えられ
ることによっである割合で不良となる。このようなLS
Iは前記し次曲工程で何らかの不良要因が作り込まれた
にもかかわらず、プローブ検査では特性不良とはならず
、エージング工程で不良現象が顕在化する。エージング
工程て発生した不良品紘次の選別工程で除去され、良品
のみが出荷される。
従って適切な条件でエージングを行うことにより、実使
用において充分な耐用年数を有する製品のみを出荷でき
るようになり、エージングは半導体装置の製造工程にお
いて必要不可欠な工程となっている。
このエージングはスクリーニング若しくはバーンインと
呼ばれることもめ9 、1980年1月15日、株式会
社工業調査会発行、日本マイクロエレクトロニクス協会
編rIC化実装技術J259ページに説明されている。
〔考案が解決しようとする課題〕
しかしながら、上述の従来のエージング工程には以下に
述べるような問題がある。
先ず、従来技術におけるエージング工程は、先に述べた
ようにパッケージングの後に実施されるため、寿命の短
い不良チップをも組立ててしまい、結果的に無駄な作業
を行ったことになる。
さらに、エージング後の選別工程で大量の不良品が検出
された場合、その殆どの原因はウェハ完成までの前工程
にあることが多く、その不良情報を早く前工程にフィー
ドバックすべきであるにもかかわらず、パッケージング
後にエージング上行う危めに、不良情報のフィードバッ
クが遅れてしまうという問題がある。
更に、近年、高密度実装技術が急速に発達しつつある中
で、半導体装置をチップ状態で実装したいという要求が
高まっているが、チップ状態ではエージングが実施され
ておらず、信頼性的に不安が残るという問題がめる。
本発明は上述の事情に鑑みて為されたもので、その第1
の目的は、半導体装置をパッケージングする前のチップ
状態でエージングする方法を提供するにある。
そして、第2の目的は、上記の方法を実施するに好適な
エージング装置を提供するにある。
〔課題上解決するための手段〕
前記第1の目的(チップ状go半導体装置のエージング
)線、 上記チップ状態の半導体の電極に対応せしめて配置した
給電用電極と、該給電用電極よりも粗いピッチで配列さ
れて該給電用電極のそれぞれに接続された拡大ピッチ電
極とを設けたフレキシブル基板を用い、 前記チップ状態の半導体装置の電極を前記給電用電極に
対向、当接せしめて位置決めし、前記フレキシブル基板
を介してチップに対向せしめるよりに弾性体シートを配
置し、 外部リード、及び、該外部リードと導通された内部接続
端子、並びに押圧蓋を有するソケットに前記チップ、該
チップの位置決め板、前18フレキシブル基板、及び弾
性体シー)1−搭載すると共に。
これらの部材をソケットと押圧蓋との間に挾みつけて、
チップの電極と給電用電極とを電気的に接触導通せしめ
上記ソケットの複数個をエージングボードに搭載し、 前記外部リードに電源および信号電圧を供給して前記の
チップを作動させ、 前記複数個のソケットのそれぞれに搭載されたチップ状
態の半導体を一括して二一ジッグすることを特徴とする
前記の本発明方法を実施する際、前述の構成に加えて、
前記のフレキシブル基板はポリイミド材によって構成さ
れたものとすることが望ましtn。
前記の本発明方法を実施する際、前述の構成に加えて、
前記フレキシブル基板の給電用電wti、フレキシブル
基板から突出している突起状電極とすると好適である。
前おの本発明方法を実施する際、前述の構成に加えて、
前記の拡大ピッチ電極と給電用電極とを互いにフレキシ
ブル基板の反対側の面に設け、かつ上記双方の電極をフ
レキシブル基板のスルーホールを介して導通させること
が推奨される。
前記の本発明方法全実施する際、前述の構成に加えて、
前記の弾性体シートを7リコンゴム材料で構成すること
が望ましい。
前記の本発明方法を実施する際、前述の構成に加えて、
前記のソケットに、前記の弾性体シートを収納する凹部
を形成しておくと好都合である。
前記の本発明方法を実施する際、前述の構成に加えて、
前記のソケットにチップを搭載する前に予め、前記の弾
性体シートをソケットに固着しておくことが推奨される
前記の本発明方法を実施する際、前述の構成に加えて、
前記のフレキシブル基板および位置決め板をソケットに
搭載する前に予め、フレキシブル基板および位置決め板
のそれぞれに2個以上のガイド孔會設けると共に、上記
ガイド孔に嵌合する位置決めピンをソケットに設置して
おくことが推奨される。
また、前記第2の目的(第1の目的を達成するための方
法を実施するに好適なエージング装置の提供)t″達成
るため、本発明のエージング装置は、位置決めピン、内
部接続端子、及び上記内部接続端子に導通された外部リ
ード上官するソケットと、 上記ソケットに形成された凹部に収納された弾性体シー
トと、 前記位置決めピンに嵌合するガイド孔、半導体チップの
電極に対応して配列された給電用電極、及び、前記内部
接続端子に対応せしめて配列された拡大ピッチ電wi會
有するフレキシブル基板と、11tI紀位置決めピンに
嵌合するガイド孔、及び、前記半導体チップに嵌合する
チップ収納孔を有するチップ位置決め板と、 前記位置決めピンにガイド孔を嵌合させてソケットの上
に搭載し几フレキシブル基板、前記位置決めピンにガイ
ド孔を嵌合させて上記フレキシブル基板の上に重ね合わ
せ次チップ位置決め板、及び、上記チップ位置決め板の
チップ収納孔に嵌め合わせた半導体チップを、ソケット
に向けて押しつける押圧蓋と、 全具備していることを特徴とする。
上記の発明装置を実施する際、上記発明装置の構成に加
えて、前記フレキシブル基板はポリイミド材で構成され
たものとし、かつ、前記弾性体シートはシリコンゴム材
で構成され友ものとすることが推奨される。
〔作用〕
前記の手段に記載し次男法によれば、チップ状態の半導
体(以下、チップと略称する)はチップ位置決め板によ
って位置決めされる。
上記チップのチップ電極は、フレキシブル基板の給電用
電極に接触して導通する。この給電用電極は拡大ピッチ
電極に導通されている。
上記拡大ピッチ電極は、ソケットの内部接続端子に対向
、当接して導通ずる。この尚接導通部分は、そのピッチ
が拡大されているので容、!7に確実に対向、当接して
導通される。
前記の各当接部は、ソケットと押圧蓋との間に、弾性体
シート金倉して挟圧されて当接圧力が与えられて確実に
導通する。
これら当接部の構成部材に若干の寸法誤差が有ってもフ
レキシブル基板の撓みで吸収される。
前記の7レキクプル基板をポリイミド材で構成すると、
エージング用の高温における耐熱性と適度な弾性とを有
しているので好適である。
前記の給電用電極を突起状電極に構成しておくと、チッ
プ電極の形状が平坦でありても確実な接触、導通が得ら
れるので望ましい。
前記拡大ピッチ電極と給電用電極とt、フレキシブル基
板の両面のそれぞれに設けておくと、関係部材の配置が
合理的に行われ、特に、単一方向の押圧力(前記の押圧
蓋による押圧力)によりて各当接部分に均等な接触圧力
が与えられるので推奨される。
前記の弾性体シートがシリコンゴム材料で構成されてi
ると、エージング操作に必要な耐熱性と、適正なゴム弾
性とを有しているので好都合である。
前記のソケットに、前記の弾性体シートを収納する凹部
t−設けておくと、ソケットの頂閲と弾性体シートの頂
面とを路間−面に揃えることができるので、この発明方
法全実施するための装置全体管コンパクトに構成できる
と共に、フレキシブル基板が路間−平面内に配設されて
過大な撓み金受けないので好適である。
上記の弾性体シートとソケットに固着しておくと、多数
のチップを順次に交換しつつ、搭載・エージング・取外
し・再搭載、エージングの操作を繰り返すのに好都合で
ある。
前記のソケットに位置決めピンを設けると共に、フレキ
シブル基板と位置決め板とに位置決め用のガイド孔を設
けておくと、当接部の位tiIt精度を保つ7th6に
好適である。
前記の手段に記載した装置によれば、1iiJlrc!
の発明方法に必要な構成部材が揃えられており、しかも
コンパクトに構成されていて使い易いので好都合でめり
、格別の熟練を要せずに!tI紀の発明方法を実施でき
る。
上記発明装置におけるフレキシブル基板をポリイミド材
で、弾性体シートをシリコンゴム材で構成すると、エー
ジングに必要な耐熱性と、接触圧保持に必要な弾性とが
得られるので好適である。
〔実施例〕
第1図は本発明に係るエージング装置の1実施例を示す
分解斜視図、第2図は同じく断面図である。
本図は1組の実施例装置を示しであるが1本発明上実施
する場合は同様の装置を複数組構成してエージングボー
ド(図示せず)に搭載し、外部リード111にエージン
グボードの配線に接続することが望ましい。
この実施例の装置は、ソケット1、シリコンゴムシート
2、フレキシブル基板S、チップ位置決め板4及びチッ
プ5から構成されている。
上記のソケット1は耐熱性グラスチック又はセラミック
製でお9、通常のL8Iソケットと同様の構造(即ち、
チップ状態でなく、パッケージ済みのLSIのエージン
グを行うためのソケットに類似した構成)であって、外
部リード11と、該外部リードに導通され、かつ弾性を
有する内部接続端子12とを備えている。
そして、このソケット1の上面には、シリコン−t A
 製(D 弾性体シート(シリコンゴムジ−トド略称す
る)2″ic収納するための凹部13−i設け、この凹
部13の底面にシリコンゴムシート2′を接着しである
4は、チップ5を位置決めする丸めのチップ位置決め板
で、チップ収納孔41が設けられている。
フレキシブル基板5は本発明装置における最も特徴的な
構成部材であって、(aJチップ状態の半導体装置であ
るチップ5と、(b)パッケージされた半導体装置に適
合するソケット1の内部接続端子12とを′ij!を気
的に接続するための部材である。
本例のフレキシブル基板はポリイミド材で構成してあり
、 その上面にはチップ5のチップ電極に当接する多数の給
電用′I&@52が配列され。
その下面には、上記多数の給電用電極52(Dそれぞれ
に導通された拡大ピッチ電極s1が配列されて9る。
55は、前記Wi1’it用電極52と拡大ピッチ電極
31とt″接続している銅箔パターンである。
前記のチップ位置決め板4、およびフレキシブル基板3
とソケット1とを相互に位置決めするため、ソケット1
に株2個の位置決めピン14t″設けてあり、一方、フ
レキシブル基板6には2個のガイド孔64t、チップ位
置決め板4には2個のガイド孔42t、それぞれ設けで
ある。17は、押圧蓋15が上記の位置決めピン14と
干渉しない工うに設けた逃がし穴でめる。
前記のフレキシブル基板6は、本例においては厚さ25
μmのポリイミドフィルムで構成し、適度の可撓性と耐
熱性とを得た。
上記フレキ7プル基板3の下面に設けた拡大ピッチ電極
61は、本例では厚さ18μmの銅箔によって構成し、
前記の内部接続端子12に対応せしめて配列し、金メツ
キを施して導通の確実性全図っ友。
また、1ilr紀フレキシブル基板5の上面に設は友給
電用電[32は、チップ5のチップ電極に対応せしめて
配列し、金メツキを施してフレキシブル基板面から20
μm突出させ、突起状電極とした。
これによりチップ電極と給電用電極32との接触、導通
が確実となる。しかし、前記チップ電極が突起状であれ
ば、上記給電用電極32は必ずしも突起状に形成する必
要はない。
上記の給電用電極52と拡大ピッチ電極51とは、フレ
キシブル基板3に設けたスルーホールを介して、前記の
銅箔パターン35によって接続する。
前記のチップ位置決め板4は適度の剛性を有する材料、
例えは金属、セラミックス、若しくはガラスエポキシの
ような複合材料で構成し、チップ5を収納して位置決め
するチップ収納孔41を設けである。
押圧蓋15の下面に扛、前記のチップ収納孔41に嵌合
してチップ5の上面に当接する凸部16が設けられてい
る。
また、第2図に示し次ごとく抑圧蓋15を閉じた状態に
保持し得るように、第1図に示すロック機構18が設け
られている。
上記のように構成された本発明装置を用い、本発明方法
を適用してエージングを行うには、第2図に示したよう
にチップ位置決め板4によってチップ5を位置決めする
と共に、チップ電極51t−下方に向けてフレキシブル
基板3上に載置し、該チップ電151t−給電用電極3
2に対向、当接せしめる。
押圧蓋15を閉じると(第2図の状態)、シリコンゴム
シート20弾性とフレキシブル基板5の可撓性とによっ
て、チップ電極51が給電用電極S2に接触し、銅箔パ
ターン33、内部接続端子12を介して外部リード12
に導通される。
これにより、複数組のソケット1をエージングボード(
図示せず)に搭載し、エージングボードの回路に外部リ
ード11を接続して電源および信号電圧を印加してチッ
プ5を作動させ、所定温度で所定時間のエージングを行
う。
上記実施例の装置を用いて、上記の如く本発明方法を実
施した場合の効果について、従来技術と比較しつつその
要点を略述すると次の如くである。
従来一般に、パッケージングされた半導体装置(例えば
LSI)t、本例のソケット1に類似し次ソケットを用
いてエージングボードに搭載してい友。その理由は、パ
ッケージング以前のチップ状態の半導体装置のチップi
t極は高密度(例えばピッチa1nnm)であって、ソ
ケットの内部接続端子(12)t−これに対応せしめて
ピッチ0.1 mmに構成することは出来ないからであ
る。
本実施例においては、上記のチップ[極51に対応せし
めたl:L1mmピッチの給電用電極52fCフレキシ
ブル基板5の上に配列した。
そして、拡大ピッチ電極51は、これを[165mmピ
ッチで配列して、内部接続端子12に対応せしめ友。
フレキシブル基板5の面上にピッチ寸法0.1mmの給
電用電極を配列することは、公知の半導体技術(例えば
マスキングを用い友エツチング等)により容易に構成し
得る。
上述の作用効果を更に要約すれば、フレキシブル基板3
は、チップ5t−ノケツト1に搭載するためのアダプタ
であると言える。
更に、半導体装置の品種を変更して、チップの形状やチ
ップ電極の個数、形状が変わりた場合も、各仕様に適応
するチップ位置決め板4及びフレキシブル基板5′t−
構成することにより同一のソケット1を使用することが
できる。一般に新しいソケットを作製するには大きなコ
ストが必要であるが、上記したように、本例では同一の
ソケットで多品種の半導体装置のチップエージングが可
能であり。
低いコストでエージングを行うことができる。
〔発明の効果〕
以上説明したように、本発明のエージング方法によれば
、半導体装置tパッケージングする前のチップ状類でエ
ージングすることが出来るので、エージングによってチ
エツクアウトされる不良品にパッケージングを施す無駄
が省かれる。
また本発明のエージング装置によれば、1紀の発明方法
を容品に実施してその実用的効果を発揮せしめることが
できる。
【図面の簡単な説明】
第1図及び第2図は本発明に係る半導体装置のエージン
グ装置の1実施例を示し、 第1図は分解斜視図、第2図は断面図である。 1・・・ソケット、2・・・弾性体シートの1例として
のシリコンゴムシート、S・・・フレキシブル基板、4
・・・チップ位置決め板、5・・・パッケージング前の
チップ状態の半導体装置、11・・・外部リード、12
・・・内部接続端子、13・・・凹部、14・・・位置
決めピン、15・・・押圧蓋、16・・・凸部、18・
・・ロック機構、51−・・拡大ピッチ電極、52・・
・給電用電極、35・・・銅箔パターン、34・・・位
置決め用のガイド孔、41・・・チップ収納孔−42・
・・位置決め用のガイド孔。 jろ(凹告p)

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置をチップ状態でエージングする方法にお
    いて、 上記チップの電極に対応せしめて配置した 給電用電極と該給電用電極よりも粗いピッチで配列され
    て該給電用電極のそれぞれに接続された拡大ピッチ電極
    とを設けたフレキシブル基板を用い、 前記チップ状態の半導体装置の電極を前記 給電用電極に対向、当接せしめて位置決めし、前記フレ
    キシブル基板を介してチップに対 向せしめるよりに弾性体シートを配置し、 外部リード、及び、該外部リードと導通さ れた内部接続端子、並びに押圧蓋を有するソケットに前
    記チップ、該チップの位置決め板、前記フレキシブル基
    板、及び弾性体シートを搭載すると共に、これらの部材
    をソケットと押圧蓋との間に挾みつけて、チップの電極
    と給電用電極とを電気的に接触導通せしめ、 上記ソケットの複数個をエージングボードに搭載し、 前記外部リードに電源および信号電圧を供給して前記の
    チップを作動させ、 前記複数個のソケットのそれぞれに搭載されたチップ状
    態の半導体を一括してエージングすることを特徴とする
    、半導体装置のエージング方法。 2、前記のフレキシブル基板はポリイミド材によって構
    成されたものであることを特徴とする、請求項1に記載
    した半導体装置のエージング方法。 3、前記フレキシブル基板の給電用電極は、フレキシブ
    ル基板面から突出せしめた突起状電極であることを特徴
    とする、請求項1に記載した半導体装置のエージング方
    法。 4、前記の拡大ピッチ電極と、前記給電用電極とを、互
    いにフレキシブル基板の反対側の面に設け、かつ、上記
    双方の電極をフレキシブル基板に設けたスルーホールを
    介して接続し、導通させることを特徴とする、請求項1
    に記載した半導体装置のエージング方法。 5、前記の弾性体シートを、シリコンゴム材料によって
    構成することを特徴とする、請求項1に記載した半導体
    装置のエージング方法。 6、前記のソケットに、前記弾性体シートを収納する凹
    部を形成することを特徴とする、請求項1に記載した半
    導体装置のエージング方法。 7、前記のソケットにチップを搭載する際、予め、前記
    の弾性体シートをソケットに固着しておくことを特徴と
    する、請求項1に記載した半導体装置のエージング方法
    。 8、前記のフレキシブル基板および位置決め板をソケッ
    トに搭載する際、予めフレキシブル基板および位置決め
    板のそれぞれに2個以上のガイド孔を設けるとともに、
    上記ガイド孔に嵌合する位置決めピンをソケットに設置
    しておくことを特徴とする、請求項1に記載した半導体
    装置のエージング方法。 9、位置決めピン、内部接続端子、及び上記内部接続端
    子に導通された外部リードを有するソケットと、 上記ソケットに形成された凹部に収納された弾性体シー
    トと、 前記位置決めピンに嵌合するガイド孔、半導体チップの
    電極に対応して配列された給電用電極、及び、前記内部
    接続端子に対応せしめて配列された拡大ピッチ電極を有
    するフレキシブル基板と、 前記位置決めピンに嵌合するガイド孔、及び、前記半導
    体チップに嵌合するチップ収納孔を有するチップ位置決
    め板と、 前記位置決めピンにガイド孔を嵌合させてソケットの上
    に搭載したフレキシブル基板、前記位置決めピンにガイ
    ド孔を嵌合させて上記フレキシブル基板の上に重ね合わ
    せたチップ位置決め板、及び、上記チップ位置決め板の
    チップ収納孔に嵌め合わせた半導体チップを、ソケット
    に向けて押しつける押圧蓋と、 を具備していることを特徴とする、半導体装置のエージ
    ング装置。 10、前記フレキシブル基板はポリイミド材によって構
    成されており、前記弾性体シートはシリコンゴム材によ
    りて構成されていることを特徴とする、請求項9に記載
    した半導体装置のエージング装置。
JP1257671A 1989-10-04 1989-10-04 半導体装置のエージング方法、及び、同装置 Pending JPH03120742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1257671A JPH03120742A (ja) 1989-10-04 1989-10-04 半導体装置のエージング方法、及び、同装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1257671A JPH03120742A (ja) 1989-10-04 1989-10-04 半導体装置のエージング方法、及び、同装置

Publications (1)

Publication Number Publication Date
JPH03120742A true JPH03120742A (ja) 1991-05-22

Family

ID=17309489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1257671A Pending JPH03120742A (ja) 1989-10-04 1989-10-04 半導体装置のエージング方法、及び、同装置

Country Status (1)

Country Link
JP (1) JPH03120742A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172117A (ja) * 1994-12-20 1996-07-02 Nec Corp ベアチップテストキャリア
JPH09199247A (ja) * 1996-01-11 1997-07-31 Texas Instr Japan Ltd ソケット
WO1999015908A1 (en) * 1997-09-19 1999-04-01 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US5945834A (en) * 1993-12-16 1999-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method
US7008254B2 (en) 2004-01-05 2006-03-07 Sumitomo Wiring Systems, Ltd. Connector
US7196530B2 (en) 1998-12-22 2007-03-27 Fujitsu Limited Device testing contactor, method of producing the same, and device testing carrier
US7511375B2 (en) 2004-10-01 2009-03-31 Yamaichi Electronics Co., Ltd. Semiconductor device carrier unit and semiconductor socket provided therewith
DE10331037B4 (de) * 2002-07-09 2010-04-29 Yamaichi Electronics Co., Ltd. Sockel für eine Halbleitervorrichtung
CN104460652A (zh) * 2014-10-27 2015-03-25 上海原动力通信科技有限公司 板卡老化装置和板卡老化装置的使用方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945834A (en) * 1993-12-16 1999-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method
US6005401A (en) * 1993-12-16 1999-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method
US6323663B1 (en) 1993-12-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method
JPH08172117A (ja) * 1994-12-20 1996-07-02 Nec Corp ベアチップテストキャリア
JPH09199247A (ja) * 1996-01-11 1997-07-31 Texas Instr Japan Ltd ソケット
WO1999015908A1 (en) * 1997-09-19 1999-04-01 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device
US7196530B2 (en) 1998-12-22 2007-03-27 Fujitsu Limited Device testing contactor, method of producing the same, and device testing carrier
DE10331037B4 (de) * 2002-07-09 2010-04-29 Yamaichi Electronics Co., Ltd. Sockel für eine Halbleitervorrichtung
US7008254B2 (en) 2004-01-05 2006-03-07 Sumitomo Wiring Systems, Ltd. Connector
US7511375B2 (en) 2004-10-01 2009-03-31 Yamaichi Electronics Co., Ltd. Semiconductor device carrier unit and semiconductor socket provided therewith
CN104460652A (zh) * 2014-10-27 2015-03-25 上海原动力通信科技有限公司 板卡老化装置和板卡老化装置的使用方法

Similar Documents

Publication Publication Date Title
US5705933A (en) Resuable carrier for burn-in/testing on non packaged die
US6064217A (en) Fine pitch contact device employing a compliant conductive polymer bump
US5530376A (en) Reusable carrier for burn-in/testing of non packaged die
US5798652A (en) Method of batch testing surface mount devices using a substrate edge connector
US5247248A (en) Burn-in apparatus and method of use thereof
US5468157A (en) Non-destructive interconnect system for semiconductor devices
US5644247A (en) Test socket and method for producing known good dies using the test socket
JP2002175859A (ja) スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品
US5977784A (en) Method of performing an operation on an integrated circuit
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
JP2006261566A (ja) 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法
JPH07211416A (ja) ソケット
JPH03120742A (ja) 半導体装置のエージング方法、及び、同装置
JP3240793B2 (ja) プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
JPH04234141A (ja) Tabフレームおよびその基板への接続方法
JPH03102848A (ja) 半導体装置のエージング方法
JP3921163B2 (ja) スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JPH0763787A (ja) プローブ構造
JPH0763786A (ja) プローブ構造
JP2917553B2 (ja) 半導体装置のエージング方法
JP3208095B2 (ja) 半導体装置の検査装置
JPH0529418A (ja) 半導体装置のバーイン方法及びそれに用いるバーインボード
JPH08105934A (ja) Icのバーンイン装置
JP2001007168A (ja) 検査用基板
JPH11118875A (ja) バーンイン基板及びそれを用いたバーンイン方法