JPH03117017A - トランジスタ出力回路 - Google Patents
トランジスタ出力回路Info
- Publication number
- JPH03117017A JPH03117017A JP1254249A JP25424989A JPH03117017A JP H03117017 A JPH03117017 A JP H03117017A JP 1254249 A JP1254249 A JP 1254249A JP 25424989 A JP25424989 A JP 25424989A JP H03117017 A JPH03117017 A JP H03117017A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 8
- 230000001052 transient effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタ出力回路に関し、特に過電流保護
を有するトランジスタ出力回路に関する。
を有するトランジスタ出力回路に関する。
従来、この種のトランジスタ出力回路10aは、第5図
に示すように通常の入力電圧Vlとフィードバック電圧
■、とを入力して制御電圧v0を出力するゲート・ドラ
イブ回路1と、ゲートGが制御電圧■。を入力しトレイ
ンDが電源端子8に接続しソースSが出力端子4にドレ
イン電流IDを供給する出力トランジスタ2と、ソース
電圧Vsを検出してフィードバック信号Vfを出力する
電流検出回路3とを有している。
に示すように通常の入力電圧Vlとフィードバック電圧
■、とを入力して制御電圧v0を出力するゲート・ドラ
イブ回路1と、ゲートGが制御電圧■。を入力しトレイ
ンDが電源端子8に接続しソースSが出力端子4にドレ
イン電流IDを供給する出力トランジスタ2と、ソース
電圧Vsを検出してフィードバック信号Vfを出力する
電流検出回路3とを有している。
次に、出力端子4に接続された負荷5に短絡などの異常
が発生して大きな出力電流i。が流れた場合の回路の動
作について説明する。
が発生して大きな出力電流i。が流れた場合の回路の動
作について説明する。
電流検出回路3が出力電流ioの異常に対応するソース
電圧v5の異常を検出し、ゲート・ドライブ回路1にフ
ィードバック電圧Vfを入力してNチャネルの出力トラ
ンジスタ2の制御電圧■。
電圧v5の異常を検出し、ゲート・ドライブ回路1にフ
ィードバック電圧Vfを入力してNチャネルの出力トラ
ンジスタ2の制御電圧■。
ドライブ状態を抑えて、出力過電流に対する回路保護動
作を行っていた。
作を行っていた。
上述した従来のトランジスタ出力回路は、出力端子に接
続された負荷に短絡等の異常が発生し、出力に過電流が
流れた場合にその情報が電流検出回路を介してゲート・
ドライブ回路にフィードバックされ、出力トランジスタ
のゲートドライブ状態を抑えるという動作のため、負荷
に異常が発生してから出力トランジスタの駆動状態を変
えるまでに時間遅れが生じ、その間に出力に過電流が流
れるという欠点があった。
続された負荷に短絡等の異常が発生し、出力に過電流が
流れた場合にその情報が電流検出回路を介してゲート・
ドライブ回路にフィードバックされ、出力トランジスタ
のゲートドライブ状態を抑えるという動作のため、負荷
に異常が発生してから出力トランジスタの駆動状態を変
えるまでに時間遅れが生じ、その間に出力に過電流が流
れるという欠点があった。
本発明の目的は、過渡応答特性のよい過電流防止型のト
ランジスタ出力回路を提供することにある。
ランジスタ出力回路を提供することにある。
本発明のトランジスタ出力回路は、出力トランジスタの
ゲートとソースの間にゲート・ソース間の電圧を所定値
にクランプするクランプ回路を有している。
ゲートとソースの間にゲート・ソース間の電圧を所定値
にクランプするクランプ回路を有している。
次に、本発明について図面を参照して説明する。
第1図は本発明のブロック図である。
トランジスタ出力回路10は、ゲート・ドライブ回路1
の出力端とゲート0間に直列抵抗7が挿入され出力トラ
ンジスタ2のゲートGとソースS間にクランプ回路4が
挿入され、かつ電流検出回路3が除去されたことが異る
点以外は、第5図の従来のトランジスタ出力回路10.
と同一である。
の出力端とゲート0間に直列抵抗7が挿入され出力トラ
ンジスタ2のゲートGとソースS間にクランプ回路4が
挿入され、かつ電流検出回路3が除去されたことが異る
点以外は、第5図の従来のトランジスタ出力回路10.
と同一である。
次にブロックの動作を説明する。
クランプ回路4のゲート・ソース間電圧(以下G−8電
圧という)VGSは所定電圧以上に上昇しないようにク
ランプ動作する。
圧という)VGSは所定電圧以上に上昇しないようにク
ランプ動作する。
すなわち、第2図のトランジスタ特性図に示すように、
電圧■Gsは、この出力回路10の通常動作の出力電流
ioよりも大きい電流が流せる値に設定する。
電圧■Gsは、この出力回路10の通常動作の出力電流
ioよりも大きい電流が流せる値に設定する。
例えばG−8電圧V。SをV G 51に設定した場合
はドレイン電流IDすなわち出力電流i。が11まで流
すことができ、それ以上は流れない電流クランプ特性を
示す。
はドレイン電流IDすなわち出力電流i。が11まで流
すことができ、それ以上は流れない電流クランプ特性を
示す。
同様にV GS2 + V GS3とクランプ電圧を高
くすれば当然流せる電流クランプ電流も’2+ 13
と大きくなる。
くすれば当然流せる電流クランプ電流も’2+ 13
と大きくなる。
負荷5が正常状態で出力電流はi(1であり、予めG−
3電圧vGsをクランプ回路4と直列抵抗7でv as
nになるように設定しておけば、制御電圧VCが大きい
状態で仮に負荷5を短絡したとしても出力電流は高速で
inに制限され、出力回路は過電流破壊から保護される
。
3電圧vGsをクランプ回路4と直列抵抗7でv as
nになるように設定しておけば、制御電圧VCが大きい
状態で仮に負荷5を短絡したとしても出力電流は高速で
inに制限され、出力回路は過電流破壊から保護される
。
第3図は第1図のクランプ回路の一実施例を示す回路図
である。
である。
クランプ回路4.は抵抗R1,R2による分圧回路とN
チャネルトランジスタQNにより構成されている。
チャネルトランジスタQNにより構成されている。
このトランジスタQNのしきい値電圧を■7とすると、
このクランプ回路4aのクランプ電圧vGsはVT
(Rl十R2)/R2になる。
このクランプ回路4aのクランプ電圧vGsはVT
(Rl十R2)/R2になる。
例えば、VTが1■でR1とR2の比が1=1の場合の
クランプ電圧vesは2■となり、この抵抗比を変えれ
ばクランプ電圧は所定の値に設定できる。
クランプ電圧vesは2■となり、この抵抗比を変えれ
ばクランプ電圧は所定の値に設定できる。
第4図は本発明の第2の実施例を示すクランプ回路の回
路図である。
路図である。
クランプ回路4bは第3図のクランプ回路4aの抵抗R
1をツェナーダイオードZDに置換えた点以外は第1の
実施例と同一である。
1をツェナーダイオードZDに置換えた点以外は第1の
実施例と同一である。
クランプ回路4@のクランプ電圧VGSは、ツェナー電
圧を■z、トランジスタのしきい値をVTとすると(V
Z+VT)になる。
圧を■z、トランジスタのしきい値をVTとすると(V
Z+VT)になる。
従って、第3図及び第4図に示したクランプ電圧■Gs
により、出力トランジスタ2の出力電流ioの最大値は
、第2図に示した特性により、即時に予め設定した値と
なり、出力トランジスタ2及び負荷5は電流破壊から保
護される。
により、出力トランジスタ2の出力電流ioの最大値は
、第2図に示した特性により、即時に予め設定した値と
なり、出力トランジスタ2及び負荷5は電流破壊から保
護される。
〔発明の効果〕
以上説明したように本発明は、出力トランジスタのゲー
トとソースの間にゲート・ソース間電圧を一定電圧以上
にならないようにクランプするクランプ回路を設けるこ
とにより、出力端子に接続された負荷に異常が発生した
ときに過渡応答特性よく過大電流が流れるのを防止する
効果がある。
トとソースの間にゲート・ソース間電圧を一定電圧以上
にならないようにクランプするクランプ回路を設けるこ
とにより、出力端子に接続された負荷に異常が発生した
ときに過渡応答特性よく過大電流が流れるのを防止する
効果がある。
第1図は本発明のブロック図、第2図は第1図のブロッ
クの動作を説明するために示した出力トランジスタのゲ
ート・ソース電圧と出力電流の関係を示す特性図、第3
図は本発明の第1の実施例のクランプ回路図、第4図は
本発明の第2の実施例のクランプ回路の回路図、第5図
は従来のトランジスタ出力回路の一例のブロック図であ
る。 1・・・ゲート・ドライブ回路、2・・・出力トランジ
スタ、3・・・電流検出回路、4,4..4ゎ・・・ク
ランプ回路、5・・・負荷、7・・・直列抵抗、10・
・・トランジスタ出力回路、QN・・・NチャネルMO
Sトランジスタ、ZD・・・ツェナーダイオード、VC
・・・制御電圧。
クの動作を説明するために示した出力トランジスタのゲ
ート・ソース電圧と出力電流の関係を示す特性図、第3
図は本発明の第1の実施例のクランプ回路図、第4図は
本発明の第2の実施例のクランプ回路の回路図、第5図
は従来のトランジスタ出力回路の一例のブロック図であ
る。 1・・・ゲート・ドライブ回路、2・・・出力トランジ
スタ、3・・・電流検出回路、4,4..4ゎ・・・ク
ランプ回路、5・・・負荷、7・・・直列抵抗、10・
・・トランジスタ出力回路、QN・・・NチャネルMO
Sトランジスタ、ZD・・・ツェナーダイオード、VC
・・・制御電圧。
Claims (2)
- (1)ゲートが制御電圧を入力しドレインが電源に接続
しソースが出力端子を介して負荷に接続するMOS型の
出力トランジスタを有するソース出力型のトランジスタ
出力回路において、前記出力トランジスタのゲート・ソ
ース間に前記制御電圧のクランプ回路を設けたことを特
徴とするトランジスタ出力回路。 - (2)クランプ回路が、制御電圧の分電圧をゲートに供
給するMOSトランジスタのドレイン・ソースの二端子
回路である請求項(1)記載のトランジスタ出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1254249A JPH03117017A (ja) | 1989-09-28 | 1989-09-28 | トランジスタ出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1254249A JPH03117017A (ja) | 1989-09-28 | 1989-09-28 | トランジスタ出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03117017A true JPH03117017A (ja) | 1991-05-17 |
Family
ID=17262359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1254249A Pending JPH03117017A (ja) | 1989-09-28 | 1989-09-28 | トランジスタ出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03117017A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327381A (ja) * | 1992-05-15 | 1993-12-10 | Nec Corp | 誘導負荷駆動回路 |
US8604844B2 (en) | 2010-08-27 | 2013-12-10 | Renesas Electronics Corporation | Output circuit |
JP2014187543A (ja) * | 2013-03-22 | 2014-10-02 | Toyota Motor Corp | 半導体装置 |
CN111277253A (zh) * | 2019-12-31 | 2020-06-12 | 启攀微电子(上海)有限公司 | 一种具备恒流功能的高压负载开关电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5275187A (en) * | 1975-12-18 | 1977-06-23 | Mitsubishi Electric Corp | Mos type semiconductor device |
JPH01318430A (ja) * | 1988-05-06 | 1989-12-22 | Salplex Ltd | モス エフ イー ティーパワースイッチ回路 |
-
1989
- 1989-09-28 JP JP1254249A patent/JPH03117017A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5275187A (en) * | 1975-12-18 | 1977-06-23 | Mitsubishi Electric Corp | Mos type semiconductor device |
JPH01318430A (ja) * | 1988-05-06 | 1989-12-22 | Salplex Ltd | モス エフ イー ティーパワースイッチ回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327381A (ja) * | 1992-05-15 | 1993-12-10 | Nec Corp | 誘導負荷駆動回路 |
US8604844B2 (en) | 2010-08-27 | 2013-12-10 | Renesas Electronics Corporation | Output circuit |
JP2014187543A (ja) * | 2013-03-22 | 2014-10-02 | Toyota Motor Corp | 半導体装置 |
CN111277253A (zh) * | 2019-12-31 | 2020-06-12 | 启攀微电子(上海)有限公司 | 一种具备恒流功能的高压负载开关电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280418B2 (ja) | ダイオードをシミュレーションする回路 | |
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US7359171B2 (en) | Current limiting circuit and output circuit including the same | |
JPH09205727A (ja) | 短絡保護を有するパワートランジスタ | |
WO1995024066A1 (en) | Current protection method and apparatus and current protected low dropout voltage circuits | |
US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
US6459598B1 (en) | Inverter device | |
US5432665A (en) | Short circuit protected capacitive load driver | |
JPH03117017A (ja) | トランジスタ出力回路 | |
JPH05102402A (ja) | 半導体装置 | |
JP2013026769A (ja) | スイッチング素子の制御装置 | |
JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
CN115856411A (zh) | 功率驱动管及其过流检测电路及过流检测方法 | |
JP7195045B2 (ja) | スイッチシステム及びそのようなスイッチシステムを備える電力変換器 | |
JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
JP3092549B2 (ja) | 電圧クランプ回路 | |
JP2002041155A (ja) | 負荷駆動装置 | |
JP2679582B2 (ja) | 半導体装置 | |
JP3632305B2 (ja) | モータ駆動装置 | |
JP2927847B2 (ja) | 半導体装置 | |
JPH05146049A (ja) | 負荷状態検出回路 | |
JPH06245366A (ja) | 過電圧保護回路 | |
JP3152000B2 (ja) | パワートランジスタ保護回路 | |
JP2023094846A (ja) | 半導体装置 | |
JPH06236812A (ja) | 駆動回路 |