JP7195045B2

JP7195045B2 - スイッチシステム及びそのようなスイッチシステムを備える電力変換器

Info

Publication number: JP7195045B2
Application number: JP2017093834A
Authority: JP
Inventors: ニコリック、ダビド; プライドー、ミシェル; ベルトラン、マチュー
Original assignee: ヴァレオシステムドゥコントロールモトゥール
Priority date: 2016-05-11
Filing date: 2017-05-10
Publication date: 2022-12-23
Anticipated expiration: 2037-05-10
Also published as: CN107370353A; JP2017209001A; EP3244535A1; CN116683753A; FR3051299B1; FR3051299A1

Description

本発明は、制御スイッチの分野に関し、特にスイッチが１００Ａを超える電流を伝えるように設計される用途における制御スイッチの分野に関する。

欧州特許出願公開第２５４９６４９号明細書の下で公開された欧州特許出願は、
スイッチであって、
第１の端子と、
第２の端子と、
制御端子と、
を備え、
第１の電圧が第１の端子と第２の端子との間に存在し、
第１の電圧を制御する第２の電圧が制御端子と第２の端子との間に存在する、
スイッチと、
第１の端子を備える電圧リミッタ回路と、
電圧リミッタ回路の第１の端子とスイッチの制御端子との間のフィードバック接続部と、
を備え、
電圧リミッタ回路が、アクティブモードにおいて、第１の電圧を制限するために、第２の電圧に対する第１の電圧のフィードバックを実行するように設計され、
電圧リミッタ回路が、そのアクティブモードにおいて、その第１の端子で電流を供給するように更に設計される、
スイッチシステムについて記載する。

先の刊行物において、電圧リミッタ回路は、スイッチの開成時に第１の電圧を制限するように設計される。しかしながら、スイッチが開成状態にあるとともに第１の端子と第２の端子との間に高電圧が印加されるとき、本発明者等は、スイッチにおいて望ましくない再導通が起こり得る、すなわち、スイッチの第１の端子と第２の端子との間で電流の流れが起こり得ることに気付いた。

欧州特許出願公開第２５４９６４９号明細書

本発明の目的は、スイッチでの望ましくない再導通の整流を少なくとも部分的に可能にするスイッチシステムの開示である。

この目的のために、
スイッチであって、
第１の端子と、
第２の端子と、
制御端子と、
を備え、
第１の電圧が第１の端子と第２の端子との間に存在し、
第１の電圧を制御する第２の電圧が制御端子と第２の端子との間に存在する、
スイッチと、
第１の端子を備える電圧リミッタ回路と、
電圧リミッタ回路の第１の端子とスイッチの制御端子との間のフィードバック接続部と、
を備え、
電圧リミッタ回路が、アクティブモードにおいて、第１の電圧を制限するために、第２の電圧に対する第１の電圧のフィードバックを実行するように設計され、
電圧リミッタ回路が、そのアクティブモードにおいて、その第１の端子で電流を供給するように更に設計される、
スイッチシステムにおいて、
電圧リミッタ回路によりフィードバック接続部を介してスイッチの制御端子に供給される電流の流れを阻止するように設計される電流遮断デバイスを更に備えることを特徴とするスイッチシステムが提案される。

実際には、本発明者等は、望ましくない再導通が、アクティブモードにおいて、電圧リミッタ回路によって供給される電流によるスイッチの制御端子の充電によって生じ得ることに気付いた。本発明により、この電流は、もはやフィードバック接続部を介して制御端子に流れることができず、その結果、もはや制御端子を充電することができない。

随意的な態様において、フィードバック接続部は電流遮断デバイスを備える。

同様に随意的な態様において、スイッチシステムは、第１の制御接続部を備えるインタフェースを更に備え、第１の制御接続部は、一端がスイッチの制御端子に接続されるとともに、他端で制御電圧を受けるように設計され、第１の制御接続部は、フィードバック接続部と共通の要素を共有するとともに、第１の抵抗器を備え、共通の要素で電流遮断デバイスを備える。

同様に随意的な態様において、インタフェースは第２の制御接続部を更に備え、第２の制御接続部は、一端がスイッチの制御端子に接続されるとともに、他端で制御電圧を受けるように設計され、制御接続部が第２の抵抗器を備える。

同様に随意的な態様において、第２の制御接続部は、スイッチの制御端子から第２の制御接続部への電流の流れを阻止するように設計されるダイオードを更に備える。

同様に随意的な態様において、電流遮断デバイスがダイオードを備える。

同様に随意的な態様において、電圧リミッタ回路は、スイッチの第１の端子に接続される第２の端子と、その第２の端子を介した電圧リミッタ回路への電流の流入を降伏前に阻止するように設計されるツェナーダイオードとを備える。

同様に随意的な態様において、電圧リミッタ回路は、その第１の端子を介した電圧リミッタ回路への電流の流入を阻止するように設計されるダイオードを備える。

同様に随意的な態様において、スイッチがＭＯＳＦＥＴを備える。

少なくとも２つのスイッチングアームを備え、各スイッチングアームが、中間点で相互に接続される２つのスイッチを有する電力変換器であって、スイッチのうちの少なくとも１つ、好ましくは全てが本発明に係るスイッチシステムの一部を形成する電力変換器が更に開示される。

本発明の進展における電力変換器の電気回路図を示す。図１の電力変換器における様々な電気変数の経時的な動きを例示する一連のタイムチャートを示す。

ここで、図１を参照して、本発明の進展における電力変換器１００について説明する。

電力変換器１００は複数のスイッチングアームを備える。説明する例において、電力変換器１００は、参照番号１０２_１、１０２_２によってそれぞれ表される２つのスイッチングアームを備える。説明の残りの部分では、第１のスイッチングアーム１０２_１と関連する要素に添字「１」が適用され、一方、第２のスイッチングアーム１０２_２と関連する要素に添字「２」が適用される。

各スイッチングアーム１０２_１、１０２_２は、ハイサイドスイッチ１０４_１、１０４_２とローサイドスイッチ１０４_１’、１０４_２’とを備える。説明の残りの部分では、ローサイドと関連する要素を表すためにアポストロフィ符号「’」が使用される。

各スイッチ１０４_１、１０４_１’、１０４_２、１０４_２’は、第１の端子Ｄ_１、Ｄ_１’、Ｄ_２、Ｄ_２’、第２の端子Ｓ_１、Ｓ_１’、Ｓ_２、Ｓ_２’、及び、制御端子Ｇ_１、Ｇ_１’、Ｇ_２、Ｇ_２’を有するとともに、その第２の端子Ｓ_１、Ｓ_１’、Ｓ_２、Ｓ_２’とその制御端子Ｇ_１、Ｇ_１’、Ｇ_２、Ｇ_２’との間の電圧にしたがって開成状態と閉成状態とを選択的にとるように設計される。

説明する例において、スイッチ１０４_１、１０４_１’、１０４_２、１０４_２’は、第１の端子、第２の端子、及び、制御端子をそれぞれ形成するドレイン、ソース、及び、ゲートを有するＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ）である。明確さを期すために、説明の残りの部分では、「第１の端子」、「第２の端子」、及び、「制御端子」という用語の代わりに、「ドレイン」、「ソース」、及び、「ゲート」という用語が使用される。

それぞれのスイッチ１０４_１、１０４_１’、１０４_２、１０４_２’ごとに、ドレイン－ソース電圧Ｖｄｓ_１、Ｖｄｓ_１’、Ｖｄｓ_２、Ｖｄｓ_２’がドレインＤ_１、Ｄ_１’、Ｄ_２、Ｄ_２’とソースＳ_１、Ｓ_１’、Ｓ_２、Ｓ_２’との間に存在する。ドレイン－ソース電圧Ｖｄｓ_１、Ｖｄｓ_１’、Ｖｄｓ_２、Ｖｄｓ_２’を厳密に制御するゲート－ソース電圧Ｖｇｓ_１、Ｖｇｓ_１’、Ｖｇｓ_２、Ｖｇｓ_２’がゲートＧ_１、Ｇ_１’、Ｇ_２、Ｇ_２’とソースＳ_１、Ｓ_１’、Ｓ_２、Ｓ_２’との間に存在する。

それぞれのスイッチングアーム１０２_１、１０２_２ごとに、ハイサイドスイッチ１０４_１、１０４_２のソースとローサイドスイッチ１０４_１’、１０４_２’のドレインとが中間点（図１に点線で表される）で相互に接続され、中間点は電気モータなどの電気機械の巻線に接続するように設計される。

スイッチングアーム１０２_１、１０２_２は、電圧Ｖｂを供給するバッテリ又は帯電されたコンデンサなどのＤＣ電圧源１０８に接続される。より具体的には、それぞれのスイッチングアーム１０２_１、１０２_２ごとに、ハイサイドスイッチ１０４_１、１０４_２のドレインＤ_１、Ｄ_２がＤＣ電圧源１０８のプラス端子に接続され、一方、ローサイドスイッチ１０４_１’、１０４_２’のソースＳ_１’、Ｓ_２’がＤＣ電圧源１０８のマイナス端子（一般的には電気的なグランドに接続される）に接続される。ＤＣ電圧源１０８に対するこれらの接続は、完全ではなく、スイッチングアーム１０２_１、１０２_２とＤＣ電圧源１０８との間に浮遊インダクタンス１１０の存在を含む。

電力変換器１００は、それぞれのスイッチ１０４_１、１０４_１’、１０４_２、１０４_２’ごとに、それぞれの制御回路１１２_１、１１２_１’、１１２_２、１１２_２’を更に備える。

図１及び以下の説明では、他の制御回路１１２_１’、１１２_２、１１２_２’が同一であるという事実を考慮して、ハイサイドスイッチ１０４_１の制御回路１１２_１のみが詳細に示される。

制御回路１１２_１は、最初に、制御電圧Ｖｃ_１を供給するように設計されるパイロットユニット１１６_１を備え、制御電圧Ｖｃ_１は、ハイサイドスイッチ１０４_１の閉成のための第１の値（説明する例では１０Ｖ）と、ハイサイドスイッチ１０４_１の開成のための第２の値（説明する例ではゼロ）とを選択的にとる。

制御回路１１２_１は、ハイサイドスイッチ１０４_１の異なる開閉速度を規定するように設計されるインタフェース１１８_１を更に備える。

より具体的には、インタフェース１１８_１は、パイロットユニット１１６_１をゲートＧ_１に接続する第１の制御接続部ＣＡ_１を備える。制御接続部ＣＡ_１は、スイッチ１０４_１の開成時に、ゲートＧ_１から放電電流の流入を受けるように設計される。説明する例において、第１の制御接続部ＣＡ_１は、スイッチ１０４_１の開速度を規定する第１の抵抗器１２０_１と、第１の制御接続部ＣＡ_１からゲートＧ_１への電流の流れを阻止するように設計される第１のダイオード１２２_１とを備える。

インタフェース１１８_１は、パイロットユニット１１６_１をゲートＧ_１に接続する第２の制御接続部ＣＢ_１を更に備える。制御接続部ＣＢ_１は、スイッチ１０４_１の閉成時に、ゲートＧ_１から充電電流の流入を受けるように設計される。説明する例において、第２の制御接続部ＣＢ_１は、スイッチ１０４_１の閉速度を規定する第２の抵抗器１２４_１と、第２の制御接続部ＣＢ_１からパイロットユニット１１６_１への電流の流れを阻止するように設計される第２のダイオード１２６_１とを備える。

したがって、ダイオード１２２_１、１２６_１は、ハイサイドスイッチ１０４_１の開閉のために所望の抵抗器１２０_１、１２４_１がそれぞれ使用されるようにする。

更に、第２の抵抗器１２４_１及び第１の抵抗器１２０_１は、異なる開閉速度を規定するために、異なる定格値を有することが好ましい。

制御回路１１２_１は、ドレイン－ソース電圧Ｖｄｓ_１を制限するように設計される電圧リミッタ回路１２８_１（又はアクティブクランプ回路）を更に備える。

説明する例において、電圧リミッタ回路１２８_１は、第１の端子１３６_１と第２の端子１３８_１との間で直列に配置される、ツェナーダイオード１３０_１、抵抗器１３２_１、及び、ダイオード１３４_１を備え、入力電圧Ｖ_１が第１の端子１３６_１に対して第２の端子１３８_１に存在するように設計される。

したがって、ダイオード１３４_１の閾値電圧を無視すると、電圧Ｖ_１がツェナーダイオード１３０_１の降伏電圧Ｖｚよりも低い場合、ツェナーダイオード１３０_１は、その遮断領域にあり、第２の端子１３８_１を介した電流の流入を阻止する。また、ダイオード１３４_１は、第１の端子１３６_１を介した電流の流入を阻止する。そのため、電圧リミッタ回路１２８_１は、それが開回路として振る舞うように設計されるパッシブモード（２つの端子１３６_１、１３８_１間に非常に高い抵抗、例えば少なくとも１００ｋΩ、好ましくは少なくとも１ＭΩを伴う）をとる。具体的には、このパッシブモードでは、電圧リミッタ回路１２８_１が電圧Ｖ_１を制限しないように設計される。

電圧Ｖ_１が降伏電圧Ｖｚに達する場合、ツェナーダイオード１３０_１は、その降伏領域に入って、第２の端子１３８_１を介した電流の流入を許容し、この電流は第１の端子１３６_１を介して出る。また、電圧Ｖ_１は、ツェナーダイオード１３０_１によってその降伏電圧Ｖｚに等しい比較的一定のレベルに維持される。したがって、電圧リミッタ回路１２８_１はアクティブモードにあり、このアクティブモードにおいて、電圧リミッタ回路１２８_１は、非常に低い抵抗（例えば、１００Ω未満、好ましくは１０Ω未満）を与えるように設計され、したがって、電圧Ｖ_１を降伏電圧Ｖｚに近い値に制限する。

第２の端子１３８_１はドレインＤ_１に接続され、また、第１の端子１３６_１はフィードバック接続部ＣＲ_１（図１に太線で表される）によってゲートＧ_１に接続される。より具体的には、第１の端子１３６_１は、ダイオード１２２_１の遮断側で、インタフェース１１８_１の第１の制御接続部ＣＡ_１に接続される。したがって、第１の制御接続部ＣＡ_１及びフィードバック接続部ＣＲ_１は、ダイオード１２２_１を備える共通の要素を共有する。そのため、ダイオード１２２_１は、電圧リミッタ回路１２８_１によりフィードバック接続部ＣＲ_１を介してゲートＧ_１に供給される電流ｉ_１の流れを阻止する。

ここで、図２を参照して、スイッチ１０４_２が開成しているのに対してスイッチ１０４_１が閉成状態にあるときの電気システム１００の動作について説明する。以下、ダイオードの閾値電圧は無視する。

最初に、時刻ｔ０の前において、第１のスイッチングアーム１０２_１では、ハイサイドスイッチ１０４_１が開成状態（ドレイン電流ｉｄ_１がゼロ、ゲート－ソース電圧Ｖｇｓ_１がゼロ）にあり、ローサイドスイッチ１０４_１’が閉成状態（ドレイン－ソース電圧Ｖｄｓ_１’がゼロ）にある。第２のスイッチングアーム１０２_２では、ハイサイドスイッチ１０４_２が閉成状態（電気機械の巻線の高いインダクタンスと関連するドレイン電流ｉｄ_２が一定、ゲート－ソース電圧Ｖｇｓ_２が一定、及び、ドレイン－ソース電圧Ｖｄｓ_２がゼロ）にあり、ローサイドスイッチ１０４_２’が開成状態（ドレイン－ソース電圧Ｖｄｓ_２’が電圧Ｖｂに等しい）にある。更に、インダクタンス１１０は、ドレイン電流ｉｄ_２に等しいインダクタンス電流ｉ_Ｌを伝えるため、一定である。したがって、インダクタンス１１０はゼロのインダクタンス電圧Ｖ_Ｌを有する。

時刻ｔ０において、パイロットユニット１１６_２は、ハイサイドスイッチ１０４_２の閉成を指示し、インタフェース１１８_２でゼロの制御電圧Ｖｃ_２を印加する。

時刻ｔ１では、時間遅延（ｔ１－ｔ０）の後、ゲート－ソース電圧Ｖｇｓ_２が減少し始める。

時刻ｔ２では、ゲート－ソース電圧Ｖｇｓ_２が閾値に達し、それにより、ドレイン－ソース電圧Ｖｄｓ_２の増大がもたらされる。同時に、２つのスイッチ１０４_２、１０４_２’が電圧Ｖｂに晒されるため、ローサイドスイッチ１０４_２’のドレイン－ソース電圧Ｖｄｓ_２’が減少する。

時刻ｔ３では、ドレイン－ソース電圧Ｖｄｓ_２が電圧Ｖｂよりも大きくなる。したがって、ドレイン－ソース電圧Ｖｄｓ_２’はゼロであり、インダクタンス電圧Ｖ_Ｌはますますマイナスになる。その結果、インダクタンス電流ｉ_Ｌが減少し始める。ドレイン電流ｉｄ_２がインダクタンス電流ｉ_Ｌと等しいため、ドレイン電流ｉｄ_２も減少し始める。また、マイナスのインダクタンス電圧Ｖ_Ｌは、ハイサイドスイッチ１０４_１のドレインＤ_１とソースＳ_１との間の電圧Ｖｂと結び付く過電圧｜Ｖ_Ｌ｜をもたらし、それにより、ドレイン－ソース電圧Ｖｄｓ_１が増大し始める。

時刻ｔ４では、ドレイン－ソース電圧Ｖｄｓ_１がツェナーダイオード１３０_１の降伏電圧Ｖｚに達する。ゲート－ソース電圧Ｖｇｓ_１がゼロであるため、電圧Ｖ_１はドレイン－ソース電圧Ｖｄｓ_１に等しく、したがって、電圧リミッタ回路１２８_１がアクティブになるように電圧Ｖ_１も降伏電圧Ｖｚに達する。したがって、電圧リミッタ回路の第１の端子１３６_１で電流出力ｉ_１が生成される。ダイオード１２２_１の存在により、この電流ｉ_１は、ゲートＧ_１に流れず、その結果、ゲートＧ_１を充電しない。逆に、電流ｉ_１は、抵抗器１２０_１を通じてソースＳ_１に向かって流れる。一般に、パイロットユニット１１６_１は、ゼロに等しくないが抵抗器１２０_１及び抵抗器１２４_１と比べて低い（少なくとも１０倍低い）内部抵抗を有する。したがって、僅かな割合の電流ｉ_１がダイオード１２６_１と抵抗器１２４_１とを介してゲートＧ_１に到達し、それにより、ゲート－ソース電圧Ｖｇｓ_１が僅かに増大する。しかしながら、ゲート－ソース電圧Ｖｇｓ_１のこの増大は、ハイサイドスイッチ１０４_１でいかなる大きな再導通を引き起こすにも不十分である。したがって、ドレイン電流ｉｄ_１はゼロのままである。

時刻ｔ５では、ドレイン－ソース電圧Ｖｄｓ_２が降伏電圧Ｖｚとゲート－ソース電圧Ｖｇｓ_２との和に達し、電圧リミッタ回路１２８_２は、アクティブになって、以下のフィードバックを実行する。ドレイン－ソース電圧Ｖｄｓ_２が増大すると、ドレイン－ゲート電圧Ｖｄｇ_２が電圧リミッタ回路１２８_２によって比較的一定のレベルに維持されるため、ゲート－ソース電圧Ｖｇｓ_２も増大する。しかしながら、ゲート－ソース電圧Ｖｇｓ_２のこの増大は、ドレイン－ソース電圧Ｖｄｓ_２の降下をもたらす傾向がある。したがって、ドレイン－ソース電圧Ｖｄｓ_２が制限される。

時刻ｔ６において、インダクタンス電流ｉ_Ｌは、相殺されて、ゼロのままである。したがって、インダクタンス電圧Ｖ_Ｌもゼロになる。ゲート－ソース電圧Ｖｇｓ_２はゼロまで減少し、また、ドレイン－ソース電圧Ｖｄｓ_２は電圧Ｖｂまで減少する。

本発明は、前述した形の実施形態に限定されず、逆に以下の特許請求の範囲によって規定される。当業者に明らかなように、本発明に修正を加えることができる。

例えば、抵抗器１２０_１がダイオード１２２_１とゲートＧ_１との間に配置されてもよい。

また、特許請求の範囲で使用される用語は、前述の形の実施形態の要素に限定されるように理解されてはならず、逆に、それらの一般的な知識から当業者によって推測され得る任意の同等な要素を包含するように理解されなければならない。

Claims

スイッチ（１０４１）であって、第１の端子（Ｄ１）と、第２の端子（Ｓ１）と、制御端子（Ｇ１）と、を備え、第１の電圧（Ｖｄｓ１）が前記第１の端子（Ｄ１）と前記第２の端子（Ｓ１）との間に存在し、前記第１の電圧（Ｖｄｓ１）を制御する第２の電圧（Ｖｇｓ１）が前記制御端子（Ｇ１）と前記第２の端子（Ｓ１）との間に存在する、スイッチ（１０４１）と、
第１の端子（１３６１）、第２の端子（１３８１）、ツェナーダイオード（１３０１）、第１のダイオード（１３４１）、及び抵抗器（１３２１）を備え、前記ツェナーダイオード（１３０１）、前記第１のダイオード（１３４１）、及び、前記抵抗器（１３２１）は、前記第１の端子（１３６１）と前記第２の端子（１３８１）との間に直列に接続されている、電圧リミッタ回路（１２８１）と、
前記電圧リミッタ回路（１２８１）の前記第１の端子（１３６１）と前記スイッチ（１０４１）の前記制御端子（Ｇ１）との間のフィードバック接続部（ＣＲ１）と、を備え、
前記電圧リミッタ回路（１２８１）は、前記第１の端子（１３６１）と前記第２の端子（１３８１）との間の入力電圧（Ｖ１）が前記電圧リミッタ回路（１２８１）の前記ツェナーダイオード（１３０１）の降伏電圧Ｖｚに達する場合に、前記ツェナーダイオード（１３０１）が、その降伏領域に入って、前記スイッチ（１０４１）の前記第１の端子（Ｄ１）に接続される前記第２の端子（１３８１）を介した電流の流入を許容し、この電流が前記第１の端子（１３６１）を介して出るアクティブモードにおいて、前記第１の電圧（Ｖｄｓ１）を制限するために、前記第２の電圧（Ｖｇｓ１）に対する前記第１の電圧（Ｖｄｓ１）のフィードバックを実行するように設計され、
前記電圧リミッタ回路（１２８１）は、そのアクティブモードにおいて、その第１の端子（１３６１）で電流（ｉ１）を供給するように更に設計される、スイッチシステムにおいて、
前記電圧リミッタ回路（１２８１）により前記フィードバック接続部（ＣＲ１）を介して前記スイッチ（１０４１）の前記制御端子（Ｇ１）に供給される電流（ｉ１）の流れを阻止するように設計される電流遮断デバイス（１２２１）を更に備え、
前記フィードバック接続部（ＣＲ１）が前記電流遮断デバイス（１２２１）を備え、前記スイッチシステムは、第１の制御接続部（ＣＡ１）を備えるインタフェース（１１８１）を更に備え、前記第１の制御接続部（ＣＡ１）は、一端が前記スイッチ（１０４１）の前記制御端子（Ｇ１）に接続されるとともに、他端で制御電圧（Ｖｃ１）を受けるように設計され、前記第１の制御接続部（ＣＡ１）は、前記フィードバック接続部（ＣＲ１）と共通の要素を共有するとともに、第１の抵抗器（１２０１）を備え、前記共通の要素で前記電流遮断デバイス（１２２１）を備え、
前記インタフェース（１１８１）が第２の制御接続部（ＣＢ１）を更に備え、前記第２の制御接続部（ＣＢ１）は、一端が前記スイッチ（１０４１）の前記制御端子（Ｇ１）に接続されるとともに、他端で制御電圧（Ｖｃ１）を受けるように設計され、前記第２の制御接続部（ＣＢ１）が第２の抵抗器（１２４１）を備えるものであり、前記第２の制御接続部（ＣＢ１）は、前記スイッチ（１０４１）の前記制御端子（Ｇ１）から前記第２の制御接続部（ＣＢ１）への電流の流れを阻止するように設計される第２のダイオード（１２６１）を更に備え、
前記電流遮断デバイス（１２２１）が第３のダイオード（１２２１）を備え、前記第３のダイオード（１２２１）は、前記第１の端子（１３６１）と前記制御端子（Ｇ１）との間に接続され、
前記第２の抵抗器（１２４１）と前記第２のダイオード（１２６１）は、前記制御端子（Ｇ１）と前記制御電圧（Ｖｃ１）が供給されるノードとの間に直列に接続され、
前記第１の抵抗器（１２０１）は、前記第１の端子（１３６１）と前記制御電圧（Ｖｃ１）が供給されるノードとの間に接続され、又は、前記第１の抵抗器（１２０１）は、前記第３のダイオード（１２２１）と前記制御端子（Ｇ１）との間に接続されていることを特徴とするスイッチシステム。
前記電圧リミッタ回路（１２８１）は、前記スイッチ（１０４１）の前記第１の端子（Ｄ１）に接続される前記第２の端子（１３８１）と、その第２の端子（１３８１）を介した前記電圧リミッタ回路（１２８１）への電流の流入を降伏前に阻止するように設計される前記ツェナーダイオード（１３０１）とを備える請求項１に記載のスイッチシステム。
前記電圧リミッタ回路（１２８１）は、その第１の端子（１３６１）を介した前記電圧リミッタ回路（１２８１）への電流の流入を阻止するように設計される前記第１のダイオード（１３４１）を備える請求項１から２のいずれか一項に記載のスイッチシステム。
前記スイッチ（１０４１）がＭＯＳＦＥＴを備える請求項１から３のいずれか一項に記載のスイッチシステム。
請求項１から４のいずれか一項に記載のスイッチシステムを備えた電力変換器（１００）であって、
少なくとも２つのスイッチングアーム（１０２１、１０２２）を備え、前記各スイッチングアームが、請求項１から４のいずれか一項に記載のスイッチシステムの、中間点で相互に接続される２つのスイッチ（１０４１、１０４１’；１０４２、１０４２’）を、有する電力変換器（１００）。